[go: up one dir, main page]

KR101308454B1 - 액정 표시 장치 및 이의 제조 방법 - Google Patents

액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101308454B1
KR101308454B1 KR1020070017277A KR20070017277A KR101308454B1 KR 101308454 B1 KR101308454 B1 KR 101308454B1 KR 1020070017277 A KR1020070017277 A KR 1020070017277A KR 20070017277 A KR20070017277 A KR 20070017277A KR 101308454 B1 KR101308454 B1 KR 101308454B1
Authority
KR
South Korea
Prior art keywords
line
pixel
common
common line
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070017277A
Other languages
English (en)
Other versions
KR20080077733A (ko
Inventor
이상윤
김도연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070017277A priority Critical patent/KR101308454B1/ko
Publication of KR20080077733A publication Critical patent/KR20080077733A/ko
Application granted granted Critical
Publication of KR101308454B1 publication Critical patent/KR101308454B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 스토리지 캐패시턴스의 효율을 늘린 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는, 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 각 교차부에 형성된 박막 트랜지스터와, 상기 각 화소 영역에 형성된 화소 전극과, 상기 데이터 라인과 동일층의 금속으로, 상기 각 화소 영역에 상기 게이트 라인과 평행하게 형성된 공통 라인과, 상기 게이트 라인과 동일층의 금속으로, 상기 공통 라인과 부분적으로 오버랩하는 스토리지 패턴 및 상기 각 데이터 라인을 경계로, 양측에 인접한 화소 영역간 공통 라인들을 연결하는 공통 라인 연결부를 포함하여 이루어짐을 특징으로 한다.
공통 라인, 스토리지 캐패시터, 스토리지 패턴, 공통 라인 연결부, 화소 전극 연장부

Description

액정 표시 장치 및 이의 제조 방법{Liquid Crystal Display Device and Method for Manufacturing the Same}
도 1은 종래의 액정 표시 장치의 박막 트랜지스터 및 스토리지 캐패시터를 나타낸 단면도
도 2는 본 발명의 액정 표시 장치를 나타낸 회로도
도 3은 본 발명의 액정 표시 장치를 나타낸 평면도
도 4는 도 3의 I~I' 선상의 구조 단면도
도 5는 도 3의 Ⅱ~Ⅱ' 선상의 구조 단면도
도 6a 내지 6d는 도 3의 I~I' 선상에서 이루어지는 공정 단면도
도 7a 내지 도 7c는 도 3의 Ⅱ~Ⅱ' 선상의 구조 단면도
*도면의 주요 부분에 대한 부호의 설명*
101 : 스토리지 패턴 103 : 화소 전극
103a : 화소 전극 연장부 105 : 게이트 절연막
106 : 보호막 111 : 게이트 라인
111a : 게이트 전극 112 : 데이터 라인
112a : 소오스 전극 112b : 드레인 전극
113 : 공통 라인 연결부 122 : 공통 라인
본 발명은 액정 표시 장치에 관한 것으로 특히, 스토리지 캐패시턴스의 효율을 늘린 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널을 포함하며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고, 제 2 유리 기판(칼라 필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.
이러한 액정 표시 장치는 박막 트랜지스터와 화소 전극이 배열된 하부의 어레이 기판을 제조하는 공정과 컬러 필터 및 공통 전극을 포함하는 상부의 컬러 필터 기판을 제조하는 공정 및 제조된 두 기판의 배치와 액정 물질의 주입 및 봉지, 편광판 부착으로 이루어진 액정 셀(cell) 공정에 의해 형성된다.
이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치를 설명하면 다음과 같 다.
도 1은 종래의 액정 표시 장치의 박막 트랜지스터 및 스토리지 캐패시터를 나타낸 단면도이다.
앞서 설명한 바와 같이, 종래의 액정 표시 장치는 서로 대향된 상판(미도시) 및 하판(도 2의 20 참조)과, 상기 상판 및 하판(20) 사이에는 액정층이 형성되어 이루어진다.
그리고, 도 1과 같이, 상기 하판(20)에는 서로 교차하여 화소를 정의하는 복수개의 게이트 라인(GL1, GL2, ...)(21) 및 데이터 라인(DL1, DL2, DL3, ...)이 형성되며, 상기 화소 영역 내에 화소 전극(29)이 형성되며, 상기 게이트 라인(GL1, GL2, ...)(21)과 평행하게 공통 라인(Vcom1, Vcom2, Vcom,...)(31)이 형성된다. 여기서, 상기 공통 라인(Vcom1, Vcom2, Vcom3,...)(31)은 상기 화소 전극(29)과 부분적으로 오버랩되어 스토리지 캐패시터(Cst)를 형성하기 위해 형성되며, 상기 하판(20)의 표시가 이루어지는 표시부 외곽에서 상기 공통 라인들(Vcom1, Vcom2, Vcom3,...)(31)을 하나로 연결하며, 상기 표시부 외곽부에서 상판 측의 형성되는 공통 전극(미도시)과 전기적으로 연결되어 공통 전압 신호를 서로 공유한다.
그리고, 상기 화소 전극(29)과 상판(미도시) 상에 형성되는 공통 전극(미도시)은 그 사이에 액정을 개재하여 액정 캐패시터(Clc)로 기능한다. 여기서, 상기 화소 전극(29)은 상기 박막 트랜지스터(T)의 드레인 단과 연결되며, 신호 전압을 인가받으며, 상기 공통 전극에는 상기 공통 라인(Vcom1, Vcom2, Vcom3, ...)과 공유되는 공통 전압 신호를 인가받는다.
상기 스토리지 캐패시터(Cst)는 상기 액정 캐패시터(Clc)와 회로적으로 병렬로 연결되어, 상기 액정 캐패시터((Clc)의 보조용량으로서 기능하게 된다. 한편, 스토리지 캐패시터(Cst)에 인가되는 스토리지 전압으로서 공통 전압(Vcom)이 사용된다.
도 1을 참조하여, 종래의 액정 표시 장치의 하판(20)의 구조를 살펴보면, 일 방향으로 평행하게 형성된 게이트 라인 및 공통 라인(31)과, 상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극(21)과, 상기 게이트 라인 및 공통 라인(31)을 포함한 하판(20) 전면에 형성된 게이트 절연막(22)과, 상기 게이트 절연막(22) 상에 상기 게이트 전극(21)의 상부를 덮도록 형성된 반도체층(25)과, 상기 반도체층(25)을 포함한 상기 게이트 절연막(28) 상에 상기 게이트 라인과 교차하는 방향으로 형성된 데이터 라인(미도시)과, 상기 데이터 라인과 동일층에 상기 반도체층(25) 양측에 형성된 소오스/드레인 전극(26, 27)과, 상기 드레인 전극(27)의 상부에 대응되어 홀을 구비하여 상기 소오스 전극(26)과 드레인 전극(27)을 포함한 상기 게이트 절연막(28) 상에 형성된 보호막(28) 및 상기 홀을 통해 상기 드레인 전극(27)과 전기적으로 연결되는 화소 전극(29)을 포함하여 이루어진다.
여기서, 상기 반도체층(25)은 하부의 비정질 실리콘층(23) 및 상부에 상기 비정질 실리콘층(23) 양측에 형성된 불순물층(n+층)(24)이 적층되어 이루어지며, 상기 불순물층(24)은 상기 소오스/드레인 전극(26) 하부에 접한다.
그리고, 상기 공통 라인(31)은 상기 화소 전극(29)의 소정 부위 하측에 위치하여, 상기 공통 라인(31)과 이에 오버랩되는 상기 화소 전극(29)의 부위는 둘 사 이에 위에서부터 차례로 보호막(28) 및 게이트 절연막(22)을 개재하여, 도 1에서 도시된 스토리지 캐패시터(storage capacitor)(Cst)로 기능한다.
이와 같이, 도 1에 도시된 종래의 액정 표시 장치는 각 화소 영역에 스토리지 캐패시터를 형성하기 위해 각 게이트 라인(21)에 평행하여 공통 라인(31)들을 구비한 것으로, 상기 공통 라인(31)이 스토리지 캐패시터를 이루기 위해 각 화소 영역의 화소 전극과 오버랩되는 부위가 차광 영역으로 나타나 개구율이 낮은 문제점이 있다.
상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.
종래의 액정 표시 장치는 게이트 라인과 평행한 각 라인에 형성되는 화소 전극들에 있어서, 각 라인에 형성되는 화소전극 라인들에 대하여 공통 라인이 하나씩 대응되기 때문에, 차광성 금속으로 이루어지는 공통 라인에 의해 상기 공통 라인이 지나는 화소 전극의 하측을 지날 때, 상기 공통 라인이 지나간 부위는 비개구부가 된다. 따라서, 화소 영역에 공통 라인의 개재로 인해 개구부 영역이 줄게 된다.
또한, 화소 전극에 안정된 전압을 충전시키기 위해, 레벨 쉬프트 전압(ΔVp)을 줄이기 위해서는ΔVp=
Figure 112007015227020-pat00001
(Vgh - Vgl)의 식으로 결정되는 레벨 쉬프트 전압의 특성상, 스토리지 캐패시터의 용량을 늘려야 한다. 이 경우, 스토리지 캐패시터의 값을 늘리기 위해서는, 서로 오버랩되는 스토리지 전극 사이에 개재되는 절연막의 두께가 고정적이라면 면적에 의해 비례하는 스토리지 캐패시 터의 특성상 각 스토리지 전극의 면적을 늘여주어야 함으로, 이에 따라 개구부 증가가 필수적이다.
그에 따라 종래의 액정 표시 장치는 일정 값 이상의 스토리지 캐패시터의 용량을 확보하기 위해 개구부가 증가되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 스토리지 캐패시터의 효율을 늘린 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는, 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 각 교차부에 형성된 박막 트랜지스터와, 상기 각 화소 영역에 형성된 화소 전극과, 상기 데이터 라인과 동일층의 금속으로, 상기 각 화소 영역에 상기 게이트 라인과 평행하게 형성된 공통 라인과, 상기 게이트 라인과 동일층의 금속으로, 상기 공통 라인과 부분적으로 오버랩하는 스토리지 패턴 및 상기 각 데이터 라인을 경계로, 양측에 인접한 화소 영역간 공통 라인들을 연결하는 공통 라인 연결부를 포함하여 이루어짐에 그 특징이 있다.
상기 공통 라인은 상기 게이트 라인과 인접한 상기 화소 영역의 가장자리에 형성된다.
상기 화소 전극은 상기 공통 라인을 지나도록 연장되어 상기 스토리지 패턴 과 오버랩하는 형상의 화소 전극 연장부를 더 구비한다. 여기서, 상기 게이트 라인 및 스토리지 패턴을 포함한 상기 제 1 기판 상에 게이트 절연막이 더 형성되고, 상기 데이터 라인 및 상기 공통 라인을 포함한 상기 게이트 절연막 상에 보호막이 더 형성된다.
상기 스토리지 패턴과 상기 화소 전극 연장부가 서로 오버랩하고, 이들과 상기 공통 라인과 오버랩되지 않은 부위에 대응되어, 상기 보호막 및 게이트 절연막을 관통하는 형상의 제 1 콘택부와, 상기 공통 라인의 단부와 상기 공통 라인 연결부가 오버랩되는 상기 보호막에 대응되어, 상기 보호막을 관통하는 형상의 제 2 콘택부를 더 포함하여 이루어진다.
상기 스토리지 패턴은 상기 게이트 라인으로부터 이격된다.
상기 공통 라인 연결부는 상기 화소 전극과 동일층의 투명 전극으로 이루어진다. 상기 공통 라인 연결부는 상기 화소 전극과 이격하여 형성된다.
상기 제 2 기판 상에 블랙 매트릭스층 및 컬러 필터층이 더 형성된다.
상기 제 2 기판 상에 공통 전극이 더 형성되거나, 상기 제 1 기판 상의 화소 영역에 상기 화소 전극에 형성된 화소 전극과 교번되는 형상의 공통 전극이 더 형성된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 서로 대향되며, 매트릭스상으로 배치된 복수개의 화소 영역이 정의된 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에, 상기 화소 영역들의 외곽을 제 1 방향으로 지나는 게이트 라인과, 상기 게이트 라인과 동일 방향으로 상기 화소 영역에 스토리지 패턴을 형성하는 단계와, 상기 각 게이트 라인과 교차하도록 화소 영역을 정의하도록 제 2 방향으로 복수개의 데이터 라인을 형성하고, 상기 각 화소 영역에 상기 게이트 라인과 평행한 방향으로 상기 스토리지 패턴을 지나도록 공통 라인을 형성하는 단계 및 상기 각 화소 영역에 화소 전극을 형성하고, 상기 데이터 라인을 경계로, 인접한 화소 영역간 공통 라인을 전기적으로 연결하는 공통 라인 연결부를 형성하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
상기 공통 라인은 상기 게이트 라인과 인접한 상기 화소 영역의 가장자리에 형성한다.
상기 화소 전극을 형성하는 단계는, 상기 공통 라인을 지나도록 연장되어 상기 스토리지 패턴과 오버랩하는 형상의 화소 전극 연장부를 더 구비하도록 이루어진다.
상기 게이트 라인 및 스토리지 패턴을 포함한 상기 제 1 기판 상에 게이트 절연막을 형성하는 단계와, 상기 데이터 라인 및 상기 공통 라인을 포함한 상기 게이트 절연막 상에 보호막을 형성하는 단계를 더 포함한다. 이 때, 상기 스토리지 패턴과 상기 화소 전극 연장부는 상기 공통 라인과 오버랩되지 않은 부위에 대응되는, 상기 보호막 및 게이트 절연막을 관통하는 형상의 제 1 콘택부를 더 형성하고, 상기 공통 라인의 단부와 상기 공통 라인 연결부가 오버랩되는 부위에 대응되는, 상기 보호막에 제 2 콘택부를 더 구비한다.
상기 스토리지 패턴은 상기 게이트 라인과 이격하여 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법 을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 액정 표시 장치를 나타낸 회로도이다.
도 2와 같이, 본 발명의 액정 표시 장치는 서로 대향된 상판(미도시) 및 하판(도 4의 100 참조)과, 상기 상판 및 하판(100) 사이에는 액정층이 형성되어 이루어진다.
그리고, 도 2와 같이, 상기 하판(100)에는 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(GL1, GL2, ...)(도 3의 111 참조) 및 데이터 라인(DL1, DL2, DL3, ...)(도 3의 112 참조)이 형성되며, 상기 화소 영역 내에 화소 전극(도 3의 103 참조)이 형성되며, 상기 게이트 라인(GL1, GL2, ...)(111)과 평행하게 공통 라인(Vcom1, Vcom2, Vcom,...)(122, 113)이 형성된다. 여기서, 상기 공통 라인(Vcom1, Vcom2, Vcom3,...)(122, 113)은 상기 화소 전극(103)과 부분적으로 오버랩되어 오버랩된 부위에 스토리지 캐패시터(Cst)를 구비하도록 형성되며, 상기 하판(100)의 표시가 이루어지는 표시부 외곽에서 상기 공통 라인들(Vcom1, Vcom2, Vcom3,...)을 하나로 연결하며, 상기 표시부 외곽부에서 상판 측에 형성되는 공통 전극(미도시)과 전기적으로 연결되어 공통 전압 신호를 서로 공유한다.
그리고, 상기 화소 전극과 상판(미도시) 상에 형성되는 공통 전극(미도시)은 그 사이에 액정을 개재하여 액정 캐패시터(Clc)로 기능한다. 여기서, 상기 화소 전극은 상기 박막 트랜지스터(T)의 드레인 단과 연결되며, 신호 전압을 인가받으며, 상기 공통 전극에는 상기 공통 라인(Vcom1, Vcom2, Vcom3, ...)과 공유되는 공통 전압 신호를 인가받는다.
상기 스토리지 캐패시터(Cst)는 상기 액정 캐패시터(Clc)와 회로적으로 병렬로 연결되어, 상기 액정 캐패시터(Clc)의 보조용량으로서 기능하게 된다. 한편, 스토리지 캐패시터(Cst)에 인가되는 스토리지 전압으로서 공통 전압(Vcom)이 사용된다.
본 발명의 액정 표시 장치는 상기 스토리지 캐패시터(Cst)의 구성을 병렬적으로 하여, 스토리지 캐패시턴스의 값을 늘린 점을 특징으로 하여 이를 위한 구조는 이하에서 설명한다.
도 3은 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 4는 도 3의 I~I' 선상의 구조 단면도이고, 도 5는 도 3의 Ⅱ~Ⅱ' 선상의 구조 단면도이다.
도 3과 같이, 본 발명의 액정 표시 장치는, 하판(도 4의 100 참조) 상에, 서로 교차하여 각 교차부에 화소 영역을 정의하는 복수개의 게이트 라인(111) 및 데이터 라인(112)과, 상기 게이트 라인(111)과 데이터 라인(112)의 교차부에 형성된 박막 트랜지스터와, 상기 화소 영역에 형성된 화소 전극(103)을 포함하여 이루어진다. 그리고, 상기 게이트 라인(111)에 소정 간격 이격하여 상기 게이트 라인(111)에 평행하게, 상기 데이터 라인(112)과 동일층의 금속을 이용하여 각 화소 영역 내에 공통 라인(122)을 형성하고, 상기 데이터 라인(112)을 경계로 양측에 인접한 화소 영역 내의 공통 라인(122)들을 연결하는 공통 라인 연결부(113)를 화소 전극(103)과 동일 금속을 이용하여 형성한다.
여기서, 박막 트랜지스터는 상기 게이트 라인(111)으로부터 돌출되는 게이트 전극(111a)과, 상기 데이터 라인(112)으로부터 돌출되는 소오스 전극(112a)과, 상 기 소오스 전극(112a)과 소정 간격 이격되는 드레인 전극(112b)을 포함하여 이루어지며, 상기 소오스/드레인 전극(112a/112b)은 상기 게이트 전극(111a)의 상부의 양측을 부분적으로 오버랩하여 형성한다. 그리고, 도시되지는 않았지만, 상기 게이트 전극(101a)을 덮는 형상으로 상기 소오스/드레인 전극(112a/112b)의 하측에는 반도체층(미도시)이 형성된다.
그리고, 상기 박막 트랜지스터의 드레인 전극(112b)은 상기 화소 전극(103)과 부분적으로 만나며, 부분적으로 만나는 부위에 제 1 콘택부(CT1)를 구비한다.
또한, 상기 화소 전극(103)은 상기 공통 라인(122)을 지나는 형상으로 연장된 화소 전극 연장부(103a)를 구비하고, 상기 화소 전극 연장부(103a) 하측에 상기 화소 전극 연장부(103a)과 오버랩되는 형상의 스토리지 패턴(101)이 형성된다. 이 때, 스토리지 캐패시터(Cst)는 상기 스토리지 패턴(101)과, 상기 공통 라인(122) 및 그 사이에 게이트 절연막(105)을 개재하여 형성되는 제 1 스토리지 캐패시터(Cst1)와, 상기 공통 라인(122)과, 상기 화소 전극 연장부(103a) 및 그 사이에 보호막(106)을 개재하여 형성되는 제 2 스토리지 캐패시터(Cst2)의 병렬 구성으로 이루어진다. 그리고, 상기 스토리지 패턴(101)은 상기 화소 전극 연장부(103a)와 제 2 콘택부(CT2)를 구비하여 전기적으로 연결되어 있다. 이 경우, 총 스토리지 캐패턴스 값은 상기 제 1, 제 2 스토리지 캐패시터의 캐패시턴스 값을 합한 값이 된다.
또한, 상기 공통 라인 연결부(113)과 공통 라인(122)은 그 오버랩된 부위에 각각 제 3, 제 4 콘택부(CT3, CT4)를 구비하여 서로 전기적으로 연결되어, 각 화소 영역 내에 분리된 공통 라인(122)을 서로 연결하게 된다.
한편, 상기 제 1 콘택부(CT1)는 상기 보호막이 제거되어 정의되며, 상기 제 2 콘택부(CT2)는 상기 보호막 및 게이트 절연막이 제거되어 정의되며, 상기 제 3, 제 4 콘택부(CT3, CT4)는 보호막이 제거되어 정의된다.
여기서, 상기 게이트 절연막(105)은 상기 게이트 라인(111)과, 상기 게이트 라인(111)으로부터 돌출되는 게이트 전극(111a) 및 스토리지 패턴(101)을 포함한 상기 하판(100) 상에 전면 형성한다. 그리고, 상기 보호막(106)은 상기 반도체층(118) 및 소오스/드레인 전극(102a, 102b)을 포함한 게이트 절연막(105) 상부에 전면 형성한 후, 상기 보호막(106)의 홀 형성 공정에서 각 콘택부에 대응되는 게이트 절연막 또는 보호막을 제거하여 형성한다.
이하, 도면을 참조하여 본 발명의 액정 표시 장치의 제조 방법에 대하여 자세히 살펴본다.
도 6a 내지 6d는 도 3의 I~I' 선상에서 이루어지는 공정 단면도이고, 도 7a 내지 도 7c는 도 3의 Ⅱ~Ⅱ' 선상의 구조 단면도이다.
먼저, 도 3 및 도 6a와 같이, 하판(100) 상에 제 1 금속층을 증착하고, 이를 선택적으로 제거하여 상기 하판(100) 상의 소정 부위에 제 1 방향의 게이트 라인(111)과, 상기 게이트 라인(111)으로부터 돌출되는 게이트 전극(111a) 및 각 화소 영역의 상기 게이트 라인(111)과 인접한 부위에 스토리지 패턴(101)을 형성한다.
이어, 도 6b 및 도 7a와 같이, 상기 게이트 라인(111), 게이트 전극(111a) 및 스토리지 패턴(101)을 포함한 상기 하판(100) 전면에 게이트 절연막(105)을 형성한다.
이어, 비정질 실리콘층(107) 및 불순물층(n+층)(108)을 차례로 증착한 후, 이를 선택적으로 제거하여 반도체층 패턴을 형성한다.
이어, 상기 반도체층 패턴을 포함한 상기 하판(100) 전면에 금속층을 증착한 후, 이를 선택적으로 제거하여 상기 반도체층 패턴의 양측에 소오스/드레인 전극(112a/112b)을 형성하고, 상기 게이트 라인(도 3의 111 참조)들과 교차하는 방향의 데이터 라인(112)을 형성한다. 또한, 상기 데이터 라인(112)을 형성시 상기 스토리지 패턴(101) 상부를 지나며, 화소 영역 내에 상기 게이트 라인(111)과 소정 간격 이격하며 평행하게 공통 라인(122)을 형성한다. 이 경우, 상기 공통 라인(122)은 화소 영역 내에만 형성되며, 상기 데이터 라인(112)을 지나지 않도록 형성된다.
여기서, 상기 소오스/드레인 전극(112a/112b)의 형성시 상기 소오스/드레인 전극(112a/112b) 사이의 하측의 불순물층(108)을 제거하여 상기 비정질 실리콘층(107) 및 선택적으로 패터닝된 불순물층(108)이 적층된 반도체층(118)을 함께 형성하게 된다.
도 6c 및 도 7b와 같이, 상기 데이터 라인(112)을 포함한 상기 하판(100) 전면에 보호막(106)을 증착하고, 이어, 보호막(106) 및 게이트 절연막(105)을 선택적으로 제거하여, 상기 드레인 전극(112b) 상부의 보호막(106)의 소정 부위를 노출하는 제 1 콘택부(CT1)를 형성하고, 상기 공통 라인(122)이 오버랩하지 않는 상기 스 토리지 패턴(101)의 소정 부위를 노출하는 제 2 콘택부(CT2)를 형성하고, 상기 공통 라인(122)의 양단을 노출하는 제 3, 제 4 콘택부(CT3, CT4)를 형성한다.
이어, 도 6d 및 도 7c와 같이, 상기 보호막(106)을 포함한 하판(100) 전면에 투명 전극을 증착하고, 이를 선택적으로 제거하여 상기 화소 영역에는 화소 전극(103)을 형성하고, 상기 화소 전극(103)으로부터 상기 스토리지 패턴(101)을 지나가는 형상으로 연장되는 화소 전극 연장부(103a)를 형성하고, 상기 데이터 라인(112) 양측에 서로 이격된 공통 라인(122)을 서로 연결하는 공통 라인 연결부(113)를 형성한다.
여기서, 상기 화소 전극(103)은 상기 제 1 콘택부(CT1) 및 화소 영역을 전체적으로 지난다. 이 때, 상기 제 1 콘택부(CT1)에서 상기 드레인 전극(112b)과 전기적으로 연결된다.
그리고, 상기 화소 전극(103)으로부터 상기 공통 라인(122) 측으로 연장되어 형성되는 화소 전극 연장부(103a)는 상기 화소 전극(103)과 일체형으로 연장되어 형성되며, 상기 스토리지 패턴(101)과 공통 라인(122)에 모두 오버랩하도록 형성하고, 상기 공통 라인(122)과 오버랩되지 않는 상기 스토리지 패턴(101)과 상기 제 2 콘택부(CT2)에서, 서로 전기적으로 연결된다.
그리고, 상기 연결 패턴(113)은 상기 화소 전극(103)과 이격하여, 상기 공통 라인(112)과 동일한 방향으로, 상기 데이터 라인(112) 및 상기 데이터 라인(112)의 양측 공통 라인(112) 상의 제 3, 제 4 콘택부(CT3, CT4)를 지나도록 상기 공통 라인(112)의 단부와 소정 폭 오버랩하는 정도로 형성한다.
이와 같이 형성된 구조를 통해 상기 데이터 라인(112)과 동일층에 형성된 공통 라인(122)을 경계로 상하에 스토리지 캐패시터(Cst1, Cst2)가 조성되며, 각 스토리지 캐패시터(Cst1, Cst2)의 일 전극을 이루는 공통 라인(122)과 대향 전극을 이루는 스토리지 패턴 및 화소 전극 연장부는 각각 공통 전압과 화소 전압이 인가되는 형태가 된다. 따라서, 상기 스토리지 캐패시터는 두 개의 스토리지 캐패시턴스가 서로 병렬로 연결된 형태가 되어, 두 개의 스토리지 캐패시턴스를 합한 값이 총 스토리지 캐피시턴스가 된다.
이와 같이, 스토리지 캐패시턴스(Cst) 값이 크게 조성되어, 예를 들어, 스토리지 캐패시턴스 값에 의해 그 값이 변경되는 킥백 전압(ΔVp :
Figure 112007015227020-pat00002
) 값을 낮출 수 있게 되어, 킥백 전압에 의해 유발되는 얼룩이나 잔상을 방지할 수 있게 된다.
또한, 상기 킥백 전압을 줄이기 위해, 패널에 0V 이상의 정전압을 인가하지 않고, 스토리지 캐패시턴스를 늘려 동일한 목적을 해소할 수 있다.
또한, 본 발명의 액정 표시 장치는 개구율 측면에서 살펴보면, 게이트 라인과 동일층의 공통 라인 구조와 비교하여, 동일한 개구율을 가질 때, 상대적으로 이중 스토리지 캐패시터 형성에 의해 스토리지 캐패시턴스 값이 크게 되어, 개구율 대비 스토리지 캐패시턴스의 효율 효과가 크게 된다.
여기서, 상기 공통 라인(122)은, 도 2와 같이, 각 게이트 라인에 평행한 공통 라인(122)의 일측 단부에, 데이터 라인과 평행한 방향이며, 상기 복수개의 공통 라인을 서로 전기적으로 연결하며 공통 라인에 동일한 신호를 인가하는 공통 라인 연결 라인과 연결되어 형성된다.
도 3 내지 도 7c에서 도시된 모습은 본 발명의 액정 표시 장치 중 박막 트랜지스터 어레이 기판을 도시한 것으로, 본 발명의 액정 표시 장치는 상술한 박막 트랜지스터 어레이 기판과, 이에 대향하는 컬러 필터 어레이 기판과, 상기 박막 트랜지스터 어레이 기판 및 컬러 필터 어레이 기판 사이에 액정층을 개재하고 상기 두 기판을 합착하여, 형성할 수 있다.
또한, 도 3 내지 도 7c에서 도시된 모습은 TN(Twisted Nematic) 모드의 액정 표시 장치를 나타낸 것으로, 상기 컬러 필터 어레이 기판 전면에는 공통 전극이 형성된다. 여기서, 상기 컬러 필터 어레이 기판은 화소 영역을 제외한 영역 및 박막 트랜지스터 형성 부위에 대응되어 블랙 매트릭스층이 형성되며, 적어도 화소 영역들에 대응되는 부위에 컬러 필터층이 형성된다.
한편, 본 발명의 액정 표시 장치는 제시되어 있는 TN 모드에 한정되지 않고, 상기 각 화소 영역에 화소 전극과 공통 전극이 교번하여 형성하는 IPS(In-Plane Swtiching) 모드 구조에도 적용 가능할 것이다. 이 경우에는, 예를 들어, 상기 컬러 필터 어레이 기판에 공통 전극이 형성되지 않고, 하판(박막 트랜지스터 어레이 기판) 측의 화소 영역에 화소 전극과 공통 전극이 서로 교번되는 형상으로 형성된다. 이 때, 상기 화소 전극과 공통 전극은 동일한 투명 전극 성분으로 동일층에 패터닝될 수 있다.
이와 같이, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한 정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 데이터 라인과 동일층에 형성된 공통 라인을 경계로 상하에 스토리지 캐패시터(Cst1, Cst2)가 조성되며, 각 스토리지 캐패시터(Cst1, Cst2)의 일 전극을 이루는 공통 라인(122)과 대향 전극을 이루는 스토리지 패턴 및 화소 전극 연장부는 각각 공통 전압과 화소 전압이 인가되는 형태가 된다. 따라서, 상기 스토리지 캐패시터는 두 개의 스토리지 캐패시턴스가 서로 병렬로 연결된 형태가 되어, 두 개의 스토리지 캐패시턴스를 합한 값이 총 스토리지 캐피시턴스가 된다. 따라서, 종래의 게이트 라인과 동일층으로 이루어지는 공통 라인을 이용한 구조와 비교하여, 동일 유사한 개구율 수준에서 총 스토리지 캐패시턴스 값이 상대적으로 크게 된다.
둘째, 스토리지 캐패시턴스(Cst) 값이 크게 조성되어, 예를 들어, 스토리지 캐패시턴스 값에 의해 그 값이 변경되는 킥백 전압(레벨 쉬프트 전압, ΔVp :
Figure 112007015227020-pat00003
) 값을 낮출 수 있게 되어, 킥백 전압에 의해 유발되는 얼룩이나 잔상을 방지할 수 있게 된다.
셋째, 킥백 전압을 줄이기 위해, 패널에 0V 이상의 정전압을 인가하지 않고, 스토리지 캐패시턴스를 늘려 동일한 목적을 해소할 수 있다.
넷째, 화소 전압 값을 떨어뜨리는 킥백 전압(ΔVp)의 값을 작게 하여 안정된 화소 전압을 가질 수 있어, 신뢰성 및 잔상의 향상을 해결할 수 있다.

Claims (17)

  1. 서로 대향된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;
    상기 각 게이트 라인과 데이터 라인의 각 교차부에 형성된 박막 트랜지스터;
    상기 각 화소 영역에 형성된 화소 전극;
    상기 데이터 라인과 동일층의 금속으로, 상기 각 화소 영역에 상기 게이트 라인과 평행하게 형성된 공통 라인;
    상기 게이트 라인과 동일층의 금속으로, 상기 공통 라인과 부분적으로 오버랩하는 스토리지 패턴; 및
    상기 각 데이터 라인을 경계로, 양측에 인접한 화소 영역간 공통 라인들을 연결하는 공통 라인 연결부를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 공통 라인은 상기 게이트 라인과 인접한 상기 화소 영역의 가장자리에 형성된 것을 특징으로 하는 액정 표시 장치.
  3. 제 2항에 있어서,
    상기 화소 전극은 상기 공통 라인을 지나도록 연장되어 상기 스토리지 패턴 과 오버랩하는 형상의 화소 전극 연장부를 더 구비하는 것을 특징으로 하는 액정 표시 장치.
  4. 제 3항에 있어서,
    상기 게이트 라인 및 스토리지 패턴을 포함한 상기 제 1 기판 상에 게이트 절연막이 더 형성되고,
    상기 데이터 라인 및 상기 공통 라인을 포함한 상기 게이트 절연막 상에 보호막이 더 형성된 것을 특징으로 하는 액정 표시 장치.
  5. 제 4항에 있어서,
    상기 스토리지 패턴과 상기 화소 전극 연장부가 서로 오버랩하고, 이들과 상기 공통 라인과 오버랩되지 않은 부위에 대응되어, 상기 보호막 및 게이트 절연막을 관통하는 형상의 제 1 콘택부와,
    상기 공통 라인의 단부와 상기 공통 라인 연결부가 오버랩되는 상기 보호막에 대응되어, 상기 보호막을 관통하는 형상의 제 2 콘택부를 더 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
  6. 제 1항에 있어서,
    상기 스토리지 패턴은 상기 게이트 라인으로부터 이격된 것을 특징으로 하는 액정 표시 장치.
  7. 제 1항에 있어서,
    상기 공통 라인 연결부는 상기 화소 전극과 동일층의 투명 전극으로 이루어진 것을 특징으로 하는 액정 표시 장치.
  8. 제 7 항에 있어서,
    상기 공통 라인 연결부는 상기 화소 전극과 이격된 것을 특징으로 하는 액정 표시 장치.
  9. 제 1항에 있어서,
    상기 제 2 기판 상에 블랙 매트릭스층 및 컬러 필터층이 더 형성된 것을 특징으로 하는 액정 표시 장치.
  10. 제 1항에 있어서,
    상기 제 2 기판 상에 공통 전극이 더 형성된 것을 특징으로 하는 액정 표시 장치.
  11. 제 1항에 있어서,
    상기 제 1 기판 상의 화소 영역에 상기 화소 전극에 형성된 화소 전극과 교번되는 형상의 공통 전극이 더 형성된 것을 특징으로 하는 액정 표시 장치.
  12. 서로 대향되며, 매트릭스상으로 배치된 복수개의 화소 영역이 정의된 제 1 기판 및 제 2 기판을 준비하는 단계;
    상기 제 1 기판 상에, 상기 화소 영역들의 외곽을 제 1 방향으로 지나는 게이트 라인과, 상기 게이트 라인과 동일 방향으로 상기 화소 영역에 스토리지 패턴을 형성하는 단계;
    상기 각 게이트 라인과 교차하도록 화소 영역을 정의하도록 제 2 방향으로 복수개의 데이터 라인을 형성하고, 상기 각 화소 영역에 상기 게이트 라인과 평행한 방향으로 상기 스토리지 패턴을 지나도록 공통 라인을 형성하는 단계; 및
    상기 각 화소 영역에 화소 전극을 형성하고, 상기 데이터 라인을 경계로, 인접한 화소 영역간 공통 라인을 전기적으로 연결하는 공통 라인 연결부를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.
  13. 제 12항에 있어서,
    상기 공통 라인은 상기 게이트 라인과 인접한 상기 화소 영역의 가장자리에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  14. 제 13항에 있어서,
    상기 화소 전극 및 공통 라인 연결부를 형성하는 단계는,
    상기 공통 라인을 지나도록 연장되어 상기 스토리지 패턴과 오버랩하는 형상의 화소 전극 연장부를 더 구비하도록 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  15. 제 14항에 있어서,
    상기 게이트 라인 및 스토리지 패턴을 포함한 상기 제 1 기판 상에 게이트 절연막을 형성하는 단계와,
    상기 데이터 라인 및 상기 공통 라인을 포함한 상기 게이트 절연막 상에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  16. 제 15항에 있어서,
    상기 스토리지 패턴과 상기 화소 전극 연장부는 상기 공통 라인과 오버랩되지 않은 부위에 대응되는, 상기 보호막 및 게이트 절연막을 관통하는 형상의 제 1 콘택부를 더 형성하고,
    상기 공통 라인의 단부와 상기 공통 라인 연결부가 오버랩되는 부위에 대응되는, 상기 보호막에 제 2 콘택부를 더 구비한 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  17. 제 12항에 있어서,
    상기 스토리지 패턴은 상기 게이트 라인과 이격하여 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020070017277A 2007-02-21 2007-02-21 액정 표시 장치 및 이의 제조 방법 Active KR101308454B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070017277A KR101308454B1 (ko) 2007-02-21 2007-02-21 액정 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070017277A KR101308454B1 (ko) 2007-02-21 2007-02-21 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080077733A KR20080077733A (ko) 2008-08-26
KR101308454B1 true KR101308454B1 (ko) 2013-09-16

Family

ID=39880165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070017277A Active KR101308454B1 (ko) 2007-02-21 2007-02-21 액정 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101308454B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243825B1 (ko) * 2008-12-19 2013-03-18 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20130034360A (ko) 2011-09-28 2013-04-05 삼성디스플레이 주식회사 액정 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR20020002053A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치
KR20020050810A (ko) * 2000-12-22 2002-06-28 구본준, 론 위라하디락사 스토리지 라인을 가지는 액정표시장치 및 그를 이용한액정표시장치의 제조방법과 그의 화질보상방법
KR100358871B1 (ko) 1999-02-05 2002-10-31 닛본 덴기 가부시끼가이샤 액정 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358871B1 (ko) 1999-02-05 2002-10-31 닛본 덴기 가부시끼가이샤 액정 표시 장치 및 그 제조 방법
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR20020002053A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 모드 액정 표시 장치
KR20020050810A (ko) * 2000-12-22 2002-06-28 구본준, 론 위라하디락사 스토리지 라인을 가지는 액정표시장치 및 그를 이용한액정표시장치의 제조방법과 그의 화질보상방법

Also Published As

Publication number Publication date
KR20080077733A (ko) 2008-08-26

Similar Documents

Publication Publication Date Title
KR101186863B1 (ko) 멀티도메인 횡전계모드 액정표시소자
US7518684B2 (en) Pixel structure and liquid crystal display panel
JP4731206B2 (ja) 液晶表示装置
KR101888422B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP5408912B2 (ja) 液晶表示パネル
US6762815B2 (en) In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
US8441589B2 (en) Pixel array structure
KR101127839B1 (ko) 횡전계형 액정 표시 장치
US7385661B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
US8451393B2 (en) Liquid crystal display
CN100399164C (zh) 面内切换模式液晶显示器件及其制造方法
US8094250B2 (en) Wide viewing angle liquid crystal display with high response speed
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
CN107450245B (zh) 阵列基板及显示面板
KR101308454B1 (ko) 액정 표시 장치 및 이의 제조 방법
JP5213596B2 (ja) 液晶表示装置
US8896797B2 (en) Liquid crystal display panel comprising first and second sub-pixel electrodes and including a contact electrode and a connection electrode that couples the second sub-pixel and contact electrodes
KR101264692B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101318247B1 (ko) 액정표시장치 및 그의 제조방법
KR101255314B1 (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법
US20060146253A1 (en) In-plane switching mode liquid crystal display device
KR101264715B1 (ko) 액정표시장치 및 그의 제조방법
JP2010091904A (ja) 液晶表示装置
JPH08179278A (ja) アクティブマトリックス型液晶表示素子
JP2000162627A (ja) 液晶表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070221

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120201

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070221

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130425

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130816

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130909

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130910

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160816

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170816

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190814

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210818

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220816

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230816

Start annual number: 11

End annual number: 11