[go: up one dir, main page]

KR101293570B1 - 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 - Google Patents

박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR101293570B1
KR101293570B1 KR1020070027501A KR20070027501A KR101293570B1 KR 101293570 B1 KR101293570 B1 KR 101293570B1 KR 1020070027501 A KR1020070027501 A KR 1020070027501A KR 20070027501 A KR20070027501 A KR 20070027501A KR 101293570 B1 KR101293570 B1 KR 101293570B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor
thin film
light emitting
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070027501A
Other languages
English (en)
Other versions
KR20080085985A (ko
Inventor
고준철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070027501A priority Critical patent/KR101293570B1/ko
Priority to US11/858,863 priority patent/US7671366B2/en
Priority to CNA2008100822335A priority patent/CN101271925A/zh
Priority to EP08004000A priority patent/EP1973164A3/en
Publication of KR20080085985A publication Critical patent/KR20080085985A/ko
Application granted granted Critical
Publication of KR101293570B1 publication Critical patent/KR101293570B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터에 관한 것이다. 본 발명의 한 실시예에 따른 박막 트랜지스터는, 한 방향으로 배열되어 있으며 서로 분리되어 있는 제1 내지 제5 전극 영역 및 상기 제1 내지 제5 전극 영역 사이에 위치한 제1 내지 제4 오프셋 영역을 포함하는 반도체, 상기 제3 전극 영역과 전기적으로 연결되어 있는 입력 전극, 상기 제1 및 제5 전극 영역과 전기적으로 연결되어 있는 출력 전극, 상기 반도체 위에 형성되어 있는 절연막, 그리고 상기 절연막 위에 형성되어 있으며 상기 제2 및 제4 전극 영역 위에 위치하는 제어 전극을 포함한다. 이와 같이 하면, 정렬 오차 및 편차에 관계 없이 오프셋 저항의 길이가 일정한 박막 트랜지스터를 얻을 수 있다.
유기 발광 표시 장치, 박막 트랜지스터, 오프셋 영역, 결정질

Description

박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치{THIN FILM TRANSISTOR AND ORGANIC LIGHT EMITTING DEVICE INCLUDING THIN FILM TRANSISTOR}
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이고,
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치에서 한 화소의 배치도이고,
도 3은 도 2의 유기 발광 표시 장치를 III-III 선을 따라 자른 단면도이고,
도 4는 본 발명의 한 실시예에 따른 구동 트랜지스터를 도시한 개략도이고,
도 5는 도 4의 구동 트랜지스터를 V-V 선을 따라 잘라 도시한 단면도이고,
도 6은 본 발명의 다른 실시예에 따른 구동 트랜지스터를 도시한 개략도이며,
도 7은 도 6의 구동 트랜지스터를 VII-VII 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
110: 절연 기판 121, 129: 게이트선
124a: 스위칭 제어 전극
124b, 124b1, 124b2: 구동 제어 전극 140: 게이트 절연막
154a: 스위칭 반도체 154b: 구동 반도체
154s1, 154s2, 154d1, 154d2: 오프셋 영역
163a, 163b, 165a, 165b: 저항성 접촉 부재
171, 179: 데이터선 172: 구동 전압선
173a: 스위칭 입력 전극 175a: 스위칭 출력 전극
173b: 구동 입력 전극
175b, 175b1, 175b2: 구동 출력 전극
81, 82: 접촉 보조 부재 85: 연결 부재
180: 보호막
181, 182, 182b, 183b, 185b: 접촉 구멍
191: 화소 전극 230: 색필터
232b, 233b, 235b: 관통 구멍 270: 공통 전극
361: 격벽 365: 개구부
370: 발광층
Cst: 유지 축전기 ILD: 구동 전류
LD: 유기 발광 다이오드 PX: 화소
Qs: 스위칭 트랜지스터 Qd: 구동 트랜지스터
Vss: 공통 전압
본 발명은 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치에 관한 것으로서, 특히 유기 발광 표시 장치용 오프셋 구조 박막 트랜지스터에 관한 것이다.
액정 표시 장치 및 유기 발광 표시 장치 등 능동형 표시 장치는 행렬의 형태로 배열되어 있는 복수의 화소를 포함한다. 각 화소는 전기장 생성 전극과 적어도 하나의 트랜지스터를 포함하며, 트랜지스터는 반도체와 세 개의 단자, 즉 제어 단자, 입력 단자, 출력 단자를 가지는 박막 트랜지스터일 수 있다. 박막 트랜지스터는 게이트 신호에 응답하여 데이터 전압을 전달하거나 데이터 전압에 비례하는 양의 전류를 생성한다.
이러한 표시 장치의 표시판은 다수의 도전층과 절연층으로 이루어진 적층 구조를 가진다. 제어 전극, 입력 및 출력 전극, 전기장 생성 전극 등은 서로 다른 도전층으로 형성되며, 절연층으로 분리되어 있다.
이러한 적층 구조에서, 박막 트랜지스터는 역스태거드 하부 게이트 방식(inverse staggered bottom gate) 방식 또는 스태거드 상부 게이트(staggered top gate) 방식으로 만들어질 수 있다.
스태거드 상부 게이트 방식의 박막 트랜지스터의 경우, 맨 아래에 반도체가 위치하고, 그 위에 입력 및 출력 전극이 있으며, 맨 위에 게이트 전극이 위치한다. 이때 게이트 전극은 게이트 절연막을 사이에 두고 반도체와 중첩할 뿐 아니라 입력 및 출력 전극과 중첩하는 것이 일반적이다.
그런데 입력 및 출력 전극의 경계 부근에서 게이트 절연막의 경사 분포가 트랜지스터에 따라 달라질 수 있으며 이에 따라 제어 전극의 단면 모양도 달라질 수 있다. 제어 전극의 단면 모양이 달라지면, 게이트 전극이 생성하는 전기장의 모양도 달라지며 이에 따라 트랜지스터가 구동하는 전류의 크기도 달라질 수 있다.
이를 방지하기 위하여 제어 전극이 입력 및 출력 전극과 겹치지 않도록 설계할 수 있으며, 이 경우 제어 전극과 입력 및 출력 전극 사이의 반도체 부분에 오프셋 영역이 만들어진다.
한편, 표시판은 통상 노광 및 식각을 통하여 만들어지는데, 모 기판이 큰 경우 노광 공정에서는 기판을 여러 영역으로 쪼개어 차례로 노광하는 분할 노광을 적용한다.
그런데 노광 과정에서 마스크의 전이(shift), 회전(rotation), 비틀림(distortion) 등의 왜곡이 발생하기 때문에 영역 별로 층간 정렬의 정도가 다를 수 있다. 또한, 분할 노광을 적용하지 않는다고 하더라도 장비의 정밀도 여부에 따라 어느 정도의 층간 정렬 오차가 생기는 것이 대부분이다.
특히 박막 트랜지스터의 제어 전극과 입력 전극 사이의 거리와 제어 전극과 출력 전극 사이의 거리가 달라지는 경우, 제어 전극 양쪽의 오프 셋 영역의 길이가 차이가 나므로 오프 셋 영역의 저항값과 이에 따른 전류값이 편차가 생길 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 정렬 오차 및 편차와 관계 없는 박막 트랜지스터를 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터는, 한 방향으로 배열되어 있으며 서로 분리되어 있는 제1 내지 제5 전극 영역 및 상기 제1 내지 제5 전극 영역 사이에 위치한 제1 내지 제4 오프셋 영역을 포함하는 반도체, 상기 제3 전극 영역과 전기적으로 연결되어 있는 입력 전극, 상기 제1 및 제5 전극 영역과 전기적으로 연결되어 있는 출력 전극, 상기 반도체 위에 형성되어 있는 절연막, 그리고 상기 절연막 위에 형성되어 있으며 상기 제2 및 제4 전극 영역 위에 위치하는 제어 전극을 포함한다.
상기 반도체는 다결정 규소 또는 미세 결정질 규소일 수 있다.
상기 반도체와 상기 제어 전극, 상기 입력 전극 및 상기 출력 전극 사이에 위치한 복수의 저항성 접촉 부재를 더 수 있다.
상기 박막 트랜지스터는 상기 저항성 접촉 부재는 불순물을 포함하는 다결정 규소 또는 미세 결정질 규소를 포함할 수 있다.
상기 절연막은 질화규소 또는 산화규소를 포함할 수 있다.
본 발명의 한 실시예에 따른 유기 발광 표시 장치는, 공통 전압과 연결되어 있는 유기 발광 소자, 상기 유기 발광 소자 및 구동 전압과 연결되어 있는 구동 트랜지스터, 상기 구동 트랜지스터와 연결되어 있는 스위칭 트랜지스터, 상기 스위칭 트랜지스터와 연결되어 있는 게이트선, 그리고 상기 스위칭 트랜지스터와 연결되어 있으며 상기 게이트선과 절연되어 있는 데이터선을 포함한다. 상기 구동 트랜지스 터는, 한 방향으로 배열되어 있으며 서로 분리되어 있는 제1 내지 제5 전극 영역 및 상기 제1 내지 제5 전극 영역 사이에 위치한 제1 내지 제4 오프셋 영역을 포함하는 결정질 반도체, 상기 제3 전극 영역 및 구동 전압과 연결되어 있는 제1 입력 전극, 상기 제1 및 제5 전극 영역 및 상기 유기 발광 소자와 연결되어 있는 제1 출력 전극, 상기 결정질 반도체 위에 형성되어 있는 게이트 절연막, 그리고 상기 게이트 절연막 위에 형성되어 있고 상기 제2 및 제4 전극 영역 위에 위치하며, 상기 스위칭 트랜지스터와 연결되어 있는 제1 제어 전극을 포함한다.
상기 스위칭 트랜지스터는 상기 게이트 절연막 위에 형성되어 있는 비정질 반도체를 포함할 수 있다.
상기 스위칭 박막 트랜지스터는, 상기 게이트 절연막 아래에 형성되어 있으며 상기 게이트선과 연결되어 있는 제2 제어 전극, 상기 비정질 반도체 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 제2 입력 전극, 그리고 상기 비정질 반도체 위에 형성되어 있고, 상기 제2 입력 전극과 분리되어 있으며, 상기 제1 제어 전극과 연결되어 있는 스위칭 출력 전극을 더 포함할 수 있다.
상기 구동 트랜지스터는 상기 결정질 반도체와 상기 제1 제어 전극, 상기 제1 입력 전극 및 상기 제1 출력 전극 사이에 위치한 복수의 저항성 접촉 부재를 더 포함할 수 있다.
상기 저항성 접촉 부재는 불순물을 포함하는 다결정 규소 또는 미세 결정질 규소를 포함할 수 있다.
상기 절연막은 질화규소 또는 산화규소를 포함할 수 있다.
상기 유기 발광 표시 장치는 상기 유기 발광 소자와 중첩하는 색필터를 더 포함하며, 상기 유기 발광 소자는 백색 광을 방출할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 본 발명의 한 실시예에 따른 표시 장치의 대표적인 예로서 유기 발광 표시 장치에 대하여 도 1을 참고로 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 1을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(gate line)(121), 데이터 신호를 전달하는 복수의 데이터선(data line)(171) 및 구동 전 압을 전달하는 복수의 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 박막 트랜지스터(driving transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)(LD)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)으로부터 받은 주사 신호에 응답하여 데이터선(171)으로부터 받은 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.
그러면 도 1에 도시한 유기 발광 표시 장치의 상세 구조에 대하여 도 2 및 도 3을 도 1과 함께 참고하여 상세하게 설명한다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 3은 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 구동 트랜지스터용 섬형 반도체(semiconductor island)(앞으로 "구동 반도체"라 함)(154b)가 형성되어 있다. 구동 반도체(154b)는 미세 결정질 규소(microcrystalline silicon) 및 다결정 규소(polycrystalline silicon) 따위의 결정질 반도체로 만들어질 수 있다.
구동 반도체(154b) 위에는 각각 세 개의 구동 트랜지스터용 저항성 접촉 부재[ohmic contact (island)](앞으로 "구동 저항성 접촉 부재"라 함)(163b, 165b)가 형성되어 있다. 세 개의 구동 저항성 접촉 부재(163b, 165b)는 섬 모양이며 세로 방향으로 일렬로 배치되어 있다. 구동 저항성 접촉 부재(163a, 163b)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 미세 결정질 규소 및 다결정 규소 따위의 결정질 반도체로 만들어질 수 있다.
기판(110) 및 구동 저항성 접촉 부재(163b, 165b) 위에는 복수의 게이트선(gate line)(121)과 복수의 구동 트랜지스터용 입력 전극(input electrode)(앞으로 "구동 입력 전극"이라 함)(173b) 및 복수의 구동 트랜지스터용 출력 전극(output electrode)(앞으로 "구동 출력 전극"이라 함)(175b)이 형성되어 있다.
게이트선(121)은 기판(110) 위에 위치하고, 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 뻗어 있는 스위칭 트랜지스터용 제어 전극(control electrode)(앞으로 "스위칭 제어 전극"이라 함)(124a)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
구동 입력 전극(173b) 및 구동 출력 전극(175b)은 게이트선(121)과 분리되어 있으며, 각각 구동 저항성 접촉 부재(163b, 165b) 및 기판(110) 위에 위치한다. 구동 출력 전극(175b)은 두 갈래로 갈라져 구동 입력 전극(173b)의 양쪽에 위치한다.
구동 저항성 접촉 부재(163b, 165b)는 그 아래의 구동 반도체(154b)와 그 위의 구동 입력 전극(173b) 및 구동 출력 전극(175b) 사이에만 존재하며 접촉 저항을 낮추어 준다. 구동 반도체(154b)에는 구동 입력 전극(173b)과 구동 출력 전극(175b) 사이를 비롯하여 이들로 가리지 않고 노출된 부분이 있다.
게이트선(110), 구동 입력 전극(173b) 및 구동 출력 전극(175b)은 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등 내화성 금속 또는 이들의 합금으로 만들어질 수 있으며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 게이트선(121), 구동 입력 전극(173b) 및 구동 출력 전극(175b)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121), 구동 입력 전극(173b) 및 구동 출력 전극(175b)은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30도 내지 약 80도인 것이 바람직하다.
게이트선(121), 구동 입력 전극(173b) 및 구동 출력 전극(175b) 및 노출된 구동 반도체(154b) 부분 위에는 산화규소(SiO2) 또는 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)로 만들어진 복수의 스위칭 트랜지스터용 섬형 반도체(앞으로 "스위칭 반도체"라 함)(154a)가 형성되어 있다. 스위칭 반도체(154a)는 스위칭 제어 전극(124a) 위에 위치한다.
스위칭 반도체(154a) 위에는 복수 쌍의 스위칭 트랜지스터용 저항성 접촉 부재(앞으로 "스위칭 저항성 접촉 부재"라 함)(163a, 165a)가 형성되어 있다. 스위칭 저항성 접촉 부재(163a, 163b)는 섬 모양이며, 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
스위칭 저항성 접촉 부재(163a, 163b) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 복수의 구동 전압선(172) 및 복수의 전극 부재(176)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 스위칭 제어 전극(124a)을 향하여 뻗은 복수의 스위칭 트랜지스터용 입력 전극(앞으로 "스위칭 입력 전극"이라 함)(173a)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 데이터 구동 회로와 직접 연결될 수 있다.
구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.
전극 부재(176)는 데이터선(171) 및 구동 전압선(172)과 분리되어 있다. 전극 부재(176)는 각각 스위칭 트랜지스터용 출력 전극(앞으로 "스위칭 출력 전극"이라 한다)(175a)과 구동 트랜지스터용 제어 전극(앞으로 "구동 제어 전극"이라 한다)(124b)을 포함한다.
스위칭 출력 전극(175a)은 스위칭 저항성 접촉 부재(165a) 위에 위치하며 스위칭 입력 전극(173a)과 마주한다.
구동 제어 전극(124b)은 두 갈래로 갈라져 구동 반도체(154b) 위에 위치한다. 구동 제어 전극(124b)의 갈라진 분지들은 각각 구동 입력 전극(173b)과 구동 출력 전극(175b)의 사이에 위치한다.
데이터선(171), 구동 전압선(172) 및 전극 부재(176)는 게이트선(121)과 동일한 재료로 만들어질 수 있다.
데이터선(171), 구동 전압선(172) 및 전극 부재(176)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30도 내지 약 80도일 수 있다.
스위칭 저항성 접촉 부재(163a, 163b)는 그 아래의 스위칭 반도체(154a)와 그 위의 데이터선(171) 및 전극 부재(176) 사이에만 존재하며 접촉 저항을 낮추어 준다. 스위칭 반도체(154a)에는 스위칭 입력 전극(173a)과 스위칭 출력 전극(175a) 사이를 비롯하여 이들로 가리지 않고 노출된 부분이 있다.
데이터선(171), 구동 전압선(172), 전극 부재(176) 및 노출된 스위칭 반도체(154a) 부분 위에는 복수의 색 필터(color filter)(230)가 형성되어 있다. 그러나 유기 발광 표시 장치가 백색 화소를 포함하는 경우, 백색 화소에는 색 필터가 없거나 투명한 백색 필터(도시하지 않음)가 있을 수 있다.
색 필터(230)는 데이터선(171) 너비의 일부 및 구동 전압선(172)의 전체 너비를 덮으며, 복수의 관통 구멍(232b, 233b, 235b)을 가진다. 관통 구멍(232b)은 구동 전압선(172)을 드러내고, 관통 구멍(233b)은 구동 입력 전극(173b)을 드러내며, 관통 구멍(235b)은 구동 출력 전극(175b)을 드러낸다.
색 필터(230B)의 가장자리는 데이터선(171) 및 게이트선(121) 위에서 중첩될 수 있으며, 중첩된 부분은 화소 사이에서 누설되는 빛을 차단할 수 있다.
색 필터(230)의 아래에는 층간 절연막(도시하지 않음)이 형성될 수 있다. 층간 절연막은 색 필터(230)의 안료가 스위칭 반도체(154a)로 유입되는 것을 방지할 수 있다.
색 필터(230B), 데이터선(171), 구동 전압선(172) 및 전극 부재(176) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다.
보호막(180)에는 데이터선(171)의 끝 부분(179)을 드러내는 복수의 접촉 구멍(182) 및 관통 구멍(232b)을 통하여 구동 전압선(172)을 드러내는 복수의 접촉 구멍(contact hole)(182b)이 형성되어 있다. 보호막(180) 및 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 관통 구 멍(233b)을 통하여 구동 입력 전극(173b)을 드러내는 복수의 접촉 구멍(183b), 그리고 관통 구멍(235b)을 통하여 구동 출력 전극(175b)을 드러내는 복수의 접촉 구멍(185b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(85) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(191)은 접촉 구멍(185b)을 통하여 구동 출력 전극(175b)과 연결되어 있다.
연결 부재(85)는 접촉 구멍(182b, 183b)을 통하여 구동 전압선(172) 및 구동 입력 전극(173b)과 연결되어 있으며, 구동 제어 전극(124b)과 일부 중첩하여 유지 축전기(storage capacitor)(Cst)를 이룰 수 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
화소 전극(191), 연결 부재(85) 및 접촉 보조 부재(81, 82)는 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
화소 전극(191) 및 연결 부재(85) 위에는 절연성 둑(insulating bank)(361)이 형성되어 있다. 둑(361)은 화소 전극(191) 가장자리 주변을 둘러싸서 개구부(opening)(365)를 정의한다.
둑(361) 및 화소 전극(191) 위에는 백색 광을 방출하는 발광층(370)이 형성 되어 있다.
발광층(370)은, 예를 들면 적색, 녹색 및 청색 빛을 고유하게 내는 유기 물질이 상하로 차례로 적층되거나 동일한 평면 상에 나란하게 배치된 구조를 가질 수 있다.
발광층(370)은 고분자 물질 또는 저분자 물질로 만들어질 수 있다. 고분자 물질의 예로는 폴리플루오렌(polyfluorene) 유도체, (폴리)파라페닐렌비닐렌((poly)paraphenylenevinylene) 유도체, 폴리페닐렌(polyphenylene) 유도체, 폴리비닐카바졸(polyvinylcarbazole), 폴리티오펜(polythiophene) 유도체 등을 들 수 있다. 저분자 물질로는 9,10-디페닐안트라센(9,10-diphenylanthracene)과 같은 안트라센(anthracene), 테트라페닐부타디엔(tetraphenylbutadiene)과 같은 부타디엔(butadiene), 테트라센(tetracene), 디스티릴아릴렌(distyrylarylene) 유도체, 벤자졸(benzazole) 유도체 및 카바졸(carbazole) 유도체 등의 예가 있다. 이와는 달리, 앞에서 기재한 고분자 물질 또는 저분자 물질을 주 재료(host material)로 하고, 여기에 크산텐(xanthene), 페릴렌(perylene), 쿠마린(cumarine), 로더민(rhodamine), 루브렌(rubrene), 디시아노메틸렌피란(dicyanomethylenepyran) 화합물, 티오피란(thiopyran) 화합물, (티아)피릴리움((thia)pyrilium) 화합물, 페리플란텐(periflanthene) 유도체, 인데노페릴렌(indenoperylene) 유도체, 카보스티릴(carbostyryl) 화합물, 나일 레드(Nile red), 퀴나크리돈(quinacridone) 따위의 도펀트(dopant)를 도핑하여 발광 효율을 높일 수도 있다.
발광층(370)의 양면에는 발광층(370)의 발광 효율을 향상하기 위한 부대 층(auxiliary layer)(도시하지 않음)이 형성될 수 있다.
부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음) 등이 있다.
발광층(370) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 공통 전압(Vss)을 인가 받으며, 일 함수가 낮고 반사율이 높은 금속으로 만들어질 수 있다. 이러한 물질의 예로는 알루미늄 또는 알루미늄 합금, 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W) 또는 이들의 합금을 들 수 있다.
이러한 유기 발광 표시 장치에서, 화소 전극(191), 발광층(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드(anode), 공통 전극(270)이 캐소드(cathode)가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다.
또한, 게이트선(121)에 연결되어 있는 스위칭 제어 전극(124a), 데이터선(171)에 연결되어 있는 스위칭 입력 전극(173a) 및 스위칭 출력 전극(175a)은 스위칭 반도체(154a)와 함께 스위칭 박막 트랜지스터(thin film transistor, TFT)(Qs)를 이루며, 스위칭 박막 트랜지스터(Qs)의 채널(channel)은 스위칭 입력 전극(173a)과 스위칭 출력 전극(175a) 사이의 스위칭 반도체(154a)에 형성된다.
스위칭 출력 전극(175a)에 연결되어 있는 구동 제어 전극(124b), 구동 전압선(172)에 연결되어 있는 구동 입력 전극(173b) 및 화소 전극(191)에 연결되어 있는 구동 출력 전극(175b)은 구동 반도체(154b)와 함께 구동 박막 트랜지스터(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 구동 입력 전극(173b)과 구동 출력 전극(175b) 사이의 구동 반도체(154b)에 형성된다.
앞에서 설명했듯이, 스위칭 반도체(154a)는 비정질 반도체로 만들어지고, 구동 반도체(154b)는 결정질 반도체로 만들어진다.
이와 같이 스위칭 박막 트랜지스터(Qs)와 구동 박막 트랜지스터(Qd)의 채널은 결정 상태가 다른 반도체에 형성되며, 이에 따라 각 박막 트랜지스터에서 요구되는 특성을 동시에 만족할 수 있다.
구동 트랜지스터(Qd)에 사용되는 결정질 반도체는 전하 이동도(carrier mobility)가 높으므로, 유기 발광 다이오드(LD)에 흐르는 전류량을 크게 하여 휘도를 높일 수 있다. 결정질 반도체를 적용한 구동 트랜지스터(Qd)는 문턱 전압 이동 현상(threshold voltage shift)이 거의 없으므로 이미지 고착(image sticking) 및 수명 단축이 줄어든다.
스위칭 박막 트랜지스터(Qs)에 사용되는 비정질 반도체는 오프 전류가 작으므로 데이터 전압의 하강과 크로스토크(crosstalk)가 줄어든다.
본 발명의 다른 실시예에 따르면, 각 화소(PX)는 스위칭 트랜지스터(Qs) 하나와 구동 트랜지스터(Qd) 하나 외에도 유기 발광 다이오드(LD) 및 구동 트랜지스터(Qd)의 열화를 방지 또는 보상하는 다른 트랜지스터를 더 포함할 수 있다.
그러면, 도 2 및 도 3에 도시한 유기 발광 표시 장치에서 구동 트랜지스터의 구조에 대하여 도 4 내지 도 7을 참고하여 더욱 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 구동 트랜지스터를 도시한 개략도이고, 도 5는 도 4의 구동 트랜지스터를 V-V 선을 따라 잘라 도시한 단면도이며, 도 6은 본 발명의 다른 실시예에 따른 구동 트랜지스터를 도시한 개략도이고, 도 7은 도 6의 구동 트랜지스터를 VII-VII 선을 따라 잘라 도시한 단면도이다.
도 4 및 도 5는 입력 전극(173b) 및 출력 전극(175b)이 제어 전극(124b)을 중심으로 정확하게 대칭으로 배열되어 있는 상태를 보여준다. 즉, 제어 전극(124b)의 제1 가지(124b1)에서부터 입력 전극(173b)까지의 거리(Ls1), 제어 전극(124b)의 제1 가지(124b1)에서부터 출력 전극(175b)의 제1 가지(175b1)까지의 거리(Ld1), 제어 전극(124b)의 제2 가지(124b2)에서부터 입력 전극(173b)까지의 거리(Ls2), 제어 전극(124b)의 제2 가지(124b2)에서부터 출력 전극(175b)의 제2 가지(175b2)까지의 거리(Ld2)가 모두 동일하다. 다시 말하면, 반도체(154b)의 네 오프셋 영역(offset region)(154s1, 154d1, 154s2, 154d2)이 길이가 모두 동일하다.
그러므로 제어 전극(124b)과 입력 전극(173b) 사이의 오프셋 영역(154s1, 154s2)의 저항과 제어 전극(124b)과 출력 전극(173b) 사이의 오프셋 영역(154d1, 154d2)의 저항은 동일하다.
반도체(154b)에서 오프셋 영역(154s1, 154d1, 154s2, 154d2)을 제외한 다른 영역, 즉 전극 영역(electrode region)들은 입력 전극(173b), 출력 전극(175b)의 두 가지(175b1, 175b2) 및 제어 전극(124b)의 두 가지(124b1, 124b2)와 연결되어 있거나 중첩한다.
도 6 및 도 7은 입력 전극(173b) 및 출력 전극(175b)이 제어 전극(124b)을 기준으로 위로 치우치게 배열되어 있는 상태를 보여준다. 즉, 오프셋 영역(154s1)의 길이(Ls1)와 오프셋 영역(154d1)의 길이(Ld1)가 다르고, 오프셋 영역(154s2)의 길이(Ls2)와 오프셋 영역(154d2)의 길이(Ld2)도 다르다.
그러나 도 4 및 도 5와 비교하여 볼 때, 오프셋 영역(154s1)의 길이(Ls1)가 줄어든 만큼 오프셋 영역(154d1)의 길이(Ld1)가 늘고, 오프셋 영역(154s2)의 길이(Ls2)가 늘어난 만큼 오프셋 영역(154d2)의 길이(Ld2)가 줄어든다. 또한 오프셋 영역(154s1)의 길이(Ls1) 축소분과 오프셋 영역(154s2)의 길이(Ls2) 증가분이 동일하고, 오프셋 영역(154d1)의 길이(Ld1) 증가분과 오프셋 영역(154d2)의 길이(Ld2) 축소분이 동일하다.
그러므로 제어 전극(124b)과 입력 전극(173b) 사이의 오프셋 영역(154s1, 154s2)의 길이의 합(=Ls1+Ls2)과 제어 전극(124b)과 출력 전극(173b) 사이의 오프셋 영역(154d1, 154d2)의 길이의 합((=Ld1+Ld2))은 동일하다. 이에 따라 입력 쪽 저항과 출력 쪽 저항 또한 동일하며, 이 구동 트랜지스터가 구동하는 전류량 또한 일정하다.
앞에서 설명한 유기 발광 표시 장치는 기판(110)의 아래쪽으로 빛을 내보내어 영상을 표시하는 배면 발광(bottom emission) 방식이다. 그러나 불투명한 화소 전극(191)과 투명한 공통 전극(270)을 포함하며 기판(110)의 아래 방향으로 영상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에도 본 발명이 적 용될 수 있다. 이 경우 색 필터(230)는 발광층(370)의 위에 위치한다.
본 발명은 또한 다른 구조의 유기 발광 표시 장치와 액정 표시 장치 등 다른 표시 장치에도 적용할 수 있다.
이와 같이 정렬 오차 및 편차에 관계 없이 오프셋 저항의 길이가 일정한 박막 트랜지스터를 얻을 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (19)

  1. 한 방향으로 배열되어 있으며 서로 분리되어 있는 제1 내지 제5 전극 영역 및 상기 제1 내지 제5 전극 영역 사이에 위치한 제1 내지 제4 오프셋 영역을 포함하는 반도체,
    상기 제3 전극 영역과 전기적으로 연결되어 있는 입력 전극,
    상기 제1 및 제5 전극 영역과 전기적으로 연결되어 있는 출력 전극,
    상기 반도체 위에 형성되어 있는 절연막, 그리고
    상기 절연막 위에 형성되어 있으며 상기 제2 및 제4 전극 영역 위에 위치하는 제어 전극
    을 포함하는 박막 트랜지스터.
  2. 제1항에서,
    상기 반도체는 다결정 규소 또는 미세 결정질 규소인 박막 트랜지스터.
  3. 제1항에서,
    상기 반도체와 상기 입력 전극 및 상기 출력 전극 사이에 위치한 복수의 저항성 접촉 부재를 더 포함하는 박막 트랜지스터.
  4. 제3항에서,
    상기 저항성 접촉 부재는 불순물을 포함하는 다결정 규소 또는 미세 결정질 규소를 포함하는 박막 트랜지스터.
  5. 제1항 내지 제4항 중 어느 한 항에서,
    상기 절연막은 질화규소 또는 산화규소를 포함하는 박막 트랜지스터.
  6. 공통 전압과 연결되어 있는 유기 발광 소자,
    상기 유기 발광 소자 및 구동 전압과 연결되어 있는 구동 트랜지스터,
    상기 구동 트랜지스터와 연결되어 있는 스위칭 트랜지스터,
    상기 스위칭 트랜지스터와 연결되어 있는 게이트선, 그리고
    상기 스위칭 트랜지스터와 연결되어 있으며 상기 게이트선과 절연되어 있는 데이터선
    을 포함하며,
    상기 구동 트랜지스터는,
    한 방향으로 배열되어 있으며 서로 분리되어 있는 제1 내지 제5 전극 영역 및 상기 제1 내지 제5 전극 영역 사이에 위치한 제1 내지 제4 오프셋 영역을 포함하는 결정질 반도체,
    상기 제3 전극 영역 및 구동 전압과 연결되어 있는 제1 입력 전극,
    상기 제1 및 제5 전극 영역 및 상기 유기 발광 소자와 연결되어 있는 제1 출력 전극,
    상기 결정질 반도체 위에 형성되어 있는 게이트 절연막, 그리고
    상기 게이트 절연막 위에 형성되어 있고 상기 제2 및 제4 전극 영역 위에 위치하며, 상기 스위칭 트랜지스터와 연결되어 있는 제1 제어 전극
    을 포함하는
    유기 발광 표시 장치.
  7. 제6항에서,
    상기 스위칭 트랜지스터는 상기 게이트 절연막 위에 형성되어 있는 비정질 반도체를 포함하는 유기 발광 표시 장치.
  8. 제7항에서,
    상기 스위칭 박막 트랜지스터는,
    상기 게이트 절연막 아래에 형성되어 있으며 상기 게이트선과 연결되어 있는 제2 제어 전극,
    상기 비정질 반도체 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 제2 입력 전극, 그리고
    상기 비정질 반도체 위에 형성되어 있고, 상기 제2 입력 전극과 분리되어 있으며, 상기 제1 제어 전극과 연결되어 있는 스위칭 출력 전극
    을 더 포함하는
    유기 발광 표시 장치.
  9. 제6항 내지 제8항 중 어느 한 항에서,
    상기 구동 트랜지스터는 상기 결정질 반도체와 상기 제1 입력 전극 및 상기 제1 출력 전극 사이에 위치한 복수의 저항성 접촉 부재를 더 포함하는 유기 발광 표시 장치.
  10. 제9항에서,
    상기 저항성 접촉 부재는 불순물을 포함하는 다결정 규소 또는 미세 결정질 규소를 포함하는 유기 발광 표시 장치.
  11. 제6항 내지 제8항 중 어느 한 항에서,
    상기 절연막은 질화규소 또는 산화규소를 포함하는 유기 발광 표시 장치.
  12. 제6항 내지 제8항 중 어느 한 항에서,
    상기 유기 발광 소자와 중첩하는 색필터를 더 포함하며,
    상기 유기 발광 소자는 백색 광을 방출하는
    유기 발광 표시 장치.
  13. 한 방향으로 뻗어 있는 반도체,
    상기 반도체와 절연되어 있으며, 상기 반도체와 두 곳에서 교차하는 제1 전 극,
    상기 반도체와 상기 제1 전극의 교차부 안쪽에서 상기 반도체와 접촉하는 제2 전극, 그리고
    상기 반도체와 상기 제1 전극의 교차부 바깥 쪽 두 곳에서 상기 반도체와 접촉하는 제3 전극
    을 포함하는 박막 트랜지스터.
  14. 제13항에서,
    상기 제1 전극은 상기 반도체와 직교하는 제1 및 제2 가지를 포함하고,
    상기 제2 전극은 상기 반도체와 직교하는 하나의 가지를 포함하며,
    상기 제3 전극은 상기 반도체와 직교하는 제1 및 제2 가지를 포함하는
    박막 트랜지스터.
  15. 제14항에서,
    상기 제3 전극의 제1 가지, 상기 제1 전극의 제1 가지, 상기 제2 전극의 가지, 상기 제1 전극의 제2 가지, 상기 제3 전극의 제2 가지가 차례대로 배치되어 있는 박막 트랜지스터.
  16. 제15항에서,
    상기 제1 전극의 제1 가지와 제2 가지 사이의 거리가 일정하고,
    상기 제3 전극의 제1 가지와 상기 제2 전극의 가지 사이의 거리가 일정하며,
    상기 제2 전극의 가지와 상기 제3 전극의 제2 가지 사이의 거리가 일정한
    박막 트랜지스터.
  17. 제13항에서,
    상기 반도체는 다결정 규소 또는 미세 결정질 규소인 박막 트랜지스터.
  18. 제13항에서,
    상기 반도체와 상기 제2 및 제3 전극 사이에 위치한 복수의 저항성 접촉 부재를 더 포함하는 박막 트랜지스터.
  19. 제18항에서,
    상기 저항성 접촉 부재는 불순물을 포함하는 다결정 규소 또는 미세 결정질 규소를 포함하는 박막 트랜지스터.
KR1020070027501A 2007-03-21 2007-03-21 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 Active KR101293570B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070027501A KR101293570B1 (ko) 2007-03-21 2007-03-21 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
US11/858,863 US7671366B2 (en) 2007-03-21 2007-09-20 Thin film transistor and organic light emitting device including thin film transistor
CNA2008100822335A CN101271925A (zh) 2007-03-21 2008-02-26 薄膜晶体管和包括该薄膜晶体管的有机发光装置
EP08004000A EP1973164A3 (en) 2007-03-21 2008-03-04 Thin film transistor and organic light emitting device including thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070027501A KR101293570B1 (ko) 2007-03-21 2007-03-21 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20080085985A KR20080085985A (ko) 2008-09-25
KR101293570B1 true KR101293570B1 (ko) 2013-08-06

Family

ID=39537455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027501A Active KR101293570B1 (ko) 2007-03-21 2007-03-21 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치

Country Status (4)

Country Link
US (1) US7671366B2 (ko)
EP (1) EP1973164A3 (ko)
KR (1) KR101293570B1 (ko)
CN (1) CN101271925A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231643A (ja) * 2008-03-24 2009-10-08 Casio Comput Co Ltd 光感知素子及びフォトセンサ並びに表示装置
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
TWI464869B (zh) 2011-07-14 2014-12-11 Au Optronics Corp 半導體元件及電致發光元件及其製作方法
CN102339835A (zh) * 2011-07-14 2012-02-01 友达光电股份有限公司 半导体组件及电致发光组件及其制作方法
JP6623078B2 (ja) * 2016-02-23 2019-12-18 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置
JP6857488B2 (ja) * 2016-11-29 2021-04-14 株式会社日立製作所 半導体装置の製造方法
WO2018138603A1 (en) 2017-01-26 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
KR102432663B1 (ko) * 2017-11-30 2022-08-12 엘지디스플레이 주식회사 전계 발광 표시장치
KR102588659B1 (ko) * 2018-06-26 2023-10-12 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030061586A (ko) * 2002-01-15 2003-07-22 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 및 그 제조 방법
US20030214248A1 (en) 2002-04-26 2003-11-20 Yushi Jinno Dim-out method for organic EL panel
JP2006235612A (ja) 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990958A (ja) * 1982-11-16 1984-05-25 Nec Corp 半導体装置
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
JPH06275644A (ja) 1993-03-22 1994-09-30 Sharp Corp 薄膜トランジスタおよびその製造方法
JP4293434B2 (ja) 1994-08-31 2009-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US5847413A (en) * 1994-08-31 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Differential amplifier circuit and analog buffer
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
JP3522442B2 (ja) 1996-03-11 2004-04-26 株式会社半導体エネルギー研究所 薄膜半導体装置
JPH09307111A (ja) 1996-05-10 1997-11-28 Sony Corp 半導体装置
JPH1079514A (ja) 1996-09-05 1998-03-24 Toshiba Corp アクティブマトリクス基板の製造方法
EP1255240B1 (en) * 1997-02-17 2005-02-16 Seiko Epson Corporation Active matrix electroluminescent display with two TFTs and storage capacitor in each pixel
JP3092553B2 (ja) 1997-09-24 2000-09-25 日本電気株式会社 絶縁ゲート型電界効果トランジスタ
KR100269521B1 (ko) * 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
KR100274546B1 (ko) 1998-08-21 2000-12-15 윤종용 박막 트랜지스터 및 그 제조 방법
JP3524029B2 (ja) 2000-01-04 2004-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション トップゲート型ｔｆｔ構造を形成する方法
US6791144B1 (en) * 2000-06-27 2004-09-14 International Business Machines Corporation Thin film transistor and multilayer film structure and manufacturing method of same
JP4011292B2 (ja) * 2001-01-15 2007-11-21 株式会社日立製作所 発光素子、及び表示装置
KR100477103B1 (ko) 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
US6955932B2 (en) * 2003-10-29 2005-10-18 International Business Machines Corporation Single and double-gate pseudo-FET devices for semiconductor materials evaluation
KR100640213B1 (ko) * 2003-12-29 2006-10-31 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 제조방법
CN100565307C (zh) 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法，液晶电视系统，和el电视系统
KR100662790B1 (ko) * 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
KR101100423B1 (ko) 2005-04-12 2011-12-30 삼성전자주식회사 실리콘 박막트랜지스터, 실리콘 박막트랜지스터의 게이트절연층 형성 방법 및 이를 이용한 실리콘 박막트랜지스터의제조방법
KR101107697B1 (ko) 2005-04-19 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 구비한 액정표시장치
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2007128049A (ja) * 2005-10-03 2007-05-24 Sanyo Electric Co Ltd 表示パネル

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030061586A (ko) * 2002-01-15 2003-07-22 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 및 그 제조 방법
US20030214248A1 (en) 2002-04-26 2003-11-20 Yushi Jinno Dim-out method for organic EL panel
JP2006235612A (ja) 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Also Published As

Publication number Publication date
US20080230768A1 (en) 2008-09-25
US7671366B2 (en) 2010-03-02
EP1973164A2 (en) 2008-09-24
EP1973164A3 (en) 2012-03-21
CN101271925A (zh) 2008-09-24
KR20080085985A (ko) 2008-09-25

Similar Documents

Publication Publication Date Title
KR101293570B1 (ko) 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR101219036B1 (ko) 유기 발광 표시 장치
KR101293562B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101240651B1 (ko) 표시 장치 및 그 제조 방법
US7863602B2 (en) Organic light emitting diode display and method for manufacturing the same
KR101251998B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101209038B1 (ko) 유기 발광 표시 장치
US7883921B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101600816B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20070081829A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20070037848A (ko) 유기 발광 표시 장치
JP2007329138A (ja) デュアルパネルタイプ有機電界発光素子及びその製造方法
US7646044B2 (en) Thin film transistor and thin film transistor array panel
KR20070082685A (ko) 표시 장치 및 그 제조 방법
CN113903751A (zh) 薄膜晶体管阵列衬底和显示器件
KR20070054806A (ko) 유기 발광 표시 장치
KR101240648B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
KR20070059559A (ko) 표시 장치 및 그 제조 방법
KR101240649B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080092716A (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR20070052509A (ko) 유기 발광 표시 장치
KR20080053646A (ko) 유기 발광 표시 장치의 제조 방법
KR20080054547A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070321

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120321

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070321

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130514

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130731

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130731

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160629

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170704

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180702

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190701

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200701

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210701

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220620

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240625

Start annual number: 12

End annual number: 12