[go: up one dir, main page]

KR101288211B1 - 전자 부품 모듈의 제조 방법 - Google Patents

전자 부품 모듈의 제조 방법 Download PDF

Info

Publication number
KR101288211B1
KR101288211B1 KR1020110088995A KR20110088995A KR101288211B1 KR 101288211 B1 KR101288211 B1 KR 101288211B1 KR 1020110088995 A KR1020110088995 A KR 1020110088995A KR 20110088995 A KR20110088995 A KR 20110088995A KR 101288211 B1 KR101288211 B1 KR 101288211B1
Authority
KR
South Korea
Prior art keywords
side wall
substrate
electronic component
filling
shielding
Prior art date
Application number
KR1020110088995A
Other languages
English (en)
Other versions
KR20130025594A (ko
Inventor
이영학
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110088995A priority Critical patent/KR101288211B1/ko
Publication of KR20130025594A publication Critical patent/KR20130025594A/ko
Application granted granted Critical
Publication of KR101288211B1 publication Critical patent/KR101288211B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

본 발명은 전자파를 차폐할 수 있는 차폐 부재를 구비하면서도 패키지의 두께를 최소화할 수 있는 전자 부품 모듈 및 그의 제조 방법에 관한 것이다.
이를 위한 본 발명의 실시예에 따른 전자 부품 모듈은 상면에 적어도 하나의 차폐 영역을 구비하고 상기 차폐 영역의 둘레를 따라 접지 전극이 형성되는 기판; 상기 기판의 상면에 실장되는 적어도 하나의 전자 부품; 상기 차폐 영역 내에 실장된 상기 전자 부품을 덮으며 상기 기판에 결합되는 절연성의 충진부; 및 상기 충진부의 외부면을 덮으며 형성되고, 상기 접지 전극과 전기적으로 연결되는 도전성의 실드부;를 포함할 수 있다.

Description

전자 부품 모듈의 제조 방법{METHOD FOR MANUFACTURING ELECTRIC DEVICE MODULE}
본 발명은 전자 부품 모듈 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는, 전자파를 차폐할 수 있는 차폐 부재를 구비하면서도 패키지의 두께를 최소할 수 있는 전자 부품 모듈 및 그의 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 내장되는 전자 부품 모듈의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 부품 모듈의 소형화 및 경량화를 실현하기 위해서는 모듈의 실장 부품 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 전자 부품은 소형화뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
종래 기술에 다른 일반적인 고주파 전자 부품은 기판에 개별 전자 부품들을 실장한 후 이 개별 전자 부품들을 보호하기 위해 수지를 충진하여 충진부를 형성한다. 그리고, 고주파 차폐를 위한 구조로서 충진부의 외부면에 차폐 실드를 형성하는 구조가 널리 알려져 있다. 일반적인 고주파 전자 부품에 적용되는 차폐 실드는 개별 부품들을 모두 커버 함으로써 외부의 충격으로부터 내부의 개별 부품들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.
이러한 종래의 전자 부품은 반도체 칩 외부에 별도의 충진부를 형성한 후, 다시 차폐 실드를 형성하므로, 전자 부품의 전체적인 부피가 증가하게 된다는 문제가 있다.
이러한 문제는 근래에 요구되는 박형의 전자 부품 모듈을 구현하는 데에 장애요인으로 작용하고 있다. 따라서 차폐 실드를 구비하면서도 부피 특히 두께를 최소화할 수 있는 전자 부품 모듈 및 그 제조 방법이 요구되고 있다.
본 발명은 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성이 우수한 전자파 차폐 구조를 가지면서 동시에 부피를 최소화할 수 있는 전자 부품 모듈 및 그의 제조 방법을 제공하는 것을 목적으로 한다.
또한 본 발명의 다른 목적은 차폐 실드를 용이하게 형성할 수 있는 전자 부품 모듈 및 그의 제조 방법을 제공하는 데에 있다.
또한 본 발명의 다른 목적은 기판 상에 실장된 전자 부품들 중, 차폐 실드가 필요한 부품들에 대해, 선택적으로 차폐 실드를 형성할 수 있는 전자 부품 모듈 및 그의 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 부품 모듈은 상면에 적어도 하나의 차폐 영역을 구비하고 상기 차폐 영역의 둘레를 따라 접지 전극이 형성되는 기판; 상기 기판의 상면에 실장되는 적어도 하나의 전자 부품; 상기 차폐 영역 내에 실장된 상기 전자 부품을 덮으며 상기 기판에 결합되는 절연성의 충진부; 및 상기 충진부의 외부면을 덮으며 형성되고, 상기 접지 전극과 전기적으로 연결되는 도전성의 실드부;를 포함할 수 있다.
본 실시예에 있어서 상기 접지 전극은, 상기 차폐 영역의 둘레를 따라 연속적인 고리 형태로 형성될 수 있다.
본 실시예에 있어서 상기 실드부는, 상기 차폐 영역의 형태에 대응하여 형성되는 댐(dam) 형태의 측벽부; 및 상기 충진부의 상부면에 금속 박막 형태로 형성되며 상기 측벽부와 전기적으로 연결되는 상면부;를 포함할 수 있다 .
본 실시예에 있어서 상기 측벽부는, 상기 접지 전극과 대응하는 형상의 금속 프레임으로 형성될 수 있다.
본 실시예에 있어서 상기 측벽부는, 상기 기판의 상면과 접하는 하단 또는 상단에서 상기 기판의 상면과 평행하게 확장되는 플랜지부를 구비할 수 있다.
본 실시예에 있어서 상기 측벽부는, 상단을 가로지르며 형성되어 상기 측벽부의 강성을 보강하는 보강 프레임을 더 포함할 수 있다.
또한 본 발명의 실시예에 따른 전자 부품 모듈 제조 방법은, 상면에 적어도 하나의 차폐 영역을 구비하고 상기 차폐 영역의 둘레를 따라 접지 전극이 형성되는 준비하는 단계; 상기 기판의 상면에 적어도 하나의 전자 부품을 실장하는 단계; 상기 차폐 영역의 둘레를 따라 댐(dam) 형태의 측벽부를 배치하는 단계; 상기 측벽부의 내부 공간을 절연 물질을 충진하여 충진부를 형성하는 단계; 및 상기 충진부 상부면에 형성되고 상기 측벽부와 전기적으로 연결되는 상면부를 형성하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 상면부를 형성하는 단계는, 스프레이 코팅법, 페인팅법, 또는 스크린 프린팅법 중 어느 하나의 방법을 통해 상기 상면부를 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 충진부를 형성하는 단계는, 액체 또는 겔 형태의 충진물을 상기 측벽부의 내부 공간에 주입한 후 경화시켜 상기 충진부를 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 충진부를 형성하는 단계는, 겔 형태의 절연판을 상기 측벽부의 내부 공간에 삽입하여 가압한 후, 경화시켜 상기 충진부를 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 절연판은 상부면에 금속 박막이 구비되며, 상기 상면부를 형성하는 단계는, 상기 금속 박막을 상기 측벽부와 전기적으로 연결하는 단계일 수 있다.
본 실시예에 있어서 상기 전자 부품을 실장하는 단계는, 전자파 차폐가 필요한 상기 전자 부품들을 상기 차폐 영역 내에 실장하고, 전자파 차폐가 불필요한 상기 전자 부품들을 상기 차폐 영역 외에 실장하는 단계일 수 있다.
본 실시예에 있어서 상기 측벽부를 배치하는 단계는, 도전성 접착제를 매개로 하여 상기 측벽부와 상기 접지 전극을 접착하는 단계일 수 있다.
본 발명에 따른 전자 부품 모듈 및 그 제조 방법은 기판상에 댐(dam)의 역할을 하는 측벽부를 먼저 배치한 후, 측벽부의 내부에 충진물을 충진시키는 방법을 이용한다.
따라서 측벽부의 높이만큼 충진물이 충진될 수 있으므로, 측벽부의 높이를 조절함에 따라 충진부의 높이 즉, 전자 부품 모듈의 두께를 조절할 수 있다.
이에, 과도한 크기로 충진부가 형성됨에 따라 전자 부품 모듈의 전제 두께가 증가하는 것을 방지할 수 있다.
또한, 본 발명에 따른 전자 부품 모듈은 기판 상에 전자 부품들을 모두 실장한 후에 충진부와 실드부를 형성할 수 있다.
종래의 경우, 일반적으로 실드부가 형성된 반도체 패키지를 기판에 실장하는 방법이 이용되고 있다. 이 경우, 실드부가 형성된 반도체 패키지를 별도로 제조한 후, 이를 기판에 실장하는 과정이 수행되었다.
그러나 본 발명에 따르면, 기판 상에 반도체 칩과 기타 전자 부품들을 실장한 후, 필요한 영역(즉 차폐 영역)에 선택적으로 실드부를 형성할 수 있다. 따라서 실드부가 형성된 반도체 패키지를 별도로 제조할 필요가 없으므로 전체적인 제조 공정이 줄어드는 효과가 있다.
또한 실드부를 구비하지 않은 전자 부품들도 필요에 따라 용이하게 전자파를 차폐시킬 수 있다는 이점이 있다.
또한, 본 발명에 따른 전자 부품 모듈 제조 방법은 기판의 상부에 형성되는 접지 전극 상에 실드부가 전기적으로 연결된다. 종래에는 기판의 측면에 전극을 노출시키고 이를 통해 실드부를 전기적으로 연결하는 방법을 주로 이용하고 있다. 이러한 종래의 경우, 기판의 측면에도 실드부가 형성되므로 기판 측면에 형성된 실드부가 접지 전극이 아닌 다른 전극들과도 전기적으로 연결되어 도통되는 문제가 있었다. 그러나 본 발명에 따르면 실드부가 기판의 측면까지 확장되지 않으므로, 종래의 방법에 비해 신뢰성을 확보할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 부품 모듈의 단면도.
도 2는 도 1에 도시된 전자 부품 모듈을 도시한 부분 절단 사시도.
도 3 내지 도 8b는 본 실시예에 따른 전자 부품 모듈의 제조 방법을 공정순으로 도시한 도면.
도 9는 본 발명에 따른 전자 부품 모듈의 제조 방법을 나타내는 흐름도.
도 10a 내지 도 10d는 각각 본 실시예에 따른 측벽부의 예를 도시한 사시도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 전자 부품 모듈의 단면도이고 도 2는 도 1에 도시된 전자 부품 모듈의 내부를 도시한 부분 분해 사시도이다.
도 1 및 도 2에 도시된 바와 같이, 본 실시예에 따른 전자 부품 모듈(10)은 기판(11)과 접지 전극(13), 전자 부품(16), 충진부(14) 및 실드부(15)를 포함하여 구성된다.
기판(11)은 상면에 적어도 하나의 전자 부품(16)이 실장된다. 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판(PCB), 유연성 기판 등)이 이용될 수 있다.
기판(11)의 상면에는 전자 부품(16)을 실장하기 위한 실장용 전극(20)이나 도시하지는 않았지만 실장용 전극(20)들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다. 또한, 기판(11)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(12)이 형성될 수 있다.
또한 본 실시예에 따른 기판(11)은 그 상부면에 접지 전극(13)이 형성된다. 본 실시예에 따른 접지 전극(13)은 차폐 영역(도 4의 A)를 둘러 싸는 형태로 형성된다. 따라서 본 실시예에서는 사각 형태로 형성되는 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 또한, 접지 전극(13)은 차폐 영역(A)의 둘레를 따라 연속적인 고리 형태로 형성될 수 있으며, 불연속적으로 일부분에 형성될 수 있다.
또한 본 실시예에서는 접지 전극(13)이 차폐 영역(A)의 둘레를 따라 동일한 폭으로 형성되는 경우를 예로 들고 있다. 그러나 본 발명은 이에 한정되지 않는다. 즉, 특정 위치별로 접지 전극(13)의 폭을 다르게 형성하는 등 필요에 따라 다양한 형태로 접지 전극(13)을 형성할 수 있다.
더하여, 도시되어 있지 않지만, 접지 전극(13)이 전자 부품(16)의 단자와 전기적으로 연결될 필요가 있는 경우, 접지 전극(13)의 일부가 전자 부품(16)의 하부로 돌출되도록 접지 전극(13)을 형성하여 돌출된 부분이 전자 부품(16)의 단자(즉 접지 단자)와 전기적으로 연결되도록 구성할 수도 있다.
또한, 본 실시예에 따른 기판(11)은 상면에 형성되는 실장용 전극(20), 회로 패턴(12), 접지 전극(13) 등과 전기적으로 연결되는 외부 접속 단자(18)와, 이들 상호간을 전기적으로 연결하는 도전성 비아(17)를 포함할 수 있다. 더하여 본 실시예에 따른 기판(11)은 기판(11) 내부에 전자 부품을 실장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
전자 부품(16)은 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함하며, 기판(11) 상에 실장되거나 기판(11) 내부에 내장될 수 있는 전자 소자들이라면 모두 전자 부품(16)으로 이용될 수 있다.
충진부(14)는 기판(11) 상에 실장된 전자 부품(16)을 덮는 형태로 기판(11)에 형성된다.
특히 본 실시예에 따른 충진부(14)는, 기판(11) 상에 실장된 다양한 전자 부품들 중 차폐 영역(A) 내에 실장된 전자 부품(16)만을 선택적으로 덮도록 형성된다.
이러한 충진부(14)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있으며 외부 환경으로부터 전자 부품(16)을 보호한다.
또한 본 실시예에 따른 충진부(14)는 기판(11)과 접하는 접촉면의 전체 면적이 차폐 영역(A)의 면적과 대략 동일하게 형성된다. 이때, 차폐 영역(A)의 둘레를 따라 형성된 접지 전극(13)은 적어도 일부분이 충진부(14)의 외부로 노출된다.
충진부(14)의 외부로 노출되는 접지 전극(13)의 노출 영역은 후술되는 실드부(15)가 전기적으로 연결되는 영역으로 이용된다.
실드부(15)는 충진부(14)의 외부면에 형성된다. 실드부(15)의 내부에는 특정 전자 부품(16)들 즉, 전자파 차폐가 필요한 전자 부품(16)들이 수용될 수 있다.
실드부(15)는 기판(11) 외부로부터 유입되는 불필요한 전자파를 차폐하며, 전자 부품(16)에서 발생되는 전자파가 외부로 방사되는 것을 차단한다. 이러한 실드부(15)는 충진부(14)에 밀착하여 충진부(14)의 외부면을 덮는 형태로 형성될 수 있다.
실드부(15)는 전자파 차폐를 위해 필수적으로 접지되어야 한다. 이를 위해 본 실시예에 따른 실드부(15)는 접지 전극(13)과 전기적으로 연결되도록 구성된다. 보다 구체적으로, 본 실시예에 따른 실드부(15)는 기판(11) 상면에서 충진부(14)의 외부로 노출된 접지 전극(13)의 노출 영역에 전기적으로 연결된다.
또한 본 실시예에 따른 실드부(15)는 측면을 형성하는 측벽부(15a)와, 상부면을 형성하는 상면부(15b)를 포함하여 구성될 수 있다.
측벽부(15a)는 차폐 영역(A)의 둘레 즉, 접지 전극(도 4의 13)의 형상에 대응하는 형태로 형성될 수 있으며, 높이는 내부에 수용되는 전자 부품(16)들 중 높이가 가장 높은 전자 부품(16)의 높이에 대응하도록 형성될 수 있다.
상면부(15b)는 측벽부(15a)의 상부 전체를 덮는 형태로 충진부(14)의 상부면에 형성되며, 측벽부(15a)와 전기적으로 연결된다.
이러한 본 실시예에 따른 실드부(15)는 도전성을 갖는 다양한 재료로 형성될 수 있다. 특히, 측벽부(15a)는 금속 프레임 형태로 형성될 수 있으며, 상면부(15b)는 금속 박막 형태로 형성될 수 있다.
여기서 상면부(15b)는 스프레이 코팅법으로 금속 박막을 형성할 수 잇다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 본 발명은 이에 한정되지 않으며 스크린 프린팅 방식을 등 다양한 방식을 통해 상면부(15b)를 형성할 수 있다.
이상과 같이 구성되는 본 실시예에 따른 전자 부품 모듈(10)는 충진부(14)에 의해 기판(11)에 실장되는 전자 부품(16)을 외력으로부터 보호할 수 있을 뿐만 아니라, 충진부(14)의 외부면에 형성되는 실드부(15)에 의해 전자파 차폐의 효과를 얻을 수 있다.
또한, 전자파 차폐를 위한 실드부(15)를 접지하기 위해, 기판(11) 상면 형성되는 접지 전극(13)를 이용함으로써, 실드부(15)를 용이하게 접지할 수 있다.
도 3 내지 도 8b는 본 실시예에 따른 전자 부품 모듈의 제조 방법을 공정순으로 도시한 도면이고, 도 9는 본 발명에 따른 전자 부품 모듈의 제조 방법을 나타내는 흐름도이다.
도 9를 기반으로 먼저 도 3을 함께 참조하면, 본 발명의 실시예에 따른 전자 부품 모듈 제조 방법은 기판(11)을 준비하는 단계(S10)로부터 시작된다.
본 실시예에 따른 기판(11)은 다층 복수의 층으로 형성된 다층 회로 기판(11)으로, 각 층 사이에는 전기적으로 연결되는 회로 패턴들이 형성될 수 있다. 보다 구체적으로는 도 1에 도시된 회로 패턴(12), 외부 접지 단자(13), 실장용 전극(20), 및 비아(17) 등이 형성될 수 있다.
한편 본 실시예에 따른 기판(11)은 내부에 적어도 하나의 차폐 영역(도 4의 A)을 구비할 수 있다. 차폐 영역(A1 A2, A3; A)은 필요에 따라 다수개가 기판 상의 여러 곳에 형성될 수 있으며, 차폐 영역(A)의 크기나 형상 또한 필요에 따라 다양한 형태로 형성될 수 있다.
이어서 도 4에 도시된 바와 같이, 기판(11) 상면에 접지 전극(13)을 형성하는 단계(S11)가 수행된다. 접지 전극(13)은 전술한 바와 같이 각각의 차폐 영역(A)에 대응하여 형성되며, 각 차폐 영역(A)의 둘레를 따라 형성될 수 있다.
기판(11) 상에 접지 전극(13)을 형성하는 방법은 일반적인 회로 패턴의 형성 방법과 동일하게 수행될 수 있으므로, 이에 대한 상세한 설명은 생략하기로 한다.
또한 본 실시예에 따른 전자 부품 모듈 제조 방법은 기판(11) 제조 시에 접지 전극(13)을 미리 기판(11)에 형성하는 것도 가능하다. 이 경우 전술한 접지 전극(13)을 형성하는 단계(S11)는 생략될 수 있다.
다음으로, 도 5에 도시된 바와 같이, 전자 부품(16)을 기판(11)의 일면에 실장하는 단계(S12)가 수행된다. 이때, 전자파의 차폐가 필요한 전자 부품(16)들은 각 차폐 영역(A1, A2)의 내부에 배치되고, 전자파 차폐가 필요없는 전자 부품(16)들은 차폐 영역(A)의 외부에 배치되며 실장된다.
다음으로, 도 6에 도시된 바와 같이, 기판(11)의 일면에 실드부(15)의 측벽부(15a)를 배치하는 단계(S13)이 수행된다.
측벽부(15a)는 실드부(15)의 일부를 구성함과 동시에, 후술되는 충진물의 유동을 억제하는 댐(dam)의 역할을 수행한다. 이를 위해 측벽부(15a)는 전술한 바와 같이 금속의 프레임 형태로 형성된다.
도 10a 및 도 10b는 본 실시예에 따른 측벽부(15a)의 예를 도시하고 있다.
도 10a는 사각 형상의 차폐 영역(도 4의 A1)에 배치되는 측벽부(15a)를 도시하고 있다.
측벽부(15a)는 측벽부(15a)가 실장되는 접지 전극(도 4의 13)과 동일한 형상으로 형성되며, 일정한 두께 즉 높이를 갖는다.
또한 측벽부(15a)가 기판(11)에 실장될 때, 접지 전극(13)과 접촉하는 부분은 접지 전극(13)과 견고하게 밀착되며 실장된다. 이때, 측벽부(15a)와 접지 전극(13)은 도전성 접착제(예컨대, 도전성 솔더)를 매개로 하여 상호 접합될 수 있다. 이에 따라 측벽부(15a)와 접지 전극(13)은 물리적, 전기적으로 연결될 수 있다.
도 10b는 원 형상의 차폐 영역(도 4의 A2)에 배치되는 측벽부(15a)를 도시하고 있다. 이처럼 본 실시예에 따른 측벽부(15a)는 일정 영역을 둘러싸는 형태라면 다양한 형상으로 형성될 수 있다.
또한, 도 10c 및 도 10d는 본 실시예에 따른 측벽부(15a)의 변형예를 도시하고 있다. 도 10c는 측벽부(15a)의 하단에 기판(11)의 상면과 평행하게 확장되는 플랜지부(15c)가 형성되는 경우를 예로 들고 있다. 이처럼 플랜지부(15c)가 형성되는 경우 측벽부(15a)와 접지 전극(13)과의 접촉 면적이 확장되므로, 실드부(15)와 기판(11) 간의 전기적인 신뢰성을 확보할 수 있다.
한편, 도 10c에서는 플랜지부(15c)가 측벽부(15a)의 외부로 확장되는 경우를 도시하고 있다. 그러나 본 발명은 이에 한정되지 않으며, 측벽부(15a)의 내부로 확장되거나, 내부 외부로 모두 확장되도록 형성하는 등 다양한 응용이 가능하다.
도 10d는 측벽부(15a)의 하단뿐만 아니라, 상단에도 플랜지부(15d)가 형성되는 경우를 예로 들고 있다. 측벽부(15a)의 상단에 형성되는 플랜지부(15d)는 후술되는 상면부(15b)를 형성할 때, 측벽부(15a)와 상면부(15b)와의 접촉 면적을 확장하므로, 전기적인 신뢰성을 확보할 수 있다.
또한 본 실시예에 따른 측벽부(15a)는 상단을 가로지르며 보강 프레임(15e)이 형성되는 경우를 예로 들고 있다. 이처럼 측벽부(15a)에 적어도 하나의 보강 프레임(15e)이 구비되면, 측벽부(15a)의 강성을 보강할 수 있으므로, 측벽부(15a)가 외력에 의해 쉽게 움직이게 되는 문제를 최소화할 수 있다.
이러한 보강 프레임(15e)은 측벽부(15a)의 내부에 배치된 전자 부품(16)들와 간섭하지 않는 범위에서 다양한 개수가 다양한 형상으로 배치될 수 있다.
이처럼 기판(11) 상에 측벽부(15a)가 배치되면, 이어서 측벽부(15a)의 내부에 충진부(14)를 형성하는 단계(S14)가 수행된다.
본 단계는 측벽부(15a)의 내부 공간에 절연 재질의 충진물을 충진할 수만 있다면 다양한 방법이 이용될 수 있다.
예를 들어 도 7a에 도시된 바와 같이 디스펜서(50) 등을 이용하여 액체 또는 겔(gel) 상태의 충진물(14a)을 측벽부(15a)의 내부 공간에 주입한 후 경화시키는 방법이 이용될 수 있다.
또한 도 7b에 도시된 바와 같이 측벽부(15a)의 형태에 대응하는 겔 형태의 절연판(14b)을 측벽부(15a)의 내부에 안착시키고, 이를 가압한 후 경화시키는 방법이 이용될 수 있다.
그러나 본 발명은 이러한 실시예에 한정되지 않으며, 필요에 따라 다양한 방법이 이용될 수 있다.
한편, 본 단계에서 측벽부(15a)는 충진물이 경화될 때까지 충진물의 유동을 억제하는 댐의 역할을 수행한다.
이어서, 도 8a에 도시된 바와 같이, 충진부(14)의 상부면에 실드부(15)의 상면부(15b)를 형성하는 단계(S15)가 수행된다.
이때, 상면부(15b)는 충진부(14)의 상부면 전체에 형성되며, 측벽부(15a)와 접촉하며 측벽부(15a)와 전기적으로 연결되도록 형성된다.
이러한 상면부(15b)는 금속 박막으로 구현될 수 있다. 금속 박막은 스프레이 코팅법(conformal coating)을 적용하여 형성될 수 있다. 스프레이 코팅법은 균일한 도포막을 형성하는데 적합한 공정일 뿐만 아니라, 타 박막 형성 공정(예를 들어, 전해 도금법, 무전해 도금법, 스퍼터링법)에 비해 설비 투자비용이 적고 생산성이 우수하며 친환경적인 장점이 있다.
그러나 본 발명은 이에 한정되지 않으며, 스크린 프린팅(screen printing) 방식이나 페인팅 방식 등으로 상면부(15b)를 형성할 수도 있다.
또한, 본 실시예에 따른 실드부(15)의 상면부(15b)는 별도로 금속 박막을 제조한 후, 이를 충진부(14)의 상부면에 부착하여 형성하는 것도 가능하다.
더하여, 전술한 도 5b의 절연판(14b)을 이용하여 충진부(14)를 형성하는 경우, 보다 용이하게 상부면(15b)을 형성할 수 있다.
즉, 도 8b에 도시된 바와 같이 일면(즉 상부면)에 금속 박막(F)이 형성되어 있는 절연판(14b')을 이용할 수 있다. 이 경우, 절연판(14b')에 금속 박막(F)이 이미 구비되어 있으므로, 절연판(14b')을 측벽부(15a)의 내부 공간에 가압하며 충진하는 S14 단계에서 금속 박막(F)은 측벽부(15a)와 연결된다. 이에 따라 충진부(14)를 형성하는 공정을 통해 실드부(15)의 상부면(15b)을 함께 형성할 수 있어 제조 공정을 줄일 수 있다.
한편, 본 발명에 따른 전자 부품 모듈 제조 방법은 실드부(15)를 형성한 이후, 실드부(15) 표면의 내마모성 및 내부식성을 향상시키기 위해 실드부(15)에 플라즈마 처리 공정을 수행할 수 있다.
이상과 같이 구성되는 본 발명에 따른 전자 부품 모듈 및 그 제조 방법은 기판상에 댐(dam)의 역할을 하는 측벽부를 먼저 배치한 후, 측벽부의 내부에 충진물을 충진시키는 방법을 이용한다.
따라서 측벽부의 높이만큼 충진물이 충진될 수 있으므로, 측벽부의 높이를 조절함에 따라 충진부의 높이 즉, 전자 부품 모듈의 두께를 조절할 수 있다.
이에, 과도한 크기로 충진부가 형성됨에 따라 전자 부품 모듈의 전제 두께가 증가하는 것을 방지할 수 있다.
또한, 본 발명에 따른 전자 부품 모듈은 기판 상에 전자 부품들을 모두 실장한 후에 충진부와 실드부를 형성할 수 있다.
종래의 경우, 일반적으로 실드부가 형성된 반도체 패키지를 기판에 실장하는 방법이 이용되고 있다. 이 경우, 실드부가 형성된 반도체 패키지를 별도로 제조한 후, 이를 기판에 실장하는 과정이 수행되었다.
그러나 본 발명에 따르면, 기판 상에 반도체 칩과 기타 전자 부품들을 실장한 후, 필요한 영역(즉 차폐 영역)에 선택적으로 실드부를 형성할 수 있다. 따라서 실드부가 형성된 반도체 패키지를 별도로 제조할 필요가 없으므로 전체적인 제조 공정이 줄어드는 효과가 있다.
또한 실드부를 구비하지 않은 전자 부품들도 필요에 따라 용이하게 전자파를 차폐시킬 수 있다는 이점이 있다.
또한, 본 발명에 따른 전자 부품 모듈 제조 방법은 기판의 상부에 형성되는 접지 전극 상에 실드부가 전기적으로 연결된다. 종래에는 기판의 측면에 전극을 노출시키고 이를 통해 실드부를 전기적으로 연결하는 방법을 주로 이용하고 있다. 이러한 종래의 경우, 기판의 측면에도 실드부가 형성되므로 기판 측면에 형성된 실드부가 접지 전극이 아닌 다른 전극들과도 전기적으로 연결되어 도통되는 문제가 있었다. 그러나 본 발명에 따르면 실드부가 기판의 측면까지 확장되지 않으므로, 종래의 방법에 비해 신뢰성을 확보할 수 있다.
한편, 이상에서 설명한 본 발명에 따른 전자 부품 모듈 및 그 제조 방법은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다.
예를 들어 본 발명을 반도체 패키지에 적용하는 경우, 다수의 차폐 영역이 형성된 스트립 형태의 기판에 전자 부품을 실장하고, 측벽부와 충진부, 및 상면부를 순차적으로 형성한 후, 절단 과정을 통해 반도체 패키지를 개별화하여 반도체 패키지를 완성할 수 있다.
이처럼 본 발명은 전술된 실시예와 같이 전자 부품 모듈과 그 제조 방법에 한정되지 않으며 반도체 패키지 등과 같이 전자파를 차폐하기 위해 실드부를 구비하는 장치나 모듈이라면 다양하게 적용될 수 있다.
10: 전자 부품 모듈
11: 기판
12: 회로 패턴 13: 접지 전극
14: 충진부
15: 실드부
15a: 측벽부 15b: 상면부
16: 전자 부품 17: 비아
18: 외부 접지 단자 20: 실장용 전극
A, A1, A2, A3: 차폐 영역

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 상면에 적어도 하나의 차폐 영역을 구비하고 상기 차폐 영역의 둘레를 따라 접지 전극이 형성되는 기판을 준비하는 단계;
    상기 기판의 상면에 적어도 하나의 전자 부품을 실장하는 단계;
    상기 차폐 영역의 둘레를 따라 댐(dam) 형태의 측벽부를 배치하는 단계;
    상기 측벽부에 의해 형성되는 내부 공간에 절연 물질을 충진하여 충진부를 형성하는 단계; 및
    상기 충진부 상부면에 형성되고 상기 측벽부와 전기적으로 연결되는 상면부를 형성하는 단계;
    를 포함하며,
    상기 전자 부품을 실장하는 단계는,
    전자파 차폐가 필요한 상기 전자 부품들을 상기 차폐 영역 내에 실장하고, 전자파 차폐가 불필요한 상기 전자 부품들을 상기 차폐 영역 외에 실장하는 단계인 전자 부품 모듈 제조 방법.
  8. 제7항에 있어서, 상기 상면부를 형성하는 단계는,
    스프레이 코팅법, 페인팅법, 또는 스크린 프린팅법 중 어느 하나의 방법을 통해 상기 상면부를 형성하는 단계인 전자 부품 모듈 제조 방법.
  9. 제7항에 있어서, 상기 충진부를 형성하는 단계는,
    액체 또는 겔 형태의 충진물을 상기 측벽부의 내부 공간에 주입한 후 경화시켜 상기 충진부를 형성하는 단계인 전자 부품 모듈 제조 방법.
  10. 제7항에 있어서, 상기 충진부를 형성하는 단계는,
    겔 형태의 절연판을 상기 측벽부의 내부 공간에 삽입하여 가압한 후, 경화시켜 상기 충진부를 형성하는 단계인 전자 부품 모듈 제조 방법.
  11. 제10항에 있어서,
    상기 절연판은 상부면에 금속 박막이 구비되며,
    상기 상면부를 형성하는 단계는, 상기 금속 박막을 상기 측벽부와 전기적으로 연결하는 단계인 전자 부품 모듈 제조 방법.
  12. 삭제
  13. 제7항에 있어서, 상기 측벽부를 배치하는 단계는,
    도전성 접착제를 매개로 하여 상기 측벽부와 상기 접지 전극을 접착하는 단계인 전자 부품 모듈 제조 방법.
KR1020110088995A 2011-09-02 2011-09-02 전자 부품 모듈의 제조 방법 KR101288211B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110088995A KR101288211B1 (ko) 2011-09-02 2011-09-02 전자 부품 모듈의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110088995A KR101288211B1 (ko) 2011-09-02 2011-09-02 전자 부품 모듈의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130025594A KR20130025594A (ko) 2013-03-12
KR101288211B1 true KR101288211B1 (ko) 2013-07-19

Family

ID=48177195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088995A KR101288211B1 (ko) 2011-09-02 2011-09-02 전자 부품 모듈의 제조 방법

Country Status (1)

Country Link
KR (1) KR101288211B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6648626B2 (ja) * 2016-04-27 2020-02-14 オムロン株式会社 電子装置およびその製造方法
US11251135B2 (en) * 2018-04-02 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
CN112259528A (zh) * 2020-09-28 2021-01-22 立讯电子科技（昆山）有限公司 具有双面选择性电磁屏蔽封装的sip结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345910A (ja) * 1999-04-28 1999-12-14 Kyocera Corp 高周波用配線基板の接続構造
KR20090063084A (ko) * 2007-12-13 2009-06-17 스태츠 칩팩, 엘티디. 전자기 장애를 차폐하는 집적회로 패키지 시스템
KR101052559B1 (ko) * 2011-02-25 2011-07-29 김선기 전자파 차폐 및 보호용 실드케이스

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345910A (ja) * 1999-04-28 1999-12-14 Kyocera Corp 高周波用配線基板の接続構造
KR20090063084A (ko) * 2007-12-13 2009-06-17 스태츠 칩팩, 엘티디. 전자기 장애를 차폐하는 집적회로 패키지 시스템
KR101052559B1 (ko) * 2011-02-25 2011-07-29 김선기 전자파 차폐 및 보호용 실드케이스

Also Published As

Publication number Publication date
KR20130025594A (ko) 2013-03-12

Similar Documents

Publication Publication Date Title
KR101288284B1 (ko) 반도체 패키지 제조 방법
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101171512B1 (ko) 반도체 패키지의 제조 방법
KR102470354B1 (ko) 전자 소자 모듈
KR101153570B1 (ko) 반도체 패키지 모듈
TWI466249B (zh) 半導體封裝件及其製造方法
KR20120045893A (ko) 반도체 패키지 모듈
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
KR20210020450A (ko) 전자 소자 모듈 및 이를 구비하는 전자 기기
KR102520212B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
KR101288211B1 (ko) 전자 부품 모듈의 제조 방법
KR20130042171A (ko) 반도체 패키지 및 그의 제조 방법
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR102518174B1 (ko) 전자 소자 모듈
KR20120039338A (ko) 반도체 패키지
KR101250665B1 (ko) 반도체 패키지 및 그 제조방법
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR101153536B1 (ko) 고주파 패키지
KR20130036036A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110902

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121126

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130513

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130715

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130715

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160701

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170703

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180702

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190701

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20201210

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20220112

Start annual number: 9

End annual number: 9

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230426