[go: up one dir, main page]

KR20130048991A - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20130048991A
KR20130048991A KR1020110113956A KR20110113956A KR20130048991A KR 20130048991 A KR20130048991 A KR 20130048991A KR 1020110113956 A KR1020110113956 A KR 1020110113956A KR 20110113956 A KR20110113956 A KR 20110113956A KR 20130048991 A KR20130048991 A KR 20130048991A
Authority
KR
South Korea
Prior art keywords
metal member
substrate
shield
semiconductor package
electronic component
Prior art date
Application number
KR1020110113956A
Other languages
English (en)
Inventor
남윤태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110113956A priority Critical patent/KR20130048991A/ko
Publication of KR20130048991A publication Critical patent/KR20130048991A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 차폐 또는 전자파 내성 특성이 우수한 전자파 차폐구조를 갖는 반도체 패키지 및 그 제조 방법에 관한 것이다.
이를 위한 본 발명의 실시예에 따른 반도체 패키지는, 일면에 적어도 하나의 접지 전극이 형성된 기판; 상기 기판의 일면에 실장되는 적어도 하나의 전자 부품; 및 상기 전자 부품을 내부에 수용하며 상기 기판에 체결되는 도전성의 차폐 실드;를 포함하며, 상기 전자 부품은 상기 접지 전극과 상기 차폐 실드를 전기적으로 연결하는 적어도 하나의 금속 부재를 포함할 수 있다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING MEHTHOD THEROF}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 패키지에 포함된 수동소자 또는 반도체 칩 등을 외부 환경으로부터 보호함과 동시에 전자파를 차폐할 수 있는 차폐 부재를 구비하는 반도체 패키지 및 그 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다.
이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.
특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 반도체 패키지는 소형화뿐만 아니라 전자파 간섭(EMI)에 대한 차폐 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
일반적인 고주파 반도체 패키지에서, 고주파 차폐를 위한 구조로서 기판에 개별 소자들을 실장한 후 이 개별 소자들을 커버하는 금속 케이스 구조가 널리 알려져 있다. 일반적인 고주파 반도체 패키지에 적용되는 금속 케이스는 개별 소자들을 모두 커버 함으로써 외부의 충격으로부터 내부의 개별 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.
그러나, 이러한 종래의 금속 케이스는 측면의 끝단을 통해 기판의 접지 단자와 접합되기 때문에, 금속 케이스와 기판의 접지 간에 접합 신뢰도를 확보하기 어렵다는 문제가 있다.
본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성 특성이 우수한 전자파 차폐구조를 갖는 반도체 패키지 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한 본 발명의 다른 목적은 차폐 실드의 접지를 용이하게 수행할 수 있는 반도체 패키지 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 반도체 패키지는, 일면에 적어도 하나의 접지 전극이 형성된 기판; 상기 기판의 일면에 실장되는 적어도 하나의 전자 부품; 및 상기 전자 부품을 내부에 수용하며 상기 기판에 체결되는 도전성의 차폐 실드;를 포함하며, 상기 전자 부품은 상기 접지 전극과 상기 차폐 실드를 전기적으로 연결하는 적어도 하나의 금속 부재를 포함할 수 있다.
본 실시예에 있어서 상기 금속 부재는, 도전성을 갖는 금속 기둥 또는 도전성 와이어일 수 있다.
본 실시예에 있어서 상기 차폐 실드는 금속 케이스이고, 상기 차폐 실드와 상기 금속 부재 사이에는 도전층이 개재될 수 있다.
본 실시예에 있어서, 상기 기판과 상기 차폐 실드 사이에 충진되어 상기 전자 부품을 밀봉하는 절연성의 몰드부를 더 포함할 수 있다.
본 실시예에 있어서, 상기 몰드부의 상부면 중 상기 금속 부재와 대응하는 위치에는 연결 구멍이 형성되며, 상기 차폐 실드는 상기 연결 구멍을 통해 상기 금속 부재와 전기적으로 연결될 수 있다.
또한 본 실시예에 따른 반도체 패키지 제조 방법은, 일면에 적어도 하나의 접지 전극이 형성된 기판을 준비하는 단계; 상기 기판의 일면에 금속 부재를 포함하는 전자 부품을 실장하는 단계; 및 상기 금속 부재에 의해 상기 기판의 접지 전극과 전기적으로 연결되도록 도전성의 차폐 실드를 형성하는 단계;를 포함할 수 있다.
본 실시예에 있어서, 상기 전자 부품을 실장하는 단계 이후, 상기 전자 부품을 밀봉하는 절연성의 몰드부를 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 몰드부를 형성하는 단계 이후, 상기 몰드부의 상부면으로 상기 금속 부재의 일부를 노출시키는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 금속 부재의 일부를 노출시키는 단계는, 상기 금속 부재의 상단면이 노출되도록 상기 몰드부를 일부를 갈아내는 단계일 수 있다.
본 실시예에 있어서 상기 금속 부재의 일부를 노출시키는 단계는, 상기 몰드부의 상부면 중 상기 금속 부재와 대응하는 위치에 연결 구멍을 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 연결 구멍을 형성하는 단계는, 레이저 가공을 통해 상기 연결 구멍을 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 차폐 실드를 형성하는 단계는, 스프레이 코팅법을 이용하여 상기 차폐 실드를 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 차폐 실드를 형성하는 단계는, 금속 케이스 형태의 차폐 실드를 상기 기판 상에 체결하는 단계일 수 있다.
본 실시예에 있어서 상기 차폐 실드를 형성하는 단계는, 차폐 실드와 상기 금속 부재의 접촉면에 도전성 접착제를 개재하며 상기 차폐 실드와 상기 금속 부재를 접합하는 단계일 수 있다.
본 발명에 따른 반도체 패키지는 몰드부나 차폐 실드에 의해 기판에 실장되는 전자 부품을 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 전자파를 용이하게 차폐할 수 있다.
또한, 차폐 실드를 접지하기 위해, 전자 부품과 함께 실장되는 금속 부재를 이용함으로써, 차폐 실드를 용이하게 접지할 수 있다.
즉, 전자 부품을 실장하는 과정에서 금속 부재를 함께 실장할 수 있으므로 차폐 실드를 접지시키기 위한 별도의 공정이 수행될 필요가 없다.
또한 선 접촉이 아닌, 면 접촉을 통해 차폐 실드가 기판의 접지 전극과 연결된다. 따라서, 접합 신뢰도를 확보할 수 있다.
또한 금속 부재를 기판 상의 다양한 위치에 배치할 수 있으며, 금속 부재의 개수나 그 크기를 용이하게 조절할 수 있으므로, 설계가 용이하다.
또한, 본 발명에 따른 반도체 패키지 제조 방법은 몰드부의 일부를 갈아내는 단계를 포함하므로, 반도체 패키지의 두께를 높이 즉, 두께를 조절할 수 있다. 이에, 과도한 크기로 몰드부가 형성됨에 따라 전자 부품 모듈의 전제 두께가 증가하는 것을 방지할 수 있다.
또한, 본 발명에 따른 반도체 패키지 제조 방법은 기판의 상부에 형성되는 접지 전극을 통해 차폐 실드가 전기적으로 연결된다. 종래에는 기판의 측면에 전극을 노출시키고 이를 통해 차폐 실드를 전기적으로 연결하는 방법을 주로 이용하고 있다. 이러한 종래의 경우, 기판의 측면에도 차폐 실드가 형성되므로 기판 측면에 형성된 차폐 실드가 접지 전극이 아닌 다른 전극들과도 전기적으로 연결되어 도통되는 문제가 있었다. 그러나 본 발명에 따르면 차폐 실드가 기판의 측면까지 확장될 필요가 없으므로, 종래의 방법에 비해 신뢰성을 확보할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도.
도 2는 도 1에 도시된 반도체 패키지의 내부를 도시한 부분 절단 사시도.
도 3a 내지 도 3e는 본 실시예에 따른 반도체 패키지의 제조 방법을 공정순으로 도시한 도면.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도.
도 5a 내지 도 5b는 도 4에 도시된 반도체 패키지의 제조 방법을 공정순으로 도시한 도면.
도 6은 본 발명의 또 다른 실시예에 다른 반도체 패키지를 나타내는 단면도.
본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도이고 도 2는 도 1에 도시된 반도체 패키지의 내부를 도시한 부분 절단 사시도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 반도체 패키지(100)는 기판(11), 전자 부품(16), 몰드부(14), 차폐 실드(15), 및 금속 부재(30)를 포함하여 구성되며, 특히 금속 부재(30)를 통해 차폐 실드(15)가 기판(11)의 접지 전극(21)과 전기적으로 연결되도록 구성되는 것을 특징으로 한다.
기판(11)은 상면에 적어도 하나의 전자 부품(16)이 실장된다. 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 회로 기판(예를 들어 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다.
기판(11)의 상면에는 전자 부품(16)을 실장하기 위한 실장용 전극(20)과, 도시하지는 않았지만 실장용 전극(20)들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
그리고 실장용 전극(20)은 전자 부품들(16)의 접지 단자(도시되지 않음), 또는 후술되는 금속 부재(30)와 전기적으로 연결되는 접지 전극(21)을 포함할 수 있다.
본 실시예에 따른 기판(11)은 복수의 층으로 형성된 다층 기판(11)일 수 있으며, 각 층 사이에는 회로 패턴(12)이 형성될 수 있다.
또한, 본 실시예에 따른 기판(11)은 하부면에 다수의 외부 접속 단자(18)가 형성될 수 있으며, 내부에는 실장용 전극(20), 회로 패턴(12), 외부 접속 단자(18)들을 서로 전기적으로 연결하는 도전성 비아(17)가 형성될 수 있다.
더하여 본 실시예에 따른 기판(11)은 기판(11) 내부에 전자 부품(16)을 실장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
전자 부품(16)은 수동 소자와 능동 소자 등과 같은 다양한 전자 소자들을 포함할 수 있다. 즉, 전자 부품(16)은 기판(11) 상에 실장되거나 기판(11) 내부에 내장될 수 있는 전자 소자들이라면 모두 이용될 수 있다.
또한 본 실시예에 따른 전자 부품(16)은 적어도 하나의 금속 부재(30)를 포함할 수 있다.
금속 부재(30)는 도면에 도시된 바와 같이 금속의 기둥이나 막대 형태로 형성될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 도전성을 갖는 부재라면 다양하게 이용될 수 있다.
예를 들어, 외부면에 도전성 물질이 도포된 부재가 이용될 수도 있으며, 기둥 형상이 아닌, 도전성 와이어가 이용될 수도 있다.
도전성 와이어가 이용되는 경우, 도전성 와이어는 일반적으로 반도체 칩을 기판과 전기적으로 연결하기 위해 이용되는 본딩 와이어(bonding wire)가 이용될 수 있다. 그러나 이에 한정되지 않으며, 직경이 큰 강철 와이어나, 다수의 와이어들을 묶은 와이어 다발을 이용하는 등 다양한 응용이 가능하다.
또한 본 실시예에 따른 금속 부재(30)는 수동 소자나 능동 소자와 같은 전자 소자가 이용될 수도 있다. 이 경우, 전자 소자는 상부면에 도전성의 부재(예컨대, 금속판 등)가 구비되고, 이러한 도전성의 부재는 전자 소자를 통해 기판(11)의 접지 전극(21)과 전기적으로 연결될 수 있다.
한편, 금속 부재(30)는 다양한 크기와 형상으로 형성될 수 있다. 또한, 필요에 따라 다수 개를 구비하여 기판(11) 상의 다양한 위치에 배치할 수 있으므로 반도체 패키지의 설계가 용이하다는 이점이 있다.
몰드부(14)는 기판(11)과 차폐 실드(15)의 사이에 충진되어 전자 부품(16)을 밀봉한다. 몰드부(14)는 기판(11) 상에 실장된 전자 부품들(16) 사이에 충진됨으로써, 전자 부품(16) 간의 전기적인 단락을 방지한다. 또한 전자 부품(16)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(16)을 안전하게 보호한다. 이러한 몰드부(14)는 에폭시 등과 같은 절연성의 재료로 형성될 수 있다.
차폐 실드(15)는 전자 부품(16)을 내부에 수용하며 기판(11)에 체결되어 외부로부터 유입되는 불필요한 전자파를 차폐한다. 또한, 전자 부품(16)에서 발생되는 전자파가 외부로 방사되는 것을 차단한다.
이러한 차폐 실드(15)는 몰드부(14)에 밀착하여 몰드부(14)의 외부면을 덮도록 형성된다.
차폐 실드(15)는 전자파 차폐를 위해 필수적으로 접지되어야 한다. 이를 위해 본 실시예에 따른 반도체 패키지(100)는 차폐 실드(15)가 금속 부재(30)와 전기적으로 연결된다. 보다 구체적으로, 본 실시예에 따른 차폐 실드(15)는 금속 부재(30)를 매개로 하여 내부면이 기판(11)의 접지 전극(21)과 전기적으로 연결된다.
이러한 차폐 실드(15)는 도전성을 갖는 다양한 재료로 형성될 수 있다. 즉 본 실시예에 따른 차폐 실드(15)는 몰드부(14)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 이루어질 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
특히, 본 실시예에 따른 차폐 실드(15)는 몰드부(14)의 외부면에 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되는 것은 아니며, 스크린 프린팅 방식을 통해 금속 박막을 형성하여 이용하는 것도 가능하다.
다음으로 본 실시예에 따른 반도체 패키지의 제조 방법을 설명하기로 한다.
도 3a 내지 도 3e는 본 실시예에 따른 반도체 패키지의 제조 방법을 공정순으로 도시한 도면이다.
이를 참조하면, 먼저 도 3a에 도시된 바와 같이 기판(11)을 준비하는 단계(S10)가 수행된다.
본 실시예에 따른 기판(11)은 다층 복수의 층으로 형성된 다층 회로 기판(11)으로, 각 층 사이에는 전기적으로 연결되는 회로 패턴들(12)이 형성될 수 있다. 보다 구체적으로는 회로 패턴(12), 외부 접지 단자(13), 실장용 전극(20), 접지 전극(21) 및 비아(17) 등이 형성될 수 있다.
한편, 본 실시예에 따른 기판(11)은 스트립(strip)의 형태의 기판(이하 스트립 기판)이 이용될 수도 있다. 스트립 기판은 다수의 개별 반도체 패키지(10)를 동시에 제조하기 형성하기 위한 것으로, 스트립 기판 상에는 다수의 개별 반도체 패키지 영역이 구분되어 있으며, 이러한 다수의 개별 반도체 패키지 영역별로 반도체 패키지(10)가 동시에 제조될 수 있다.
이어서 도 3b에 도시된 바와 같이, 전자 부품(16)을 기판(11)의 일면에 실장하는 단계(S11)가 수행된다. 이때, 금속 부재(30)도 함께 기판(11) 상에 실장된다. 금속 부재(30)는 전술한 바와 같이 접지 전극(21) 상에 실장될 수 있다.
한편 전술한 바와 같이 스트립 기판을 이용하는 경우, 전자 부품들(16)은 기판(11)의 모든 개별 반도체 패키지 영역에 반복적으로 실장될 수 있다.
이어서, 도 3c에 도시된 바와 같이, 전자 부품(16)을 밀봉하며 기판(11)의 일면에 몰드부(14)를 형성하는 단계(S12)가 수행된다.
스트립 기판을 이용하는 경우, 몰드부(14)는 스트립 기판의 개별 반도체 패키지 영역을 모두 덮는 일체형으로 형성될 수 있다. 그러나 필요에 따라 몰드부(14)를 개별 반도체 패키지 영역별로 각각 분리하여 형성하는 것도 가능하다.
다음으로, 도 3d에 도시된 바와 같이, 금속 부재(30)를 노출시키는 단계(S13)가 수행된다.
본 단계(S13)는 몰드부(14)의 내부에 묻힌 금속 부재(30)의 일부 즉, 상단면은 몰드부(14)의 외부로 노출된다. 이를 위해 도면과 같이 그라인더(50)가 이용될 수 있다. 즉, 본 단계(S13)는 금속 부재(30)의 상단면이 노출될 때까지 그라인더(50)로 몰드부(14)의 상부면을 일정 두께 갈아내는 공정일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
금속 부재(30)가 외부로 노출되면, 도 3e에 도시된 바와 같이 몰드부(14)의 외부면에 차폐 실드(15)를 형성하는 단계(S14)가 수행된다.
전술한 바와 같이 차폐 실드(15)는 금속 박막으로 구현될 수 있다. 그리고 금속 박막은 스프레이 코팅법(conformal coating)을 적용하여 형성될 수 있다.
그러나 본 발명은 이에 한정되지 않으며, 스크린 프린팅(screen printing) 방식이나 페인팅 방식 등으로 차폐 실드(15)를 형성할 수도 있다.
한편, 전술한 바와 같이 스트립 기판을 이용하여 반도체 패키지(10)를 제조하는 경우에는, 본 단계를 수행하기 전에 스트립 기판을 절단하는 단계가 더 포함될 수 있다. 이 경우, 기판을 완전하게 절단한 후, 분리된 각각의 개별 반도체 패키지들에 대해 본 단계를 수행할 수 있다.
그러나 본 발명은 이에 한정되지 않으며, 기판의 일부만을 절단하고 본 단계를 수행한 후, 다시 기판을 완전하게 절단하는 것도 가능하다.
이상과 같이 구성되는 본 실시예에 따른 반도체 패키지는 몰드부나 차폐 실드에 의해 기판에 실장되는 전자 부품을 외력으로부터 보호할 수 있을 뿐만 아니라, 전자파를 용이하게 차폐할 수 있다.
또한, 차폐 실드를 접지하기 위해, 전자 부품과 함께 실장되는 금속 부재를 이용함으로써, 차폐 실드를 용이하게 접지할 수 있다.
즉, 전자 부품을 실장하는 과정에서 금속 부재를 함께 실장할 수 있으므로 차폐 실드를 접지시키기 위한 별도의 공정이 수행될 필요가 없다.
또한 선 접촉이 아닌, 면 접촉을 통해 차폐 실드, 금속 부재, 및 기판의 접지 전극이 상호 연결된다. 따라서, 접합 신뢰도를 확보할 수 있다.
또한 금속 부재를 기판 상의 다양한 위치에 배치할 수 있으며, 금속 부재의 개수나 그 크기를 용이하게 조절할 수 있으므로, 반도체 패키지의 설계가 용이하다는 이점이 있다.
또한, 본 발명에 따른 반도체 패키지 제조 방법은 몰드부의 일부를 갈아내는 단계를 포함하므로, 반도체 패키지의 두께를 높이 즉, 두께를 조절할 수 있다. 이에, 과도한 크기로 몰드부가 형성됨에 따라 전자 부품 모듈의 전제 두께가 증가하는 것을 방지할 수 있다.
또한, 본 발명에 따른 반도체 패키지 제조 방법은 기판의 상부에 형성되는 접지 전극을 통해 차폐 실드가 전기적으로 연결된다. 종래에는 기판의 측면에 전극을 노출시키고 이를 통해 차폐 실드를 전기적으로 연결하는 방법을 주로 이용하고 있다. 이러한 종래의 경우, 기판의 측면에도 차폐 실드가 형성되므로 기판 측면에 형성된 차폐 실드가 접지 전극이 아닌 다른 전극들과도 전기적으로 연결되어 도통되는 문제가 있었다. 그러나 본 발명에 따르면 차폐 실드가 기판의 측면까지 확장될 필요가 없으므로, 종래의 방법에 비해 신뢰성을 확보할 수 있다.
이러한 본 발명에 따른 반도체 패키지는 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다. 이하에서 설명하는 실시예에 따른 반도체 패키지는 전술된 실시예의 반도체 패키지(도 1의 100)와 유사한 구조로 구성되며, 차폐 실드의 형태에 있어서 차이를 갖는다. 따라서 동일한 구성요소들에 대한 상세한 설명은 생략하며 차폐 실드를 중심으로 하여 보다 상세하게 설명하기로 한다. 또한, 전술한 실시예와 동일한 구성 요소들에 대해서는 동일한 부호를 이용하여 설명하기로 한다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다. 이를 참조하면, 본 실시예에 따른 반도체 패키지(200)는 전술한 실시예의 반도체 패키지(도 1의 100)와 유사하게 구성되며, 차폐 실드(15)와 금속 부재(30)의 연결 구조에 있어서만 차이를 갖는다.
본 실시예에 따른 반도체 패키지(200)는 몰드부(14)의 일면 전체를 갈아내지 않고, 구멍을 형성하여 금속 부재(30)를 노출시킨다.
이에 따라, 몰드부(14)의 상부면 중, 금속 부재(30)가 배치된 부분에는 연결 구멍(35)이 형성되며, 연결 구멍(35)을 통해 금속 부재(30)의 상부면이 외부로 노출된다.
이처럼 연결 구멍(35)을 포함하도록 반도체 패키지(200)를 형성하는 경우, 몰드부(14)의 일면 전체를 갈아내는 공정을 생략할 수 있으므로, 공정이 단순해지는 이점이 있다. 또한, 몰드부(14)를 갈아내는 과정에서 이물질(예컨대, 분진 등)이 발생하는 것을 방지할 수 있으므로, 제조 공정에서 상기한 이물질로 인해 제품에 불량이 발생하는 것도 방지할 수 있다.
도 5a 내지 도 5b는 도 4에 도시된 반도체 패키지의 제조 방법을 공정순으로 도시한 도면이다.
본 실시예에 따른 반도체 패키지(200)는 전술한 실시예의 반도체 패키지 제조 방법과 유사하게 수행되며, 금속 부재(30)를 노출시키는 단계에 있어서만 차이를 갖는다.
보다 구체적으로, 본 실시예에 따른 반도체 패키지 제조 방법의 경우, 몰드부(14)를 형성하는 단계(도 3c의 S12)까지는 전술한 실시예에서 설명한 도 3a 내지 도 3c에 따른 단계(S10 ~ S12)와 동일하게 수행된다. 따라서 이에 대한 설명은 생략하기로 한다.
몰드부(14)가 형성되면, 이어서 도 5a에 도시된 바와 같이, 연결 구멍(35)을 형성하는 단계(S13')가 수행된다. 연결 구멍(35)은 레이저(52) 가공을 통해 형성할 수 있다. 그러나 이에 한정되는 것은 아니며, 화학적인 식각 방법이나, 기계적인 드릴링 등 필요에 따라 다양한 방법이 이용될 수 있다.
연결 구멍(35)이 형성되면, 이어서 도 5b에 도시된 바와 같이, 차폐 실드(15)를 형성하는 단계(S14')가 수행된다. 이 단계 역시 전술한 실시예에서 도 3e를 통해 설명한 단계(S14)와 동일하게 수행될 수 있다.
이에 따라, 연결 구멍(35)의 내부를 포함한, 몰드부(14)의 외부면에는 차폐 실드(15)가 형성되고, 연결 구멍(35)의 바닥면을 형성하는 차폐 실드(15)는 금속 부재(30)의 상부면과 접합되며 전기적으로 연결된다.
도 6은 본 발명의 또 다른 실시예에 다른 반도체 패키지를 나타내는 단면도이다.
도 6을 참조하면, 본 실시예에 따른 반도체 패키지(300)의 차폐 실드(15)는 금속의 케이스 형태로 형성된다.
차폐 실드(15)가 금속의 케이스 형태로 형성되는 경우, 케이스만으로도 외력으로부터 전자 부품(16)들을 보호할 수 있다. 따라서, 전술한 실시예에 따른 몰드부(도 1의 14)는 생략될 수 있다.
또한. 이처럼 차폐 실드(15)가 케이스 형태로 형성되는 경우, 차폐 실드(15)와 금속 부재(30)의 접촉면 사이에는 전기적, 물리적인 접합을 위해 도전층(32)이 개재될 수 있다.
도전층(32)은 도전성을 갖는 다양한 재료에 의해 형성될 수 있다. 예를 들어, 도전성 접착제나 도전성 솔더 등을 통해 형성될 수 있다. 도전성 접착제의 경우 도전성 분말을 포함하는 수지재를 이용할 수 있으며, 솔더의 경우, 무연 솔더를 이용할 수 있다. 그러나, 이에 한정되는 것은 아니다.
이러한 도전층(32)은 전자 부품들(16)을 기판(11)에 실장한 후 형성될 수 있다. 또한 도전층(32)은 도전성 접착제 등을 금속 부재(30)의 상부면 즉 접합면에 도포하는 방법을 통해 형성될 수 있다.
이상에서 설명한 본 실시예들에 따른 반도체 패키지는 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다. 예를 들어, 전술한 실시예들에서는 금속 부재가 기둥 형상으로 형성되어 상부면을 통해 차폐 실드와 전기적으로 연결되는 경우를 예로 들었으나, 본 발명은 이에 한정되지 않는다. 즉, 금속 부재를 'ㄱ' 형상으로 형성하고, 몰드부의 측면을 통해 금속 부재의 일단을 노출시키며 금속 부재와 차폐 실드를 전기적으로 연결하는 등 필요에 따라 다양한 응용이 가능하다.
또한, 전술된 실시예들에서는 반도체 패키지에 차폐 실드가 구비되는 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 전자파를 차폐하기 위해 차폐 실드를 구비하는 장치라면 다양하게 적용될 수 있다.
100, 200: 반도체 패키지
11: 기판
12: 회로 패턴
14: 몰드부 15: 차폐 실드
16: 전자 부품
17: 비아 18: 외부 접속 단자
20: 실장용 전극 21: 접지 전극
30: 금속 부재 32: 도전층

Claims (14)

  1. 일면에 적어도 하나의 접지 전극이 형성된 기판;
    상기 기판의 일면에 실장되는 적어도 하나의 전자 부품; 및
    상기 전자 부품을 내부에 수용하며 상기 기판에 체결되는 도전성의 차폐 실드;
    를 포함하며,
    상기 전자 부품은,
    상기 접지 전극과 상기 차폐 실드를 전기적으로 연결하는 적어도 하나의 금속 부재를 포함하는 반도체 패키지.
  2. 제1항에 있어서, 상기 금속 부재는,
    도전성을 갖는 금속 기둥 또는 도전성 와이어인 반도체 패키지.
  3. 제1항에 있어서,
    상기 차폐 실드는 금속 케이스이고,
    상기 차폐 실드와 상기 금속 부재 사이에는 도전층이 개재되는 반도체 패키지.
  4. 제1항에 있어서,
    상기 기판과 상기 차폐 실드 사이에 충진되어 상기 전자 부품을 밀봉하는 절연성의 몰드부를 더 포함하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 몰드부의 상부면 중 상기 금속 부재와 대응하는 위치에는 연결 구멍이 형성되며, 상기 차폐 실드는 상기 연결 구멍을 통해 상기 금속 부재와 전기적으로 연결되는 반도체 패키지.
  6. 일면에 적어도 하나의 접지 전극이 형성된 기판을 준비하는 단계;
    상기 기판의 일면에 금속 부재를 포함하는 전자 부품을 실장하는 단계; 및
    상기 금속 부재에 의해 상기 기판의 접지 전극과 전기적으로 연결되도록 도전성의 차폐 실드를 형성하는 단계;
    를 포함하는 반도체 패키지 제조 방법.
  7. 제6항에 있어서, 상기 전자 부품을 실장하는 단계 이후,
    상기 전자 부품을 밀봉하는 절연성의 몰드부를 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  8. 제7항에 있어서, 상기 몰드부를 형성하는 단계 이후,
    상기 몰드부의 상부면으로 상기 금속 부재의 일부를 노출시키는 단계를 더 포함하는 반도체 패키지 제조 방법.
  9. 제8항에 있어서, 상기 금속 부재의 일부를 노출시키는 단계는,
    상기 금속 부재의 상단면이 노출되도록 상기 몰드부를 일부를 갈아내는 단계인 반도체 패키지 제조 방법.
  10. 제8항에 있어서, 상기 금속 부재의 일부를 노출시키는 단계는,
    상기 몰드부의 상부면 중 상기 금속 부재와 대응하는 위치에 연결 구멍을 형성하는 단계인 반도체 패키지 제조 방법.
  11. 제10항에 있어서, 상기 연결 구멍을 형성하는 단계는,
    레이저 가공을 통해 상기 연결 구멍을 형성하는 단계인 반도체 패키지 제조 방법.
  12. 제6항에 있어서, 상기 차폐 실드를 형성하는 단계는,
    스프레이 코팅법을 이용하여 상기 차폐 실드를 형성하는 단계인 반도체 패키지 제조 방법.
  13. 제6항에 있어서, 상기 차폐 실드를 형성하는 단계는,
    금속 케이스 형태의 차폐 실드를 상기 기판 상에 체결하는 단계인 반도체 패키지 제조 방법.
  14. 제13항에 있어서, 상기 차폐 실드를 형성하는 단계는,
    차폐 실드와 상기 금속 부재의 접촉면에 도전성 접착제를 개재하며 상기 차폐 실드와 상기 금속 부재를 접합하는 단계인 반도체 패키지 제조 방법.
KR1020110113956A 2011-11-03 2011-11-03 반도체 패키지 및 그 제조 방법 KR20130048991A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110113956A KR20130048991A (ko) 2011-11-03 2011-11-03 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110113956A KR20130048991A (ko) 2011-11-03 2011-11-03 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130048991A true KR20130048991A (ko) 2013-05-13

Family

ID=48659874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110113956A KR20130048991A (ko) 2011-11-03 2011-11-03 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20130048991A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200003050A (ko) * 2017-06-29 2020-01-08 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈
KR20230165165A (ko) * 2017-03-13 2023-12-05 스태츠 칩팩 피티이. 엘티디. 반도체 컴포넌트들 주위에 파티션 펜스 및 차폐 층을 형성하는 반도체 디바이스 및 방법
US12009314B2 (en) 2020-01-17 2024-06-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of compartment shielding using bond wires

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230165165A (ko) * 2017-03-13 2023-12-05 스태츠 칩팩 피티이. 엘티디. 반도체 컴포넌트들 주위에 파티션 펜스 및 차폐 층을 형성하는 반도체 디바이스 및 방법
KR20200003050A (ko) * 2017-06-29 2020-01-08 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈
US11178778B2 (en) 2017-06-29 2021-11-16 Murata Manufacturing Co., Ltd. High frequency module
US12009314B2 (en) 2020-01-17 2024-06-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of compartment shielding using bond wires

Similar Documents

Publication Publication Date Title
KR102470354B1 (ko) 전자 소자 모듈
KR101288284B1 (ko) 반도체 패키지 제조 방법
KR101171512B1 (ko) 반도체 패키지의 제조 방법
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
US9706661B2 (en) Electronic device module and manufacturing method thereof
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
KR101153570B1 (ko) 반도체 패키지 모듈
KR20120045893A (ko) 반도체 패키지 모듈
US10991658B2 (en) Electronic element module and method for manufacturing the same
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
KR102520212B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101762627B1 (ko) 반도체 패키지 및 그 제조 방법
KR20130042171A (ko) 반도체 패키지 및 그의 제조 방법
KR102518174B1 (ko) 전자 소자 모듈
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR20120039338A (ko) 반도체 패키지
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법
KR101288211B1 (ko) 전자 부품 모듈의 제조 방법
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR101153536B1 (ko) 고주파 패키지
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101350610B1 (ko) 반도체 패키지
KR20130062967A (ko) 반도체 패키지 및 그 제조 방법
KR20110133821A (ko) 고주파 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111103

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20161102

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20111103

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171114

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180420

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20171114

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I