[go: up one dir, main page]

KR101246875B1 - 반도체 칩 몰딩 장치 - Google Patents

반도체 칩 몰딩 장치 Download PDF

Info

Publication number
KR101246875B1
KR101246875B1 KR1020110100347A KR20110100347A KR101246875B1 KR 101246875 B1 KR101246875 B1 KR 101246875B1 KR 1020110100347 A KR1020110100347 A KR 1020110100347A KR 20110100347 A KR20110100347 A KR 20110100347A KR 101246875 B1 KR101246875 B1 KR 101246875B1
Authority
KR
South Korea
Prior art keywords
vacuum
package substrate
semiconductor chip
cavity
molding apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110100347A
Other languages
English (en)
Inventor
배준영
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020110100347A priority Critical patent/KR101246875B1/ko
Application granted granted Critical
Publication of KR101246875B1 publication Critical patent/KR101246875B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 일 예에 의한 반도체 칩 몰딩 장치는 베이스 블록, 상기 베이스 블록의 상부 양측에 형성되고 패키지 기판이 안착되는 한쌍의 캐비티 블록들, 상기 캐비티 블록들 사이의 중심부에 수지가 주입되는 포트를 갖는 포트 블록을 포함하는 하부 금형과, 상기 패키지 기판이 안착된 상기 하부 금형 상에 위치하고 상기 하부 금형과의 사이에 상기 수지가 주입되는 캐비티를 구비하는 상부 금형을 포함한다. 상기 반도체 칩 몰딩 장치는 상기 패키지 기판의 일측에는 관통홀이 형성되어 있고, 상기 패키지 기판의 일측 하부의 상기 캐비티 블록에는 복수개의 진공홀들과 상기 진공홀들과 연결되는 진공 유로가 설치되어 있고, 상기 포트 블록의 양측의 상기 캐비티 블록들에 서로 구분되어 각각 진공 형성 영역이 형성되어 있다..

Description

반도체 칩 몰딩 장치{Apparatus for molding a semiconductor chip}
본 발명은 반도체 칩 몰딩 장치에 관한 것으로, 보다 상세하게는 패키지 기판 상에 위치하는 반도체 칩을 몰딩하는 반도체 칩 몰딩 장치에 관한 것이다.
반도체 패키지 제조 공정은 일반적으로 반도체 칩을 리드 프레임 또는 PCB 기판과 같은 패키지 기판 상에 실장하는 다이 본딩(die bonding) 공정과, 금속 와이어를 이용하여 반도체 칩과 패키지 기판을 연결하는 와이어 본딩(wire bonding) 공정과, 수지를 이용하여 반도체 칩을 밀봉하는 몰딩(molding) 공정을 포함할 수 있다. 몰딩 공정은 반도체 칩 몰딩 장치를 이용하여 수행한다.
본 발명이 해결하고자 하는 과제는 반도체 칩이 실장되어 있는 패키지 기판을 캐비티 블록에 효율적으로 흡착시켜 몰딩 공정을 수행할 수 있는 반도체 칩 몰딩 장치를 제공하는 데 있다.
상술한 과제를 해결하기 위하여, 본 발명의 일 예에 의한 반도체 칩 몰딩 장치는 베이스 블록, 상기 베이스 블록의 상부 양측에 형성되고 패키지 기판이 안착되는 한쌍의 캐비티 블록들, 상기 캐비티 블록들 사이의 중심부에 수지가 주입되는 포트를 갖는 포트 블록을 포함하는 하부 금형과, 상기 패키지 기판이 안착된 상기 하부 금형 상에 위치하고 상기 하부 금형과의 사이에 상기 수지가 주입되는 캐비티를 구비하는 상부 금형을 포함한다. 상기 반도체 칩 몰딩 장치는 상기 패키지 기판의 일측 하부의 상기 캐비티 블록에는 복수개의 진공홀들과 상기 진공홀들과 연결되는 진공 유로가 설치되어 있고, 상기 포트 블록의 양측의 상기 캐비티 블록들에 서로 구분되어 각각 진공 형성 영역이 형성되어 있다.
상기 진공홀 내에는 상기 캐비티 블록의 상면보다 낮은 높이로 삽입되고 상기 진공홀과의 사이에 틈새를 형성하는 진공핀이 위치할 수 있다. 상기 진공핀과 상기 캐비티 블록의 상부 표면 사이의 상기 진공홀에는 진공 완충 포켓이 형성되어 있을 수 있다. 상기 진공 완충 포켓의 직경은 상기 진공홀의 직경보다 클 수 있다.
상기 진공홀은 상기 캐비티 블록을 상하로 일부 관통하여 형성되어 있을 수 있다. 상기 진공홀들은 상기 패키지 기판의 일측의 하부의 상기 캐비티 블록에 일정 간격으로 배열되어 있을 수 있다.
상기 진공 유로에는 진공압을 발생하는 진공압 발생 수단이 더 연결되어 있을 수 있다. 상기 상부 금형에는 상하로 관통하는 공기 배기홀이 형성되어 있을 수 있다.
본 발명의 반도체 칩 몰딩 장치는 패키지 기판의 일측의 하부의 캐비티 블록에 복수개의 진공홀을 구비하여 패키지 기판을 캐비티 블록에 효율적으로 흡착시켜 몰딩 공정을 수행한다.
이에 따라, 패키지 기판을 진공압을 이용하여 흡착 고정할 경우, 진공 효율이 향상되어 패키지 기판이 캐비티 블록에 안정적으로 밀착됨으로써 고온의 수지가 높은 주입압으로 주입될 때 패키지 기판의 안착 상태가 틀어지거나 휘어지는 변형을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치의 하부 금형을 개략적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치에 이용되는 패키지 기판을 도시한 평면도이다.
도 3 및 도 4는 각각 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치의 단면 및 평면을 개략적으로 도시한 도면이다.
도 5는 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치의 구동 방법을 설명하기 위한 흐름도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하 실시예들은 실시예 하나의 개념으로 구성될 수 도 있고, 실시예들의 일부를 조합하여 구성할 수도 있다.
도 1은 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치의 하부 금형을 개략적으로 도시한 평면도이다.
구체적으로, 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치는 하부 금형(100)을 포함한다. 하부 금형(100)은 베이스 블록(10, base block)과 베이스 블록(10)의 상부 양측에 구비되는 한쌍의 캐비티 블록들(12, cavity block)과, 상기 캐비티 블록들(12) 사이의 중심부에 구비되는 포트 블록(16, pot block)을 구비한다. 포트 블록(16)에는 그 길이 방향을 따라 수지(또는 수지봉)가 주입되는 포트(17, pot)가 마련되어 있다.
베이스 블록(10)은 캐비티 블록들(12)을 하부측에서 지지한다. 캐비티 블록(12)은 베이스 블록(10)의 상측에 결합되고, 그 평면 형상이 직사각형태를 가질 수 있다. 캐비티 블록(12)은 베이스 블록(10)의 양측에 한쌍으로 구비되며 몰딩 대상의 패키지 기판이 안착되는 부분이다.
캐비티 블록(12)의 일측에는 패키지 기판을 진공압으로 흡착하여 고정할 수 있는 복수개의 진공홀들(14, vacuum hole)이 마련되어 있다. 진공홀들(14)은 캐비티 블록(12)의 내측에 배열되어 있을 수 있다. 진공홀들(14)은 후술하는 바와 같이 패키지 기판의 하부에 대응되는 캐비티 블록(12)에 설치될 수 있다. 진공홀들(14)은 캐비티 블록(12)의 내측에 일정 간격으로 균일하게 배열되어 있을 수 있다. 진공홀들(14)이 캐비티 블록(12)의 4개의 변들중에서 어느 한편에 설치되어 있을 수 있다.
이렇게 진공홀들(14)을 캐비티 블록(12)의 내측 및 패키지 기판의 하부에 대응되는 캐비티 블록(12)에 설치될 경우, 진공 형성 영역(150)이 캐비티 블록(12)의 내측 및 패키지 기판의 하부에 국부적으로 형성될 수 있다. 진공 형성 영역(150) 상에는 패키지 기판이 안착되는 부분이다.
따라서, 패키지 기판을 진공압을 이용하여 흡착 고정할 경우, 진공 효율이 향상되어 패키지 기판이 캐비티 블록(12)에 안정되게 밀착됨으로써 고온의 수지가 높은 주입압으로 주입될 때 패키지 기판의 안착 상태가 틀어지거나 휘어지는 변형을 방지할 수 있다. 이에 대해서는 후에 보다 더 자세하게 설명한다.
도 2는 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치에 이용되는 패키지 기판을 도시한 평면도이다.
구체적으로, 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치에 이용되는 패키지 기판(200)은 단위 반도체 칩이 형성된 복수개의 단위 셀들(204)을 포함할 수 있다. 패키지 기판(200)은 예컨대 리드 프레임이나 인쇄회로 기판일 수 있다.
단위 셀들(204)을 포함하는 패키지 기판(200)의 일측에는 관통홀(202)이 설치되어 있다. 앞서 설명한 바와 캐비티 블록(12)에 진공홀들(14)이 형성되어 있기 때문에, 관통홀(202)은 패키지 기판(200)이 캐비티 블록(12)에 보다 더 잘 흡착되기 위하여 형성된 것이다.
도 3 및 도 4는 각각 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치의 단면 및 평면을 개략적으로 도시한 도면이다.
구체적으로, 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치(500)는 앞서 설명한 바와 같이 패키지 기판(200)이 안착되는 하부 금형(100)을 포함한다. 하부 금형(100)은 베이스 블록(10), 캐비티 블록(12), 포트 블록(16) 및 포트(17)를 구비한다. 캐비티 블록(12) 상에는 패키지 기판(200)이 위치한다. 포트(17) 내에는 수지(또는 수지봉, 404), 예컨대 에폭시 몰딩 컴파운드(epoxy molding compound)가 위치하며, 수지(404)의 하부에는 수지(404)를 밀어 올리는 플런저(402, plunger)가 위치한다.
패키지 기판(200) 하부의 캐비티 블록(12)에는 패키지 기판(200)을 진공압으로 흡착하여 고정할 수 있는 복수개의 진공홀들(14)이 위치한다. 진공홀들(14)은 진공 유로(404) 및 진공압 발생 수단(406)이 연결되어 있어서 패키지 기판(200)을 진공압으로 캐비티 블록(12)에 안정적으로 흡착할 수 있다.
진공홀(14)은 수지(404)가 주입되는 방향과 반대 방향에 위치할 수 있다. 도 3에서 편의상 진공 유로(404)를 일측의 진공홀(14)에만 연결되어 형성된 것으로 도시하였으나, 복수개의 진공홀들(404)에 모두 연결되어 있는 것이다.
진공홀(14)은 캐비티 블록(12)을 상하로 일부 관통하여 형성될 수 있다. 즉, 진공홀(14)은 캐비티 블록(12)을 상하로 관통하여 형성할 수도 있고, 진공 유로(404)를 캐비티 블록(12) 내부로 형성할 경우에는 캐비티 블록(12) 상하로 관통하지 않을 수도 있다. 진공홀(14) 내에는 상기 캐비티 블록(12)의 상면(36)보다 낮은 높이로 삽입되고 상기 진공홀(14)과의 사이에 미세한 틈새를 형성하는 진공핀(18, vacuum pin)이 위치한다.
진공핀(18)과 진공홀(14) 사이의 미세한 틈새를 통하여 패키지 기판(200)을 흡착되며, 진공핀(18)으로 인하여 수지가 진공홀(14)에 들어가지 못하도록 하는 역할을 수행한다. 진공핀(18)은 캐비티 블록(12) 내에서 상하 방향으로 이동할 수 있게 하며, 설령 진공홀(14) 내에 수지가 들어가더라도 제거할 수 있다. 진공핀(18)은 캐비티 블록(12) 내에서 상하 방향으로 이동시킬 경우 패키지 기판(200) 상에 몰딩을 완성한 후에 패키지 기판(200)을 캐비티 블록(12)에서 분리하는 분리핀 역할을 수행할 수 있다.
앞서 설명한 바와 같이 진공홀(14) 내에는 상기 캐비티 블록(12)의 상면(36)보다 낮은 높이로 삽입된 진공핀(18)이 위치한다. 이에 따라, 상기 진공핀(18)과 상기 캐비티 블록(12)의 상면(상부 표면, 36) 사이의 진공홀(14)에는 진공 완충 포켓(30, pocket)이 형성된다.
진공압으로 패키지 기판(200)을 캐비티 블록(12)에 흡착할 경우 진공 완충 포켓(30)은 패키지 기판(200)을 보다 안정적으로 캐비티 블록(12)에 부착시키는 역할을 수행한다. 다시 말해. 진공 완충 포켓(30)으로 인하여 패키지 기판(200)의 안착 상태가 틀어지거나 패키지 기판(200)이 휘어지는 변형을 보다 더 잘 방지할 수 있다.
본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치에 있어서 진공 완충 포켓(30)의 직경(d1)을 진공홀(14)의 직경(d2)보다 크게 할 수 있다. 이렇게 할 경우, 패키지 기판(200)을 보다 안정적으로 캐비티 블록(12)에 부착시킬 수 있다.
이와 같이 진공홀들(14) 및 진공 완충 포켓(30)을 캐비티 블록(12)의 내측 및 패키지 기판(200)의 하부에 대응되는 캐비티 블록(12)에 설치될 경우, 진공 형성 영역(150)이 캐비티 블록(12)의 내측 및 패키지 기판(200)의 하부에 국부적으로 형성될 수 있다.
패키지 기판(200)을 진공압을 이용하여 흡착 고정할 경우 패키지 기판(200)이 캐비티 블록(12)에 밀착됨으로써 고온의 수지가 높은 주입압으로 주입될 때 패키지 기판(200)의 안착 상태 불량이나 변형을 방지할 수 있다.
본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치(500)는 하부 금형(100) 상에 위치하는 상부 금형(300)을 포함한다. 상부 금형(300)은 패키지 기판(200)이 안착된 하부 금형(300) 상에 밀착하고, 하부 금형(100)과의 사이에 수지가 주입되는 캐비티(36)가 형성된다. 상부 금형(300)과 패키지 기판(200)이 안착된 하부 금형(10)이 밀착된 클램핑 영역(32)이 형성된다. 또한, 상부 금형(300)에는 상하로 관통하는 공기 배기홀(34, air vent hole)이 형성되어 있을 수 있다.
진공압을 이용하여 캐비티 블록 상에 패키지 기판(200)을 흡착 고정하고, 플런저(402)를 이용하여 고온의 수지가 높은 주입압으로 패키지 기판 상에 흘러 들어가 몰딩층을 형성하게 된다. 몰딩층을 형성할 때 캐비티(36) 내의 공기 등의 이물질은 공기 배기홀(34)을 통하여 외부로 배출할 수 있다.
도 5는 본 발명의 일 실시예에 의한 반도체 칩 몰딩 장치의 구동 방법을 설명하기 위한 흐름도이다.
구체적으로, 상부 금형(300) 및 하부 금형(100)이 이격되도록 개방된 상태에서 몰딩 대상의 패키지 기판(200)이 별도의 공급장치에 의해서 투입하여 하부 금형(100)의 캐비티 블록(12) 상에 안착시킨다(스텝 601).
캐비티 블록(12)에 구비된 진공홀들(14)에 진공압을 인가하여 캐비티 블록(12)에 안착된 패키지 기판(200)이 흡착 고정한다(스텝 603). 포트 블록(16) 상의 포트(17)에 수지봉(또는 수지, 404)을 삽입한다(스텝 605).
계속하여, 하부 금형(100)을 상승시키거나, 상부 금형(300)을 하강 이동시키거나, 상하부 금형(100, 300)을 동시에 승하강시켜 상하부 금형(100, 300)을 서로 밀착한다(스텝 607). 플런저(402)를 작동하여 포토(16) 내의 수지(404)를 가압 및 상승시키고 수지(404)를 용해시킨다(스텝 609)
용융된 액체 상태의 수지(404)를 도 3의 화살표로 표시한 바와 같이 상부 금형(300)에 형성된 캐비티(36) 내로 주입하여 패키지 기판(200)의 표면에 형성된 반도체 칩을 몰딩한다(스텝 611).
계속하여, 상부 금형(300)과 하부 금형(100)을 서로 이격되도록 개방하고, 진공홀(14)에 대한 진공압의 인가를 정지시켜 몰딩이 완료된 패키지 기판을 하부 금형(100)으로부터 꺼내어 몰딩 공정을 완성한다(스텝 613).
100: 하부 금형, 200: 패키지 기판, 202: 관통홀, 300: 상부 금형, 10: 베이스 블록, 12: 캐비티 블록, 14: 진공홀, 16: 포트 블록, 17: 포트, 150: 진공 형성 영역, 32: 클램핑 영역, 34: 공기 배기홀,

Claims (9)

  1. 베이스 블록, 상기 베이스 블록의 상부 양측에 형성되고 패키지 기판이 안착되는 한쌍의 캐비티 블록들, 상기 캐비티 블록들 사이의 중심부에 수지가 주입되는 포트를 갖는 포트 블록을 포함하는 하부 금형; 및
    상기 패키지 기판이 안착된 상기 하부 금형 상에 위치하고 상기 하부 금형과의 사이에 상기 수지가 주입되는 캐비티를 구비하는 상부 금형을 포함하되,
    상기 패키지 기판의 일측에는 관통홀이 형성되어 있고,
    상기 패키지 기판의 일측 하부의 상기 캐비티 블록에는 복수개의 진공홀들과 상기 진공홀들과 연결되는 진공 유로가 설치되어 있고, 상기 포트 블록의 양측의 상기 캐비티 블록들에 서로 구분되어 각각 진공 형성 영역이 형성되어 있는 것을 특징으로 하는 반도체 칩 몰딩 장치.
  2. 제1항에 있어서, 상기 진공홀 내에는 상기 캐비티 블록의 상면보다 낮은 높이로 삽입되고 상기 진공홀과의 사이에 틈새를 형성하는 진공핀이 위치하는 것을 특징으로 하는 반도체 칩 몰딩 장치.
  3. 제2항에 있어서, 상기 진공핀과 상기 캐비티 블록의 상부 표면 사이의 상기 진공홀에는 진공 완충 포켓이 형성되어 있는 것을 특징으로 하는 반도체 칩 몰딩 장치.
  4. 제3항에 있어서, 상기 진공 완충 포켓의 직경은 상기 진공홀의 직경보다 큰 것을 특징으로 하는 반도체 칩 몰딩 장치.
  5. 제1항에 있어서, 상기 진공홀은 상기 캐비티 블록을 상하로 일부 관통하여 형성되어 있는 것을 특징으로 하는 반도체 칩 몰딩 장치.
  6. 제1항에 있어서, 상기 진공홀들은 상기 패키지 기판의 일측의 하부의 상기 캐비티 블록에 일정 간격으로 배열되어 있는 것을 특징으로 하는 반도체 칩 몰딩 장치.
  7. 제1항에 있어서, 상기 진공 유로에는 진공압을 발생하는 진공압 발생 수단이 더 연결되어 있는 것을 특징으로 하는 반도체 칩 몰딩 장치.
  8. 삭제
  9. 제1항에 있어서, 상기 상부 금형에는 상하로 관통하는 공기 배기홀이 형성되어 있는 것을 특징으로 하는 반도체 칩 몰딩 장치.
KR1020110100347A 2011-09-30 2011-09-30 반도체 칩 몰딩 장치 Expired - Fee Related KR101246875B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110100347A KR101246875B1 (ko) 2011-09-30 2011-09-30 반도체 칩 몰딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110100347A KR101246875B1 (ko) 2011-09-30 2011-09-30 반도체 칩 몰딩 장치

Publications (1)

Publication Number Publication Date
KR101246875B1 true KR101246875B1 (ko) 2013-03-25

Family

ID=48182462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110100347A Expired - Fee Related KR101246875B1 (ko) 2011-09-30 2011-09-30 반도체 칩 몰딩 장치

Country Status (1)

Country Link
KR (1) KR101246875B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240178785A (ko) 2023-06-23 2024-12-31 티에스테크놀로지 주식회사 제품 몰딩 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019852A (ko) * 1999-08-31 2001-03-15 윤종용 반도체 칩 몰딩 설비
KR20040074309A (ko) * 2003-02-17 2004-08-25 삼성전자주식회사 완충 기능을 갖는 반도체 칩 패키지용 성형 금형
KR20060070141A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 클리닝 핀을 갖는 반도체 칩 패키지 몰딩 장치
KR20100001690A (ko) * 2008-06-27 2010-01-06 (주)티.에스정밀 반도체 패키지 제조용 금형 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019852A (ko) * 1999-08-31 2001-03-15 윤종용 반도체 칩 몰딩 설비
KR20040074309A (ko) * 2003-02-17 2004-08-25 삼성전자주식회사 완충 기능을 갖는 반도체 칩 패키지용 성형 금형
KR20060070141A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 클리닝 핀을 갖는 반도체 칩 패키지 몰딩 장치
KR20100001690A (ko) * 2008-06-27 2010-01-06 (주)티.에스정밀 반도체 패키지 제조용 금형 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240178785A (ko) 2023-06-23 2024-12-31 티에스테크놀로지 주식회사 제품 몰딩 장치

Similar Documents

Publication Publication Date Title
KR102192732B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
CN107424939B (zh) 压缩成形装置、树脂封装品制造装置、压缩成形方法以及树脂封装品的制造方法
JP6598642B2 (ja) 樹脂封止装置及び樹脂封止方法
JP2004179284A (ja) 樹脂封止方法、半導体装置の製造方法、及び樹脂材料
JP5817044B2 (ja) 樹脂封止装置および樹脂封止方法
JP2001223229A (ja) 樹脂モールド方法、モールド成形用金型及び配線基材
TWI753157B (zh) 模製模具及樹脂模製方法
KR101246875B1 (ko) 반도체 칩 몰딩 장치
KR20100001690A (ko) 반도체 패키지 제조용 금형 장치
JP2000311908A (ja) 樹脂封止装置、樹脂封止方法、及び基板保持装置
JP5975085B2 (ja) 樹脂封止用金型、樹脂封止装置および成形品の製造方法
TWI718447B (zh) 成型模、樹脂成型裝置及樹脂成型品的製造方法
KR100716053B1 (ko) 반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩방법
KR20060070141A (ko) 클리닝 핀을 갖는 반도체 칩 패키지 몰딩 장치
US11833722B2 (en) Resin molding apparatus and method of manufacturing resin molded product
KR101173092B1 (ko) 반도체 패키지 몰딩 장치
JP5428903B2 (ja) 樹脂封止金型装置
KR20090132335A (ko) 반도체 소자 몰딩 장치
KR100940094B1 (ko) 반도체 패키지 몰딩 장치
KR101835787B1 (ko) 반도체 패키지 제조용 금형 장치
JP5313047B2 (ja) 電子部品の樹脂封止用の成形型及び樹脂封止方法
JP2000286279A (ja) 樹脂封止装置及び封止方法
JP2007214413A (ja) 半導体デバイスの製造方法
KR101089801B1 (ko) 반도체 패키지 제조용 금형 장치
KR20090005113U (ko) 반도체 몰딩용 금형의 진공흡착장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110930

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121011

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130318

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130319

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160219

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20191229