[go: up one dir, main page]

KR101089801B1 - 반도체 패키지 제조용 금형 장치 - Google Patents

반도체 패키지 제조용 금형 장치 Download PDF

Info

Publication number
KR101089801B1
KR101089801B1 KR1020090021098A KR20090021098A KR101089801B1 KR 101089801 B1 KR101089801 B1 KR 101089801B1 KR 1020090021098 A KR1020090021098 A KR 1020090021098A KR 20090021098 A KR20090021098 A KR 20090021098A KR 101089801 B1 KR101089801 B1 KR 101089801B1
Authority
KR
South Korea
Prior art keywords
vacuum
mold
package
vacuum holes
cavity block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090021098A
Other languages
English (en)
Other versions
KR20100102836A (ko
Inventor
목철규
Original Assignee
티에스테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티에스테크놀로지 주식회사 filed Critical 티에스테크놀로지 주식회사
Priority to KR1020090021098A priority Critical patent/KR101089801B1/ko
Publication of KR20100102836A publication Critical patent/KR20100102836A/ko
Application granted granted Critical
Publication of KR101089801B1 publication Critical patent/KR101089801B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 반도체 패키지 제조용 금형 장치에 관한 것으로, 반도체 칩이 기판에 실장되어 와이어 본딩이 완료된 패키지 반제품을 고정시키도록 상기 패키지 반제품의 하면을 진공 흡착할 수 있는 복수의 진공홀이 관통 형성된 캐버티 블록을 구비한 하부 금형과, 상기 하부 금형의 상방에 위치하되 상기 캐버티 블록에 대응하도록 하부에 오목한 캐버티가 형성된 상부 금형과, 상기 복수의 진공홀 보다 더 작은 직경을 가지고, 복수의 진공홀에 진공 흡착력이 유지되도록 상기 복수의 진공홀에 삽입되는 복수의 핀을 포함하여 이루어진다.
반도체 패키지, 하부 금형, 캐버티 블록, 진공홀, 핀, 진공라인

Description

반도체 패키지 제조용 금형 장치{MOLDING APPARATUS FOR MANUFACTURING SEMI-CONDUCTOR PACKAGE}
본 발명은 반도체 칩이 기판에 실장되어 와이어 본딩이 완료된 패키지 반제품을 성형 수지를 이용하여 몰딩 처리함으로써 반도체 패키지를 완성하는 반도체 패키지 제조용 금형 장치에 관한 것이다.
반도체 패키지 제조 공정에 있어서 몰딩 공정은 리드프레임(leadframe) 또는 인쇄회로기판(PCB, printed circuit board)과 같은 기판에 반도체 칩(chip)이 실장되어 와이어 본딩에 의해 전기적인 연결이 완료된 상태의 패키지 반제품을 물리적 또는 화학적인 외부 환경으로부터의 보호를 위하여 반도체 칩과 전기적인 연결부분들을 밀봉하는 공정이다.
이러한 몰딩 공정은 대부분 경제성과 양산성이 뛰어나고 내흡수성이 우수한 성형 수지인 에폭시 몰딩 컴파운드(EMC, epoxy molding compound)를 사용하는 트랜스퍼 몰딩(transfer molding) 방식이 주로 사용되고 있다.
상기 트랜스퍼 몰딩 방식은 고체 상태인 에폭시 몰딩 컴파운드의 타블렛(tablet)을 열을 가하여 용융시켜 일정한 점도를 가지게 한 후 패키지 반제품이 개재된 몰딩 금형의 캐버티(cavity)로 주입하고 경화시켜 패키지 반제품의 일정 부분을 밀봉하는 방식이다.
도 1은 종래의 반도체 패키지 제조용 금형 장치의 주요 부분에 대한 정단면도이고, 도 2 및 3은 종래의 반도체 패키지 제조용 금형 장치의 작동 상태를 도시한 측단면도이며, 도 4는 종래의 반도체 패키지 제조용 금형 장치의 캐버티 블록에 형성된 진공홀로 성형 수지가 유입된 상태를 도시한 측단면도이다.
도 1에 도시된 종래의 반도체 패키지 제조용 금형 장치는 종래 기술에 따른 트랜스퍼 몰딩 방식의 몰딩 장치의 일 실시예로서, 기판(11)에 반도체 칩(12)이 실장되어 본딩와이어(13)로 전기적인 연결이 완료된 패키지 반제품(10)의 일면 상부를 성형 수지, 즉 에폭시 몰딩 컴파운드(15)로 밀봉하는 금형 장치이다.
상기 종래의 금형 장치는 패키지 반제품(10)이 개재되는 하부 금형(20)과 상부 금형(30)을 구비한다. 하부 금형(20)은 에폭시 몰딩 컴파운드(15)가 타블렛 상태로 공급되어 용융되는 포트(21a)가 형성된 센터 블록(21)을 중심으로 양쪽 주변에 패키지 반제품(10)이 안착되는 캐버티 블록(22)이 설치된다. 상부 금형(30)은 상기 하부 금형(20)의 상방에 위치하되 상기 캐버티 블록(22)에 대응하도록 하부에 오목한 캐버티(31)가 형성된다. 또한, 상부 금형(30)은 하부 금형(20)의 포트(21a)에 대응되는 컬(cull; 32)이 형성되어 있으며, 런너(runner; 33)를 통해 상기 캐버티(31)와 컬(32)이 연결된다. 하부 금형(20)의 포트(21a) 내에는 용융된 에폭시 몰딩 컴파운드(15)를 밀어 런너(33)를 통해 캐버티(31)로 공급시키는 플런저(plunger; 21b)가 수직 운동 가능하게 설치된다.
도 2 및 3에 도시된 바와 같이, 상기 종래의 금형 장치는 하부 금형(20)의 캐버티 블록(22) 내부에 진공 라인(22a)이 형성되어 있고, 상기 진공 라인(22a)에 연통되어 상기 패키지 반제품(10)의 하면을 진공 흡착할 수 있는 복수의 진공홀(22b)이 관통 형성된다. 도면에는 도시되지 않았으나, 상기 진공라인(22a)은 진공 펌프(vacuum pump)와 연결되어 진공 흡입력이 인가된다. 상기와 같은 구조는 최근 반도체 소자의 대용량화와 소형화에 대한 소비자의 요구에 따른 반도체 패키지의 박형화로 인하여 몰딩 공정에서 가해지는 고열에 의해 휨 및 그로 인한 몰딩 불량의 발생을 방지하기 위한 것이다. 한편, 하부 금형(20)에 설치된 캐버티 블록(22)의 하부에는 패키지 반제품(10)의 몰딩 완료 후 캐버티 블록(22)의 상면으로부터 패키지 반제품(10)을 분리하기 위한 이젝트 핀(eject pin; 40)이 상하 승강 가능하게 설치된다.
종래의 반도체 패키지 제조용 금형 장치의 작동과정을 살펴보면, 도 1에 도시된 바와 같이 패키지 반제품(10)이 하부 금형(20)에 설치된 캐버티 블록(22)에 탑재된 상태에서 에폭시 몰딩 컴파운드(15)의 타블렛이 포트(21a)에 공급된다. 다만, 여기서 상기 패키지 반제품(10)이 하부 금형(20)에 설치된 캐버티 블록(22)에 탑재될 때, 도 2에 도시된 바와 같이 캐버티 블록(22)에 형성된 진공홀(22b)에 진공 흡입력이 인가되어 패키지 반제품(10)의 하면을 캐버티 블록(22)의 상면에 흡착 고정시키는 것이다. 그리고 상부 금형(30)의 하면이 하부 금형(20)의 상면에 가압 밀착된 상태에서 고온으로 가열되어 일정한 점도를 갖는 겔(gel) 상태의 에폭시 성형 수지로 용융되어 상부 금형(30)의 캐버티(31)에 주입된다. 패키지 반제품(10)의 몰딩이 완료된 후에는 도 3에 도시된 바와 같이 상부 금형(30) 및 하부 금형(20)이 상하로 분리되고, 이젝트 핀(40)의 상승에 의해 패키지 반제품(10)을 캐버티 블록(22)으로부터 들어올린다.
한편, 전술한 바와 같은 종래의 반도체 패키지 제조용 금형 장치는 일정 기간 사용 후에 캐버티에 형성된 오염물질을 정기적 또는 비정기적으로 제거시키는 클리닝(cleaning) 작업이 이루어진다. 그에 따라 후속으로 진행되는 패키지 반제품의 몰딩 과정에서 몰딩 불량이 발생하지 않도록 하고 있다. 이러한 클리닝 작업은 고무 시트(rubber sheet)라 불리는 고무 성분의 세정폼을 사용하여 이루어지는데, 상기 고무 시트는 175℃에서 약 300초 동안 20톤 가량의 힘을 받아 압착되어 상부 금형 및 하부 금형 내에 있는 오염물질을 제거하는 것이다.
그러나, 종래의 반도체 패키지 제조용 금형 장치는 도 4에 도시된 바와 같이, 패키지 반제품(10)이 비정상적으로 안착되거나 패키지 반제품(10)의 하면이 고르지 못한 경우에 에폭시 몰딩 컴파운드(15)가 진공홀(22b) 내부로 침투하여 진공홀(22b)이 막혀버리는 문제가 있다. 또한, 상기 클리닝 작업시에 사용되는 세정 고무가 캐버티 블록(22)에 형성된 진공홀(22b) 내부로 침투하기도 한다. 그에 따라, 후속으로 이어지는 몰딩 과정에서 패키지 반제품(10)의 흡착 고정이 정상적으로 이루어지지 않아 몰딩 불량이 지속적으로 발생한다. 특히, 진공홀(22b)이 에폭시 몰딩 컴파운드(15)나 세정 고무 등에 의하여 막혀 버린 경우, 하부 금형(20)의 각 부품들을 분리시키고 캐버티 블록(22)을 최종 분리한 후 복수의 진공홀(22b)에 막힌 각각의 이물질 등을 공구(tool)를 이용하여 수작업으로 제거해 주어야 한다. 이때, 진공홀(22b)이 완전히 막힌 상태에서는 이물질을 제거하기가 어렵고, 제거시 공구가 파손되는 문제가 있다.
상기와 같이 종래의 반도체 패키지 제조용 금형 장치는, 하부 금형에 설치된 캐버티 블록의 진공홀이 몰딩 과정에서 에폭시 몰딩 컴파운드에 의해 막히거나 세정 과정에서 고무 시트가 내부로 침투함으로써, 패키지 반제품의 진공 흡착이 제대로 이루어지지 않아 몰딩 불량을 발생시키고, 이러한 진공홀 내부의 이물질을 제거하기 어렵다는 문제가 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명의 목적은, 하부 금형에 설치된 캐버티 블록의 진공홀이 몰딩 과정 또는 세정 과정에서 에폭시 몰딩 컴파운드나 고무 시트에 의해 막히는 것을 방지할 수 있도록 하고, 진공홀이 막히더라도 용이하게 이물질을 제거할 수 있는 반도체 패키지 제조용 금형 장치를 제공하는 데 있다.
본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관된 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.
전술한 목적을 달성하기 위하여 본 발명의 반도체 패키지 제조용 금형 장치는, 반도체 칩이 기판에 실장되어 와이어 본딩이 완료된 패키지 반제품을 고정시키도록 상기 패키지 반제품의 하면을 진공 흡착할 수 있는 복수의 진공홀이 관통 형 성된 캐버티 블록을 구비한 하부 금형과, 상기 하부 금형의 상방에 위치하되 상기 캐버티 블록에 대응하도록 하부에 오목한 캐버티가 형성된 상부 금형과, 상기 복수의 진공홀 보다 더 작은 직경을 가지고, 복수의 진공홀에 진공 흡착력이 유지되도록 상기 복수의 진공홀에 삽입되는 복수의 핀을 포함하여 이루어진다.
또한, 상기 복수의 진공홀과 연통되도록 상기 캐버티 블록의 내부에 형성된 진공라인을 더 포함하는 것을 특징으로 한다.
또한, 상기 진공라인은, 상기 복수의 진공홀 하부가 각각 연결되도록 상기 캐버티 블록의 내부에 형성된 연결홈과, 상기 연결홈으로부터 단차지게 확장되고, 상기 복수의 핀의 헤드의 높이와 동일하게 형성되어 상기 복수의 핀의 헤드가 안착되는 안착홈을 포함하는 것을 특징으로 한다.
또한, 상기 복수의 핀의 헤드는, 상기 복수의 진공홀의 진공 흡착력이 유지되도록 상기 복수의 진공홀 하부를 일부 개방하여 상기 복수의 진공홀 하부에 걸려 고정되는 것을 특징으로 한다.
또한, 상기 복수의 핀의 헤드는 타원 형상인 것을 특징으로 한다.
또한, 상기 복수의 진공홀은, 패키지 반제품의 하면 외주 둘레부 및 내부를 각각 진공 흡착할 수 있도록 상기 캐버티 블록에 형성된 것을 특징으로 한다.
또한, 상기 상부 금형이 상하로 승강 가능하게 설치되어 상기 상부 금형의 하면이 상기 하부 금형의 상면에 맞닿아 가압됨으로써 상기 패키지 반제품을 몰딩하는 것을 특징으로 한다.
또한, 상기 하부 금형이 상하로 승강 가능하게 설치되어 상기 하부 금형의 상면이 상기 상부 금형의 하면에 맞닿아 가압됨으로써 상기 패키지 반제품을 몰딩하는 것을 특징으로 한다.
본 발명에 따른 반도체 패키지 제조용 금형 장치는, 캐버티 블록의 복수의 진공홀보다 작은 직경의 복수의 핀이 삽입되어 패키지 반제품의 몰딩 시 에폭시 몰딩 컴파운드가 전체적으로 작은 직경으로 된 진공홀의 내부로 침투하여 막히는 것을 방지할 수 있다.
또한, 진공홀의 내부로 에폭시 몰딩 컴파운드가 유입되더라도 복수의 핀을 해제하면, 진공홀이 막힌 상태가 아니므로 공구를 이용해 쉽게 유입된 몰딩 컴파운드를 제거할 수 있다.
이하에서는 첨부된 도면을 참조로 본 발명에 따른 반도체 패키지 제조용 금형 장치의 바람직한 실시예를 상세히 설명한다.
도 5는 본 발명의 바람직한 실시예에 따른 반도체 패키지 제조용 금형 장치를 도시한 측단면도이며, 도 6은 도 5의 실시예의 요부 측단면도이며, 도 7은 도 5의 실시예 중 캐버티 블록 및 핀의 배면을 도시한 사시도이다.
본 발명의 반도체 패키지 제조용 금형 장치는, 도 5 내지 7에 도시된 바와 같이 패키지 반제품(100)이 고정되는 캐버티 블록(250)을 구비한 하부 금형(200)과, 캐버티(350)가 형성된 상부 금형(300)과, 복수의 핀(400) 및 진공라인(500)을 포함하여 이루어진다. 상기 캐버티 블록(250)은 복수의 진공홀(255)이 관통 형성된다.
패키지 반제품(100)은 도 5에 도시된 바와 같이, 반도체 칩(110)이 기판(120)에 실장되어 와이어(130) 본딩에 의해 전기적인 연결이 완료된 것이다. 반도체 칩(110)의 각 리드와 기판(120)의 내부 리드 간에 와이어(130)를 이용하여 본딩을 하고, 그에 따라 전기적인 연결이 이루어진다. 상기 기판(120)은 리드 프레임 또는 인쇄회로기판(PCB) 등이 있고, 상기 기판(120)의 칩 탑재판에 반도체 칩(110)이 부착된 후 와이어 본더를 통해 와이어 본딩 공정이 이루어진다. 즉, 패키지 반제품(100)은 와이어 본더에 의해 기판(120)에 부착된 반도체 칩(110)이 와이어(130)를 매개로 본딩이 이루어진 상태를 말한다. 이러한 패키지 반제품(100)을 외부로부터 보호하기 위하여 몰딩 공정이 수행되는 것이며, 이러한 몰딩 공정을 수행하기 위하여 본 발명의 금형 장치를 이용하는 것이다.
하부 금형(200)은 도 5에 도시된 바와 같이, 상기 패키지 반제품(100)을 고정시키도록 상기 패키지 반제품(100)의 하면을 진공 흡착할 수 있는 복수의 진공홀(255)이 관통 형성된 캐버티 블록(250)을 구비한다. 상기 캐버티 블록(250)의 내부는 상기 진공홀(255)과 연통되도록 형성된 후술할 에어라인(500)이 제공된다. 상기 에어라인(500)은 하부 금형(200)을 관통하여 외부의 진공 펌프(미도시)와 연결되고, 상기 진공 펌프의 작동에 의해 에어라인(500)을 따라 진공홀(255)에 진공 흡착력이 발생하게 된다. 즉, 상기 캐버티 블록(250)의 상면에 패키지 반제품(100)이 탑재되며, 캐버티 블록(250)에 관통 형성된 복수의 진공홀(255)의 진공 흡착력으로 패키지 반제품(100)의 하면이 고정되는 것이다. 또한, 상기 복수의 진공홀(255)은 패키지 반제품(100)의 하면 외주 둘레부 및 내부를 각각 진공 흡착할 수 있도록 캐버티 블록(250)에 형성된다. 즉, 패키지 반제품(100)의 외주 둘레부 뿐만 아니라 내부의 들뜸 현상을 방지하기 위해 내부면 역시 진공 흡착하여 견고하게 흡착될 수 있도록 한다.
상부 금형(300)은 도 5에 도시된 바와 같이, 상기 하부 금형(200)의 상방에 위치하되 상기 캐버티 블록(250)에 대응하도록 하부에 오목한 캐버티(350)가 형성된다. 상부 금형(300)의 캐버티(350)는 하부 금형(200)의 캐버티 블록(250)에 대응하도록 형성됨으로써, 패키지 반제품(100)에 실장된 반도체 칩(110) 및 와이어(130) 본딩 영역을 몰딩할 수 있을 정도의 크기를 가진다. 상부 금형(300)의 캐버티(350) 내부로 성형 수지, 즉 에폭시 몰딩 컴파운드(EMC)가 상부 금형(300)에 형성된 런너(미도시)를 통해 주입되고, 그에 따라 패키지 반제품(100)의 몰딩이 수행되는 것이다.
복수의 핀(400)은 도 5 내지 7에 도시된 바와 같이, 상기 복수의 진공홀(255)보다 작은 더 작은 직경을 가지고, 복수의 진공홀(255)에 진공 흡착력이 유지되도록 상기 복수의 진공홀(255)에 삽입된다. 즉, 캐버티 블록(250)의 복수의 진공홀(255)보다 작은 직경의 복수의 핀(400)이 삽입되어 패키지 반제품(100)의 몰딩 시 에폭시 몰딩 컴파운드가 전체적으로 작은 직경으로 된 진공홀(255)의 내부로 침투하여 막히는 것을 방지할 수 있다. 또한, 진공홀(255)의 내부로 에폭시 몰딩 컴파운드가 유입되더라도 복수의 핀(400)을 해제하면, 진공홀(255)이 막힌 상태가 아니므로 공구를 이용해 쉽게 유입된 몰딩 컴파운드를 제거할 수 있는 것이다. 이때, 상기 복수의 진공홀(255)에 각각 진공 흡착력을 제공하기 위하여 진공라인(500)이 형성된다.
진공라인(500)은 도 6 및 7에 도시된 바와 같이, 상기 복수의 진공홀(255)과 연통되도록 상기 캐버티 블록(250)의 내부에 형성된다. 하부 금형(200)의 두께를 최소화하기 위하여, 상기 진공라인(500)은 연결홈(510)과 안착홈(520)으로 구성된다. 즉, 연결홈(510)은 상기 복수의 진공홀(255) 하부가 각각 연결되도록 상기 캐버티 블록(250)의 내부에 형성되고, 안착홈(520)은 상기 연결홈(510)으로부터 단차지게 확장되고, 상기 복수의 핀(400)의 헤드(410)의 높이와 동일하게 형성되어 상기 복수의 핀(400)의 헤드(410)가 안착된다. 이때, 상기 복수의 핀(400)의 헤드(410)는 상기 복수의 진공홀(255)의 진공 흡착력이 유지되도록 상기 복수의 진공홀(255) 하부를 일부 개방하여 상기 복수의 진공홀(255) 하부에 걸려 고정된다. 즉, 상기 복수의 핀(400)의 헤드(410)는 타원 형상을 가짐으로써 복수의 진공홀(255) 하부에 전후가 걸려 고정되고, 좌우가 개방된 상태가 되는 것이다. 그에 따라 복수의 핀(400)이 상기 복수의 진공홀(255)에 삽입되더라도 진공홀(255)에 계속하여 진공 흡착력이 유지되는 것이다.
한편, 본 발명의 반도체 패키지 제조용 금형 장치에 있어서, 하부 금형(200)이 고정된 채 상부 금형(300)의 상하로 승강함에 따라 상부 금형(300)의 하면 및 하부 금형(200)의 상면이 맞닿아 가압된 후 패키지 반제품(100)을 몰딩하는 경우가 있고, 오히려 상부 금형(300)은 고정된 채 하부 금형(200)이 승강함으로써 패키지 반제품(100)을 몰딩하는 경우가 있다. 즉, 어떠한 경우이든 본 발명의 특징부가 설치된 금형 장치라면 모두 본 발명의 권리 범위에 속한다고 할 것이다.
앞에서 설명되고, 도면에 도시된 본 발명의 실시예는, 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안 된다. 본 발명의 보호범위는 청구범위에 기재된 사항에 의하여만 제한되고, 본 발명의 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속하게 될 것이다.
도 1은 종래의 반도체 패키지 제조용 금형 장치의 주요 부분에 대한 정단면도이고,
도 2 및 3은 종래의 반도체 패키지 제조용 금형 장치의 작동 상태를 도시한 측단면도이며,
도 4는 종래의 반도체 패키지 제조용 금형 장치의 캐버티 블록에 형성된 진공홀로 성형 수지가 유입된 상태를 도시한 측단면도이고,
도 5는 본 발명의 바람직한 실시예에 따른 반도체 패키지 제조용 금형 장치를 도시한 측단면도이며,
도 6은 도 5의 실시예의 요부 측단면도이며,
도 7은 도 5의 실시예 중 캐버티 블록 및 핀의 배면을 도시한 사시도이다.
<< 도면의 주요부분에 대한 부호의 설명 >>
100 : 패키지 반제품 110 : 반도체 칩
120 : 기판 130 : 와이어
200 : 하부 금형
250 : 캐버티 블록 255 : 진공홀
300 : 상부 금형 350 : 캐버티
400 : 핀 410 : 핀헤드
500 : 진공라인
510 : 연결홈 520 : 안착홈

Claims (8)

  1. 반도체 칩이 기판에 실장되어 와이어 본딩이 완료된 패키지 반제품을 고정시키도록 상기 패키지 반제품의 하면을 진공 흡착할 수 있는 복수의 진공홀이 관통 형성된 캐버티 블록을 구비한 하부 금형과,
    상기 하부 금형의 상방에 위치하되 상기 캐버티 블록에 대응하도록 하부에 오목한 캐버티가 형성된 상부 금형과,
    상기 복수의 진공홀 보다 더 작은 직경을 가지고, 복수의 진공홀에 진공 흡착력이 유지되도록 상기 복수의 진공홀에 삽입되는 복수의 핀; 및
    상기 복수의 진공홀과 연통되도록 상기 캐버티 블록의 내부에 형성된 진공라인;을 포함하며,
    상기 진공라인은,
    상기 복수의 진공홀 하부가 각각 연결되도록 상기 캐버티 블록의 내부에 형성된 연결홈; 및
    상기 연결홈으로부터 단차지게 확장되고, 상기 복수의 핀의 헤드의 높이와 동일하게 형성되어 상기 복수의 핀의 헤드가 안착되는 안착홈;을 포함하며,
    상기 복수의 핀의 헤드는,
    상기 복수의 진공홀의 진공 흡착력이 유지되도록 상기 복수의 진공홀 하부를 일부 개방하여 상기 복수의 진공홀 하부에 걸려 고정되는 것을 특징으로 하는 반도체 패키지 제조용 금형 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 복수의 핀의 헤드는 타원 형상인 것을 특징으로 하는 반도체 패키지 제조용 금형 장치.
  6. 제1항에 있어서,
    상기 복수의 진공홀은,
    패키지 반제품의 하면 외주 둘레부 및 내부를 각각 진공 흡착할 수 있도록 상기 캐버티 블록에 형성된 것을 특징으로 하는 반도체 패키지 제조용 금형 장치.
  7. 제1항에 있어서,
    상기 상부 금형이 상하로 승강 가능하게 설치되어 상기 상부 금형의 하면이 상기 하부 금형의 상면에 맞닿아 가압됨으로써 상기 패키지 반제품을 몰딩하는 것을 특징으로 하는 반도체 패키지 제조용 금형 장치.
  8. 제1항에 있어서,
    상기 하부 금형이 상하로 승강 가능하게 설치되어 상기 하부 금형의 상면이 상기 상부 금형의 하면에 맞닿아 가압됨으로써 상기 패키지 반제품을 몰딩하는 것을 특징으로 하는 반도체 패키지 제조용 금형 장치.
KR1020090021098A 2009-03-12 2009-03-12 반도체 패키지 제조용 금형 장치 Expired - Fee Related KR101089801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090021098A KR101089801B1 (ko) 2009-03-12 2009-03-12 반도체 패키지 제조용 금형 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090021098A KR101089801B1 (ko) 2009-03-12 2009-03-12 반도체 패키지 제조용 금형 장치

Publications (2)

Publication Number Publication Date
KR20100102836A KR20100102836A (ko) 2010-09-27
KR101089801B1 true KR101089801B1 (ko) 2011-12-08

Family

ID=43007701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021098A Expired - Fee Related KR101089801B1 (ko) 2009-03-12 2009-03-12 반도체 패키지 제조용 금형 장치

Country Status (1)

Country Link
KR (1) KR101089801B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101837967B1 (ko) 2011-05-30 2018-03-14 삼성전자주식회사 진공 트레이 및 이를 사용한 발광소자 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273551A (ja) 2006-03-30 2007-10-18 Fujitsu Ltd 樹脂封止用金型、樹脂封止装置及び半導体装置の製造方法
KR100833287B1 (ko) * 2007-03-27 2008-05-28 세크론 주식회사 반도체소자 몰딩장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273551A (ja) 2006-03-30 2007-10-18 Fujitsu Ltd 樹脂封止用金型、樹脂封止装置及び半導体装置の製造方法
KR100833287B1 (ko) * 2007-03-27 2008-05-28 세크론 주식회사 반도체소자 몰딩장치

Also Published As

Publication number Publication date
KR20100102836A (ko) 2010-09-27

Similar Documents

Publication Publication Date Title
US7618573B2 (en) Resin sealing method for electronic part and mold used for the method
KR102044420B1 (ko) 수지 몰드 장치 및 수지 몰드 방법
TWI641471B (zh) Resin molding die and resin molding method
JP6598642B2 (ja) 樹脂封止装置及び樹脂封止方法
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
JP2001223229A (ja) 樹脂モールド方法、モールド成形用金型及び配線基材
JP3423912B2 (ja) 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
JP2010109252A (ja) トランスファモールド金型およびトランスファモールド装置とこれを用いた樹脂成形方法と半導体装置
KR102393495B1 (ko) 수지 성형품의 제조 방법 및 수지 성형 장치
JP2004230707A (ja) 電子部品の樹脂封止成形方法及び装置
JP2007036273A (ja) 半導体集積回路装置の製造方法
KR20100001690A (ko) 반도체 패키지 제조용 금형 장치
JP5364944B2 (ja) モールド金型
JP4020533B2 (ja) 樹脂封止装置及び樹脂封止方法
JP2004153045A (ja) 電子部品の樹脂封止成形方法及び金型
KR101089801B1 (ko) 반도체 패키지 제조용 금형 장치
KR20060070141A (ko) 클리닝 핀을 갖는 반도체 칩 패키지 몰딩 장치
JP4206241B2 (ja) 樹脂モールド金型および樹脂モールド装置
JP3999909B2 (ja) 樹脂封止装置及び封止方法
JP2011040625A (ja) 半導体装置の製造方法
KR101835787B1 (ko) 반도체 패키지 제조용 금형 장치
JP6019471B2 (ja) 樹脂モールド装置及び樹脂モールド方法
JP5953602B2 (ja) 樹脂モールド装置及び樹脂モールド方法
KR101496033B1 (ko) 웨이퍼 레벨 몰딩 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090312

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141111

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141111

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161009