[go: up one dir, main page]

KR101229760B1 - Soi 웨이퍼의 제조방법 및 이 방법에 의해 제조된soi 웨이퍼 - Google Patents

Soi 웨이퍼의 제조방법 및 이 방법에 의해 제조된soi 웨이퍼 Download PDF

Info

Publication number
KR101229760B1
KR101229760B1 KR1020077022582A KR20077022582A KR101229760B1 KR 101229760 B1 KR101229760 B1 KR 101229760B1 KR 1020077022582 A KR1020077022582 A KR 1020077022582A KR 20077022582 A KR20077022582 A KR 20077022582A KR 101229760 B1 KR101229760 B1 KR 101229760B1
Authority
KR
South Korea
Prior art keywords
wafer
soi
layer
oxide film
soi layer
Prior art date
Application number
KR1020077022582A
Other languages
English (en)
Other versions
KR20080003328A (ko
Inventor
야스츠구 소에타
야스오 나가오카
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20080003328A publication Critical patent/KR20080003328A/ko
Application granted granted Critical
Publication of KR101229760B1 publication Critical patent/KR101229760B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

이온 주입 박리법에 의해 SOI 웨이퍼를 제조하는 방법으로서, 적어도 베이스 웨이퍼와 SOI층이 되는 본드 웨이퍼의 적어도 한 쪽 표면에 산화막을 형성하고, 수소 이온 또는 희가스 이온 중 적어도 하나를 상기 본드 웨이퍼의 표면에서 주입하여 이온 주입층을 형성하고, 상기 산화막을 매개로 본드 웨이퍼와 베이스 웨이퍼를 밀착시키고, 열처리를 가하여 상기 이온 주입층에서 박리하여 SOI층을 형성하고, 산화성 분위기 하에서 열처리를 행하고, 상기 SOI층의 표면에 산화막을 형성한 후, 이 산화막을 에칭하여 제거하고, 다음에, 오존수로 SOI층의 표면을 세정하고, 연마 가공하는 SOI 웨이퍼의 제조방법이다. 이에 의해, 이온 주입 박리법에 있어 박리 후에 SOI층 표면에 잔류하는 손상층, 표면 거칠기를 SOI층의 막두께 균일성을 유지하면서 제거하고, 고품질의 SOI 웨이퍼를 제조하는 방법이 제공된다.
SOI, 웨이퍼, 세정, 오존수, 거칠기, 막두께, 균일성

Description

SOI 웨이퍼의 제조방법 및 이 방법에 의해 제조된 SOI 웨이퍼{SOI Wafer Manufacturing Method and SOI Wafer Manufactured by Same}
본 발명은, 이온 주입 박리법에 의한 SOI(Silicon On Insulator) 웨이퍼의 제조 방법에 있어서, 박리후에 SOI층 상에 잔류하는 손상층을 제거함과 함께, SOI층 연마 후의 평탄도(최대 두께와 최소 두께의 차) 및 면내 막두께(膜厚) 분포의 개선을 도모하는 방법에 관한 것이다.
SOI 웨이퍼의 제조 방법으로, 이온 주입한 웨이퍼를 결합 후에 박리하여 SOI 웨이퍼를 제조하는 이른바 이온 주입 박리법(스마트컷 법)이라 불리는 기술이 개시되어 있다. 이 방법은, 2장의 실리콘 웨이퍼 중 적어도 한쪽에 산화막을 형성함과 동시에, 한쪽의 실리콘 웨이퍼의 상면에서 수소 이온 또는 희가스 이온을 주입하고, 이 웨이퍼 내부에 미소 기포층(이온 주입층)을 형성시킨 후, 이 이온을 주입한 쪽의 면을 산화막을 매개로 다른쪽의 실리콘 웨이퍼와 밀착시키고, 그 후 열처리(박리 열처리)를 가하여 미소 기포층을 벽개면으로 하여 한쪽의 웨이퍼를 박막형으로 박리하고, 경우에 따라서는 추가로 열처리(결합 열처리)를 가하여 강고하게 결합하여 SOI 웨이퍼로 하는 기술(일본 특개평 5-211128호 공보 참조)이다.
이 방법에서는, 벽개면(박리면)은 양호한 경면이고 SOI층의 막두께의 균일성도 높은 SOI 웨이퍼가 비교적 용이하게 얻어지고 있다. 그러나, 이온 주입 박리법에 의해 SOI 웨이퍼를 제작하는 경우에 있어서는, 박리 후의 SOI 웨이퍼 표면에 이온 주입에 의한 손상층이 존재하고, 또한 표면 거칠기가 통상의 실리콘 웨이퍼의 경면에 비해 커지고, SOI층의 막두께 분포에 편차(불균일)가 생긴다. 따라서, 이온 주입 박리법에서는 이와 같은 손상층, 표면 거칠기를 제거하는 것이 요구된다.
종래에 이 손상층 등을 제거하기 위해 결합 열처리 후의 최종 공정에서는, 터치 폴리쉬라 불리는 연마대가 극히 적은 경면 연마가 이루어 졌다. 그러나 SOI층에 기계 가공인 연마를 하게 되면 연마의 취대가 균일하지 않으므로, 수소 이온 주입, 박리에 의해 달성된 SOI층의 막두께 균일성이 악화되게 되는 문제가 생긴다.
따라서, 박리 후의 SOI 웨이퍼에 산화성 분위기 하의 열처리를 행하고 SOI층에 산화막을 형성한 후 이 산화막을 제거하는, 이른바 희생 산화를 행함으로써 손상층을 제거하는 방법이 제안되었다. 이 방법이면 기계 가공인 연마에 관계 없이 손상층을 제거할 수 있다.
그러나, 이 희생 산화만으로는 SOI층 표면의 표면 거칠기를 충분히 개선할 수 없으므로, 결국 면 거칠기의 개선을 위해 기계 연마인 터치 폴리쉬가 필요해지고 이로써 다시 SOI 웨이퍼의 평탄도, SOI층의 막두께 균일성을 열화시키게 된다는 문제가 있었다.
따라서, 본 발명은 이와 같은 문제점을 감안하여 이루어진 것으로 이온 주입 박리법에 있어, 박리 후에 SOI층 표면에 잔류하는 손상층, 표면 거칠기를 SOI층의 막두께 균일성을 유지하면서 제거하고, 예를 들어 SOI층의 표면 연마를 행하더라도 막두께 분포 및 평탄도를 악화시키지 않고 고품질의 SOI 웨이퍼를 제조하는 방법을 제공함과 동시에, 웨이퍼 제조의 생산성을 향상시키는 것을 목적으로 한다.
상기 과제를 해결하기 위해 본 발명은, 이온 주입 박리법에 의해 SOI 웨이퍼를 제조하는 방법으로서, 적어도 지지 기판이 되는 베이스 웨이퍼와 SOI층이 되는 본드 웨이퍼의 적어도 한 쪽 표면에 산화막을 형성하고, 수소 이온 또는 희가스 이온 중 적어도 하나를 상기 본드 웨이퍼의 표면에서 주입하여 이온 주입층을 형성한 후에, 상기 산화막을 매개로 상기 본드 웨이퍼와 상기 베이스 웨이퍼를 밀착시키고, 열처리를 가하여 상기 이온 주입층에서 박리하여 SOI층을 형성하고, 그 후, 산화성 분위기 하에서 열처리를 행하고 상기 SOI층의 표면에 산화막을 형성한 후, 이 산화막을 에칭하여 제거하고, 다음에, 오존수를 이용하여 상기 SOI층의 표면을 세정하고, 그 후 상기 SOI층의 표면을 연마 가공하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같이, 이온 주입 박리법에 의해 SOI 웨이퍼를 제조하는 방법으로서, SOI층 표면의 연마 공정 전에 오존수를 이용하여 SOI층의 표면을 세정하면, 연마 전의 SOI층 표면의 자연 산화막의 막두께 분포는 종래와 같이 산세정(예를 들어 SC-2세정)을 행한 경우에 비해 오히려 악화되지만, 이에 의해 오히려 연마 시의 지립(砥粒)이 연마면 전면에 퍼져, 연마 후의 막두께 분포 및 평탄도는 개선되고 효율 좋게 고품질 SOI 웨이퍼를 얻을 수 있고 생산성도 향상된다.
이 때, 상기 박리 열처리 후에, 박리 열처리시 보다도 고온에서 결합 강도를 높이기 위한 열처리를 행하여도 좋다.
이와 같이, 상기 박리 열처리 후에 접합한 웨이퍼에, 박리 열처리시 보다도 고온에서 열처리를 행하면 SOI층(본드 웨이퍼)과 지지 기판(베이스 웨이퍼)의 결합 강도를 높일 수 있다. 물론 박리 열처리 온도를 높게 설정하고 결합 열처리를 겸할 수도 있다.
또한, 상기 산화막의 에칭 제거를 불화 수소를 포함하는 수용액을 이용하여 행하는 것이 바람직하다.
이와 같이 상기 산화막의 에칭 제거를 불화 수소를 포함하는 수용액을 이용하여 행하면, 산화막 만을 에칭할 수 있고, 희생 산화에 의해 SOI층의 표면에 잔류하는 손상층을 용이하게 제거할 수 있다.
그리고, 상기 오존수 중의 오존 농도를 3ppm 이상 10ppm 이하로 하는 것이 바람직하다.
이와 같이 오존수 중의 오존 농도를 3ppm 이상 10ppm 이하로 하면, 이 오존수에 의한 세정에 의해 종래의 산세정의 경우와 비교하여 적당히 SOI층 표면의 자연 산화막의 막두께 분포를 악화시킬 수 있고 이 후의 연마에 의해 막두께 분포가 균일한 SOI층을 얻을 수 있다.
또한, 상기 연마 가공을 터치 폴리쉬에 의해 행하는 것이 바람직하다.
이와 같이, 상기 연마 가공을 터치 폴리쉬에 의해 행하면 연마대가 극히 적은 경면 연마를 웨이퍼에 실시할 수 있고, 극력 막두께 분포를 악화시키지 않고 평탄화하여 고품질의 SOI 웨이퍼를 얻을 수 있다.
상술한 바와 같은 SOI 웨이퍼의 제조 방법에 의해 제조된 SOI 웨이퍼이면, 평탄도가 높고 면내 막두께가 균일화된 고품질의 것이다.
본 발명과 같이, 이온 주입 박리법에 의해 SOI 웨이퍼를 제조하는 방법으로서, 산화막을 매개로 접합하고, 이온 주입층에서 박리하여 SOI층의 표면에 산화막을 형성하고, 이 산화막을 에칭 제거한 후에 SOI층의 표면을 오존수를 이용하여 세정한 후 연마 가공을 실시하면, 박리 후에 SOI층 표면에 잔류하는 손상층, 표면 거칠기를 SOI층의 막두께 균일성을 유지하면서 제거할 수 있고, 특히 SOI층의 표면을 연마함에도 불구하고, 막두께 균일성을 악화시키지 않고 고품질의 SOI 웨이퍼를 얻을 수 있다. 그리고, 이로 인해 웨이퍼 제조의 수율 및 생산성을 향상시킬 수 있다.
도 1은, 본 발명의 이온 주입 박리법에 의해 SOI 웨이퍼를 제조하는 방법에서 제조 공정의 일례를 나타내는 개략 공정도이다.
이하에서는 본 발명의 실시 형태에 대해 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
여기서, 도 1은, 본 발명의 이온 주입 박리법에 의해 SOI 웨이퍼를 제조하는 방법의 제조 공정의 일례를 나타내는 개략 공정도이다.
이하, 본 발명을 2장의 실리콘 웨이퍼를 결합하는 경우를 중심으로 설명한다. 우선, 도1의 이온 주입 박리법에 있어서, 공정(a)에서는, 2장의 실리콘 경면 웨이퍼를 준비한 것으로, 디바이스의 사양에 맞는 지지 기판이 되는 베이스 웨이퍼(1)와 SOI층이 되는 본드 웨이퍼(2)를 준비한다.
다음에, 공정(b)에서는, 그 중 적어도 하나의 웨이퍼, 여기서는 본드 웨이퍼(2)를 예를 들어 열산화하여 그 표면에 약 0.1~2.0㎛ 두께의 산화막(3)을 형성한다.
공정(c)에서는, 표면에 산화막을 형성한 본드 웨이퍼(2)의 한쪽 면에 대해 수소 이온 또는 희가스 이온 중 적어도 하나, 여기서는 수소 이온을 주입하고, 이온의 평균 진입 깊이에서 표면에 평행한 이온 주입층(4)을 형성시킨다.
공정(d)는, 수소 이온을 주입한 본드 웨이퍼(2)의 수소 이온 주입면에 베이스 웨이퍼(1)를 산화막을 매개로 겹치게 하여 밀착시키는 공정이고, 상온의 청정한 분위기 하에서 2장의 웨이퍼 표면 끼리를 접촉시킴으로써, 접착제 등을 이용하지 않고 웨이퍼끼리 접착된다.
다음으로 공정(e)는, 이온 주입층(4)을 경계로 박리함으로써, 박리 웨이퍼(5)와 SOI 웨이퍼(6)(SOI층(7)+매입 산화막(3)+베이스 웨이퍼(1))로 분리하는 박리 열처리 공정에서, 예를 들어 불활성 가스 분위기하 약 500℃ 이상의 온도에서 열처리를 가하면, 결정의 재배열과 기포의 응집에 의해 박리 웨이퍼(5)와 SOI 웨이퍼(6)로 분리된다. 그리고, 이 박리된 상태의 SOI 웨이퍼 표면의 SOI층(7)에는 손상층(8)이 잔류한다.
박리 공정 후, 공정(f)에서 결합 열처리 공정을 행한다. 이 공정은, 상기 공정(d)(e)의 밀착 공정 및 박리 열처리 공정에서 밀착시킨 웨이퍼 끼리의 결합력으 로는 그대로 디바이스 공정에서 사용하기에는 약하므로, 결합 열처리로서 SOI 웨이퍼(6)에 고온의 열처리를 실시하여 결합 강도가 충분하도록 한다. 이 열처리는 예를 들어 불활성 가스 분위기하, 1000~1300℃에서 30분에서 2시간 범위에서 행하는 것이 바람직하다.
이 경우, 박리 열처리를 예를 들어 800℃ 이상 등의 고온에서 행함으로써 결합 열처리를 겸하도록 하고 단독으로 행하는 결합 열처리를 생략하여도 좋다.
그리고 공정(g)에서, 우선 산화성 분위기하의 열처리를 행하고 SOI층(7)에 산화막(9)을 형성하여 손상층(8)을 산화막(9)에 취입하도록 한다.
그리고 공정(h)에서는, SOI층(7)에 형성한 산화막(9)을 제거한다. 이 산화막(9)의 제거는 불화 수소를 포함하는 수용액으로 에칭하는 것에 의해 행하면 좋다. 이와 같이 불산 처리를 하면 산화막(9)만이 에칭에 의해 제거되고, 희생 산화에 의해 손상층을 제거한 SOI 웨이퍼(6)를 얻을 수 있다. 또한, 이와 같은 웨이퍼의 불산 처리는 간단하면서도 비용이 저렴하다는 장점이 있다.
나아가 공정(i)에서는, 오존수에 의한 세정을 행한다. 오존수 세정을 불산 처리 후에 부가하면 오존의 강한 산화력에 의해 금속 불순물의 제거가 더욱 촉진되고, 금속 불순물의 웨이퍼 외면으로의 재부착이 방지된다. 즉, 오존수는 과산화수소 보다 높은 산화 환원 전위를 나타내므로, 보다 산화력이 강하고 불순물, 특히 금속 원소를 강하게 이온화하여 기판 표면으로의 부착을 방지하는 것으로 생각된다. 또한, 오존수에 의한 세정은 일반적으로 이루어지는 SC-2 세정에 비해 표면의 자연 산화막의 평탄도가 나빠지는 경향이 있으나, 이것이 오히려 다음 공정의 연마 공정, 예를 들어 터치 폴리쉬 시에 웨이퍼 전면에 연마제가 퍼지는 결과가 되고, 터치 폴리쉬 후의 SOI층의 평탄도, 막두께 분포가 향상된다. 종래, SOI층의 세정에서는 가능한한 평탄도를 악화시키지 않도록 세정하는 것이 상식이었으나, 그 후 연마를 행하는 경우는 오히려 적당하게 표면의 자연 산화막의 거칠기가 있는 것이 연마제가 잘 퍼지고, 결과적으로 연마 후의 SOI층의 표면 평탄도나 막두께 균일성을 확보할 수 있는 것을 알았다.
또한, 이 때의 오존수 농도는 예를 들어 3ppm 이상 10ppm 이하가 바람직하다. 10ppm 이하의 오존수 농도로 함으로써, 연마 전의 SOI층의 자연 산화막의 표면 거칠기를 적당히 악화시키고, SOI층 표면의 자연 산화막의 막두께 분포에 편차가 생기도록 할 수 있다. 이와 같이 연마 전에 표면의 자연 산화막의 막두께 분포에 편차가 생기도록 함으로써, 오존수 세정 후, 예를 들어 상기와 같이 터치 폴리쉬에 의한 연마 공정(j)에 의해 연마 후의 SOI층의 막두께 분포를 종래 방법에 비해 더욱 균일화 할 수 있다. 그러나, 3ppm 미만이면 세정 효과가 작아져 상기 효과도 작아진다.
이와 같은 본 발명의 SOI 웨이퍼의 제조 방법에 의해 SOI층의 막두께 분포가 더욱 양호한 고품질의 SOI 웨이퍼를 좋은 효율로 생산할 수 있다.
(실시예1)
도1과 같은 공정으로 실시하여 직경 300mm의 SOI 웨이퍼를 16장 얻었다. 이 때의 불산 처리는 22℃에서 60초, 오존 세정은 10ppm 농도에서 60초간 행하였다. 오존 세정 후, 각 웨이퍼의 SOI층 표면의 자연 산화막 두께를 면내 9점 측정한 결과, 자연 산화막 막두께의 P-V값(최대값과 최소값의 차)은 0.1441nm, 표준 편차는 0.0522이었다. 다음에, SOI층의 표면을 취대 30nm의 터치 폴리쉬 후 각 웨이퍼의 외주로부터 3mm 이내의 SOI층 두께를 약 4000 점 측정한 결과, 16장의 웨이퍼의 SOI층 막두께의 P-V값(최대값과 최소값의 차)의 평균치는 5.81nm, SOI층 막두께 자체의 표준 편차는 0.80이었다. 그 결과를 표1에 나타낸다.
SOI층 막두께의 P-V값(nm) SOI층 막두께의 표준 편차
1 5.9 0.68
2 6.9 0.89
3 7.7 0.94
4 3.9 0.46
5 6.2 1.08
6 5.3 0.74
7 6.4 0.87
8 5.5 0.69
9 4.6 0.77
10 6.8 0.75
11 6.5 0.84
12 4.9 0.85
13 5.5 0.83
14 6.0 0.92
15 4.8 0.76
16 6.1 0.71
평균값 5.81 0.80
(비교예1)
다음에, 비교예로서 도1의 공정(i)에서 오존수 세정 대신에 종래 대로 SC-2 세정을 실시하여, 직경 300mm의 SOI 웨이퍼를 10장 얻었다. 이 때의 불산 처리 조건은 상기 실시예와 동일하고, SC-2 세정은 80℃에서 180초 행하였다. SC-2 세정 후에 SOI층 표면의 자연 산화막 두께를 실시예1과 마찬가지로 측정한 결과, P-V값은 0.0154nm, 표준 편차는 0.0047로, 실시예(이하에 설명하는 실시예2,3도 포함) 보다도 좋은 값이었다. 다음에, SOI층의 표면을 취대 30nm의 터치 폴리쉬 후, 상기 실시예1과 동일하게 SOI층 막두께를 측정한 결과, 10장의 웨이퍼의 SOI층 막두께의 P-V값의 평균값은 8.23nm, SOI층 막두께 자체의 표준 편차는 1.12로, 실시예 1-3 보다 나쁜 것을 확인할 수 있었다. 이 결과를 표2에 나타낸다.
SOI층 막두께의 P-V값(nm) SOI층 막두께의 표준 편차
1 7.1 1.01
2 8.4 1.11
3 9.2 1.23
4 8.3 1.12
5 7.2 1.03
6 9.2 1.13
7 7.9 1.05
8 8.3 1.20
9 9.3 1.22
10 7.4 1.12
평균값 8.23 1.12
(실시예 2,3)
또한, 오존 세정 공정에서, 오존수 중의 오존 농도를 15ppm(실시예2), 20ppm(실시예3)으로 하고, 그 외는 실시예1과 동일한 공정을 각각 10장의 웨이퍼에 대하여 행하였다. 이 때, 오존 세정 후의 각 웨이퍼의 SOI층 표면의 자연 산화막 두께의 P-V값은, 각각 0.1693nm, 0.1885nm, 그리고 표준 편차는 0.0627, 0.0734로, 실시예1, 비교예1의 오존 세정 후의 값 보다도 큰 값이 되었다. 그리고, SOI층 표면의 터치 폴리쉬 후, SOI층 막두께의 P-V값은 각각 6.21nm, 6.83nm이고, SOI층 막두께 자체의 표준 편차는 0.86, 0.93으로, 실시예1 보다는 큰 값이었으나 비교예1 보다는 작은 값으로, 비교예1 보다도 고품질의 웨이퍼를 얻을 수 있었다.
한편, 본 발명은, 상기 형태에 한정되는 것은 아니다. 상기 실시 형태는 예시이고, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 동일한 작용 효과를 나타내는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (9)

  1. 이온 주입 박리법에 의해 SOI 웨이퍼를 제조하는 방법으로서, 적어도 지지 기판이 되는 베이스 웨이퍼와 SOI층이 되는 본드 웨이퍼의 적어도 한 쪽 표면에 산화막을 형성하고, 수소 이온 또는 희가스 이온 중 적어도 하나를 상기 본드 웨이퍼의 표면에서 주입하여 이온 주입층을 형성한 후에, 상기 산화막을 매개로 상기 본드 웨이퍼와 상기 베이스 웨이퍼를 밀착시키고, 열처리를 가하여 상기 이온 주입층에서 박리하여 SOI층을 형성하고, 그 후, 산화성 분위기 하에서 열처리를 행하는 것에 의해서, 상기 SOI층의 표면에 산화막을 형성한 후, 이 산화막을 에칭하여 제거하는 것으로 희생 산화에 의해 손상층을 제거하고, 다음에, 오존 농도가 3ppm 이상 10ppm 이하의 오존수를 이용하여 상기 SOI층의 표면을 세정하는 것에 의해 상기 SOI층의 표면의 자연 산화막의 거칠기를 악화시키고, 그 후, 상기 SOI층의 표면을 터치 폴리쉬에 의해 연마 가공하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 박리 열처리 후에, 박리 열처리시 보다도 고온에서, 결합 강도를 높이기 위한 열처리를 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 산화막의 에칭 제거를 불화 수소를 포함하는 수용액을 이용하여 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020077022582A 2005-04-06 2006-04-04 Soi 웨이퍼의 제조방법 및 이 방법에 의해 제조된soi 웨이퍼 KR101229760B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005110019 2005-04-06
JPJP-P-2005-00110019 2005-04-06
PCT/JP2006/307078 WO2006109614A1 (ja) 2005-04-06 2006-04-04 Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ

Publications (2)

Publication Number Publication Date
KR20080003328A KR20080003328A (ko) 2008-01-07
KR101229760B1 true KR101229760B1 (ko) 2013-02-06

Family

ID=37086892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077022582A KR101229760B1 (ko) 2005-04-06 2006-04-04 Soi 웨이퍼의 제조방법 및 이 방법에 의해 제조된soi 웨이퍼

Country Status (6)

Country Link
US (1) US20090117706A1 (ko)
EP (1) EP1868230B1 (ko)
JP (1) JP4421652B2 (ko)
KR (1) KR101229760B1 (ko)
CN (1) CN101151708A (ko)
WO (1) WO2006109614A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
US8698106B2 (en) * 2008-04-28 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Apparatus for detecting film delamination and a method thereof
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5544986B2 (ja) * 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ
JP5533624B2 (ja) * 2010-12-16 2014-06-25 信越半導体株式会社 半導体ウェーハの洗浄方法
CN102544360B (zh) * 2010-12-30 2014-03-12 中芯国际集成电路制造(上海)有限公司 相变存储器形成方法
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP5862521B2 (ja) * 2012-09-03 2016-02-16 信越半導体株式会社 Soiウェーハの製造方法
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法
US10283384B2 (en) * 2015-04-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching etch layer and wafer etching apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091279A (ja) * 1998-09-09 2000-03-31 Shin Etsu Handotai Co Ltd 被鏡面研磨用半導体基板及び半導体基板の製造方法
US20040166650A1 (en) * 2003-02-26 2004-08-26 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091279A (ja) * 1998-09-09 2000-03-31 Shin Etsu Handotai Co Ltd 被鏡面研磨用半導体基板及び半導体基板の製造方法
US20040166650A1 (en) * 2003-02-26 2004-08-26 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ

Also Published As

Publication number Publication date
JPWO2006109614A1 (ja) 2008-11-06
EP1868230A4 (en) 2012-03-07
WO2006109614A1 (ja) 2006-10-19
CN101151708A (zh) 2008-03-26
EP1868230B1 (en) 2013-10-23
JP4421652B2 (ja) 2010-02-24
US20090117706A1 (en) 2009-05-07
EP1868230A1 (en) 2007-12-19
KR20080003328A (ko) 2008-01-07

Similar Documents

Publication Publication Date Title
KR101229760B1 (ko) Soi 웨이퍼의 제조방법 및 이 방법에 의해 제조된soi 웨이퍼
JP4934966B2 (ja) Soi基板の製造方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
KR100972213B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
KR20000011625A (ko) 접합웨이퍼의제조방법및접합웨이퍼
US20080020514A1 (en) Method for producing bonded wafer
KR20070055382A (ko) 접합웨이퍼의 제조방법
EP3309820B1 (en) Method of manufacturing soi wafer
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2010098167A (ja) 貼り合わせウェーハの製造方法
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
JP5135713B2 (ja) 半導体基板の製造方法
EP3029730B1 (en) Bonded wafer manufacturing method
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP2005079389A (ja) 貼り合わせウェーハの分離方法及びその分離用ボート
JP2006202989A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP5368000B2 (ja) Soi基板の製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2006013179A (ja) Soiウェーハの製造方法
JP2004087767A (ja) Soiウエーハの製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20071002

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110315

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120614

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130130

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130131

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160105

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170103

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180119

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190117

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220104

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230105

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240104

Start annual number: 12

End annual number: 12