KR101220851B1 - 액정표시장치 - Google Patents

Abstract

본 발명은 컬러 색감 저하를 방지하기 위한 액정표시장치에 관한 것으로, 액정패널과; 상기 액정패널에 수직 교차되도록 배열되어 복수의 단위 영역을 분할하는 복수의 데이터라인 및 게이트라인과; 상기 단위 영역에 2개씩 구비되며, 각각 트랜지스터를 구비하는 복수의 화소를 포함하여 구성되며, 상기 화소는 상기 트랜지스터를 통해 인접하는 2개의 게이트라인에 일정한 순서에 따라 반복적으로 접속되며, 그 순서는 적어도 한번 바뀌는 것을 특징으로 한다.

컬러, 색감, 데이터라인, 분할, 트랜지스터, 대칭

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

도1은 일반적인 대면적 액정표시장치를 보인 도면.

도2는 일반적인 데이터라인 분할 구성을 보인 도면.

도3은 본 발명에 따른 액정표시장치를 보인 도면.

***도면의 주요 부분에 대한 부호의 설명***

GL1n+1～GL1n+4: 게이트라인 DL1m+1～DL1m+5: 데이터라인

R,G,B: 화소 T10: 박막트랜지스터

본 발명은 액정표시장치에 관한 것으로, 더욱 자세하게는 특정 컬러의 색 왜곡에 의한 전체 컬러의 색감 저하를 방지하기 위한 액정표시장치에 관한 것이다.

평판 표시장치는 전기신호 형태의 정보를 시각 형태의 정보로 전환시켜 전달하는 매체로서 그 중요성이 더 한층 강조되고 있으며, 이 중 액정표시장치는 시인성이 우수하고, 낮은 소비전력 및 선명한 화질로 인해 널리 사용되고 있다.

최근, 산업현장뿐만 아니라 가정에서 대면적 액정표시장치의 수요가 늘어남에 따라 액정표시장치는 점차 대형으로 개발되고 있다.

상기와 같은 액정표시장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도1은 일반적인 대면적 액정표시장치를 보인 도면이다.

도1을 참조하면, 액정표시장치는 액정패널(100)과, 상기 액정패널(100) 위에 수직방향으로 배열된 복수의 데이터라인(12)과, 상기 액정패널(100)에 수평방향으로 배열된 복수의 제1,2게이트라인(21a,21b)과, 상기 데이터라인(12)을 통해 상기 액정패널(100)에 데이터신호(DATA)를 인가하는 데이터구동부(10)와, 상기 제1게이트라인(21a)을 통해 상기 액정패널(100)에 제1주사신호(SS1)를 인가하는 제1게이트구동부(20a)와, 상기 제2게이트라인(21b)을 통해 상기 액정패널(100)에 제2주사신호(SS2)를 인가하는 제2게이트구동부(20b)를 포함하여 구성된다.

대면적 액정표시장치에서는 일측에서 신호를 인가할 경우 신호 지연에 의한 화질 저하문제가 발생할 수 있기때문에 상기와 같이, 액정패널(100)의 양측에 주사신호를 출력하는 제1,2게이트구동부(20a,20b)를 각각 구비한다.

상기 액정패널(100)에는 상기 제1,2게이트라인(21a,21b)과 데이터라인(12)이 수직 교차하면서 다수의 화소를 구획한다.

상기 화소는 상기 제1,2게이트라인(21a,21b)과 데이터라인(12)에 전기적으로 접속되어 상기 제1,2게이트구동부(20a,20b)로부터 출력되는 제1,2주사신호(SS1,SS2)를 상기 제1,2게이트라인(21a,21b)을 통해 인가받고, 상기 데이터구동부(10)로부터 출력되는 데이터신호(DATA)를 상기 데이터라인(12)을 통해 인가받는다.

상기 액정표시장치는 대면적이기 때문에 액정패널(100)의 양측에 각각 게이트구동부(20a,20b)를 별도로 구비하였으며, 상기 제1게이트구동부(20a)와 제2게이 트구동부(20b)는 제1,2주사신호(SS1,SS2)를 교대로 출력한다.

통상 단일 게이트구동부만 구비된 액정표시장치에서 게이트구동부로부터 출력되는 주사신호가 액정패널 끝으로 전달되면서 신호 감쇄가 발생함에 따라 액정패널(100)의 우측영역으로 갈수록 화질의 저하되었지만, 상기 제1게이트구동부(20a)와 제2게이트구동부(20b)를 통해 제1,2주사신호(21a,21b)를 각각 액정패널(100)의 좌측과 우측으로 인가함으로써, 주사신호의 감쇄 방향을 우측과 좌측을 교대로 설정하여 액정패널(100)에서 일방적인 화질 저하를 방지한다.

한편, 대면적 액정표시장치에서는 그 넓어진 면적만큼 형성하는 제1,2게이트라인(21a,21b)과 데이터라인(12)의 수도 늘어난다. 이는 비용 증가로 이어지므로, 대면적 액정표시장치에서 라인 수를 줄이기 위한 방법도 많이 모색되고 있다. 특히, 상기 데이터라인(12)은 상기 제1,2게이트라인(21a,21b)에 비해 훨씬 많은 수가 형성되어야 하기 때문에 우선적으로 줄여야 할 대상이다.

따라서, 상기 데이터라인(12) 수를 줄이기 위한 방법으로 데이터라인 분할 구성이 제안되었는데, 첨부된 도면을 참조하여 설명한다.

도2는 일반적인 데이터라인 분할 구성을 보인 도면이다.

도2를 참조하면, 액정패널에는 복수의 게이트라인(GLn+1～GLn+4)과 복수의 데이터라인(DLm+1～DLm+5)이 배열되며, 이 게이트라인(GLn+1～GLn+4)과 데이터라인(DLm+1～DLm+5)이 교차하여 구획하는 영역에는 2개씩 화소(R,G,B)가 정의된다.

데이터라인 분할구성은 기존에 비해 데이터라인(DLm+1～DLm+5)의 수를 줄이는 것으로, 1개의 데이터라인(DLm+1～DLm+5)을 통해 기존보다 2배 많은 화소 (R,G,B)들에 데이터신호를 인가하는 것이 특징이다.

도면에 도시된 바와 같이, 상기 화소(R,G,B)는 반복적으로 배열되는데, 동일한 행에 속한 화소(R,G,B)들은 박막트랜지스터(T)를 통해 인접한 2개의 게이트라인(GLn+1～GLn+4)에 교번하여 연결된다.

즉, 제1번째 게이트라인(GLn+1)과 제2번째 게이트라인(GLn+2) 사이에 배열된 화소(R,G,B)는 상기 제1번째 게이트라인(GLn+1)과 제2번째 게이트라인(GLn+2)에 교대로 접속된다. 따라서, 동일 행의 화소(R,G,B)라도 타이밍에 따라 반씩 구동된다.

마찬가지로, 제3번째 게이트라인(GLn+3)과 제4번째 게이트라인(GLn+4) 사이에 배열된 화소(R,G,B)도 박막트랜지스터(T)를 통해 상기 제3번째 게이트라인(GLn+3)과 제4번째 게이트라인(GLn+4)에 교대로 접속된다.

상기한 바와 같이 액정표시장치에서 데이터라인을 분할 구성할 경우 데이터라인 수의 감소에 따른 비용감소 효과는 있으나, 분할 구성에 따른 다음과 같은 문제점이 발생할 수 있다.

분할 구성에서의 문제점은 특정 패턴을 갖는 화상에서 특히 문제가 될 수 있는데, 도2에서 화상이 표시되는 일부 화소(R,G,B)를 빗금으로 표시한 바와 같이, 체크무늬를 갖는 특정 화상을 표시하는 경우를 예를 들어 설명하면 다음과 같다.

첫번째, 동일 행의 화소(R,G,B)들은 전기적으로 접속된 2개의 게이트라인(GLn+1～GLn+4)을 통해 인가되는 주사신호에 따라 반씩 구동된다. 즉, 동일 행의 화소(R,G,B)들이라고 해도 1/2수평주기(horizontal period)마다 순차적으로 반씩 상기 데이터라인(DLm+1～DLm+5)을 통해 데이터신호를 인가받는다.

그런데, 동일한 데이터라인(DLm+1～DLm+5)을 통해 데이터신호를 인가받는 경우에도 첫번째 1/2수평주기동안 데이터신호를 인가받는 화소(R,G,B)와 두번째 1/2수평주기동안 데이터신호를 인가받는 화소(R,G,B)에 충전되는 전압은 차이가 생길 수 있다.

즉, 상기 데이터라인(DLm+1～DLm+5)을 통해 첫번째 1/2수평주기와 두번째 1/2수평주기에서 동일한 양극성 데이터신호를 인가하는 때에도 첫번째 1/2수평주기에서 인가되는 데이터신호는 원하는 전압레벨까지 상승하는데 소정 시간이 소요되므로, 화소(R,G,B)에 충분한 전압이 충전되지 않는다. 반면에, 두번째 1/2수평주기에서 인가되는 데이터신호는 첫번째 1/2수평주기에서 이미 전압이 소정 레벨까지 도달해있는 상태이므로, 원하는 전압레벨까지 빠르게 도달한다. 따라서, 두번째 1/2수평주기동안 데이터신호를 인가받는 화소(R,G,B)는 충분한 전압이 충전된다. 이와 같은 전압 충전정도의 차이는 매 프레임마다 양극성 데이터신호와 음극성 데이터신호가 반복되는 인버젼 구동방식에서는 더욱 심하게 나타날 것이다.

상기와 같은 충전량의 차이가 발생할 경우 도2의 특정 패턴에서는 그 차이가 심하게 나타난다.

상기 제3게이트라인(GLn+3)에는 녹색화소(G)만 반복적으로 연결되고, 상기 제4게이트라인(GLn+4)에는 적색화소(R) 및 청색화소(B)만 반복적으로 연결되기 때문에 항상 녹색화소(G)에만 적은 전압이 충전된다. 이때 만일, 액정표시장치가 노멀리 화이트 모드를 적용한 경우 상기 녹색화소(G)를 통해서 원하는 휘도보다 더 밝은 녹색의 화상이 표시될 것이고, 노멀리 블랙 모드를 적용한 경우 상기 녹색화 소(G)를 통해서 원하는 휘도보다 더 어두운 녹색의 화상이 표시될 것이다. 전체 화소(R,G,B)를 조합할 경우에는 녹색 색감이 왜곡된 컬러의 화상이 표시될 것이다.

즉, 화소(R,G,B)가 규칙적으로 반복되는 종래의 화소(R,G,B) 배열에서는 특정 패턴의 화상을 표시할 경우 심각한 화질 저하가 발생할 수 있다.

두번째, 특히, 2개의 게이트구동부를 적용한 액정표시장치에서 문제되는 것으로서, 액정패널 양측에 구비된 게이트구동부의 출력 편차가 실제적으로 존재하는데에서 기인하는 문제이다.

전술한 바와 같이, 대면적 액정표시장치에서는 액정패널의 양측에 2개의 게이트구동부를 구비하여 액정패널에 교대로 주사신호를 인가한다. 그런데, 동일 공정에서 동시에 형성된 게이트구동부라해도 동일한 전압출력을 내는 것은 실제적으로 어렵기 때문에 실제 구동시 액정패널에 인가되는 주사신호의 출력은 다소 차이가 생긴다.

만일, 하나의 게이트구동부의 출력이 또 하나의 게이트구동부의 출력보다 낮다면, 낮은 출력의 주사신호에 의해 턴-온된 박막트랜지스터를 통해 데이터신호를 인가받는 화소(R,G,B)는 충분한 전압을 충전하지 못한다. 이때에도 반복적으로 배열된 화소(R,G,B)에서 특정 컬러의 화소(R,G,B)만 전압이 부족하게 충전되기때문에 전체 화소(R,G,B)에 표시되는 화상에서 색감이 달라진다.

본 발명은 상기한 바와 같은 종래의 문제를 해결하기 위하여 도출된 것으로, 본 발명의 목적은 데이터 분할 구성된 액정패널에서 각 주사신호에 따라 구동하는 화소의 컬러를 균일하게 분포시켜 특정 색의 왜곡을 방지하는 액정표시장치를 제공하는데 있다.

상기한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 액정패널과; 상기 액정패널에 수직 교차되도록 배열되어 복수의 단위 영역을 분할하는 복수의 데이터라인 및 게이트라인과; 상기 단위 영역에 2개씩 구비되며, 각각 트랜지스터를 구비하는 복수의 화소를 포함하여 구성되며, 상기 화소는 상기 트랜지스터를 통해 인접하는 2개의 게이트라인에 일정한 순서에 따라 반복적으로 접속되며, 그 순서는 적어도 한번 바뀌는 것을 특징으로 한다.

본 발명의 특징은 데이터 분할 구성된 액정표시장치에서 필연적으로 발생하는 신호의 감쇄를 줄이는 것이 아니라 색의 왜곡이 적색, 녹색 및 청색화소에 균일하게 발생되도록 하여 전체적으로 적색, 녹색 및 청색이 혼합된 컬러에서 는 색감의 감소를 방지하는 것이다.

도3은 본 발명에 따른 액정표시장치를 보인 도면이다.

도3을 참조하면, 액정표시장치는 액정패널(미도시)과, 상기 액정패널에 제1방향으로 배열된 복수의 데이터라인(DL1m+1～DL1m+5)과, 상기 액정패널에 제2방향으로 배열된 복수의 게이트라인(GL1n+1～GL1n+5)과, 상기 데이터라인(DL1m+1～DL1m+5)과 게이트라인(GL1n+1～GL1n+5)이 교차하여 구획된 단위 영역에 2개씩 구비되는 복수의 화소(R,G,B)를 포함하여 구성된다.

상기 데이터라인(DL1m+1～DL1m+5)은 동일 해상도의 액정패널에 배열되는 데 이터라인(DL1m+1～DL1m+5)의 수에 비해 1/2감소된 것으로, 하나의 데이터라인(DL1m+1～DL1m+5)으로 좌우 접속된 2개의 화소(R,G,B)에 데이터신호를 인가할 수 있다.

상기 액정패널에는 행렬형태로 적색, 녹색 및 청색화소(R,G,B)가 반복적으로 배열되고, 상기 액정패널에 제1방향으로 배열된 데이터라인(DL1m+1～DL1m+5)과 제2방향으로 배열된 게이트라인(GL1n+1～GL1n+4)은 수직으로 교차된다.

이와 같이 수직으로 교차된 데이터라인(DL1m+1～DL1m+5)과 게이트라인(GL1n+1～GL1n+4)에 의해 구획된 단위 영역에는 화소(R,G,B)가 2개씩 구비된다. 이는 데이터라인(DL1m+1～DL1m+5)의 수를 종래에 비해 1/2로 감소시켰기 때문이다.

상기 화소(R,G,B)에는 각각 박막트랜지스터(T10)가 구비되며, 상기 화소(R,G,B)는 상기 박막트랜지스터(T10)의 게이트전극을 통해 상기 게이트라인(GL1n+1～GL1n+4)과 전기적으로 접속되고, 소스전극을 통해 상기 데이터라인(DL1m+1～DL1m+5)과 전기적으로 접속된다.

상기 박막트랜지스터(T10)의 접속위치는 일방향으로 배열된 동일 행의 화소들에서 일정한 순서로 바뀌게 된다.

즉, 도면에 도시된 바와 같이, 제1게이트라인(GL1n+1)과 제2게이트라인(GL1n+2) 사이에 배열된 동일 행의 화소(R,G,B)들을 보면, 순차적으로 배열된 적색, 녹색 및 청색화소(R,G,B)에 구비된 박막트랜지스터(T10)들은 상기 제1게이트라인(GL1n+1)과 제2게이트라인(GL1n+2)에 교대로 접속된다.

그러나, 동일 행의 특정 단위 영역을 기준으로 접속 순서가 바뀌게되는데, 그 단위 영역을 기준으로 상기 트랜지스터의 접속위치는 좌우 대칭된다.

더욱 자세하게는, 상기 단위 영역에 구비된 2개의 화소(R,G,B)들은 상기 박막트랜지스터(T10)를 통해 상기 제2게이트라인(GL1n+2)과 제1게이트라인(GL1n+1) 순서로 반복적으로 접속되다가 기준이 되는 단위 영역(BP)부터는 상기 박막트랜지스터(T10) 접속위치가 상기 제1게이트라인(GL1n+1)과 제2게이트라인(GL1n+2) 순서로 바뀌게 된다.

상기 기준이 되는 단위 영역(BP)에 구비된 2개의 화소(B,R)는 상기 박막트랜지스터(T10)를 통해 동일한 게이트라인, 즉, 상기 제2게이트라인(GL1n+2)에 접속된다.

상기와 같은 구성은 각 행의 화소(R,G,B)들에 동일하게 적용된다.

상기 액정패널에서 각 행의 화소(R,G,B)들의 박막트랜지스터(T10) 위치를특정 단위 영역(BP)을 기준으로 좌우 대칭하여 구성하게 되면, 특정 패턴을 표시하는 화상에서도 각 게이트라인(GL1n+1～GL1n+4)에 접속되는 화소(R,G,B)들을 컬러별로 균일하게 배치할 수 있다.

이를 설명하기 위해 다시 도3을 참조한다.

여기서, 빗금표시된 화소(R,G,B)는 실제로 화상을 표시하는 화소(R,G,B)로서, 도3에 도시된 액정패널은 체크무늬 패턴의 화상을 표시한다.

제3게이트라인(GL1n+3)에 접속된 화소(R,G,B)는 동일 컬러의 화소(R,G,B)만 접속된 것이 아니라 모든 컬러의 화소(R,G,B)가 균일하게 배치된다. 또한, 제4게이트라인(GL1n+4)에 접속된 화소(R,G,B)도 모든 컬러의 화소(R,G,B)가 균일하게 배치 된다.

따라서, 특정 패턴을 표시하는 화상에 있어서, 두 개의 게이트구동부를 통해 주사신호를 인가하는 대면적 액정표시장치에 이와 같은 화소 배열을 적용하는 경우 두 개의 게이트구동부의 출력이 서로 다르다해도 특정 컬러화소(R,G,B)의 색만 왜곡되는 현상은 발생하지 않는다.

즉, 모든 컬러화소(R,G,B)의 색이 균일하게 왜곡되기 때문에 전체적으로 색감 저하는 방지된다.

그리고, 동일 행에 배열된 화소(R,G,B)라도 제3번째 게이트라인(GL1n+3)에 접속된 화소(R,G,B)와 제4번째 게이트라인(GL1n+4)에 접속된 화소(R,G,B)는 각각 다른 1/2수평주기에서 데이터신호를 인가받지만, 첫번째 1/2수평주기에서 원하는 전압만큼 충전되지 않는 화소(R,G,B)가 특정 컬러의 화소(R,G,B)에 제한되지 않고, 모든 컬러의 화소(R,G,B)가 균일하게 첫번째 1/2수평주기에서 데이터신호를 인가받도록 함으로써, 전체적인 색감 저하를 방지한다.

전술한 바와 같이, 본 발명에 따른 액정표시장치는 제N번째 게이트라인과 제N+1번째 게이트라인 사이에 배열된 적색, 녹색 및 청색화소(R,G,B)를 박막트랜지스터를 통해 전기적으로 접속하는데 있어서, 상기 박막트랜지스터의 접속위치를 교대로 반복 접속시키고, 특정 화소(R,G,B)의 위치를 기준으로 접속 순서를 바꾼다음 반복 접속시킴으로써, 액정패널의 복수의 게이트구동부 간의 출력 차이, 각 수평주기 간의 충전량 차이에 따른 색감 저하를 극복할 수 있다.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 데이터라인 분할 구성된 액정패널에서 2개의 인접한 게이트라인에 교대로 접속되는 화소의 박막트랜지스터의 접속위치를 변경시켜 액정표시장치 구동상 발생되는 여러 색 왜곡 요인을 모든 컬러의 화소에 균일하게 적용시킴으로써, 특정 컬러의 색 왜곡에 따른 전체 컬러의 색감 저하를 방지할 수 있다.

Claims (6)

1. 액정패널;

   상기 액정패널에 행렬형태로 반복적으로 배열된 복수의 적색, 녹색 및 청색화소;

   상기 액정패널에 제1방향으로 배열되며, 상기 적색, 녹색 및 청색화소를 2개씩 분할하는 복수의 데이터라인;

   상기 액정패널에 제2방향으로 배열된 복수의 게이트라인; 및

   상기 적색, 녹색 및 청색화소에 각각 구비되어 상기 게이트라인 및 데이터라인에 전기적으로 접속된 복수의 트랜지스터를 포함하여 구성되며,

   상기 적색, 녹색 및 청색화소는 상기 트랜지스터를 통해 제N(N은 자연수)번째 게이트라인과 제N+1번째 게이트라인 순서로 교대로 접속되고,

   동일행의 화소에 접속된 상기 복수의 트랜지스터는 하나의 단위 영역을 기준으로 좌우 대칭되도록 상기 단위 영역부터는 상기 복수의 박막트랜지스터의 접속위치가 상기 제N+1번째 게이트 라인과 상기 제N번째 게이트라인 순서로 바뀌어 교대로 접속되는 것을 특징으로 하는 액정표시장치.
2. 액정패널;

   상기 액정패널에 수직 교차되도록 배열되어 복수의 단위 영역을 분할하는 복수의 데이터라인 및 게이트라인; 및

   상기 복수의 단위 영역에 2개씩 구비되며, 각각 트랜지스터를 구비하는 복수의 화소를 포함하여 구성되며,

   상기 복수의 화소는 상기 트랜지스터를 통해 제N(N은 자연수)번째 게이트라인과 제N+1번째 게이트라인 순서로 교대로 접속되고,

   동일행의 화소에 접속된 상기 트랜지스터는 단위 영역을 기준으로 좌우 대칭되도록 상기 단위 영역부터는 상기 복수의 박막트랜지스터의 접속위치가 상기 제N+1번째 게이트 라인과 상기 제N번째 게이트라인 순서로 바뀌어 교대로 접속되는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서, 상기 화소는 적색, 녹색 및 청색화소로 구성된 것을 특징으로 하는 액정표시장치.
4. 제 2 항에 있어서, 상기 화소는 인접하는 2개의 게이트라인에 교대로 접속되는 것을 특징으로 하는 액정표시장치.
5. 삭제
6. 제 2 항에 있어서, 상기 단위 영역을 구성하는 화소들은 동일한 게이트라인에 접속된 것을 특징으로 하는 액정표시장치.

Images