[go: up one dir, main page]

KR101194336B1 - 전자 디바이스 및 진단 장치 - Google Patents

전자 디바이스 및 진단 장치 Download PDF

Info

Publication number
KR101194336B1
KR101194336B1 KR1020107004780A KR20107004780A KR101194336B1 KR 101194336 B1 KR101194336 B1 KR 101194336B1 KR 1020107004780 A KR1020107004780 A KR 1020107004780A KR 20107004780 A KR20107004780 A KR 20107004780A KR 101194336 B1 KR101194336 B1 KR 101194336B1
Authority
KR
South Korea
Prior art keywords
signal
flip
clock signal
circuit
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020107004780A
Other languages
English (en)
Other versions
KR20100044879A (ko
Inventor
마사히코 하타
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20100044879A publication Critical patent/KR20100044879A/ko
Application granted granted Critical
Publication of KR101194336B1 publication Critical patent/KR101194336B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31721Power aspects, e.g. power supplies for test circuits, power saving during test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3016Delay or race condition test, e.g. race hazard test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

전자 디바이스에 있어서, 클록 신호에 동기하여 동작하는 복수의 회로와, 복수의 회로로부터 출력된 신호의 데이터값을 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하고, 디스에이블 단자에 신호가 주어졌을 경우에는 취득한 데이터값의 유지를 계속하는 클록 디스에이블 상태로 되는 복수의 플립플롭과, 복수의 플립플롭의 각각의 디스에이블 단자에 대하여, 회로를 진단해야 할 타이밍에 홀드 신호를 출력하는 타이밍 제어부와, 복수의 플립플롭의 각각에 대응하여 설치되고, 대응하는 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선을 포함하는 전자 디바이스를 제공한다.

Description

전자 디바이스 및 진단 장치{ELECTRONIC DEVICE AND DIAGNOSING APPARATUS}
본 발명은, 전자 디바이스 및 진단 장치에 관한 것이다. 본 발명은, 특히, 클록 신호에 동기하여 동작하는 전자 디바이스 및 이를 진단하는 진단 장치에 관한 것이다.
복수의 회로를 구비한 전자 디바이스를 동작시키고, 임의의 타이밍에 이러한 복수의 회로 중 대상 회로로부터 출력값을 취득하고, 취득한 출력값에 기초하여 대상 회로의 양부를 판단하는 진단 장치가 알려져 있다(예를 들면, 특허 문헌 1 참조). 이러한 진단 장치는, 진단해야 할 타이밍에 전자 디바이스 내의 클록 신호의 출력을 정지시키고, 클록 신호의 출력을 정지시킨 상태로 진단 대상의 회로로부터 정지 상태의 출력값을 독출한다. 그리고, 진단 장치는, 출력값의 독출을 끝낸 후에 클록 신호의 출력을 개시시킨다.
또한, 클록 주파수가 GHz 대역으로 동작하는 LSI에 있어서, 다른 LSI와의 수수 데이터의 타이밍을 최적 마진 조건으로 조정하는 타이밍 조정 회로를 구비하는 전자 디바이스가 있다. 이러한 전자 디바이스를 진단하는 진단 장치는, 조정 시간을 순차적으로 변경하면서 최적인 조건으로 데이터를 수수할 수 있는 타이밍을 찾아낸다.
일본특허공개평10-96758호공보
그런데, 전자 디바이스는, 클록 신호의 출력을 일단 정지한 후에 재개했을 경우, 내부의 클록 버퍼 및 플립플롭 등에 의해 소비되는 전력이 크게 변동한다. 따라서, 전자 디바이스는, 클록 신호를 온/오프함으로써 전원 전류에 큰 변동이 생겨, 전원 전압이 크게 상하로 변동한다.
이 때문에, 클록 신호의 출력을 정지시킨 상태로 진단 대상의 회로로부터 출력값을 독출하여 진단하는 방식의 경우, 진단 장치는, 전자 디바이스의 전원 전압을 예를 들면 수 밀리초의 기간, 크게 상하로 변동시켜, 디바이스 온도의 급격한 상하 변동을 일으키게 하여 버린다. 따라서, 진단 장치는, 실동작시와 다른 과도적인 전원 전압 및 온도 조건으로 동작시켜 버리므로, 안정된 조건으로 진단할 수 없었다. 또한, 다른 디바이스와 데이터 수수를 보증하기 위한 입출력 버퍼 등의 마진 시간을 찾아내는 경우에도, 클록 신호의 출력을 정지시킨 상태로 진단 대상의 회로로부터 출력값을 독출하면, 진단 장치는, 전자 디바이스를 실동작시와 다른 조건으로 동작시켜 버리므로, 정확한 마진 시간을 찾아내는 것이 곤란했다.
또한, 전자 디바이스는, 클록 신호의 출력을 정지했을 때 및 재개했을 때에 전원 부하가 크게 변화한다. 따라서, 진단 장치는, 전자 디바이스를 복수회 연속하여 진단하는 경우, 전원 부하의 변동이 수렴하는 수 밀리초 정도의 대기 시간을, 클록 신호를 재개할 때마다 설정해야 했다.
여기에서, 본 발명은, 상기의 과제를 해결할 수 있는 전자 디바이스 및 진단 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에 있어서는, 전자 디바이스에 있어서, 클록 신호에 동기하여 동작하는 복수의 회로와, 복수의 회로로부터 출력된 신호의 데이터값을 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하고, 디스에이블 단자에 신호가 주어졌을 경우에는 취득한 데이터값의 유지를 계속하는 클록 디스에이블 상태로 되는 복수의 플립플롭과, 복수의 플립플롭의 각각의 디스에이블 단자에 대하여, 회로를 진단해야 할 타이밍에 홀드 신호를 출력하는 타이밍 제어부와, 복수의 플립플롭의 각각에 대응하여 설치되고, 대응하는 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선을 포함하는 전자 디바이스를 제공한다.
본 발명의 제2 형태에 있어서는, 전자 디바이스에 있어서, 클록 신호에 동기하여 동작하는 복수의 회로와, 복수의 회로로부터 출력된 신호의 데이터값을 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하는 복수의 플립플롭과, 복수의 플립플롭에 대응하여 설치되어, 대응하는 플립플롭에 입력되는 클록 신호를 마스크하는 복수의 마스크부와, 진단 대상의 회로에 대응하는 마스크부에 대하여, 회로를 진단해야 할 타이밍에 마스크 신호를 출력하고, 진단 대상의 회로에 대응하는 플립플롭에 입력되는 클록 신호를 마스크시키는 타이밍 제어부와, 복수의 플립플롭의 각각에 대응해 설치되고, 대응하는 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선을 포함하는 전자 디바이스를 제공한다.
본 발명의 제3 형태에 있어서는, 전자 디바이스를 진단하는 진단 장치에 있어서, 전자 디바이스를 진단하기 위한 입력 신호를 해당 전자 디바이스에게 주는 신호 공급부와, 입력 신호에 따라 전자 디바이스로부터 출력된 진단용 데이터에 기초하여, 해당 전자 디바이스의 양부를 판정하는 판정부를 포함하고, 전자 디바이스는, 클록 신호에 동기하여 동작하는 복수의 회로와, 복수의 회로로부터 출력된 신호의 데이터값을 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하고, 디스에이블 단자에 신호가 주어졌을 경우에는 취득한 데이터값의 유지를 계속하는 클록 디스에이블 상태로 되는 복수의 플립플롭과, 복수의 플립플롭의 각각의 디스에이블 단자에 대하여, 회로를 진단해야 할 타이밍에 홀드 신호를 출력하여 클록 디스에이블 상태로 하는 타이밍 제어부와, 복수의 플립플롭의 각각에 대응하여 설치되어, 대응하는 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선을 포함하는 진단 장치를 제공한다.
본 발명의 제4 형태에 있어서는, 전자 디바이스를 진단하는 진단 장치에서 만나며, 전자 디바이스를 진단하는 진단 장치에 있어서, 전자 디바이스를 진단하기 위한 입력 신호를 해당 전자 디바이스에게 주는 신호 공급부와, 입력 신호에 따라 전자 디바이스로부터 출력된 진단용 데이터에 기초하여, 해당 전자 디바이스의 양부를 판정하는 판정부를 포함하고, 전자 디바이스는, 클록 신호에 동기하여 동작하는 복수의 회로와, 복수의 회로로부터 출력된 신호의 데이터값을 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하는 복수의 플립플롭과, 복수의 플립플롭에 대응하여 설치되어 대응하는 플립플롭에 입력되는 클록 신호를 마스크하는 복수의 마스크부와, 진단 대상의 회로에 대응하는 마스크부에 대해서, 회로를 진단해야 할 타이밍에 마스크 신호를 출력하고, 진단 대상의 회로에 대응하는 플립플롭에 입력되는 클록 신호를 마스크시키는 타이밍 제어부와, 복수의 플립플롭의 각각에 대응해 설치되고, 대응하는 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선을 포함하는 진단 장치를 제공한다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은, 본 실시 형태에 관한 진단 장치(10)의 구성을 진단 대상 회로(100)와 함께 도시한다.
도 2는, 본 실시 형태에 관한 진단 대상 회로(100)의 구체적인 구성례를 도시한다.
도 3은, 플립플롭(40)의 내부 구성의 일례를 도시한다.
도 4는, 진단 대상 회로(100)에 전송되는 각 신호의 일례를 도시한다.
도 5는, 본 실시 형태의 제1 변형례에 관한 진단 대상 회로(100)의 구체적인 구성례를 도시한다.
도 6은, 본 실시 형태의 제2 변형례에 관한 진단 대상 회로(100)의 구체적인 구성례를 도시한다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수이라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 진단 장치(10)의 구성을 진단 대상 회로(100)와 함께 도시한다. 진단 대상 회로(100)는, 예를 들면 반도체 디바이스 및 회로 기판 등의 전자 디바이스 내에 포함되는 클록 동기형의 회로로서, 외부로부터 주어진 신호에 따라 동작하고, 동작 결과에 기초하는 출력 신호를 출력한다.
진단 장치(10)는, 이러한 진단 대상 회로(100)를 진단한다. 진단 장치(10) 및 진단 대상 회로(100)는, 일례로서, 동일한 반도체 또는 기판에 실장되어도 된다. 진단 대상 회로(100)는, 일례로서, 반도체 시험 장치에 구비되는 타이밍 발생기이어도 된다. 또한, 진단 장치(10)는, 일례로서, 반도체 시험 장치에 구비되는 자기 진단 장치이어도 된다.
진단 장치(10)는, 클록 발생부(12)와, 신호 공급부(14)와, 판정부(16)를 구비한다. 클록 발생부(12)는, 클록 신호(410)를 진단 대상 회로(100)에게 준다.
또한, 본 실시 형태에서, 클록 발생부(12)는, 기준 동작 주기를 나타내는 피리어드 신호(420)를 진단 대상 회로(100)에게 준다. 피리어드 신호(420)는, 일례로서, 반도체 시험 장치의 시험 주기를 나타내는 레이트 신호이어도 된다. 그리고, 진단 대상 회로(100)는, 클록 신호(410) 및 피리어드 신호(420)를 기준으로 동작한다. 또한, 클록 발생부(12)는, 진단 대상 회로(100) 내에 구비되어도 된다.
신호 공급부(14)는, 진단시에 있어서, 진단 대상 회로(100)를 진단하기 위한 입력 신호(510)를 해당 진단 대상 회로(100)에게 준다. 진단 대상 회로(100)는, 주어진 입력 신호(510)에 따른 동작을 한다.
또한, 본 실시 형태에서, 신호 공급부(14)는, 진단에 앞서, 진단 타이밍을 지정하는 설정값을 진단 대상 회로(100)에게 준다. 설정값은, 일례로서, 진단 대상의 회로를 지정하는 값, 기준 타이밍으로부터의 피리어드 신호(420)의 카운트 수 및 피리어드 신호(420)의 발생 타이밍으로부터의 클록 신호(410)의 카운트 수에 의해 나타내어도 된다. 진단 대상 회로(100)는, 입력 신호(510)가 주어진 것에 따라 동작하는 도중에, 설정값에 의해 지정된 진단 타이밍이 되면, 회로(클록 동기형의 플립플롭 및 레지스터 등)의 출력값(1비트 또는 복수 비트의 데이터)를 내부에서 일시적으로 홀드한다. 이 경우에 있어서, 진단 대상 회로(100)는, 클록 신호(410) 및 피리어드 신호(420)가 정지하지 않고 연속으로 발생하고 있으므로, 전원 전류가 변동하지 않는다.
또한, 본 실시 형태에서, 신호 공급부(14)는, 진단 대상 회로(100)가 진단 타이밍의 출력값을 내부에서 홀드하고 있는 상태에서, 해당 출력값을 독출하는 타이밍을 나타내는 독출 신호(520)를, 진단 대상 회로(100)에게 준다. 진단 대상 회로(100)는, 독출 신호(520)가 주어졌던 것에 따라, 내부에서 홀드하고 있는 회로의 출력값을 진단용 데이터(560)로서 출력한다.
또한, 본 실시 형태에서, 신호 공급부(14)는, 홀드 상태의 진단 대상 회로(100)를 재동작 시키는 해제 신호(530)를, 진단 대상 회로(100)에게 준다. 진단 대상 회로(100)는, 해제 신호(530)가 주어진 것에 따라, 홀드 상태를 해제하여 재동작한다.
판정부(16)는, 입력 신호(510)에 따라 진단 대상 회로(100)로부터 출력된 진단용 데이터(560)를 작업자의 모니터 화면에 표시하여도 된다. 또한, 판정부(16)는, 진단용 데이터(560)에 기초하여, 해당 진단 대상 회로(100)의 양부를 판정하여도 된다. 본 실시 형태에서, 판정부(16)는, 독출 신호(520)가 주어진 것에 따라 진단 대상 회로(100)가 출력한 진단용 데이터(560)을 받는다. 그리고, 판정부(16)는, 진단용 데이터(560)와 기대값 데이터가 일치하는지 여부에 따라 진단 대상의 회로의 양부를 판정한다.
여기에서, 판정부(16)는, 과거의 정상 동작하는 상태에서 취득한 데이터를, 기대값 데이터로서 사용하여도 된다. 또한, 동일 조건으로 반복하여 진단이 실행되는 경우에는, 판정부(16)는, 반복하여 실행하여 얻을 수 있는 복수의 진단용 데이터(560)의 각각이 동일 데이터값인지 여부를 평가하여도 된다.
도 2는, 본 실시 형태에 관한 진단 대상 회로(100)의 구체적인 구성례를 도시한다. 진단 대상 회로(100)는, 클록 신호(410)에 의해 동작하는 클록 동기 회로를 구비한다. 이에 더하여, 진단 대상 회로(100)는, 클록 동기 회로에 접속되는 종속 회로를 구비하여도 된다.
본 실시 형태에서, 진단 대상 회로(100)는, 입력 버퍼(20)와, 복수의 회로(30)와, 복수의 플립플롭(40)과, 타이밍 제어부(50)와, 복수의 진단용 배선(60)과, 출력부(70)와, 클록 버퍼(80)를 구비한다. 진단 대상 회로(100)는, 입력 버퍼(20)의 일례로서, 제1 입력 버퍼(22)와, 제2 입력 버퍼(24)와, 제3 입력 버퍼(26)를 구비하여도 된다. 또한, 진단 대상 회로(100)는, 복수의 회로(30)의 일례로서, 전단 회로(32)와 후단 회로(34)를 구비하여도 된다. 또한, 진단 대상 회로(100)는, 복수의 플립플롭(40)의 일례로서, 제1 플립플롭(42)과, 제2 플립플롭(44)과, 제3 플립플롭(46)을 구비하여도 된다.
입력 버퍼(20)는, 입력 신호(510)를 리타이밍한다. 입력 버퍼(20)는, 클록 신호(410)의 타이밍으로 입력 신호(510)의 데이터값을 취득한다. 제1 입력 버퍼(22)는, 제1 입력 신호(510)의 데이터값을 클록 신호(410)의 타이밍으로 취득한다. 제2 입력 버퍼(24)는, 제2 입력 신호(510)의 데이터값을 클록 신호(410)의 타이밍으로 취득한다. 제3 입력 버퍼(26)는, 제3 입력 신호(510)의 데이터값을 클록 신호(410)의 타이밍으로 취득한다.
전단 회로(32)는, 입력 버퍼(20)와 제1 플립플롭(42)의 사이에 삽입된다. 전단 회로(32)는, 다양한 처리 회로이어도 된다. 전단 회로(32)는, 제1 플립플롭(42)에 전파 지연한 신호를 공급한다. 제1 플립플롭(42)은, 전단 회로(32)로부터 전파 지연된 신호를 받아, 리타이밍한다. 이 경우, 클록 신호(410)의 지터, 정션 온도, 전원 전압, 인접 회로의 크로스 토크 노이즈, 그 외의 영향에 의해, 제1 플립플롭(42)은, 받은 신호를 셋업하는 시간 및 홀드하는 시간이 짧아지는 경우가 있다.
후단 회로(34)는, 제1 플립플롭(42) 및 제2 플립플롭(44)와, 제3 플립플롭(46)의 사이에 삽입된다. 후단 회로(34)는, 다양한 처리 회로이어도 된다. 후단 회로(34)는, 제3 플립플롭(46)에 전파 지연한 신호를 공급한다. 제3 플립플롭(46)도, 제1 플립플롭(42)과 마찬가지로, 받은 신호를 셋업하는 시간 및 홀드하는 시간이 짧아지는 경우가 있다. 제3 플립플롭(46)은, 리타이밍한 신호를 외부에 출력한다.
복수의 플립플롭(40)의 각각은, 리타이밍 동작을 한다. 즉, 복수의 플립플롭(40)의 각각은, 입력한 신호의 데이터값을 클록 신호(410)에 동기하여 취득하고, 다음의 클록 신호(410)가 입력될 때까지 유지한다. 더욱이, 복수의 플립플롭(40)의 각각은, 리타이밍 동작을 금지하고 직전의 출력 상태를 유지시키는 디스에이블 단자(DIS)를 가진다. 복수의 플립플롭(40)의 각각은, 디스에이블 단자에 신호가 주어졌을 경우에는 취득한 데이터값의 유지를 계속하는 클록 디스에이블 상태로 된다.
이러한 플립플롭(40)에 의하면, 디스에이블 단자에 신호가 주어진 타이밍의 출력 상태를 홀드할 수 있다. 또한, 이러한 플립플롭(40)에 의하면, 클록 신호(410)의 공급을 계속 받은 상태로(즉, 클록 신호(410)의 출력이 정지되지 않은 상태로), 데이터값의 유지를 계속할 수 있다.
타이밍 제어부(50)는, 복수의 플립플롭(40)의 각각의 디스에이블 단자에 대하여, 회로(30)를 진단해야 할 타이밍에 복수의 홀드 신호(570)를 출력한다. 타이밍 제어부(50)는, 복수의 플립플롭(40)의 각각에 대해 공급하는 복수의 홀드 신호(570)를 개별의 타이밍으로 출력하여도 된다.
본 실시 형태에서, 타이밍 제어부(50)는, 내부에 피리어드 신호용 카운터(도시되지 않음) 및 클록 신호용 카운터(도시되지 않음)를 가진다. 타이밍 제어부(50)는, 미리 정해진 기준 타이밍(도시되지 않음)을 기점으로 클록 신호(410) 및 피리어드 신호(420)를 카운트한다. 타이밍 제어부(50)는, 신호 공급부(14)로부터 출력된 입력 신호(510)의 최초의 입력시를 기준 타이밍으로 하여도 된다. 타이밍 제어부(50)는, 신호 공급부(14)로부터 출력된 입력 신호(510) 중 하나에 의해 지정된 타이밍을 기준 타이밍으로 하여도 된다. 또한, 타이밍 제어부(50) 내의 클록 신호용 카운터 및 피리어드 신호용 카운터는, 동작 모드에 따라, 홀드 신호(570)를 출력하는 조건이 변환되어도 된다.
또한, 타이밍 제어부(50)의 클록 신호용 카운터는, 클록 신호마다 카운트 수를 증가하고, 피리어드 신호마다 카운트 수를 리셋트한다. 타이밍 제어부(50)의 피리어드 신호용 카운터는, 피리어드 신호(420)마다 카운트 수를 증가한다. 그리고, 타이밍 제어부(50)는, 클록 신호(410)의 카운트 수 및 피리어드 신호(420)의 카운트 수와, 외부로부터 주어진 피리어드 신호 설정값과 클록 신호용 설정값이 일치하는 타이밍으로, 선택된 홀드 신호(570)를 출력한다.
또한, 타이밍 제어부(50)는, 동작 모드에 따른 다른 조건으로, 홀드 신호(570)를 출력하여도 된다. 또한, 타이밍 제어부(50)는, 발생해야 할 개개의 홀드 신호(570)에 대응한 복수의 클록 신호용 카운터 및 복수의 피리어드 신호용 카운터를 가져도 된다.
타이밍 제어부(50)는, 홀드 신호(570)를 출력함으로써 복수의 플립플롭(40)(제1 플립플롭(42), 제2 플립플롭(44) 및 제3 플립플롭(46))을 클록 디스에이블 상태로 할 수 있다. 이 경우에 있어서, 타이밍 제어부(50)는, 복수의 플립플롭(40)에 대해서 개별의 타이밍으로 홀드 신호(570)를 출력하여도 된다. 이 결과, 진단 대상 회로(100)는, 진단 타이밍에의 복수의 회로(30)의 출력값을 내부에 유지한 홀드 상태로 된다. 이에 의해, 판정부(16)는, 진단용 데이터(560)를 독출할 수 있다.
본 실시 형태에서, 타이밍 제어부(50)는, 해제 신호(530)가 주어진 것에 따라, 홀드 신호(570)의 출력을 정지하고, 홀드 상태를 해제한다. 타이밍 제어부(50)는, 홀드 신호(570)의 출력을 정지함으로써, 복수의 플립플롭(40)(제1 플립플롭(42), 제2 플립플롭(44) 및 제3 플립플롭(46))을 클록 디스에이블 상태로부터 해제시킬 수 있다. 즉, 타이밍 제어부(50)는, 홀드 신호(570)의 출력을 정지함으로써, 복수의 플립플롭(40)에 대해서, 대응하는 회로(30)로부터 출력된 신호의 데이터값을 클록 신호(410)에 동기하여 취득시킬 수 있다. 이 결과, 진단 대상 회로(100)는, 홀드 상태를 해제하고 통상 동작을 개시한다.
복수의 진단용 배선(60)은, 복수의 플립플롭(40)의 각각 대응하여 설치된다. 복수의 진단용 배선(60)의 각각은, 대응하는 플립플롭(40)이 유지하는 데이터값을 진단용 데이터(560)로서 출력한다.
본 실시 형태에서, 진단 대상 회로(100)는, 복수의 진단용 배선(60)의 일례로서, 제1 진단용 배선(62)과, 제2 진단용 배선(64)과, 제3 진단용 배선(66)을 구비하여도 된다. 제1 진단용 배선(62)은, 제1 플립플롭(42)에 대응하여 설치되어, 제1 플립플롭(42)이 유지하는 데이터값(Z1)을 진단용 데이터(560)로서 출력한다. 제2 진단용 배선(64)은, 제2 플립플롭(44)에 대응하여 설치되어, 제2 플립플롭(44)이 유지하는 데이터값(Z2)을 진단용 데이터(560)로서 출력한다. 제3 진단용 배선(66)은, 제3 플립플롭(46)에 대응하여 설치되어, 제3 플립플롭(46)이 유지하는 데이터값(Z3)을 진단용 데이터(560)로서 출력한다.
출력부(70)는, 복수의 진단용 배선(60)을 통해서 출력된 진단용 데이터(560)를, 진단 장치(10)의 판정부(16)에 대하여 전송한다. 본 실시 형태에서는, 출력부(70)는, 독출 신호(520)에 의해 지정된 타이밍에, 해당 독출 신호(520)에 의해 선택된 진단 대상의 회로(30)로부터 출력된 데이터값을 선택하여, 진단용 데이터(560)로서 판정부(16)에 대하여 전송한다.
출력부(70)는, 일례로서, 제1 마스크 회로(72)와, 제2 마스크 회로(74)와, 제3 마스크 회로(76)와, 합성 회로(78)를 가져도 된다. 제1 마스크 회로(72)는, 제1 플립플롭(42)에 대응하여 설치된다. 제1 마스크 회로(72)는, 독출 신호(520)에 의해 제1 플립플롭(42)이 선택되는 경우에는, 제1 플립플롭(42)으로부터 제1 진단용 배선(62)을 통해서 출력된 데이터값을 통과시키고, 그 이외의 경우에는, 해당 데이터값을 통과시키지 않는다.
제2 마스크 회로(74)는, 제2 플립플롭(44)에 대응하여 설치된다. 제2 마스크 회로(74)는, 독출 신호(520)에 의해 제2 플립플롭(44)이 선택되는 경우에는, 제2 플립플롭(44)으로부터 제2 진단용 배선(64)을 통해서 출력된 데이터값을 통과시키고, 그 이외의 경우에는, 해당 데이터값을 통과시키지 않는다. 제3 마스크 회로(76)는, 제3 플립플롭(46)에 대응하여 설치된다. 제3 마스크 회로(76)는, 독출 신호(520)에 의해 제3 플립플롭(46)이 선택되는 경우에는, 제3 플립플롭(46)으로부터 제3 진단용 배선(66)을 통해서 출력된 데이터값을 통과시키고, 그 이외의 경우에는, 해당 데이터값을 통과시키지 않는다. 합성 회로(78)는, 제1 마스크 회로(72), 제2 마스크 회로(74) 및 제3 마스크 회로(76)를 통과한 데이터값을, 진단용 데이터(560)로서 판정부(16)에 대해서 전송한다.
출력부(70)는, 일례로서, 1 비트 폭 내지 16 비트 폭의 데이터를 플립플롭(40)로부터 받아, 판정부(16)에 전송하여도 된다. 또한, 제1 마스크 회로(72)와, 제2 마스크 회로(74) 및 제3 마스크 회로(76)는, 플립플롭(40)의 고속 동작에 영향을 주지 않는 것을 목적으로 하여, 대응하는 플립플롭(40)의 출력단의 바로 근처에 배치되는 것이 바람직하다.
클록 버퍼(80)는, 입력 버퍼(20) 및 복수의 플립플롭(40)에게 줄 수 있는 클록 신호(410)를 증폭한다. 본 실시 형태에서, 클록 버퍼(80)는, 외부로부터 입력 한 클록 신호(410)를 버퍼링하고, 제1 플립플롭(42), 제2 플립플롭(44) 및 제3 플립플롭(46)에 분배한다.
또한, 타이밍 제어부(50)는, 이상에 대신하여, 복수의 플립플롭(40) 가운데 진단 대상의 데이터값을 취득하는 플립플롭(40)에 대하여, 홀드 신호(570)를 출력하여도 된다. 즉, 타이밍 제어부(50)는, 진단 대상이 되지 않은 플립플롭(40)에 대하여는, 홀드 신호(570)를 출력하지 않아도 된다. 이 경우에 있어서, 출력부(70)는, 홀드 신호(570)가 주어진 회로(30)에 대응하는 진단용 배선(60)을 선택하고, 해당 플립플롭(40)이 회로(30)를 진단해야 할 타이밍에 유지한 데이터값을 외부에 출력한다.
도 3은, 플립플롭(40)의 내부 구성의 일례를 도시한다. 플립플롭(40)은, 일례로서, 실렉터(82)와 래치(84)를 가져도 된다.
실렉터(82)는, 디스에이블 단자(DIS)에 홀드 신호(570)가 주어지는 경우, 입력 단자에게 줄 수 있는 신호를 선택하여 출력한다. 실렉터(82)는, 디스에이블 단자(DIS)에 홀드 신호(570)가 주어지지 않은 경우, 래치(84)로부터 출력된 신호(즉, 래치(84)가 유지하는 신호)를 선택하여 출력한다.
래치(84)는, 실렉터(82)가 선택하여 출력한 신호의 데이터값을 클록 신호(410)에 동기하여 취득하고, 다음의 클록 신호(410)가 입력될 때까지 유지한다. 그리고, 래치(84)는, 유지하는 데이터값을, 출력 단자로부터 출력한다.
이와 같이 하여, 플립플롭(40)은, 디스에이블 단자에 신호가 주어지지 않는 경우에는, 입력 단자에게 주어지는 신호의 데이터값을 클록 신호(410)에 동기하여 취득하고, 다음의 클록 신호(410)가 입력될 때까지 유지할 수 있다. 또한, 플립플롭(40)은, 디스에이블 단자에 신호가 주어지는 경우, 클록 신호(410)의 공급을 계속하여 받은 상태로, 데이터값의 유지를 계속할 수 있다.
도 4는, 진단 대상 회로(100)에 전송되는 각 신호의 일례를 도시한다. 도 4의 (A)는 클록 신호(410)를 도시한다. 도 4의 (B)는 피리어드 신호(420)를 도시한다. 도 4의 (C)는 제1 플립플롭(42)이 유지하는 데이터값(Z1)을 도시한다. 도 4의 (D)는 제2 플립플롭(44)이 유지하는 데이터값(Z2)을 도시한다.
도 4의 (E)는 제3 플립플롭(46)이 유지하는 데이터값(Z3)을 도시한다. 도 4의 (F)는 홀드 신호(570)를 도시한다. 도 4의 (G)는 독출 신호(520)를 도시한다. 도 4의 (H)는 진단용 데이터(560)를 도시한다. 도 4의 (I)는 해제 신호(530)를 도시한다.
우선, 진단 장치(10)는, 진단에 앞서, 홀드 신호(570)를 출력하기 위한 설정값을 진단 대상 회로(100)에 대하여 준다. 계속하여, 진단 장치(10)는, 입력 신호(510)를 진단 대상 회로(100)에게 주어 해당 진단 대상 회로(100)를 진단 모드로 동작시킨다. 진단 대상 회로(100)의 타이밍 제어부(50)는, 진단 모드로 동작을 개시한 후, 소정의 기준 타이밍으로부터 피리어드 신호(420) 및 클록 신호(410)의 카운트를 개시한다. 그리고, 타이밍 제어부(50)는, 카운트값과 설정값이 일치한 진단 타이밍에, 홀드 신호(570)를 출력한다(시각 t1).
홀드 신호(570)가 출력되면, 해당 홀드 신호(570)가 주어진 플립플롭(40)은, 클록 디스에이블 상태로 된다. 따라서, 시각 t1 이후, 복수의 플립플롭(40)은, 진단 타이밍(t1)에서 대응하는 회로(30)로부터 출력된 데이터값의 유지를 계속한다. 이 결과, 진단 대상 회로(100)는, 클록 신호(410)의 공급을 계속 받으면서, 홀드 상태로 된다.
계속하여, 진단 장치(10)는, 독출 신호(520)를 진단 대상 회로(100)에게 준다(시각 t2 ~ t3). 독출 신호(520)가 주어지면, 출력부(70)는, 해당 독출 신호(520)에 의해 지정된 진단 대상의 회로(30)에 대응하는 플립플롭(40)을 선택하고, 선택한 플립플롭(40)이 유지하는 데이터값을 진단용 데이터(560)로서 출력한다. 도 4의 예에서는, 출력부(70)는, 제1 플립플롭(42)이 유지하는 데이터값(A2)을, 진단용 데이터(560)로서 출력한다. 또한, 출력부(70)는, 복수의 플립플롭(40)이 유지하는 데이터값의 어느 하나를 선택하여 진단용 데이터(560)로서 출력하는데 대신하여, 복수의 플립플롭(40)이 유지하는 복수의 데이터값을 진단용 데이터(560)로서 출력하여도 된다.
계속하여, 진단 장치(10)는, 진단 대상 회로(100)로부터 진단용 데이터(560)를 취득한 후, 해제 신호(530)를 진단 대상 회로(100)에게 준다(시각 t4). 해제 신호(530)가 주어지면, 타이밍 제어부(50)는, 홀드 신호(570)의 출력을 정지한다(시각 t5). 그리고, 홀드 신호(570)의 출력이 정지된 결과, 복수의 플립플롭(40)은, 클록 디스에이블 상태를 해제한다. 이 결과, 진단 대상 회로(100)는, 동작을 재개한다.
이상과 같은 진단 대상 회로(100)는, 클록 신호(410)의 공급을 정지시키지 않고, 진단 대상이 되는 회로(30)의 임의 타이밍에의 출력값을 홀드하고, 진단 장치(10)에 취득시킬 수 있다. 이 때문에, 진단 대상 회로(100)의 클록 버퍼(80) 및 복수의 플립플롭(40)에 의해 소비되는 전력은, 클록 신호(410)가 연속하여 계속 주어지므로, 변화하지 않는다. 따라서, 전원 전압의 과도기적인 변동이 생기지 않기 때문에, 진단 장치(10)는, 진단시에 있어서, 진단 대상 회로(100)를 실동작시와 같은 조건으로 동작시킬 수 있다. 이에 의해, 진단 장치(10)에 의하면, 진단 대상 회로(100)를 안정된 조건으로 진단할 수 있다.
또한, 진단 대상 회로(100)는, 클록 신호(410)의 공급을 정지시키지 않고 진단용 데이터를 출력할 수 있으므로, 동작 상태로부터 홀드 상태로의 천이 타이밍 및 홀드 상태로부터 동작 상태로의 천이 타이밍에서의 전원 부하의 변동을 작게 할 수 있다. 따라서, 진단 장치(10)는, 진단 대상 회로(100)를 복수회 연속하여 진단하는 경우, 전원 부하의 변동이 없기 때문에 대기 기간을 생략할 수 있다. 이에 의해, 진단 장치(10)에 의하면, 진단 대상 회로(100)의 진단 기간을 짧게 할 수 있다.
도 5는, 본 실시 형태의 제1 변형례에 관한 진단 대상 회로(100)의 구체적인 구성례를 도시한다. 본 변형례에 관한 진단 대상 회로(100)는, 도 2의 진단 대상 회로(100)와 실질적으로 동일한 구성 및 기능을 채용하므로, 도 2의 진단 대상 회로(100)가 갖는 부재와 실질적으로 동일한 구성 및 기능의 부재에 동일한 부호를 부여하고 이하 상이점을 제외하고는 설명을 생략한다.
진단 대상 회로(100)는, 회로(30)의 일례로서, 다른 전자 디바이스와의 데이터 수수를 보증하기 위한 마진 시간을 변경하는 마진 조정 회로(36)를 구비하여도 된다. 마진 조정 회로(36)는, 일례로서, 제1 입력 신호(510-1)를 지연하는 제1 가변 지연 소자(362)와, 제2 입력 신호(510-2)를 지연하는 제2 가변 지연 소자(364)와, 제3 입력 신호(510-3)를 지연하는 제3 가변 지연 소자(366)를 가져도 된다.
또한, 이 경우, 진단 대상 회로(100)는, 마진 조정 회로(36)의 후단에, 입력 버퍼(20)에 대신하여, 플립플롭(40)을 구비한다. 즉, 본 실시 형태에서는, 진단 대상 회로(100)는, 제1 입력 버퍼(22), 제2 입력 버퍼(24) 및 제3 입력 버퍼(26)에 대신하여, 제4 플립플롭(47), 제5 플립플롭(48) 및 제6 플립플롭(49)을 구비한다.
이 경우, 진단 장치(10)는, 마진 시간을 순차적으로 변경하면서, 마진 조정 회로(36)의 후단의 플립플롭(40)(제4 플립플롭(47), 제5 플립플롭(48) 및 제6 플립플롭(49))이 올바른 출력값이 취득할 수 있는 최단의 마진 시간을 찾아내어도 된다. 이러한 마진 시간을 찾아내는 경우에 있어서도, 진단 장치(10)는, 진단 대상 회로(100)를 실동작시와 같은 조건으로 동작시킬 수 있으므로, 정확한 마진 시간을 얻을 수 있다.
또한, 진단 장치(10)는, 전원 전압 가변 장치(도시되지 않음)를 더 구비하여도 된다. 그리고, 진단 장치(10)는, 전원 전압 가변 장치를 이용하여, 진단 대상 회로(100)의 전원 전압 변동에 대한 마진 시험을 실행하여도 된다. 또한, 진단 장치(10)는, 일례로서, 진단 대상 회로(100)에 포함되는 복수의 회로 가운데, 전원 전압 변동에 대한 마진이 최소인 회로를 검출하여도 된다.
전원 전압 가변 장치는, 진단 대상 회로(100)의 전체에게 줄 수 있는 전원 전압을 변화시킨다. 전원 전압 가변 장치는, 일례로서, 전원 전압을 ±10%정도 변화시킬 수 있다.
진단 장치(10)는, 전원 전압 가변 장치에 의해 전원 전압을 단계적으로 또는 연속적으로 변화시켜, 전원 전압마다, 동일 시험 조건으로, 진단 대상이 되는 플립플롭(40)의 출력값을 취득하여 양부를 판정한다. 진단 장치(10)는, 일례로서, 진단 대상 회로(100)가 동작 불량을 발생하는 방향(예를 들면 전원 전압을 저하시키는 방향)으로 순차적으로 전원 전압을 변경하여도 된다. 진단 장치(10)는, 정상적인 전원 전압을 진단 대상 회로(100)에게 주었을 경우의 진단 대상이 되는 플립플롭(40)의 출력값을 정상값으로서 해당 정상값과 다른 출력값이 취득되었을 경우에, 불량이라고 판단하여도 된다. 그리고, 진단 장치(10)는, 올바른 출력값이 취득할 수 있는 최대 또는 최소의 전원 전압을 검출하여, 해당 진단 대상이 되는 플립플롭(40)의 전원 전압에 대한 동작 마진을 측정한다.
또한, 전원 전압이 순차적으로 변화했을 경우, 진단 대상 회로(100)는, 복수 개소의 플립플롭(40)이, 순차적으로 불량이 된다. 여기에서, 진단 장치(10)는, 복수 개소의 플립플롭(40) 가운데, 어느 플립플롭(40)이 최초로 불량을 나타냈는지를 검출하여도 된다. 이에 의해, 진단 장치(10)는, 진단 대상 회로(100)에 포함되는 복수의 회로 가운데, 전원 전압 변동에 대한 마진이 최소인 회로를 검출할 수 있다.
또한, 진단 장치(10)는, 시험 조건을 순차적으로 변화시키고, 진단 대상이 되는 플립플롭(40)의 시험 조건에 대한 동작 마진을 측정하여도 된다. 진단 장치(10)는, 일례로서, 신호 공급부(14)로부터 진단 대상 회로(100)에 출력하는 입력 신호(510)를 순차적으로 변화시키고, 진단 대상이 되는 플립플롭(40)의 시험 조건에 대한 동작 마진을 측정하여도 된다.
또한, 진단 장치(10)는, 마찬가지로, 시험 조건의 변화에 대한 동작 마진이 최소인 회로를 검출하여도 된다. 또한, 진단 장치(10)는, 어떠한 시험 조건 또는 논리 상태의 경우에 동작 마진이 작아지는지를 검출하여도 된다. 이에 의해, 진단 장치(10)는, 진단 대상 회로(100)가 간헐 불량을 발생하는 원인을 검출하고, 진단 대상 회로(100)의 동작 신뢰성을 향상시킬 수 있다.
도 6은, 본 실시 형태의 제2 변형례에 관한 진단 대상 회로(100)의 구체적인 구성례를 도시한다. 본 변형례에 관한 진단 대상 회로(100)는, 도 2의 진단 대상 회로(100)와 실질적으로 동일한 구성 및 기능을 채용하므로, 도 2의 진단 대상 회로(100)가 갖는 부재와 실질적으로 동일한 구성 및 기능의 부재에 동일한 부호를 부여하고, 이하 상이점을 제외하고는 설명을 생략한다.
본 변형례에 관한 진단 대상 회로(100)는, 디스에이블 단자를 가지는 복수의 플립플롭(40)에 대신하여, 디스에이블 단자를 갖지 않는 복수의 플립플롭을 구비한다. 또한, 본 변형례에 관한 진단 대상 회로(100)는, 복수의 마스크부(90)를 더 구비한다. 복수의 마스크부(90)는, 복수의 플립플롭(40)에 대응하여 설치된다. 복수의 마스크부(90)의 각각은, 대응하는 플립플롭(40)에 입력되는 클록 신호(410)를 마스크한다.
본 변형례에서, 진단 대상 회로(100)는, 복수의 마스크부(90)의 일례로서, 제1 마스크부(92)와 제2 마스크부(94)를 구비하여도 된다. 제1 마스크부(92)는, 제1 플립플롭(42) 및 제2 플립플롭(44)에 입력되는 클록 신호(410)를 마스크한다. 제2 마스크부(94)는, 제3 플립플롭(46)에 입력되는 클록 신호(410)를 마스크한다. 또한, 각 마스크부(90)는, 주어진 클록 신호(410)에 동기하여, 클록 신호(410)의 출력을 금지하는 회로인 것이 바람직하다.
본 변형례에서, 복수의 플립플롭(40)의 각각은, 디스에이블 단자(DIS)를 구비하지 않아도 된다. 복수의 플립플롭(40)은, 클록 신호(410)의 입력이 정지되는 것으로, 출력 상태를 홀드할 수 있다. 또한, 이 경우, 진단 대상 회로(100)의 소비 전력은, 클록 신호(410)의 입력이 정지된 플립플롭(40)분만큼 감소한다. 그러나, 해당 감소분의 전력은 회로 전체의 소비 전력과 비교하여 매우 작은 것으로, 진단 대상 회로(100)의 소비 전력의 변동은, 실용적으로 문제없는 정도로 억제된다.
본 변형례에서, 타이밍 제어부(50)는, 복수의 마스크부(90) 가운데 진단 대상이 되는 회로(30)에 대응하는 마스크부(90)에 대해서, 회로(30)를 진단해야 할 타이밍에 마스크 신호(600)를 출력하고, 진단 대상의 회로(30)에 대응하는 플립플롭(40)에 입력되는 클록 신호(410)를 마스크시킨다. 타이밍 제어부(50)는, 일례로서, 복수의 회로(30) 가운데 진단 대상이 되는 회로(30)를 지정하는 정보를 진단 장치(10)로부터 받아, 해당 정보에 따라 진단 대상의 회로(30)에 대응하는 마스크부(90)를 선택하여도 된다. 그리고, 타이밍 제어부(50)는, 선택한 마스크부(90)에 대해서, 회로(30)를 진단해야 할 타이밍에 마스크 신호(600)를 출력하여도 된다.
본 변형례에서, 타이밍 제어부(50)는, 마스크 신호(600)의 일례로서, 제1 마스크부(92)에 클록 신호(410)를 마스크시키는 전단 회로용 마스크 신호(610) 및 제2 마스크부(94)에 클록 신호(410)를 마스크시키는 후단 회로용 마스크 신호(620)를 출력하여도 된다. 타이밍 제어부(50)는, 전단 회로(32)를 진단하는 경우에는, 진단 타이밍에 전단 회로용 마스크 신호(610)를 출력한다. 또한, 타이밍 제어부(50)는, 후단 회로(34)를 진단하는 경우에는, 진단 타이밍에 후단 회로용 마스크 신호(620)를 출력한다.
타이밍 제어부(50)는, 마스크 신호(600)를 출력함으로써, 진단 대상이 되는 플립플롭(40)을 신호 취득 동작을 정지한 상태로 할 수 있다. 이 결과, 진단 대상 회로(100)는, 진단 타이밍에의 진단 대상의 회로(30)의 출력값을 내부에 유지한 홀드 상태로 된다.
본 변형례에서, 타이밍 제어부(50)는, 해제 신호(530)가 주어진 것에 따라, 마스크 신호(600)의 출력을 정지한다. 타이밍 제어부(50)는, 마스크 신호(600)의 출력을 정지함으로써, 진단 대상의 플립플롭(40)을 신호 취득 동작을 정지한 상태로부터 해제시킬 수 있다. 즉, 타이밍 제어부(50)는, 마스크 신호(600)의 출력을 정지함으로써, 진단 대상의 플립플롭(40)을, 대응하는 회로(30)으로부터 출력된 신호의 데이터값을 클록 신호(410)에 동기하여 취득시킬 수 있다. 이 결과, 진단 대상 회로(100)는, 홀드 상태를 해제하여 동작을 개시한다.
이상과 같은 진단 대상 회로(100)는, 복수의 회로(30) 가운데 진단 대상이 되지 않은 회로(30)에 입력되는 클록 신호(410)의 공급을 정지시키지 않고, 진단 대상이 되는 회로(30)의 임의 타이밍에의 출력값을, 진단 장치(10)에 취득시킬 수 있다. 따라서, 진단 장치(10)는, 진단시에 있어서, 진단 대상 회로(100)를 실동작시와 같은 조건으로 동작시킬 수 있다.
이에 의해, 본 변형례에 관한 진단 장치(10)에 의하면, 진단 대상 회로(100)를 안정된 조건으로 진단할 수 있다. 또한, 진단 장치(10)에 의하면, 진단 대상 회로(100)의 진단 기간을 짧게 할 수 있다. 또한, 다른 진단 대상 회로와의 데이터 수수를 보증하기 위한 입출력 버퍼량의 마진 시간을 찾아내는 경우에서도, 진단 장치(10)는, 정확한 마진 시간을 얻을 수 있다.
이상, 본 발명을 실시 형태를 이용하여 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.
10 진단 장치
12 클록 발생부
14 신호 공급부
16 판정부
20 입력 버퍼
22 제1 입력 버퍼
24 제1 입력 버퍼
26 제3 입력 버퍼
30 회로
32 전단 회로
34 후단 회로
36 마진 조정 회로
40 플립플롭
42 제1 플립플롭
44 제2 플립플롭
46 제3 플립플롭
47 제4 플립플롭
48 제5 플립플롭
49 제6 플립플롭
50 타이밍 제어부
60 진단용 배선
62 제1 진단용 배선
64 제2 진단용 배선
66 제3 진단용 배선
70 출력부
72 제1 마스크 회로
74 제2 마스크 회로
76 제3 마스크 회로
78 합성 회로
80 클록 버퍼
82 실렉터
84 래치
90 마스크부
92 제1 마스크부
94 제2 마스크부
100 진단 대상 회로
362 제1 가변 지연 소자
364 제2 가변 지연 소자
366 제3 가변 지연 소자
410 클록 신호
420 피리어드 신호
510 입력 신호
520 독출 신호
530 해제 신호
560 진단용 데이터
570 홀드 신호
600 마스크 신호
610 전단 회로용 마스크 신호
620 후단 회로용 마스크 신호

Claims (5)

  1. 클록 신호에 동기하여 동작하는 복수의 회로;
    상기 복수의 회로로부터 출력된 신호의 데이터값을 상기 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하고, 디스에이블 단자에 신호가 주어졌을 경우에는 취득한 데이터값의 유지를 계속하는 클록 디스에이블 상태로 되는 복수의 플립플롭;
    상기 복수의 플립플롭의 각각의 상기 디스에이블 단자에 대하여, 상기 회로를 진단해야 할 타이밍에 홀드 신호를 출력하는 타이밍 제어부;
    상기 복수의 플립플롭의 각각에 대응하여 설치되고, 대응하는 상기 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선; 및
    다른 전자 디바이스와의 데이터 수수를 보증하기 위한 마진 시간을 변경하는 마진 조정 회로
    을 포함하고,
    상기 타이밍 제어부는,
    상기 클록 신호마다 카운트 수를 증가하고, 시험 주기를 나타내는 피리어드 신호마다 카운트수를 리셋트하는 클록 신호용 카운터; 및
    상기 피리어드 신호마다 카운트 수를 증가하는 피리어드 신호용 카운터
    를 포함하고,
    상기 클록 신호의 상기 카운트 수 및 상기 피리어드 신호의 상기 카운트 수가 미리 설정된 설정값과 일치한 타이밍으로 상기 홀드 신호를 출력하는,
    전자 디바이스.
  2. 제1항에 있어서,
    상기 타이밍 제어부는, 상기 복수의 플립플롭 가운데 진단 대상의 데이터값을 취득하는 상기 플립플롭에 대하여, 상기 홀드 신호를 출력하고,
    상기 홀드 신호가 주어진 상기 플립플롭에 대응하는 상기 진단용 배선을 선택하여, 해당 플립플롭이 상기 회로를 진단해야 할 타이밍에 유지하는 데이터값을 외부에 출력하는 출력부를 더 포함하는,
    전자 디바이스.
  3. 클록 신호에 동기하여 동작하는 복수의 회로;
    상기 복수의 회로로부터 출력된 신호의 데이터값을 상기 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하는 복수의 플립플롭;
    상기 복수의 플립플롭에 대응하여 설치되어, 대응하는 상기 플립플롭에 입력되는 상기 클록 신호를 마스크하는 복수의 마스크부;
    진단 대상의 상기 회로에 대응하는 상기 마스크부에 대하여, 상기 회로를 진단해야 할 타이밍에 마스크 신호를 출력하고, 진단 대상의 상기 회로에 대응하는 상기 플립플롭에 입력되는 상기 클록 신호를 마스크시키는 타이밍 제어부;
    상기 복수의 플립플롭의 각각에 대응해 설치되고, 대응하는 상기 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선; 및
    다른 전자 디바이스와의 데이터 수수를 보증하기 위한 마진 시간을 변경하는 마진 조정 회로
    을 포함하고,
    상기 타이밍 제어부는,
    상기 클록 신호마다 카운트 수를 증가하고, 시험 주기를 나타내는 피리어드 신호마다 카운트수를 리셋트하는 클록 신호용 카운터; 및
    상기 피리어드 신호마다 카운트 수를 증가하는 피리어드 신호용 카운터
    를 포함하고,
    상기 클록 신호의 상기 카운트 수 및 상기 피리어드 신호의 상기 카운트 수가 미리 설정된 설정값과 일치한 타이밍으로 상기 마스크 신호를 출력하는,
    전자 디바이스.
  4. 전자 디바이스를 진단하는 진단 장치에 있어서,
    상기 전자 디바이스를 진단하기 위한 입력 신호를 해당 전자 디바이스에게 주는 신호 공급부; 및
    상기 입력 신호에 따라 상기 전자 디바이스로부터 출력된 진단용 데이터에 기초하여, 해당 전자 디바이스의 양부를 판정하는 판정부;
    를 포함하고,
    상기 전자 디바이스는,
    클록 신호에 동기하여 동작하는 복수의 회로;
    상기 복수의 회로로부터 출력된 신호의 데이터값을 상기 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하고, 디스에이블 단자에 신호가 주어졌을 경우에는 취득한 데이터값의 유지를 계속하는 클록 디스에이블 상태로 되는 복수의 플립플롭;
    상기 복수의 플립플롭의 각각의 상기 디스에이블 단자에 대하여, 상기 회로를 진단해야 할 타이밍에 홀드 신호를 출력하여 클록 디스에이블 상태로 하는 타이밍 제어부;
    상기 복수의 플립플롭의 각각에 대응하여 설치되어, 대응하는 상기 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선; 및
    다른 전자 디바이스와의 데이터 수수를 보증하기 위한 마진 시간을 변경하는 마진 조정 회로
    을 포함하고,
    상기 타이밍 제어부는,
    상기 클록 신호마다 카운트 수를 증가하고, 시험 주기를 나타내는 피리어드 신호마다 카운트수를 리셋트하는 클록 신호용 카운터; 및
    상기 피리어드 신호마다 카운트 수를 증가하는 피리어드 신호용 카운터
    를 포함하고,
    상기 클록 신호의 상기 카운트 수 및 상기 피리어드 신호의 상기 카운트 수가 미리 설정된 설정값과 일치한 타이밍으로 상기 홀드 신호를 출력하는,
    진단 장치.
  5. 전자 디바이스를 진단하는 진단 장치에 있어서,
    상기 전자 디바이스를 진단하기 위한 입력 신호를 해당 전자 디바이스에게 주는 신호 공급부; 및
    상기 입력 신호에 따라 상기 전자 디바이스로부터 출력된 진단용 데이터에 기초하여, 해당 전자 디바이스의 양부를 판정하는 판정부;
    를 포함하고,
    상기 전자 디바이스는,
    클록 신호에 동기하여 동작하는 복수의 회로;
    상기 복수의 회로로부터 출력된 신호의 데이터값을 상기 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하는 복수의 플립플롭;
    상기 복수의 플립플롭에 대응하여 설치되어, 대응하는 상기 플립플롭에 입력되는 상기 클록 신호를 마스크하는 복수의 마스크부;
    진단 대상의 상기 회로에 대응하는 상기 마스크부에 대해서, 상기 회로를 진단해야 할 타이밍에 마스크 신호를 출력하고, 진단 대상의 상기 회로에 대응하는 상기 플립플롭에 입력되는 상기 클록 신호를 마스크시키는 타이밍 제어부;
    상기 복수의 플립플롭의 각각에 대응해 설치되고, 대응하는 상기 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선; 및
    다른 전자 디바이스와의 데이터 수수를 보증하기 위한 마진 시간을 변경하는 마진 조정 회로
    을 포함하고,
    상기 타이밍 제어부는,
    상기 클록 신호마다 카운트 수를 증가하고, 시험 주기를 나타내는 피리어드 신호마다 카운트수를 리셋트하는 클록 신호용 카운터; 및
    상기 피리어드 신호마다 카운트 수를 증가하는 피리어드 신호용 카운터
    를 포함하고,
    상기 클록 신호의 상기 카운트 수 및 상기 피리어드 신호의 상기 카운트 수가 미리 설정된 설정값과 일치한 타이밍으로 상기 마스크 신호를 출력하는,
    을 포함하는,
    진단 장치.
KR1020107004780A 2007-08-27 2007-08-27 전자 디바이스 및 진단 장치 Expired - Fee Related KR101194336B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/066534 WO2009028034A1 (ja) 2007-08-27 2007-08-27 電子デバイスおよび診断装置

Publications (2)

Publication Number Publication Date
KR20100044879A KR20100044879A (ko) 2010-04-30
KR101194336B1 true KR101194336B1 (ko) 2012-10-24

Family

ID=40386778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107004780A Expired - Fee Related KR101194336B1 (ko) 2007-08-27 2007-08-27 전자 디바이스 및 진단 장치

Country Status (5)

Country Link
US (1) US8150647B2 (ko)
JP (1) JP5148615B2 (ko)
KR (1) KR101194336B1 (ko)
TW (1) TWI379091B (ko)
WO (1) WO2009028034A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5172465B2 (ja) 2008-05-20 2013-03-27 三菱電機株式会社 放電表面処理用電極の製造方法および放電表面処理用電極
JP2012247318A (ja) * 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
TWI555856B (zh) 2012-12-05 2016-11-01 財團法人工業技術研究院 多元合金塊材及其製作方法
JP7280703B2 (ja) * 2019-01-31 2023-05-24 住友重機械工業株式会社 診断システム
CN115267304A (zh) * 2021-04-30 2022-11-01 脸萌有限公司 供电电压检测器、供电电压检测装置、系统和介质
US12158495B2 (en) * 2021-11-24 2024-12-03 Samsung Electronics Co., Ltd. Method and apparatus for diagnosing electronic apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2509685B2 (ja) 1989-01-31 1996-06-26 株式会社東芝 論理回路装置
JP2001264389A (ja) * 2000-03-17 2001-09-26 Oki Electric Ind Co Ltd 半導体集積回路
US20060129868A1 (en) 2003-07-31 2006-06-15 Advantest Corporation Clock transferring apparatus and test device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389178A (ja) * 1989-08-31 1991-04-15 Toshiba Corp 半導体集積回路
JPH1096758A (ja) 1996-09-24 1998-04-14 Advantest Corp 自己診断機能を有する電子回路基板
JPH11142483A (ja) * 1997-11-13 1999-05-28 Toshiba Corp Lsiとlsiの内部観測方法
US7426708B2 (en) * 2005-01-31 2008-09-16 Nanotech Corporation ASICs having programmable bypass of design faults
US7487378B2 (en) * 2005-09-19 2009-02-03 Ati Technologies, Inc. Asymmetrical IO method and system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2509685B2 (ja) 1989-01-31 1996-06-26 株式会社東芝 論理回路装置
JP2001264389A (ja) * 2000-03-17 2001-09-26 Oki Electric Ind Co Ltd 半導体集積回路
US20060129868A1 (en) 2003-07-31 2006-06-15 Advantest Corporation Clock transferring apparatus and test device

Also Published As

Publication number Publication date
JP5148615B2 (ja) 2013-02-20
TW200921125A (en) 2009-05-16
KR20100044879A (ko) 2010-04-30
TWI379091B (en) 2012-12-11
WO2009028034A1 (ja) 2009-03-05
US20100235125A1 (en) 2010-09-16
US8150647B2 (en) 2012-04-03
JPWO2009028034A1 (ja) 2010-11-25

Similar Documents

Publication Publication Date Title
KR101194336B1 (ko) 전자 디바이스 및 진단 장치
US7952390B2 (en) Logic circuit having gated clock buffer
US9262376B2 (en) Test apparatus and test method
US7640461B2 (en) On-chip circuit for transition delay fault test pattern generation with launch off shift
US9264049B2 (en) Synchronous on-chip clock controllers
US8055964B2 (en) Semiconductor device having plural clock domains which receive scan clock in common
JP2008145361A (ja) 半導体装置
JP2005214732A (ja) クリティカル・パス評価方法及び遅延状態計測回路、並びにlsi製造方法
US7113886B2 (en) Circuit and method for distributing events in an event stream
JP2008010607A (ja) 半導体集積回路およびクロックスキュー低減方法
JP2010091482A (ja) 半導体集積回路装置及びその遅延故障テスト方法
US6829548B2 (en) DLL static phase error measurement technique
US6282592B1 (en) Method and apparatus for high-speed data transmission bus entrainment
JP4878936B2 (ja) 故障検出方法、試験回路及び半導体装置
US20210325461A1 (en) Extended jtag controller and method for functional reset using the extended jtag controller
JP4603903B2 (ja) 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路
US20060156114A1 (en) Semiconductor device for accurate measurement of time parameters in operation
US8042014B2 (en) Semiconductor apparatus and method of disposing observation flip-flop
US10261128B2 (en) Test circuit capable of measuring PLL clock signal in ATPG mode
JP2013088400A (ja) 半導体集積回路の検査方法および半導体集積回路
EP3367114A1 (en) Extended jtag controller and method for functional reset using the extended jtag controller
KR101006843B1 (ko) 출력신호를 안정적으로 생성하는 동기화 회로
US6988207B2 (en) Scan insertion testing of ASICs
US6888367B1 (en) Method and apparatus for testing integrated circuit core modules
JP6530288B2 (ja) 半導体装置および半導体装置のテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20100303

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110530

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20120127

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120924

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121018

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121019

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160909