KR101194336B1 - 전자 디바이스 및 진단 장치 - Google Patents
전자 디바이스 및 진단 장치 Download PDFInfo
- Publication number
- KR101194336B1 KR101194336B1 KR1020107004780A KR20107004780A KR101194336B1 KR 101194336 B1 KR101194336 B1 KR 101194336B1 KR 1020107004780 A KR1020107004780 A KR 1020107004780A KR 20107004780 A KR20107004780 A KR 20107004780A KR 101194336 B1 KR101194336 B1 KR 101194336B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- flip
- clock signal
- circuit
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003745 diagnosis Methods 0.000 claims description 86
- 238000012360 testing method Methods 0.000 claims description 15
- 230000000873 masking effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 2
- 239000000872 buffer Substances 0.000 description 29
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000644 propagated effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
도 2는, 본 실시 형태에 관한 진단 대상 회로(100)의 구체적인 구성례를 도시한다.
도 3은, 플립플롭(40)의 내부 구성의 일례를 도시한다.
도 4는, 진단 대상 회로(100)에 전송되는 각 신호의 일례를 도시한다.
도 5는, 본 실시 형태의 제1 변형례에 관한 진단 대상 회로(100)의 구체적인 구성례를 도시한다.
도 6은, 본 실시 형태의 제2 변형례에 관한 진단 대상 회로(100)의 구체적인 구성례를 도시한다.
12 클록 발생부
14 신호 공급부
16 판정부
20 입력 버퍼
22 제1 입력 버퍼
24 제1 입력 버퍼
26 제3 입력 버퍼
30 회로
32 전단 회로
34 후단 회로
36 마진 조정 회로
40 플립플롭
42 제1 플립플롭
44 제2 플립플롭
46 제3 플립플롭
47 제4 플립플롭
48 제5 플립플롭
49 제6 플립플롭
50 타이밍 제어부
60 진단용 배선
62 제1 진단용 배선
64 제2 진단용 배선
66 제3 진단용 배선
70 출력부
72 제1 마스크 회로
74 제2 마스크 회로
76 제3 마스크 회로
78 합성 회로
80 클록 버퍼
82 실렉터
84 래치
90 마스크부
92 제1 마스크부
94 제2 마스크부
100 진단 대상 회로
362 제1 가변 지연 소자
364 제2 가변 지연 소자
366 제3 가변 지연 소자
410 클록 신호
420 피리어드 신호
510 입력 신호
520 독출 신호
530 해제 신호
560 진단용 데이터
570 홀드 신호
600 마스크 신호
610 전단 회로용 마스크 신호
620 후단 회로용 마스크 신호
Claims (5)
- 클록 신호에 동기하여 동작하는 복수의 회로;
상기 복수의 회로로부터 출력된 신호의 데이터값을 상기 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하고, 디스에이블 단자에 신호가 주어졌을 경우에는 취득한 데이터값의 유지를 계속하는 클록 디스에이블 상태로 되는 복수의 플립플롭;
상기 복수의 플립플롭의 각각의 상기 디스에이블 단자에 대하여, 상기 회로를 진단해야 할 타이밍에 홀드 신호를 출력하는 타이밍 제어부;
상기 복수의 플립플롭의 각각에 대응하여 설치되고, 대응하는 상기 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선; 및
다른 전자 디바이스와의 데이터 수수를 보증하기 위한 마진 시간을 변경하는 마진 조정 회로
을 포함하고,
상기 타이밍 제어부는,
상기 클록 신호마다 카운트 수를 증가하고, 시험 주기를 나타내는 피리어드 신호마다 카운트수를 리셋트하는 클록 신호용 카운터; 및
상기 피리어드 신호마다 카운트 수를 증가하는 피리어드 신호용 카운터
를 포함하고,
상기 클록 신호의 상기 카운트 수 및 상기 피리어드 신호의 상기 카운트 수가 미리 설정된 설정값과 일치한 타이밍으로 상기 홀드 신호를 출력하는,
전자 디바이스.
- 제1항에 있어서,
상기 타이밍 제어부는, 상기 복수의 플립플롭 가운데 진단 대상의 데이터값을 취득하는 상기 플립플롭에 대하여, 상기 홀드 신호를 출력하고,
상기 홀드 신호가 주어진 상기 플립플롭에 대응하는 상기 진단용 배선을 선택하여, 해당 플립플롭이 상기 회로를 진단해야 할 타이밍에 유지하는 데이터값을 외부에 출력하는 출력부를 더 포함하는,
전자 디바이스.
- 클록 신호에 동기하여 동작하는 복수의 회로;
상기 복수의 회로로부터 출력된 신호의 데이터값을 상기 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하는 복수의 플립플롭;
상기 복수의 플립플롭에 대응하여 설치되어, 대응하는 상기 플립플롭에 입력되는 상기 클록 신호를 마스크하는 복수의 마스크부;
진단 대상의 상기 회로에 대응하는 상기 마스크부에 대하여, 상기 회로를 진단해야 할 타이밍에 마스크 신호를 출력하고, 진단 대상의 상기 회로에 대응하는 상기 플립플롭에 입력되는 상기 클록 신호를 마스크시키는 타이밍 제어부;
상기 복수의 플립플롭의 각각에 대응해 설치되고, 대응하는 상기 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선; 및
다른 전자 디바이스와의 데이터 수수를 보증하기 위한 마진 시간을 변경하는 마진 조정 회로
을 포함하고,
상기 타이밍 제어부는,
상기 클록 신호마다 카운트 수를 증가하고, 시험 주기를 나타내는 피리어드 신호마다 카운트수를 리셋트하는 클록 신호용 카운터; 및
상기 피리어드 신호마다 카운트 수를 증가하는 피리어드 신호용 카운터
를 포함하고,
상기 클록 신호의 상기 카운트 수 및 상기 피리어드 신호의 상기 카운트 수가 미리 설정된 설정값과 일치한 타이밍으로 상기 마스크 신호를 출력하는,
전자 디바이스.
- 전자 디바이스를 진단하는 진단 장치에 있어서,
상기 전자 디바이스를 진단하기 위한 입력 신호를 해당 전자 디바이스에게 주는 신호 공급부; 및
상기 입력 신호에 따라 상기 전자 디바이스로부터 출력된 진단용 데이터에 기초하여, 해당 전자 디바이스의 양부를 판정하는 판정부;
를 포함하고,
상기 전자 디바이스는,
클록 신호에 동기하여 동작하는 복수의 회로;
상기 복수의 회로로부터 출력된 신호의 데이터값을 상기 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하고, 디스에이블 단자에 신호가 주어졌을 경우에는 취득한 데이터값의 유지를 계속하는 클록 디스에이블 상태로 되는 복수의 플립플롭;
상기 복수의 플립플롭의 각각의 상기 디스에이블 단자에 대하여, 상기 회로를 진단해야 할 타이밍에 홀드 신호를 출력하여 클록 디스에이블 상태로 하는 타이밍 제어부;
상기 복수의 플립플롭의 각각에 대응하여 설치되어, 대응하는 상기 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선; 및
다른 전자 디바이스와의 데이터 수수를 보증하기 위한 마진 시간을 변경하는 마진 조정 회로
을 포함하고,
상기 타이밍 제어부는,
상기 클록 신호마다 카운트 수를 증가하고, 시험 주기를 나타내는 피리어드 신호마다 카운트수를 리셋트하는 클록 신호용 카운터; 및
상기 피리어드 신호마다 카운트 수를 증가하는 피리어드 신호용 카운터
를 포함하고,
상기 클록 신호의 상기 카운트 수 및 상기 피리어드 신호의 상기 카운트 수가 미리 설정된 설정값과 일치한 타이밍으로 상기 홀드 신호를 출력하는,
진단 장치.
- 전자 디바이스를 진단하는 진단 장치에 있어서,
상기 전자 디바이스를 진단하기 위한 입력 신호를 해당 전자 디바이스에게 주는 신호 공급부; 및
상기 입력 신호에 따라 상기 전자 디바이스로부터 출력된 진단용 데이터에 기초하여, 해당 전자 디바이스의 양부를 판정하는 판정부;
를 포함하고,
상기 전자 디바이스는,
클록 신호에 동기하여 동작하는 복수의 회로;
상기 복수의 회로로부터 출력된 신호의 데이터값을 상기 클록 신호에 동기하여 취득하여 다음의 클록 신호가 입력될 때까지 유지하는 복수의 플립플롭;
상기 복수의 플립플롭에 대응하여 설치되어, 대응하는 상기 플립플롭에 입력되는 상기 클록 신호를 마스크하는 복수의 마스크부;
진단 대상의 상기 회로에 대응하는 상기 마스크부에 대해서, 상기 회로를 진단해야 할 타이밍에 마스크 신호를 출력하고, 진단 대상의 상기 회로에 대응하는 상기 플립플롭에 입력되는 상기 클록 신호를 마스크시키는 타이밍 제어부;
상기 복수의 플립플롭의 각각에 대응해 설치되고, 대응하는 상기 플립플롭이 유지하는 데이터값을 진단용 데이터로서 출력하는 복수의 진단용 배선; 및
다른 전자 디바이스와의 데이터 수수를 보증하기 위한 마진 시간을 변경하는 마진 조정 회로
을 포함하고,
상기 타이밍 제어부는,
상기 클록 신호마다 카운트 수를 증가하고, 시험 주기를 나타내는 피리어드 신호마다 카운트수를 리셋트하는 클록 신호용 카운터; 및
상기 피리어드 신호마다 카운트 수를 증가하는 피리어드 신호용 카운터
를 포함하고,
상기 클록 신호의 상기 카운트 수 및 상기 피리어드 신호의 상기 카운트 수가 미리 설정된 설정값과 일치한 타이밍으로 상기 마스크 신호를 출력하는,
을 포함하는,
진단 장치.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/066534 WO2009028034A1 (ja) | 2007-08-27 | 2007-08-27 | 電子デバイスおよび診断装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100044879A KR20100044879A (ko) | 2010-04-30 |
KR101194336B1 true KR101194336B1 (ko) | 2012-10-24 |
Family
ID=40386778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020107004780A Expired - Fee Related KR101194336B1 (ko) | 2007-08-27 | 2007-08-27 | 전자 디바이스 및 진단 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8150647B2 (ko) |
JP (1) | JP5148615B2 (ko) |
KR (1) | KR101194336B1 (ko) |
TW (1) | TWI379091B (ko) |
WO (1) | WO2009028034A1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5172465B2 (ja) | 2008-05-20 | 2013-03-27 | 三菱電機株式会社 | 放電表面処理用電極の製造方法および放電表面処理用電極 |
JP2012247318A (ja) * | 2011-05-27 | 2012-12-13 | Advantest Corp | 試験装置および試験方法 |
TWI555856B (zh) | 2012-12-05 | 2016-11-01 | 財團法人工業技術研究院 | 多元合金塊材及其製作方法 |
JP7280703B2 (ja) * | 2019-01-31 | 2023-05-24 | 住友重機械工業株式会社 | 診断システム |
CN115267304A (zh) * | 2021-04-30 | 2022-11-01 | 脸萌有限公司 | 供电电压检测器、供电电压检测装置、系统和介质 |
US12158495B2 (en) * | 2021-11-24 | 2024-12-03 | Samsung Electronics Co., Ltd. | Method and apparatus for diagnosing electronic apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2509685B2 (ja) | 1989-01-31 | 1996-06-26 | 株式会社東芝 | 論理回路装置 |
JP2001264389A (ja) * | 2000-03-17 | 2001-09-26 | Oki Electric Ind Co Ltd | 半導体集積回路 |
US20060129868A1 (en) | 2003-07-31 | 2006-06-15 | Advantest Corporation | Clock transferring apparatus and test device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0389178A (ja) * | 1989-08-31 | 1991-04-15 | Toshiba Corp | 半導体集積回路 |
JPH1096758A (ja) | 1996-09-24 | 1998-04-14 | Advantest Corp | 自己診断機能を有する電子回路基板 |
JPH11142483A (ja) * | 1997-11-13 | 1999-05-28 | Toshiba Corp | Lsiとlsiの内部観測方法 |
US7426708B2 (en) * | 2005-01-31 | 2008-09-16 | Nanotech Corporation | ASICs having programmable bypass of design faults |
US7487378B2 (en) * | 2005-09-19 | 2009-02-03 | Ati Technologies, Inc. | Asymmetrical IO method and system |
-
2007
- 2007-08-27 JP JP2009529884A patent/JP5148615B2/ja not_active Expired - Fee Related
- 2007-08-27 KR KR1020107004780A patent/KR101194336B1/ko not_active Expired - Fee Related
- 2007-08-27 WO PCT/JP2007/066534 patent/WO2009028034A1/ja active Application Filing
-
2008
- 2008-08-27 TW TW097132779A patent/TWI379091B/zh not_active IP Right Cessation
-
2010
- 2010-02-24 US US12/712,172 patent/US8150647B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2509685B2 (ja) | 1989-01-31 | 1996-06-26 | 株式会社東芝 | 論理回路装置 |
JP2001264389A (ja) * | 2000-03-17 | 2001-09-26 | Oki Electric Ind Co Ltd | 半導体集積回路 |
US20060129868A1 (en) | 2003-07-31 | 2006-06-15 | Advantest Corporation | Clock transferring apparatus and test device |
Also Published As
Publication number | Publication date |
---|---|
JP5148615B2 (ja) | 2013-02-20 |
TW200921125A (en) | 2009-05-16 |
KR20100044879A (ko) | 2010-04-30 |
TWI379091B (en) | 2012-12-11 |
WO2009028034A1 (ja) | 2009-03-05 |
US20100235125A1 (en) | 2010-09-16 |
US8150647B2 (en) | 2012-04-03 |
JPWO2009028034A1 (ja) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101194336B1 (ko) | 전자 디바이스 및 진단 장치 | |
US7952390B2 (en) | Logic circuit having gated clock buffer | |
US9262376B2 (en) | Test apparatus and test method | |
US7640461B2 (en) | On-chip circuit for transition delay fault test pattern generation with launch off shift | |
US9264049B2 (en) | Synchronous on-chip clock controllers | |
US8055964B2 (en) | Semiconductor device having plural clock domains which receive scan clock in common | |
JP2008145361A (ja) | 半導体装置 | |
JP2005214732A (ja) | クリティカル・パス評価方法及び遅延状態計測回路、並びにlsi製造方法 | |
US7113886B2 (en) | Circuit and method for distributing events in an event stream | |
JP2008010607A (ja) | 半導体集積回路およびクロックスキュー低減方法 | |
JP2010091482A (ja) | 半導体集積回路装置及びその遅延故障テスト方法 | |
US6829548B2 (en) | DLL static phase error measurement technique | |
US6282592B1 (en) | Method and apparatus for high-speed data transmission bus entrainment | |
JP4878936B2 (ja) | 故障検出方法、試験回路及び半導体装置 | |
US20210325461A1 (en) | Extended jtag controller and method for functional reset using the extended jtag controller | |
JP4603903B2 (ja) | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 | |
US20060156114A1 (en) | Semiconductor device for accurate measurement of time parameters in operation | |
US8042014B2 (en) | Semiconductor apparatus and method of disposing observation flip-flop | |
US10261128B2 (en) | Test circuit capable of measuring PLL clock signal in ATPG mode | |
JP2013088400A (ja) | 半導体集積回路の検査方法および半導体集積回路 | |
EP3367114A1 (en) | Extended jtag controller and method for functional reset using the extended jtag controller | |
KR101006843B1 (ko) | 출력신호를 안정적으로 생성하는 동기화 회로 | |
US6988207B2 (en) | Scan insertion testing of ASICs | |
US6888367B1 (en) | Method and apparatus for testing integrated circuit core modules | |
JP6530288B2 (ja) | 半導体装置および半導体装置のテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0105 | International application |
Patent event date: 20100303 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110530 Patent event code: PE09021S01D |
|
E90F | Notification of reason for final refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20120127 Patent event code: PE09021S02D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120924 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20121018 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20121019 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20160909 |