KR101139772B1

KR101139772B1 - 반도체회로

Info

Publication number: KR101139772B1
Application number: KR1020050016472A
Authority: KR
Inventors: 수이치 하시다테
Original assignee: 오끼 덴끼 고오교 가부시끼가이샤
Priority date: 2004-09-06
Filing date: 2005-02-28
Publication date: 2012-04-26
Anticipated expiration: 2025-02-28
Also published as: JP4308735B2; KR20060043234A; US20060053314A1; JP2006074644A; US7389437B2; CN1746817A

Abstract

본 발명은 LSI의 파워 오프 에어리어의 전원투입?차단시에 관통 전류나 오동작을 발생시키지 않고, 확실하게 전원 차단상태로 이행시킨다. 파워 오프 에어리어에 마스크 레지스터(19)를 설치하고, 전원차단의 전에 이 마스크 레지스터(19)에 "L"의 마스크 신호를 세트한다. 백업 에어리어측에서는, 파워 오프 에어리어로부터 공급되는 마스크 신호를 유지함과 동시에, 이 마스크 신호가 무전압상태가 되었을 때에는 "L"을 유지하는 래치회로(33A)를 설치하고, 이 래치회로(33A)에서 유지한 마스크 신호를 이용하여, 파워 오프 에어리어측과의 사이의 입출력 신호를 마스크 한다.

반도체회로, 전원차단, 래치회로, 마스크 신호, 파워 오프

Description

반도체회로{SEMICONDUCTOR CIRCUIT}

도 1은 본 발명의 실시예 1을 나타내는 반도체장치의 개략적인 구성도,

도 2는 종래의 반도체장치의 개략적인 구성도,

도 3은 본 발명의 실시예 2를 나타내는 RTC의 구성도,

도 4는 본 발명의 실시예 3을 나타내는 RTC의 구성도,

도 5는 본 발명의 실시예 4를 나타내는 RTC코어부의 구성도,

*도면의 주요 부분에 대한 부호의 설명*

10A, 10B : 로직 코어부 11 : CPU

18, 36, 37 : 보호 다이오드 19 : 마스크 레지스터

20A : 입출력부 30A, 30B, 30C : RTC

31, 31A, 31B : RTC코어부 33A : 래치회로

35, 38 : AND게이트 300, 302 : 상태시험 레지스터

303 : 액세스 제어 레지스터 304 : 어드레스 레지스터

305 : 셀렉터

본 발명은, 반도체회로의 전원제어에 관한 것이다.

최근의 반도체 프로세스의 미세화에 의해, 트랜지스터의 오프 리크 전류가 증대하고, 클록이나 입출력 신호의 동작을 정지시킨 LSI의 대기시의 소비전류를 무시할 수 없는 크기로 되어 왔다. 특히, 휴대기기의 전원공급은 배터리에 의한 것이 주이기 때문에, 시스템으로서 아무것도 동작하지 않는 대기 상태로 전원전류를 소비해버리는 것은 큰 문제이고, 이 소비 전류를 삭감하는 것이 큰 과제이다. 대기 상태에서 소비 전류를 삭감하는 방법은 일부 존재하지만, LSI에 공급하는 전원을 스위치 수단에 의해 차단하는 방법이 가장 효과적이다.

전원을 차단하는 방법으로서, LSI 전체의 전원을 차단하는 경우는 통상의 전원투입?차단과 상관없으므로 특별히 문제되지는 않지만, 예를 들면 내장 시계를 갖는 LSI와 같이 전체의 전원을 차단할 수 없는 경우에는, 항상 전원 온으로 되는 영역(백업 에어리어)과 전원 오프로 될 수 있는 영역(파워 오프 에어리어)으로 나누고, 대기시에 파워 오프 에어리어의 전원을 차단하는 배터리 백업모드를 갖게 해서 소비전류를 삭감한다.

이 경우, 백업 에어리어와 파워 오프 에어리어의 경계부분의 회로를 전용으로 설계할 필요가 있다. 즉, 파워 오프 에어리어의 전원을 온으로부터 오프, 또는 오프로부터 온으로 전환하는 경우, 전원전압이 안정하기까지의 과도기에, 백업 에어리어로부터 파워 오프 에어리어에의 전류의 유입이 발생하므로, 이것을 억제하기 위한 회로가 필요해지기 때문이다. 또한, 배터리 백업모드에서는, LSI에 외부 부착 하는 회로의 전원공급도 차단함으로써, 외부 부착 부품의 소비하는 전류도 삭감가능하게 하는 구성이 필요해지고 있다.

도 2는 LSI와 외부부착회로로 이루어진 종래의 반도체장치의 개략 구성도이다.

이 반도체장치는, LSI를 구성하는 로직 코어부(10), 입출력부(20) 및 시계용 클록 카운터(이하, 「RTC」라고 한다)(30)와, 외부부착회로인 신호생성부(40), 스위치 제어부(50), 전원 스위치(60) 및 전원(70)으로 구성되어 있다.

로직 코어부(10)는, CPU(11)와 시스템 버스(12)를 갖고, 이 시스템 버스(12)에 포토 제어부(13) 등의 입출력제어부나 도면에 도시하지 않은 메모리 등이 접속되어 있다. 또한, 로직 코어부(10)는, 입출력부(20)과의 사이에서 신호레벨의 변환을 행하기 위한 버퍼(14, 15) 등과, 시스템 버스(12)를 RCT(30)에 접속하기 위한 출력 버퍼(16)와 입력 버퍼(17), 및 이 입력 버퍼(17)의 입력측에 설치된 ESD대책용 보호 다이오드(18)를 갖고 있다. 로직 코어부(10)에는, 배터리 백업모드시에는 차단되는 1.5V계의 전원전압 VDDCORE가 공급되도록 되어 있다.

입출력부(20)는, LSI와 외부의 사이에서 신호의 입출력을 행하는 것으로, 각 신호에 대응한 버퍼(21, 22) 등과, 로직 코어부(10)의 포토 제어부(13)로부터 제어되는 복수의 포토(23)를 가지고 있다. 입출력부(20)에는, 배터리 백업 모드시에는 차단되는 3.3V계의 전원전압 VDDIO가 공급되도록 되어 있다.

RTC(30)는, 배터리 백업 모드에서도 항상 전원이 공급되는 백업 에어리어에 설치되고, 외부부착의 수정진동자로 32kHz의 클록신호 CLK을 발생하는 시계용의 클록 발진기나 계시기구를 구비한 RTC코어부(31)와, 전원차단에 대응하기 위한 인터페이스부(32)로 구성되고, 1.5V계의 전원전압 VDDRTC가 공급되도록 되어 있다.

인터페이스부(32)는, 로직 코어부(10)로부터 공급되는 마스크신호 msk를 유지하기 위해서, 인버터와 NAND게이트를 루프형으로 접속한 래치회로(33)를 가지고 있다. 이 래치회로(33)는, 전원전압 VDDCORE가 차단되었을 때에 유지하고 있는 데이터가 반전해버리는 것을 피하기 위해서, 이 전원전압 VDDCORE가 내려가 잘린 상태에서는 반드시 "L"을 유지하도록, NAND게이트에 전원전압 VDDCORE가 공급되는 회로로 되어 있다. 래치회로(33)의 출력신호는 2단의 플립플롭(FF)에 의한 동기회로(34)에 공급되어, RTC 코어부(31)에서 생성되는 클록신호 CLK로 동기화되어, 수염 형의 짧은 펄스가 제거되어서, 마스크 신호 mskr로서 AND게이트(35)에 공급되게 되어 있다. AND 게이트(35)는, 로직 코어부(10)의 출력 버퍼(16)로부터 출력되는 시스템 버스(12)의 신호를, RTC코어부(31)에 공급하기 위한 버퍼를 겸한 마스크 회로로 되어 있다. 또한, 로직 코어부(10)로부터 이 RTC(30)에 입력되는 신호선과, 전원전압 VDDRTC 및 접지전압 GND와의 사이에는, 보호 다이오드(36, 37)가 접속되어 있다.

신호생성부(40)는, LSI 전체를 초기 상태로 하기 위한 리셋트 신호 RST와, 배터리 백업 모드시에 RTC(30)에의 입력신호를 마스크 하기 위한 마스크신호 MSK를 생성하는 것으로, 이것들의 리셋트 신호 RST와 마스크 신호 MSK는, 입출력부(20)의 버퍼(21, 22)를 통해서 로직 코어부(10)에 공급되도록 되어 있다. 신호생성부(40) 는, 입출력부(20)와 동일 3.3V계의 전원전압 VDDIO로 동작하게 되어 있다.

스위치 제어부(50)는, 전원(70)으로부터 출력되는 3.3V계의 전원전압 VDDEX에서 동작하고, 전원 스위치(60)에 대한 제어신호를 출력하는 것이다. 또한 전원 스위치(60)는, 스위치 제어부(50)로부터 공급되는 제어신호에 의거하여 전원(70)으로부터 공급되는 전원전압 VDDRCT, VDDEX를 온?오프하고, 각각 전원전압 VDDCORE, VDDIO로서 출력하는 것이다.

이 반도체회로의 전원투입 순서는 다음과 같다.

(1) 스위치 제어부(50)에 의해 전원 스위치(60)를 제어하고, 전원전압 VDDIO, VDDCORE를 공급한다. 전원전압 VDDRTC, VDDEX는, 초기의 전원투입시 이외는, 항상 공급되어 있다. 이때, 신호생성부(40)로부터 출력되는 리셋트 신호 RST와 마스크신호 MSK는, 함께 "L"이다.

(2) 전원안정 후에, 신호생성부(40)에 의해, 리셋트와 마스크를 해제한다. 리셋트 신호 RST가 "H"로 되면, 로직 코어부(10)의 리셋트 상태가 해제되고, CPU(11)의 동작이 개시한다. 또한, 로직 코어부(10)로부터 RTC(30)에 출력되는 마스크 신호 msk도 "H"가 된다.

(3) RTC(30)의 RTC코어부(31)에 대한 마스크 해제는, 2단의 플립플롭에 의한 동기회로(34)가 있기 때문에, 로직 코어부(10)로부터 공급되는 마스크신호 msk가 "H"로 되고 나서, 32kHz의 클록 신호 CLK의 2클록 사이클 후에 해제된다.

(4) CPU(11)로부터 백업 에어리어 RTC(30)에의 액세스가 가능하게 된다.

한편, 이 반도체회로의 전원차단 순서는 다음과 같다.

(1) 신호생성부(40)에 의해, 리셋트 신호 RST와 마스크 신호 MSK를, 함께 "L"로 한다.

(2) RTC(30)의 RTC코어부(31)에 대한 마스크 설정은, 2단의 플립플롭회로(34)이기 때문에, 로직 코어부(10)로부터 공급되는 마스크 신호 msk가 "L"로 되고나서, 32kHz의 클록신호 CLK의 2클록 사이클 후에 설정된다.

(3) 스위치 제어부(50)에 의해 전원 스위치(60)를 제어하고, 전원전압 VDDIO, VDDCORE의 공급을 정지한다. 이때, 전원전압 VDDRTC, VDDEX는, 항시 공급되어 있다.

[특허문헌1] 일본특허공개 2002-223156호 공보

[특허문헌2] 일본특허공개 2002-312073호 공보

그러나, 상기 반도체회로에서는, 다음과 같은 문제가 있었다.

(A) 입출력부(20)에서의 마스크신호 MSK용의 버퍼(22)는, 도 1에 나타낸 것처럼, 일반적으로는 2개의 인버터(22a, 22b)를 종속접속하여 구성되어 있다. 또한 로직 코어부(10)에서의 버퍼(15)도, 2개의 인버터(15a, 15b)를 종속접속하여 구성되어 있다.

전원투입전은 전원전압 VDDIO, VDDCORE가 접지전위 GND로 되어 있기 때문에, 인버터(22a, 22b, 15a, 15b)의 입력측도 출력측도 전부 "L"이다. 전원이 투입되면, 시간의 경과와 함께 전원 레벨이 안정되고, 인버터(22a, 15a)의 출력측의 레벨이 "H"로 된다. 그러나, 전원전압 VDDIO는, 입출력부(20)외 신호생성부(40)에도 공급되므로, 전원 레벨이 안정할때 까지의 과도기에는, 그 상승이 완만해진다. 이 때문에, 예를 들면 인버터 22a의 출력 레벨이 "L"로 되고, 인버터 22b의 출력 레벨이 "H", 인버터 15a의 출력 레벨이 "L"로 되며, RTC(30)에 공급되는 마스크신호 msk가 "H"로 되는 경우도 일시적으로 발생할 가능성이 있다.

이 상태가 되면, RTC(30)의 마스크가 해제되어버려, 파워 온 에어리어와 백업 에어리어의 경계에서의 관통 전류가 발생할 뿐만 아니라, RTC 코어부(31)의 오동작을 야기할 우려가 있다.

(B) 전원차단전에 마스크 신호 MSK를 "L"로 한 상태에서는, 인버터 22a, 15a의 출력측의 레벨은 "H", 인버터 22b, 15b의 출력측의 레벨은 "L"이고, RTC(30)에 공급되는 마스크 신호 msk는 "L"로 되어 있다.

다음에, 전원이 차단되면, 시간경과와 함께 전원전압 VDDIO, VDDCORE가 접지 전압 GND로 되고, 인버터(22a, 22b, 15a, 15b)의 입력측도 출력측도 전부 "L"로 된다. 그러나, 전원 레벨이 안정될 때까지의 과도기에는, 신호생성부(40)의 구성부품이나 전원용량 등에 의해 하강이 일정하지 않기 때문에, 인버터 22a의 출력 레벨이 "L"로 되고, 인버터 22b의 출력 레벨이 "H", 인버터 15a의 출력 레벨이 "L"로 되며, RTC(30)에 공급되는 마스크 신호 msk가 "H"로 되는 경우도 일시적으로 발생할 가능성이 있다.

이 상태가 되면, 전원투입시의 문제와 마찬가지로 RTC(30)의 마스크가 해제되어버려, 파워 온 에어리어와 백업 에어리어의 경계에서의 관통 전류가 발생할 뿐 만 아니라, RTC 코어부(31)의 오동작을 일으킬 우려가 있다. 또한, RTC(30)에서는 마스크가 해제되면, 래치회로(33)의 유지 내용이 "H"로 되어버리는 경우를 생각할 수 있다. 전원전압 VDDCORE가 완전히 접지 전압 GND로 되어 있지 않은 상태에서는, 래치회로(30)의 "H"의 출력 신호가 로직 코어부(10)의 버퍼(15)를 통해서 전원전압을 공급해버리는 상태에 빠지고, 이 로직 코어부(10)가 전원차단상태로 이행할 수 없다고 하는 문제를 일으킨다.

(C) 다른 전원간의 인터페이스에서는, 입력측의 바로 가깝게 ESD대책용 보호 다이오드(예를 들면, 보호 다이오드 17, 36, 36)를 넣는 필요가 있지만, 이 보호 다이오드가 있기 때문에 전원을 차단할 때는, 백업 에어리어로부터의 출력 신호O-RTC를 "L"로 설정해 두어야 한다. 만약에, "H"인채로 전원을 차단한 경우, 보호 다이오드의 전원전압 VDDCORE측이 접지 전압 GND로 되기 때문에, 이 보호 다이오드가 순방향이 되고, 전원전압 VDDCORE측에 전류가 흐른다. 전류가 흐르면 백업 에어리어로부터 전원이 공급되어, 전원차단상태로 이행할 수 없다고 하는 문제를 야기한다.

(D) 마스크 신호 msk는, 마스크된 상태("L")로부터 전원투입?차단이 행해졌을 때에 수염형 신호에 의해 마스크가 해제되지 않도록, 동기회로(34)에서 32kHz의 클록 신호 CLK에서 짧은 펄스 신호를 제거하도록 하고 있다. 클록 신호 CLK는, CPU(11)로부터 액세스하기 위한 버스 클록(도시하지 않음)에는 동기하지 않고 있기 때문에, RTC(30)내부에서 마스크가 완료한 타이밍을 CPU(11)측에서 정확히 알 수 없다. 따라서, 마스크가 완료하지 않은 상태에서 전원을 차단하면, RTC(30)에서 관 통 전류가 발생하는 문제나, RTC(30)내의 도시하지 않은 레지스터가 고쳐 써져 버리는 문제가 발생한다. 또한, 마스크가 해제되지 않고 있는 상태에서 CPU(11)로부터 레지스터에 액세스하면 기록할 수 없고, 판독하여도 마스크에 의한 고정값밖에 판독할 수 없다고 하는 문제가 발생한다.

(E) 보호 다이오드가 있는 경우 마스크 설정이 되기 전에 전원이 차단되거나, 전원차단중에 마스크 신호 msk가 "H"로 인식된 경우에, 백업 에어리어로부터의 출력 신호 O-RTC가 "H"일 경우에는, 보호 다이오드를 거쳐서 전류가 흘러버려, 전원차단상태로 이행할 수 없다고 하는 문제를 야기한다.

본 발명은, 상기한 문제를 해결하고, 확실하게 전원차단상태로 이행할 수 있는 반도체회로를 제공하는 것을 목적으로 하고 있다.

본 발명은, 대기시에 전원의 공급이 정지되는 파워 오프 에어리어 및 대기시라도 전원이 공급되는 백업 에어리어를 갖는 집적회로와, 상기 집적회로에의 전원의 공급을 제어하는 스위치 수단을 구비한 반도체회로에 있어서, 상기 파워 오프 에어리어에, 통상 동작시에는 하이레벨의 마스크 신호가 설정되고, 대기 상태로 이행하기 전에 로우 레벨의 마스크 신호가 설정되는 레지스터를 설치하는 동시에, 상기 백업 에어리어에, 대기 상태로 이행한 후에는 상기 마스크 신호의 레벨을 로우 레벨로 유지하는 래치회로, 및 상기 래치회로에 로우 레벨이 유지되어 있을 때에, 상기 파워 오프 에어리어로부터의 입력 신호를 로우 레벨로 고정하는 마스크 회로를 설치한 것을 특징으로 한다.

[발명을 실시하기 위한 최선의 형태]

마스크 회로를, 래치회로에 로우 레벨이 유지되어 있을 때에, 파워 오프 에어리어로부터의 입력신호뿐만 아니라 파워 오프 에어리어에의 출력 신호도 로우 레벨로 고정하도록 구성하거나, 파워 오프 에어리어로부터 백업 에어리어와의 사이의 입출력 신호의 상태를 조사하기 위해서, 이 파워 오프 에어리어로부터 판독을 할 수 있는 상태 시험 레지스터를 설치함으로써, 더 확실하게 관통 전류를 없애서 전원차단상태로 이행할 수 있다.

[실시예 1]

도 1은, 본 발명의 실시예 1을 나타내는 반도체장치의 개략적인 구성도이고, 도 2의 요소와 공통의 요소에는 공통부호가 부착되어 있다.

이 반도체장치는, LSI를 구성하는 로직 코어부(10A), 입출력부(20A) 및 시계용 클록 카운터(이하, 「RTC」이라고 한다)(30A)와, 이 LSI의 외부부착회로인 신호생성부(40A), 스위치 제어부(50A), 전원 스위치(60) 및 전원(70)으로 구성되어 있다.

로직 코어부(10A)는, 도 2와 마찬가지로, CPU(11)과 시스템 버스(12)를 갖고, 이 시스템 버스(12)에 포토 제어부(13) 등의 입출력제어부나 도시하지 않은 메모리 등이 접속되어 있다. 또 로직 코어부(10A)는, 입출력부(20A)와의 사이에서 신 호레벨의 변환을 행하기 위한 버퍼 14등과, 시스템 버스(12)를 RCT(30A)에 접속하기 위한 출력 버퍼 16와 입력 버퍼 17을 가지고 있다. 또한, 이 로직 코어부(10A)는, CPU(11)로부터 시스템 버스(12)를 통해서 마스크 신호 MSK가 세트되는 마스크 레지스터(19)를 가지고 있고, 이 마스크 신호 MSK가 버퍼(15)를 통해서, 마스크 신호 msk으로서 RTC(30A)에 출력되게 되어 있다. 이때, 로직 코어부(10A)는, 배터리 백업 모드시에는 차단되는 1.5V계의 전원전압 VDDCORE가 공급되는 파워 오프 에어리어에 형성되어 있다.

입출력부(20A)는, LSI와 외부와의 사이에서 신호의 입출력을 행하는 것으로, 각 신호에 대응한 버퍼(21) 등과, 로직 코어부(10A)의 포토 제어부(13)로부터 제어되는 복수의 포트(23a, 23b) 등을 가지고 있다. 입출력부(20A)는, 배터리 백업 모드시에는 차단되는 3.3V계의 전원전압 VDDIO가 공급되는 파워 오프 에어리어에 형성되어 있다.

RTC(30A)는, 배터리 백업 모드에서도 항상 전원이 공급되는 백업 에어리어에 설치되고, 외부부착의 수정진동자로 32kHz의 클록 신호 CLK를 발생하는 시계용의 클록 발진기나 시간 측정 기구를 구비한 RTC코어부(31)와, 전원차단에 대응하기 위한 인터페이스부(32A)로 구성되고, 항상 1.5V계의 전원전압 VDDRTC가 공급되는 백업 에어리어에 형성되어 있다.

인터페이스부(32A)는, 로직 코어부(10A)로부터 공급되는 마스크 신호 msk를 유지하기 위한, 래치회로(33A)를 가지고 있다. 이 래치회로(33A)는, 입력측이 무전압이 되었을 때에는 "L"로 유지하게 되어 있고, 입력측을 접지 전압 GND에 풀다운 하는 높은 저항값을 갖는 저항(33a), 입력측과 접지전압 GND의 사이에 접속된 N채널형 트랜지스터(33b), 입력측의 레벨을 반전해서 트랜지스터(33b)의 게이트에 주는 인버터 33c, 및 이 인버터 33c에 종속되게 접속된 인버터 33d로 구성되어 있다.

래치회로(33A)의 출력 신호는 2단의 플립플롭에 의한 동기회로(34)에 주어져, RTC 코어부(31)에서 생성되는 클록 신호 CLK로 동기화되어, 수염형 짧은 펄스가 제거되어서, 마스크 신호 mskr로서 AND게이트(35)에 주어지게 되어 있다. AND 게이트(35)는, 로직 코어부(10)의 출력 버퍼(16)로부터 출력되는 시스템 버스(12)의 신호를, RTC 코어부(31)에 주기 위한 버퍼를 겸한 마스크 회로로 되어 있다.

신호생성부(40A)는, LSI 전체를 초기 상태로 하기 위한 리셋트 신호 RST를 생성하는 것으로, 이 리셋트 신호 RST는, 입출력부(20A)의 버퍼(21)를 통해서 로직 코어부(10A)에 주어지게 되어 있다. 신호생성부(40A)는, 입출력부(20A)와 동일 3.3V계의 전원전압 VDDIO로 동작하게 되어 있다.

스위치 제어부(50A)는, 전원(70)으로부터 출력되는 3.3V계의 전원전압 VDDEX와 접지 전압 GND의 사이에 접속된 전원투입용의 스위치 51 및 저항 52의 직렬 회로와, 이것에 병렬로 접속된 전원차단용 스위치 53 및 저항 54의 직렬 회로로 구성되어 있다. 스위치(51)와 저항(52)의 접속점은 입출력부(20A)의 포트(23a)에 접속됨과 아울러, 이 접속점의 전압이 전원 스위치(60)에 대한 제어신호 CON으로서 출력되게 되어 있다. 또한 스위치(53)와 저항(54)의 접속점은, 입출력부(20A)의 포트(23b)에 접속되어 있다.

전원 스위치(60)는, 스위치 제어부(50A)로부터 공급되는 제어신호 CON에 의 거하여 전원(70)으로부터 공급되는 전원전압 VDDRCT, VDDEX를 온?오프하고, 각각 전원전압 VDDCORE, VDDIO로서 출력하는 것이다.

다음에, 이 반도체회로의 전원투입 및 전원차단시의 동작을 설명한다.

(I) 전원투입시의 동작

(1) 스위치(51)가 온으로 되면, 저항(52)에서 "L"로 풀다운 되어 있던 제어신호 CON과 포트(23a)에의 입력이 "H"로 끌어 올려진다. 제어신호 CON이 "H"로 됨으로써 전원전압 VDDIO, VDDCORE의 공급이 개시된다. 이때, 전원전압 VDDRTC는, 초기의 전원투입시 이외는, 항상 공급되어 있다. 이 시점에서는, 리셋트 신호 RST에 의해 마스크 레지스터(19)가 리셋트되고, 마스크 신호 MSK는 "L"로 되어 있다. 따라서, RTC(30A)의 래치회로(33A)의 출력 신호는 "L"이다.

(2) 전원전압 VDDIO, VDDCORE가 공급되고나서 안정된 시점에서, 신호생성부(40A)로부터 출력되는 리셋트 신호 RST가 "H"로 되고, 리셋트 상태가 해제된다. 이에 따라 CPU(11)의 동작이 개시한다.

(3) 일정시간 후에, CPU(11)로부터 포트 제어부(13)에 액세스해서 포트(23a)에 "H"을 검출하면, CPU(11)는 스위치(51)가 눌린다고 인식하고, 포트 제어부(13)에 대하여 포트(23a)를 출력 모드로 전환함과 동시에, "H"를 출력하도록 설정한다. 이에 따라, 스위치(51)가 오프로 되어도, 제어신호 CON은 "H"로 되고, 전원 스위치(60)는 온의 상태를 유지한다. 한편, 일정시간 후에 CPU(11)가 포트(23a)의 "L"을 검출했을 경우에는, 전원이 오프라고 인식하기 때문에, 전원차단의 동작이 개시된다.

(4) CPU(11)로부터 마스크 레지스터(19)에 액세스하고, 마스크 신호 MSK를 "H"(마스크 해제)로 설정한다. 마스크 신호 MSK가 "H"로 되면, RTC(30A)에 공급되는 마스크 신호 msk가 "H"로 되고, 래치회로(33A)를 통해서 동기회로(34)에 주어진다. 이때, 래치회로(33A)의 입력측에 접속된 저항(33c)은, 저항값이 크게 설정되어 있으므로, "H"의 마스크 신호 msk에 대한 영향은 없다. 마스크 신호 msk는, 동기회로(34)에 있어서 클록 신호 CLK로 동기되어, 마스크 신호 mskr로서 AND게이트(35)에 공급된다. 이에 따라, RTC(30)에의 액세스가 허가되어, 로직 코어부(10A)로부터 공급되는 입력 신호 I-RTC는 RTC코어부(31)에 입력된다.

(II) 전원차단시의 동작

(1) 스위치(53)가 온으로 되면, 저항(54)에서 "L"로 되어 있던 포트(23b)에의 입력이 "H"로 끌어 올려진다. CPU(11)로부터 포트 제어부(13)에 액세스해서 포트(23b)에 일정시간 "H"을 검출하면, CPU(11)은 스위치(53)가 눌렸다고 인식하고, 전원차단 동작을 개시한다. 이때, 포트(23b)에 "H"를 검출하고나서 일정시간 이내에 "L"을 검출했을 때에는, 전원차단동작은 행하지 않고 통상 동작을 계속한다.

(2) CPU(11)로부터 마스크 레지스터(19)에 액세스하고, 마스크 신호 MSK를 "L"(마스크 설정)로 한다. 마스크 신호 MSK가 "L"로 되면, RTC(30A)에 공급되는 마스크 신호 msk가 "L"로 되어, 래치회로(33A)를 통해서 동기회로(34)에 공급된다. 이때, 래치회로(33A)의 인버터(33a)의 출력 신호는 "H"로 되므로, 트랜지스터(33d)는 온으로 되고, 이 인버터(33a)의 입력측은 접지전위 GND에 접속되어서 "L"로 고정된다. 마스크 신호는, 동기회로(34)에 있어서 클록 신호 CLK로 동기되어, AND 게 이트(35)에 공급된다. 이에 따라, 로직 코어부(10A)로부터 공급되는 입력 신호 I-RTC는 마스크 되어, RTC(30)에의 액세스는 금지된다.

(3) RTC(30)의 마스크가 완료하면, CPU(11)로부터 포트 제어부(13)에 액세스해서 포트(23a)를 "L"로 한다. 포트(23a)가 "L"로 되면, 전원 스위치(60)가 오프로 되고, 전원전압 VDDIO, VDDCORE의 공급이 차단된다. 이에 따라, 신호생성부(40A)의 전원공급도 차단되므로, 리셋트 신호 RST도 "L"이 된다. RTC(30A)의 전원전압VDDRTC는 공급되어 있고, 래치회로(33A)에서는, "L"을 유지한 채 변화되지 않는다. 이 전원차단의 과도기에 마스크 신호 msk가 일시적으로 "H"로 되었다고 하여도, 래치회로(33A)는 그 "H"의 레벨을 유지하는 일은 없으므로, 버퍼(15)에 전류가 흐르는 경우는 없다.

이상과 같이, 이 실시예 1에서는, 로직 코어부(10A)에 CPU(11)로부터 제어가능한 마스크 레지스터(19)를 설치하고, 이 마스크 레지스터(19)로부터 마스크 신호MSK를 출력하도록 하고 있다. 이에 따라, 종래와 같이 신호생성부(40)에서 생성된 마스크 신호 MSK와 같이 전원의 온?오프의 영향을 받지 않는다. 또한, RTC(30A)내의 래치회로(33A)는, "L"만을 유지하는 회로구성으로 되어 있으므로, 전원차단의 과도상태에서 마스크 신호 msk가 일시적으로 "H"로 되었다고 하여도, 버퍼(15)에 전류가 흐르지 않고, 마스크 신호가 전원전압 VDDCORE의 온?오프의 영향으로 해제되는 문제가 없어진다. 또한 LSI의 외부로부터 마스크 신호 MSK를 입력할 필요가 없으므로, 단자의 수를 줄일 수 있다.

이때, 본 발명은, 상기 실시예 1에 한정되지 않고, 여러 가지의 변형이 가능 하다. 이 변형예로서는, 예를 들면, 다음과 같은 것이 있다.

(a) 스위치 제어부(50A)의 구성은 설명을 간소화하기 위한 일례로, 스위치(51, 53)을 직접 조작하지 않고 각종의 상태에 따라, 스위치를 제어하거나 CPU(11)에 상태를 전하도록 구성할 수 있다.

(b) RTC(30A)내의 동기회로(34)는 생략할 수 있다.

[실시예 2]

도 3은, 본 발명의 실시예 2를 나타내는 RTC의 구성도이다. 이 RTC 30B는, 도 1의 RTC 30A를 대신하여 설정되는 것으로, 도 1의 요소와 공통의 요소에는 공통부호가 부착되어 있다.

이 RTC(30B)는, 로직 코어부(10B)로부터의 입력 신호 I-RTC의 RTC코어부(31)에의 입력을, 동기회로(34A)로부터 출력되는 마스크 신호 mskr로 제어하는 AND게이트(35)에 더해서, 이 RTC코어부(31)로부터 로직 코어부(10B)에의 출력 신호 O-RTC를 같은 마스크 신호 mskr로 제어하는 AND게이트(38)를 갖고 있다.

또한, 이 RTC(30B)는, 로직 코어부(10B)로부터 마스크 신호 msk이나 입력 신호 I-RTC에 중첩되어 입력되는 과전압으로부터 회로를 보호하기 위한 보호 다이오드(36, 37)를 구비하고 있다. 마찬가지로, 로직 코어부(10B)측에서도, RTC(30B)로부터 출력 신호 O-RTC에 중첩되어 입력되는 과전압으로부터 회로를 보호하기 위한 보호 다이오드(18)를 구비하고 있다.

다음에, 전원차단 동작에 의해 파워 오프 에어리어의 전원이 차단될 때의 동 작을 설명한다.

전원차단에 앞서, CPU(11)로부터 마스크 레지스터(19)에 대하여 마스크 신호MSK를 "L"로 설정한다. 이에 따라 RTC(30B)에서의 마스크 신호 mskr도 "L"로 된다. 이에 따라, RTC코어부(31)에 공급되는 입력 신호 I-RTC가 "L"로 고정됨과 동시에, 이 RTC코어부(31)로부터 로직 코어부(10B)에 출력되는 출력 신호 O-RTC도 "L"로 고정된다.

그 후, 파워 오프 에어리어의 전원전압 VDDCORE를 차단한다. 이에 따라, 버퍼(17) 및 보호 다이오드(18)를 포함하는 로직 코어부(10B)내의 모든 회로에의 전원의 공급이 정지된다.

이상과 같이, 이 실시예 2의 RTC(30B)는, 전원차단에 앞서 마스크 신호 MSK가 공급되었을 때에, 파워 오프 에어리어에 출력하는 출력 신호 O-RTC를 "L"로 고정하는 AND게이트를 가지고 있다. 이에 따라, RTC(30B)로부터 로직 코어부(10B)의 보호 다이오드(18)에 전류가 흐르지 않게 되어, 확실하게 백업 모드에의 이행이 가능해진다.

[실시예 3]

도 4는 본 발명의 실시예 3을 나타내는 RTC의 구성도이다. 이 RTC 30C는, 도 1의 RTC 30A를 대신해서 설정되는 것으로, 도 1의 요소와 공통의 요소에는 공통부호가 부착되어 있다.

RTC(30C)는, 기능이 추가된 RTC코어부(31A)를 가지고 있다. 즉, 이 RTC코어 부(31A)는, 도시하지 않은 클록 발진기나 시간 측정 기구에 더해서, 로직 코어부(10B)에 전원이 투입되어서 마스크가 해제되어 있을 때에, 이 로직 코어부(10B)로부터 임의의 데이터를 판독 기록할 수 있는 상태시험 레지스터(300)를 설치한 것이다.

이 상태시험 레지스터(300)의 사용방법은 다음과 같다.

실시예 1의 (I)에서 설명한 바와 같이, 전원이 투입되어서 CPU(11)로부터 마스크가 해제되고, 마스크 레지스터(19)에서 출력된 마스크 신호 MSK가 "H"로 된 후, CPU(11)로부터 상태시험 레지스터(300)에 대하여 "0" 이외의 임의의 값을 기록한다. 또한, CPU(11)로부터 상태시험 레지스터(300)의 내용을 판독하고, 기록한 임의의 값이 판독되면, 마스크가 해제되어 있다고 판정할 수 있고, 만일 마스크가 해제되어 있지 않으면, AND게이트(36)로부터 출력되는 출력 신호 O-RTC는 "L"로 되므로, 판독된 값은 "0"으로 된다.

한편, 전원차단시에는, 전원차단에 앞서 CPU(11)로부터 마스크를 설정한 후, 이 CPU(11)로부터 상태시험 레지스터(300)에 대하여 "0"이외의 임의의 값을 기록한다. 또한, CPU(11)로부터 상태시험 레지스터(300)의 내용을 판독하고, "0"의 값이 판독되면, 마스크가 설정되었다고 판정할 수 있다. 만일 기록한 임의의 값이 판독되면, 마스크는 설정되어 있지 않다고 판정된다. RTC(30C)의 마스크가 설정된 것을 확인한 후, 전원을 차단한다.

이상과 같이, 이 실시예 3의 RTC(30C)은, RTC코어부(31A)에 상태시험 레지스터(300)를 설치하고 있으므로, 마스크의 설정?해제의 상태를 CPU(11)로부터 확인 하는 것이 가능하게 되고, 마스크의 해제를 확인한 후, RTC코어부(31A)에 액세스하거나, 마스크의 설정을 확인한 후, 전원을 차단하거나 할 수 있다. 마스크가 설정되어 있지 않는데 전원을 차단해서 관통 전류가 발생하거나, RTC코어부(31A)의 레지스터의 값이 고쳐 써져 버린다는 문제가 없어진다.

이때, 임의의 데이터를 판독 기록할 수 있는 상태시험 레지스터(300) 대신에, "0"이외의 고정값이 설정된 판독전용의 레지스터를 이용하여도 된다. 그 경우는, 레지스터에 대한 기록은 행하지 않고, 미리 설정된 고정값이 판독되면, 마스크가 해제되어 있다고 판정한다.

[실시예 4]

도 5는 본 발명의 실시예 4를 나타낸 RTC코어부의 구성도이다.

이 RTC코어부(31B)는, 도 3의 RTC코어부(31)를 대신하여 설정되는 것으로, 시계나 시간 측정기구로서 사용되는 복수의 RTC 레지스터(301), 상태시험 레지스터(302) 및 액세스 제어 레지스터(303)을 가지고 있다. 상태시험 레지스터 302는, 실시예 3에서의 상태시험 레지스터 300과 마찬가지로, 로직 코어부(10B)로부터 임의의 데이터를 판독하여 기록할 수 있는 레지스터이지만, 마스크 신호 mskr가 "H"로부터 "L"로 변화되면 리셋트되어, 그 값이 "0"이 되도록 구성되어 있다. 또한, 액세스제어 레지스터(303)는, 로직 코어부(10B)로부터의 액세스에 대하여, 어드레스 신호 AD에 불구하고, 반드시 상태시험 레지스터(302)의 내용을 로직 코어부(10B)에 출력하는 상태를 설정하기 위한 레지스터이다. 이것들의 레지스터(301～303)의 데 이터 입력 단자는, 로직 코어부(10B)로부터 기록하여 데이터 WD가 공급되는 기록 데이터 버스에 접속되어 있다.

또한, 이 RTC 코어부(31B)는, 로직 코어부(10B)로부터 공급되는 어드레스 신호 AD를 해독해서 각 레지스터(301～303)에 대한 선택신호를 출력하는 어드레스 디코더(304)를 가지고 있다. 어드레스 디코더(304)로부터 출력되는 선택신호는, 기록 제어신호 WE와의 논리곱이 이루어져 대응하는 레지스터(301～303)의 기록제어단자에 공급됨과 동시에, 셀렉터(305)에 공급되게 되어 있다.

셀렉터(305)는, 어드레스 디코더(304)로부터 출력되는 선택신호와 액세스제어 레지스터(303)에 설정된 신호에 따라, 레지스터(301, 302)의 출력 데이터를 선택해서 판독 데이터 RD로서 판독 데이터 버스에 출력하는 것이다. 이 셀렉터(305)에서는, 액세스 제어 레지스터(303)에 "H"가 설정되었을 때에, 어드레스 신호 AD에 관계없이, 상태 시험 레지스터(302)의 내용을 판독 데이터 RD로서 출력하도록 되어 있다.

다음에 동작을 설명한다.

마스크를 해제하는 경우, 도 1의 CPU(11)로부터 마스크 레지스터(19)에 액세스하고, 마스크 신호 MSK를 "H"로 세트한다. 마스크 신호 MSK는, 마스크 신호 msk로서 도 3의 RTC(30B)에 입력되고, 동기회로(34)에 의해 클록신호 CLK에 동기된 후, AND게이트(35, 38)의 마스크를 해제한다. CPU(11)에서는, 도 5의 상태 시험 레지스터(302)에 0 이외의 임의의 값을 기록하고, 즉시 판독하는 것을 반복한다. 상태 시험 레지스터(302)로부터 판독한 값이, 기록한 값에 일치한 시점에서, 실제로 RTC 코어부(31B)의 마스크가 해제된다고 판정한다. 그 후, 액세스 제어 레지스터(303)의 내용을 "L"로 설정한다. 이에 따라 어드레스 신호 AD에 따라서, RTC레지스터(301)와 상태 시험 레지스터(302)의 데이터를 판독하는 것이 가능하게 된다.

마스크를 설정하는 경우, CPU(11)로부터 액세스 제어 레지스터(303)의 내용을 "H"로 설정한다. 이에 따라 어드레스 신호 AD에 상관없이, 상태 시험 레지스터(302)의 내용이 셀렉터(305)에서 선택되어 판독 데이터 RD로서 출력된다.

다음에, CPU(11)로부터 마스크 레지스터(19)에 액세스하고, 마스크 신호 MSK을 "L"로 세트한다. 이에 따라 RTC(30B)내의 마스크 신호 mskr가 "L"로 고정되고, RTC 코어부(31B)가 마스크됨과 동시에, 상태 시험 레지스터의 값이 리셋트되어서 0이 된다. CPU(11)에서는, 상태 시험 레지스터(302)에 0 이외의 임의의 값을 기록하고, 즉시 판독하는 것을 반복한다. 상태 시험 레지스터(302)로부터 판독한 값이 0이 된 시점에서, 실제로 RTC코어부(31B)의 마스크가 설정된다고 판정한다.

이상과 같이, 이 실시예 4의 RTC코어부(31B)는, 상태 시험 레지스터(302)의 내용만을 판독하는 상태를 설정할 수 있다. 액세스 제어 레지스터(303)를 가짐과 동시에, 마스크 신호 mskr가 세트되었을 때에 상태 시험 레지스터(302)의 값이 0으로 리셋트되도록 구성하고 있다. 이에 따라 마스크 상태에서 판독 데이터 버스에 "H"의 레벨이 출력되는 일이 없어지므로, 로직 코어부(10B)의 전원차단시에, 보호 다이오드(18)를 통해서 전류가 흐른다고 하는 문제는 발생하지 않게 된다.

본 발명에서는, 통상 동작상태로부터 대기상태로 이행하기 전에 로우 레벨의 마스크 신호가 설정되는 레지스터를 파워 오프 에어리어에 설치하고 있으므로, 백업 에어리어에 대하여 대기 상태로 이행하는 것을 확실하게 전할 수 있다. 또한, 백업 에어리어에는, 대기 상태로 이행한 후에는 상기 마스크 신호의 레벨을 로우 레벨로 유지하는 래치회로를 갖고 있으므로, 대기상태는 래치회로에 반드시 로우 레벨이 유지된다. 그리고, 래치회로에 로우 레벨이 유지되었을 때에, 파워 오프 에어리어로부터의 입력신호를 로우 레벨로 고정하는 마스크 회로를 가지고 있으므로, 상기 문제점이 해결되어, 확실하게 전원차단상태로 이행할 수 있는 효과가 있다.

Claims

대기시에 전원의 공급이 정지되는 파워 오프 에어리어 및 대기시라도 전원이 공급되는 백업 에어리어를 갖는 집적회로와, 상기 집적회로에의 전원의 공급을 제어하는 스위치 수단을 구비한 반도체회로에 있어서,

상기 파워 오프 에어리어에, 통상 동작시에는 하이레벨의 마스크 신호가 설정되고, 대기 상태로 이행하기 전에 로우 레벨의 마스크 신호가 설정되는 레지스터를 설치하는 동시에,

상기 백업 에어리어에, 대기 상태로 이행한 후에는 상기 마스크 신호의 레벨을 로우 레벨로 유지하는 래치회로, 및 상기 래치회로에 로우 레벨이 유지되어 있을 때에, 상기 파워 오프 에어리어로부터의 입력 신호를 로우 레벨로 고정하는 마스크 회로를 설치한 것을 특징으로 하는 반도체회로.
제 1 항에 있어서,

상기 마스크 회로는, 상기 래치회로에 로우 레벨이 유지되어 있을 때에, 상기 파워 오프 에어리어로부터의 입력 신호와 함께 상기 파워 오프 에어리어에의 출력 신호를 로우 레벨로 고정하는 것을 특징으로 하는 반도체회로.
제 1 항 또는 제 2 항에 있어서,

상기 파워 오프 에어리어로부터 상기 백업 에어리어와의 사이의 입출력 신호의 상태를 조사하기 위해서, 상기 백업 에어리어에, 상기 파워 오프 에어리어로부터 판독을 할 수 있는 상태 시험 레지스터를 설치한 것을 특징으로 하는 반도체회로.
제 1 항 또는 제 2 항에 있어서,

상기 파워 오프 에어리어로부터 상기 백업 에어리어와의 사이의 입출력 신호의 상태를 조사하기 위해서, 상기 백업 에어리어에,

상기 파워 오프 에어리어로부터 어드레스를 지정해서 데이터의 읽고 쓰기가 가능하고, 상기 래치회로에 로우 레벨이 유지되었을 때에는 상기 데이터가 로우 레벨로 리셋트되는 상태 시험 레지스터와,

상기 파워 오프 에어리어로부터 상기 백업 에어리어내의 레지스터에 대한 판독의 금지 또는 허가를 설정할 수 있는 액세스 제어 레지스터와,

상기 액세스 제어 레지스터에 판독의 금지가 설정되었을 때에는, 상기 파워 오프 에어리어로부터 지정된 판독 어드레스에 상관없이, 상기 상태 시험 레지스터의 데이터를 출력하는 셀렉터를, 설치한 것을 특징으로 하는 반도체회로.