[go: up one dir, main page]

KR101133767B1 - 유기 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

유기 박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101133767B1
KR101133767B1 KR1020050019616A KR20050019616A KR101133767B1 KR 101133767 B1 KR101133767 B1 KR 101133767B1 KR 1020050019616 A KR1020050019616 A KR 1020050019616A KR 20050019616 A KR20050019616 A KR 20050019616A KR 101133767 B1 KR101133767 B1 KR 101133767B1
Authority
KR
South Korea
Prior art keywords
forming
organic semiconductor
thin film
electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050019616A
Other languages
English (en)
Other versions
KR20060098982A (ko
Inventor
김보성
이용욱
홍문표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050019616A priority Critical patent/KR101133767B1/ko
Priority to TW095101891A priority patent/TWI377675B/zh
Priority to CN2006100064901A priority patent/CN1832191B/zh
Priority to EP06110157.2A priority patent/EP1701387B1/en
Priority to JP2006046483A priority patent/JP2006253674A/ja
Priority to US11/368,249 priority patent/US7838872B2/en
Publication of KR20060098982A publication Critical patent/KR20060098982A/ko
Priority to US12/911,621 priority patent/US8039296B2/en
Application granted granted Critical
Publication of KR101133767B1 publication Critical patent/KR101133767B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판, 상기 기판 위에 형성되어 있는 복수의 데이터선, 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 소스 전극 및 상기 드레인 전극과 연결되어 있는 유기 반도체, 상기 유기 반도체 위에 형성되어 있는 게이트 절연막 및 상기 게이트 절연막 위에 형성되어 있는 게이트 전극을 포함하는 게이트선을 포함하는 유기 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
유기 반도체, 잉크젯, 격벽, 계면 특성, 광누설전류

Description

유기 박막 트랜지스터 표시판 및 그 제조 방법{ORGANIC THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2 및 도 3은 도 1의 유기 박막 트랜지스터 표시판을 Ⅱ-Ⅱ' 선 및 III-III' 선에 따라 절단한 단면도이고,
도 4, 도 6, 도 8, 도 10, 도 12 및 도 14는 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 제조 방법을 순차적으로 보여주는 배치도이고,
도 5a, 도 5b, 도 7a, 도 7b, 도 9a, 도 9b, 도 11a, 도 11b, 도 13a, 도 13b, 도 15a 및 도 15b는 각각 도 4의 Va-Va'선, 도 4의 Vb-Vb'선, 도 6의 VIIa-VIIa'선, 도 6의 VIIb-VIIb'선, 도 8의 IXa-IXa'선, 도 8의 IXb-IXb'선, 도 10의 XIa-XIa'선, 도 10의 XIb-XIb'선, 도 12의 XIIIa-XIIIa'선, 도 12의 XIIIb-XIIIb'선, 도 14의 XVa-XVa'선 및 도 XVb-XVb'선을 따라 자른 단면도이다.
본 발명은 유기 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
차세대 표시 장치의 구동 소자로서 유기 박막 트랜지스터에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터(Organic Thin Film Transistor, O-TFT)는 박막 트랜지스터를 이루는 반도체를 기존의 규소(Si)와 같은 무기 물질 대신 유기 물질로 바꾸어 형성한 것으로, 저온에서 스핀 코팅 또는 진공 증착과 같은 단일 공정으로 제작 가능하기 때문에 공정상 이점이 크고 섬유(fiber) 또는 필름(film)과 같은 형태로 제작 가능하기 때문에 가요성 표시 장치(flexible display)의 핵심 소자로 주목받고 있다.
이러한 유기 박막 트랜지스터가 매트릭스(matrix) 형태로 배열되어 있는 유기 박막 트랜지스터 표시판은 기존의 박막 트랜지스터 표시판과 비교하여 구조 및 제조 방법에 있어서 많은 차이가 있다.
특히, 공정 중 유기 반도체에 미치는 영향을 최소화하고 유기 박막 트랜지스터의 특성을 개선시킬 수 있는 새로운 방안이 요구되고 있다.
따라서, 본 발명은, 유기 반도체에 미치는 영향을 최소화하는 동시에 유기 박막 트랜지스터의 특성을 개선시킬 수 있는 유기 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
본 발명에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있는 복수의 데이터선, 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전 극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 소스 전극 및 상기 드레인 전극과 연결되어 있는 유기 반도체, 상기 유기 반도체 위에 형성되어 있는 게이트 절연막 및 상기 게이트 절연막 위에 형성되어 있는 게이트 전극을 포함하는 게이트선을 포함한다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 복수의 데이터선을 형성하는 단계, 상기 데이터선 위에 접촉구를 포함하는 절연막을 형성하는 단계, 상기 절연막 위에 상기 접촉구를 통하여 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 화소 전극 위에 개구부를 가진 격벽을 형성하는 단계, 상기 개구부에 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 게이트 절연막을 형성하는 단계 및 상기 게이트 절연막 및 상기 격벽 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 구조에 대하여 도 1 내지 도 3을 참조하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2 및 도 3은 도 1의 유기 박막 트랜지스터 표시판을 Ⅱ-Ⅱ' 선 및 III-III' 선에 따라 절단한 단면도이다.
본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판은 복수의 화소가 배치되어 있으며 화상이 표시되는 표시 영역(D), 구동 집적 회로 등과 같이 외부 장치를 연결하기 위한 패드 등이 배치되어 있는 패드 영역(P) 및 유지 전극선 연결부 또는 정전기 방지 회로 등의 보조 신호선들이 배치되어 있는 보조 영역(E)을 포함한다.
본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판은 유리 또는 플라스틱 소재로 이루어진 투명 절연 기판(110) 위에 복수의 데이터선(data line)(171), 광차단막(177) 및 유지 전극선 연결부(178)가 형성되어 있다.
데이터선(171)은 표시 영역(D)에서 주로 세로 방향으로 뻗어 데이터 전압(data voltage)을 전달하며, 데이터선(171)의 한쪽 끝 부분(179)은 패드 영역(P)에 배치되어 있으며 외부 회로 또는 다른 층과의 연결을 위하여 폭이 확장되어 있다.
유지 전극선 연결부(178)는 보조 영역(E)에 배치되어 있으며, 세로 방향으로 뻗어 공통 전압(common voltage) 등의 신호를 전달한다.
또한, 데이터선(171) 및 유지 전극선 연결부(178)와 동일층에 유기 반도체(154)의 하부 위치에 광차단막(177)이 형성되어 있다. 광차단막(177)은 유기 반도체(154)에서 광에 의한 누설 전류(photoleakage current)가 급격히 증가하는 것을 방지하는 역할을 한다.
데이터선(171), 유지 전극선 연결부(178) 및 광차단막(177)은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예컨대 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al) 또는 이들의 합금으로 이루어진 도전막으로 이루어질 수 있다. 또한, 물리적 성질이 다른 둘 이상의 도전막을 포함할 수 있으며, 이 경우 하나의 도전막은 저저항의 도전 물질로 이루어지며, 다른 도전막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적 및 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 또는 크롬(Cr) 등의 도전 물질로 이루어진 것이 바람직하다.
데이터선(171), 광차단막(177) 및 유지 전극선 연결부(178)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30 내지 80°이다.
데이터선(171), 광차단막(177) 및 유지 전극선 연결부(178) 위에는 질화규소(SiNx) 또는 산화규소(SiO2) 따위의 무기 절연 물질로 이루어진 하부 층간 절연막(160)과 내구성이 우수한 폴리아크릴(polyacryl), 폴리이미드(polyimide) 및/또는 벤조사이클로부틴(benzocyclobutyne, C10H8) 등을 포함하는 유기 절연 물질로 이루 어진 상부 층간 절연막(165)이 순차적으로 형성되어 있다. 또는, 경우에 따라, 하부 층간 절연막(160) 및 상부 층간 절연막(165) 중 어느 하나를 생략할 수도 있다.
하부 층간 절연막(160) 및 상부 층간 절연막(165)에는 데이터선(171)을 노출시키는 접촉구(163), 유지 전극선 연결부(178)를 노출시키는 복수의 접촉구(168) 및 데이터선(171)의 끝부분(179)을 노출시키는 복수의 접촉구가 형성되어 있다.
상부 층간 절연막(165) 위에는, 표시 영역(D)에 배치되어 있는 복수의 소스 전극(source electrode)(193) 및 복수의 화소 전극(pixel electrode)(190)과, 패드 영역(P)에 배치되어 있으며 데이터선의 끝부분(179)과 연결되어 있는 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
소스 전극(193), 화소 전극(190) 및 접촉 보조 부재(82)는 IZO 또는 ITO 등과 같은 투명한 도전 물질 또는 반사도가 높은 도전 물질로 이루어질 수 있다.
화소 전극(190) 중 게이트 전극(124)의 상부에 위치하는 일부는 드레인 전극(195)을 이루며, 데이터 신호를 인가받는다.
소스 전극(193)은 게이트 전극(124)을 중심으로 드레인 전극(195)과 마주하며, 접촉구(163)를 통하여 데이터선(171)과 연결되어 있다.
소스 전극(193)과 드레인 전극(195)은 서로 평행하게 마주하는 경계선을 가지는데, 단위 면적에서 길이를 극대화하기 위해 굴곡되어 있다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 끝 부분(179) 과 연결되어 있다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
소스 전극(193) 및 화소 전극(190)이 형성되어 있는 상부 층간 절연막(165)에는 감광성 유기 물질로 이루어져 있는 격벽(801)이 형성되어 있다.
격벽(801)에는 투과 영역을 노출시키는 개구부 및 유기 반도체(154)를 노출시키는 개구부가 형성되어 있다.
격벽(801)은 폴리아크릴(poly acryl) 또는 폴리이미드(poly imide)와 같은 감광성 유기 절연 물질로 이루어지며, 유기 반도체(154)를 충분히 둘러싸는 두께, 예컨대 1 내지 3㎛의 두께로 형성되어 있다. 격벽(801)은 잉크젯 방법으로 형성되는 유기 반도체(154)가 형성될 영역을 구획한다.
격벽(801)의 개구부에는 유기 반도체(154)가 형성되어 있다. 유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 올리고티오펜(oligothiophene), 폴리-3-헥실티오펜(poly 3-hexylthiophene) 또는 용해성 펜타센(soluble pentacene)과 같이 용액 형태로 제조될 수 있는 유기 반도체 화합물로 이루어진다. 유기 반도체(154)는 격벽(801)으로 둘러싸여 있으며, 예컨대 약 500 내지 2000Å의 두께로 형성되어 있다. 유기 반도체(154) 하부에는 광에 의한 누설 전류를 감소시키기 위하여 광차단막(177)이 위치되어 있다.
유기 반도체(154) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 유기 반도체(154)와 함께 격벽(801)에 둘러싸여 있다. 게이트 절연막 (140)은 불소계 탄화수소 화합물, 폴리비닐알코올(poly vinyl alcohol) 또는 폴리이미드(poly imide)와 같이 유기 절연 물질로 이루어지며, 유기 반도체(154)와 연속하여 잉크젯 방법을 이용하여 형성된다. 게이트 절연막(140)은 게이트 전극(124)과 하부층을 절연하는 한편, 이후 공정에서 유기 반도체(154)에 미치는 영향을 최소화하여 유기 박막 트랜지스터 특성이 불량해지는 것을 방지한다.
상기와 같이, 격벽(801) 내에 유기 반도체(154) 및 게이트 절연막(140)이 연속 적층됨으로써 유기 박막 트랜지스터의 계면 특성을 극대화시킬 수 있고, 유기 반도체(154)의 전면이 격벽(801) 및 게이트 절연막(140)에 의해 완전히 둘러싸여 있기 때문에 이후 공정에 의한 유기 반도체(154)의 영향을 최소화할 수 있다.
격벽(801) 및 게이트 절연막(140) 위에는 게이트 신호를 전달하는 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 표시 영역(D)에 배치되어 주로 세로 방향으로 뻗은 데이터선(171)과 교차하고 있으며, 각 게이트선(121)의 일부는 위 또는 아래로 돌출되어 복수의 게이트 전극(gate electrode)(124)을 이룬다. 이 경우, 게이트선(121)의 한쪽 끝 부분(129)은 패드 영역(P)에 배치되어 있으며 외부 회로 또는 다른 층과의 연결을 위하여 폭이 확장되어 있다.
유지 전극선(131) 각각은 표시 영역(D)에 배치되어 주로 가로 방향으로 형성되어 있으며, 게이트선(121)과 데이터선(171)으로 둘러싸인 영역의 가장자리에 배치되어 있는 유지 전극(133)을 포함한다. 또한, 각각의 유지 전극선(131)은, 보조 영역(E)에 배치되어 있으며 외부 회로 또는 다른 층과의 연결을 위하여 폭이 확장 되어 있는 유지 전극선(131)의 끝 부분(138)을 가진다. 유지 전극선(131)의 끝 부분(138)은 층간 절연막(160, 165)의 접촉구(168)를 통하여 하나의 유지 전극선 연결부(178)에 공통으로 연결되어 있다.
게이트선(121) 및 유지 전극선(131)은 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예컨대 금(Au), 은(Ag), 알루미늄(Al) 또는 이들의 합금 등으로 이루어진 도전막을 포함할 수 있다. 또한, 물리적 성질이 다른 둘 이상의 도전막을 포함할 수 있는데, 이 경우 하나의 도전막은 저저항의 도전 물질로 이루어지며, 다른 도전막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적 및 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 또는 크롬(Cr) 등의 도전 물질로 이루어질 수 있다.
게이트 전극(124)은 소스 전극(193), 드레인 전극(195) 및 유기 반도체(154)와 중첩되어 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.
게이트선(121) 및 유지 전극선(131)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30 내지 80°이다.
게이트선(121) 및 유지 전극선(131)을 포함한 전면에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a- Si:O:F 등의 저유전율 절연 물질, 또는 질화규소(SiNx) 또는 산화규소(SiO2) 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 섬 모양으로 이루어져 소스 전극(193), 드레인 전극(195), 게이트 전극(124) 및 유기 반도체(154)가 위치하는 부분을 덮으며, 경우에 따라 보조 영역(E)까지 형성될 수도 있다.
이하에서는, 도 1 내지 도 3에 도시한 상기 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여, 도 4 내지 도 15b를 참조하여 상세하게 설명한다.
도 4, 도 6, 도 8, 도 10, 도 12 및 도 14는 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 제조 방법을 순차적으로 보여주는 배치도이고, 도 5a, 도 5b, 도 7a, 도 7b, 도 9a, 도 9b, 도 11a, 도 11b, 도 13a, 도 13b, 도 15a 및 도 15b는 각각 도 4의 Va-Va'선, 도 4의 Vb-Vb'선, 도 6의 VIIa-VIIa'선, 도 6의 VIIb-VIIb'선, 도 8의 IXa-IXa'선, 도 8의 IXb-IXb'선, 도 10의 XIa-XIa'선, 도 10의 XIb-XIb'선, 도 12의 XIIIa-XIIIa'선, 도 12의 XIIIb-XIIIb'선, 도 14의 XVa-XVa'선 및 도 XVb-XVb'선을 따라 자른 단면도이다.
먼저, 도 4 내지 도 5b에서 보는 바와 같이, 유리 또는 플라스틱 소재로 이루어진 절연 기판(110) 위에 스퍼터링(sputtering)으로 금속층을 형성한다.
여기서 금속층은 낮은 비저항(resistivity)의 금속, 예컨대 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al) 또는 이들의 합금으로 이루어진 도전체로 이루어질 수 있 으며, 저저항 특성 및 접착성(adhesion) 등을 고려하여 다층으로 형성할 수도 있다.
그 다음, 상기 금속층을 사진 식각하여, 데이터선(171), 유지 전극선 연결부(178) 및 광차단막(177)을 형성한다.
이어서, 도 6 내지 도 7b에서 보는 바와 같이, 데이터선(171), 유지 전극선 연결부(178) 및 광차단막(177)을 포함한 기판 전면에 질화규소(SiNx) 따위의 무기 물질로 이루어진 하부 층간 절연막(160)과 감광성 유기 물질로 이루어진 상부 층간 절연막(165)을 순차적으로 형성한다.
여기서, 하부 층간 절연막(160)은 약 250 내지 400℃의 온도에서 화학 기상 증착(chemical vapor deposition, CVD) 방법으로 형성하고, 상부 절연막(165)은 폴리아크릴(polyacryl), 폴리이미드(polyimide) 및/또는 벤조사이클로부틴(benzocyclobutyne, C10H8) 등의 유기 절연 물질을 용액 상태로 스핀 코팅하여 형성한다.
또한, 경우에 따라 하부 층간 절연막(160) 및 상부 층간 절연막(165) 중 어느 하나를 생략할 수도 있다.
그 다음, 감광성 유기 물질로 이루어진 상부 층간 절연막(165)을 노광하여 데이터선(171), 데이터선의 끝부분(179) 및 유지 전극선 연결부(178)를 각각 노출시키는 접촉구를 형성한 후, 상부 층간 절연막(165)을 마스크로 하여 하부 층간 절연막(160)을 건식 식각(dry etching)한다.
이어서, 도 8 내지 도 9b에서 보는 바와 같이, 상부 층간 절연막(165) 위에 비정질 ITO와 같은 도전체를 형성한 후 패터닝하여 화소 전극(193), 드레인 전극(195)을 포함하는 화소 전극(190) 및 접촉 보조 부재(82)를 형성한다.
먼저 게이트 절연막(140)의 전면에 ITO를 스퍼터링(sputtering)한다. 이 때, 스퍼터링은 상온(room temperature)에서 수행하여 비정질 ITO막을 형성한다. 그 다음, 상기 비정질 ITO막을 아민(NH2)성분이 함유되어 있는 약염기성 식각액을 이용하여 패터닝하여 화소 전극(193), 드레인 전극(195)을 포함하는 화소 전극(190) 및 접촉 보조 부재(82)를 형성한다. 이와 같이 비정질 ITO로 형성하는 경우 약염기성 식각액으로 용이하게 식각할 수 있기 때문에, 다른 도전체 또는 결정질 ITO와 같이 강산 식각액을 필요로 하지 않다. 강산(strong acid) 식각액을 이용하여 패터닝하는 경우, 식각액이 하기 층간 절연막(165)과 접촉하여 불량을 유발할 수 있을 뿐만 아니라, 층간 절연막(165)에 발생한 크랙(crack)으로 침투하여 하부 도전층을 침식시킬 수 있다.
그 다음, 상기 비정질 ITO를 그대로 이용할 수도 있고, 비정질 ITO를 결정화하여 결정질 ITO로 형성할 수도 있다.
또한, 상기에서는 ITO에 대해서만 설명하였지만, IZO와 같은 다른 투명 전극 또는 금(Au), 알루미늄(Al)과 같은 반사성 전극으로 형성할 수도 있다.
이 때, 화소 전극(190) 중 일부분은 드레인 전극(195)을 이루며, 게이트 전극(124)을 중심으로 드레인 전극(195)과 마주하는 위치에 소스 전극(193)을 형성한 다. 또한, 소스 전극(193)과 드레인 전극(195)은 서로 평행하게 마주하는 경계선을 가지는데, 단위 면적에서 길이를 극대화하기 위해 굴곡되도록 형성한다.
또한, 소스 전극(193)은 접촉구(163)를 통하여 데이터선(171)과 연결되어 데이터 신호를 인가받는다.
그 다음, 도 10 내지 도 11b에서 보는 바와 같이,소스 전극(193) 및 화소 전극(190)을 포함한 표시 영역(D)의 전면에 감광성 유기 절연 물질로 이루어진 격벽(803)을 형성한다. 격벽(803)은 약 1 내지 3㎛의 두께로 스핀 코팅 방법으로 형성한다.
이어서, 격벽(803) 위에 소정 패턴이 형성되어 있는 마스크를 이용하여 노광하여 투과 영역을 노출시키는 제1 개구부 및 광차단막(177)에 대응하는 영역을 노출시키는 제2 개구부를 형성한다. 제2 개구부는 소스 전극(193)의 일부 및 드레인 전극(195)의 일부를 노출시킨다.
그 다음, 도 12 내지 도 13b에서 보는 바와 같이, 제2 개구부에 폴리티닐렌비닐렌(polythienylenevinylene), 올리고티오펜(oligothiophene), 폴리-3-헥실티오펜(poly 3-hexylthiophene) 또는 용해성 펜타센(soluble pentacene)과 같은 유기 반도체 용액을 잉크젯 방법으로 형성한다. 유기 반도체(154)는 격벽(801)으로 충분히 둘러싸이는 두께로 형성하며, 예컨대 500 내지 2000Å의 두께로 형성한다.
이어서, 유기 반도체 용액을 약 50 내지 150℃에서 열처리하여 용매를 제거함으로써 유기 반도체(154)가 형성된다.
그 다음, 유기 반도체(154) 위에 연속적으로 유기 물질을 형성한다. 유기 물 질은 용액 형태로 제조하여 잉크젯 방법으로 적하한다. 유기 물질은, 예컨대 불소계 탄화수소 화합물, 폴리비닐알코올(poly vinyl alcohol) 또는 폴리이미드(poly imide)과 같은 절연 물질로 형성한다. 이어서, 약 100 내지 250℃에서 열처리하여 용매를 제거함으로써 게이트 절연막(140)이 형성된다.
상기와 같이, 격벽(801) 내에 유기 반도체(154) 및 게이트 절연막(140)이 연속 적층됨으로써 유기 박막 트랜지스터의 계면 특성을 극대화시킬 수 있고, 유기 반도체(154)의 전면이 격벽(801) 및 게이트 절연막(140)에 의해 완전히 둘러싸여 있기 때문에 이후 공정에 의한 유기 반도체(154)의 영향을 최소화할 수 있다.
그 다음, 도 14 내지 도 15b에서 보는 바와 같이, 격벽(801) 및 게이트 절연막(140) 위에 금속층을 형성한다. 상기 금속층은, 예컨대 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al) 또는 이들의 합금으로 이루어진 도전체로 이루어질 수 있으며, 저저항 특성 및 접착성(adhesion) 등을 고려하여 다층으로 형성할 수도 있다.
그 다음, 상기 금속층을 사진 식각하여, 게이트 전극(124) 및 게이트선의 끝부분(129)을 포함하는 게이트선(121), 유지 전극(133) 및 유지 전극선의 끝부분(138)을 포함하는 유지 전극선(131)을 형성한다. 이 경우, 유지 전극선의 끝부분(138)은 접촉구(168)를 통하여 유지 전극선 연결부(178)와 접촉되도록 형성한다.
이어서, 도 1 내지 도 3에서 보는 바와 같이, 유기 반도체(154) 및 화소 전극(190)을 포함한 표시 영역(D) 및 보조 영역(E) 전면에 감광성 유기 물질로 이루어진 보호막(180)을 형성한다. 보호막(180)은 스핀 코팅 방법으로 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 유기 반도체 및 게이트 절연막을 연속하여 잉크젯 방법으로 형성함으로써 박막 트랜지스터의 채널에서 계면 특성을 극대화하는 동시에 유기 반도체 특성 저하를 방지할 수 있으며, 유기 반도체 하부에 별도의 광차단막을 형성함으로써 유기 반도체의 광누설전류의 발생을 최소화할 수 있다.

Claims (20)

  1. 기판,
    상기 기판 위에 형성되어 있는 복수의 데이터선,
    상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극,
    상기 소스 전극 및 상기 드레인 전극 위에 위치하며 상기 소스 전극 및 상기 드레인 전극을 드러내는 개구부를 가지는 격벽,
    상기 개구부 안에 위치하는 유기 반도체,
    상기 유기 반도체 위에 형성되어 있는 게이트 절연막, 및
    상기 게이트 절연막 위에 형성되어 있는 게이트 전극을 포함하는 유기 박막 트랜지스터 표시판.
  2. 제1항에서, 상기 유기 반도체는 상기 격벽에 의해 둘러싸여 있는 유기 박막 트랜지스터 표시판.
  3. 제1항에서, 상기 유기 반도체 및 상기 게이트 절연막은 상기 격벽에 의해 둘러싸여 있는 유기 박막 트랜지스터 표시판.
  4. 제2항 또는 제3항에서, 상기 격벽은 유기 절연 물질로 이루어져 있는 유기 박막 트랜지스터 표시판.
  5. 제1항에서, 상기 유기 반도체는 폴리티닐렌비닐렌(polythienylenevinylene), 올리고티오펜(oligothiophene), 폴리-3-헥실티오펜(poly 3-hexylthiophene) 및 용해성 펜타센(soluble pentacene)에서 선택된 어느 하나로 이루어지는 유기 박막 트랜지스터 표시판.
  6. 제1항에서, 상기 게이트 절연막은 불소계 탄화수소 화합물, 폴리비닐알코올(poly vinyl alcohol) 및 폴리이미드(poly imide)에서 선택된 어느 하나로 이루어지는 유기 박막 트랜지스터 표시판.
  7. 제1항에서, 상기 데이터선과 상기 화소 전극 사이에 절연막을 더 포함하는 유기 박막 트랜지스터 표시판.
  8. 제7항에서, 상기 절연막은 질화규소(SiNx)로 이루어지는 제1 절연막 및 유기 물질로 이루어지는 제2 절연막을 포함하는 유기 박막 트랜지스터 표시판.
  9. 제1항에서, 상기 유기 반도체의 하부에 도전성 물질로 이루어진 광차단막을 더 포함하는 유기 박막 트랜지스터 표시판.
  10. 제1항에서, 상기 게이트 전극 위에 보호막을 더 포함하는 유기 박막 트랜지스터 표시판.
  11. 제1항에서, 상기 데이터선과 동일층에 형성되어 있는 유지 전극선 연결부 및 상기 유지 전극선 연결부와 연결되어 있으며 상기 게이트 전극과 동일층에 형성되어 있는 유지 전극선을 더 포함하는 유기 박막 트랜지스터 표시판.
  12. 기판 위에 복수의 데이터선을 형성하는 단계,
    상기 데이터선 위에 접촉구를 포함하는 절연막을 형성하는 단계,
    상기 절연막 위에 상기 접촉구를 통하여 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계,
    상기 소스 전극 및 상기 화소 전극 위에 개구부를 가진 격벽을 형성하는 단계,
    상기 개구부에 유기 반도체를 형성하는 단계,
    상기 유기 반도체 위에 게이트 절연막을 형성하는 단계, 및
    상기 게이트 절연막 및 상기 격벽 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서, 상기 유기 반도체를 형성하는 단계는 잉크젯 방법으로 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
  14. 제12항에서, 상기 유기 반도체를 형성하는 단계는 상기 개구부에 유기 반도체 용액을 적하하는 단계 및 상기 유기 반도체 용액에서 용매를 제거하는 단계를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  15. 제12항에서, 상기 유기 반도체를 형성하는 단계 및 상기 게이트 절연막을 형성하는 단계는 잉크젯 방법으로 연속적으로 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
  16. 제12항에서, 상기 소스 전극 및 화소 전극을 형성하는 단계는 ITO를 상온에서 형성하는 단계 및 상기 ITO를 사진 식각하는 단계를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서, 상기 ITO를 사진 식각하는 단계는 염기성 성분을 포함하는 식각액으로 식각하는 단계를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  18. 제12항에서, 상기 절연막을 형성하는 단계는 질화규소(SiNx)로 이루어진 제1 절연막을 형성하는 단계 및 유기 물질로 이루어지는 제2 절연막을 순차적으로 형성하는 단계를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  19. 제12항에서, 상기 게이트선을 형성하는 단계 후에 보호막을 형성하는 단계를 더 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  20. 제19항에서, 상기 보호막은 스핀 코팅 방법으로 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.
KR1020050019616A 2005-03-09 2005-03-09 유기 박막 트랜지스터 표시판 및 그 제조 방법 Expired - Lifetime KR101133767B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020050019616A KR101133767B1 (ko) 2005-03-09 2005-03-09 유기 박막 트랜지스터 표시판 및 그 제조 방법
TW095101891A TWI377675B (en) 2005-03-09 2006-01-18 Organic thin film transistor array panel and manufacturing method thereof
CN2006100064901A CN1832191B (zh) 2005-03-09 2006-02-06 薄膜晶体管、有机薄膜晶体管阵列板及其制作方法
EP06110157.2A EP1701387B1 (en) 2005-03-09 2006-02-20 Organic thin film transistor array panel and manufacturing method thereof
JP2006046483A JP2006253674A (ja) 2005-03-09 2006-02-23 有機薄膜トランジスタ表示板及びその製造方法
US11/368,249 US7838872B2 (en) 2005-03-09 2006-03-03 Organic thin film transistor array panel
US12/911,621 US8039296B2 (en) 2005-03-09 2010-10-25 Organic thin film transistor array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050019616A KR101133767B1 (ko) 2005-03-09 2005-03-09 유기 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060098982A KR20060098982A (ko) 2006-09-19
KR101133767B1 true KR101133767B1 (ko) 2012-04-09

Family

ID=36602640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050019616A Expired - Lifetime KR101133767B1 (ko) 2005-03-09 2005-03-09 유기 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (6)

Country Link
US (2) US7838872B2 (ko)
EP (1) EP1701387B1 (ko)
JP (1) JP2006253674A (ko)
KR (1) KR101133767B1 (ko)
CN (1) CN1832191B (ko)
TW (1) TWI377675B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359686C (zh) * 2004-11-30 2008-01-02 万代半导体元件（上海）有限公司 金属氧化物半导体场效应晶体管和肖特基二极管结合的瘦小外形封装
KR101197059B1 (ko) * 2006-07-11 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP5181586B2 (ja) * 2006-09-26 2013-04-10 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
WO2008117395A1 (ja) * 2007-03-26 2008-10-02 Pioneer Corporation 有機半導体素子及びその製造方法
KR101415560B1 (ko) * 2007-03-30 2014-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100875102B1 (ko) * 2007-09-03 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
JP5256676B2 (ja) * 2007-09-21 2013-08-07 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5205894B2 (ja) * 2007-09-21 2013-06-05 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2009087996A (ja) * 2007-09-27 2009-04-23 Dainippon Printing Co Ltd 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
KR101427707B1 (ko) * 2008-02-21 2014-08-11 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그의 제조 방법
KR101480004B1 (ko) * 2008-02-21 2015-01-08 삼성디스플레이 주식회사 표시판 및 그 제조 방법
US8049862B2 (en) * 2008-08-08 2011-11-01 Apple Inc. Indium tin oxide (ITO) layer forming
KR101448000B1 (ko) * 2008-08-26 2014-10-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101051075B1 (ko) * 2008-09-19 2011-07-21 경희대학교 산학협력단 유기박막 트랜지스터 어레이 및 그 제조방법
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
WO2016042924A1 (ja) * 2014-09-18 2016-03-24 富士フイルム株式会社 トランジスタ、および、トランジスタの製造方法
KR102526111B1 (ko) * 2017-12-27 2023-04-25 엘지디스플레이 주식회사 표시 장치
CN109360857A (zh) * 2018-08-15 2019-02-19 南昌工程学院 一种可降解的自支撑薄膜晶体管器件及其制备方法
CN110610684B (zh) * 2019-10-29 2021-03-30 厦门天马微电子有限公司 一种有机电致发光显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165487A (ja) * 1997-08-21 1999-03-05 Seiko Epson Corp アクティブマトリクス型表示装置
KR20030029615A (ko) * 2001-05-10 2003-04-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 차광 층에 자체-정렬되는 박막 트랜지스터
US20040119399A1 (en) * 2002-09-12 2004-06-24 Pioneer Corporation Organic electroluminescence display and method of fabricating the same

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4732659A (en) * 1984-06-11 1988-03-22 Stauffer Chemical Company Sputtering method for making thin film field effect transistor utilizing a polypnictide semiconductor
JP2661163B2 (ja) * 1988-07-28 1997-10-08 カシオ計算機株式会社 Ｔｆｔパネル
JPH02268467A (ja) 1989-04-10 1990-11-02 New Japan Radio Co Ltd 半導体集積回路
JP2850564B2 (ja) * 1991-05-09 1999-01-27 富士通株式会社 薄膜トランジスタマトリックス及びその製造方法
FR2679057B1 (fr) * 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
US5574291A (en) 1994-12-09 1996-11-12 Lucent Technologies Inc. Article comprising a thin film transistor with low conductivity organic layer
JP3611618B2 (ja) * 1995-02-08 2005-01-19 出光興産株式会社 非晶質導電膜のパターニング方法
JPH1079510A (ja) 1996-09-02 1998-03-24 Sharp Corp 半導体装置およびその製造方法
JP3541625B2 (ja) 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JP3729196B2 (ja) 1997-08-21 2005-12-21 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
DE19851703A1 (de) * 1998-10-30 2000-05-04 Inst Halbleiterphysik Gmbh Verfahren zur Herstellung von elektronischen Strukturen
KR100316271B1 (ko) * 1999-05-27 2001-12-12 구본준, 론 위라하디락사 전계발광소자 및 그의 제조방법
CA2374236C (en) * 1999-06-21 2014-12-23 Cambridge University Technical Services Limited Aligned polymers for an organic tft
GB9914489D0 (en) 1999-06-21 1999-08-25 Univ Cambridge Tech Transistors
JP4403329B2 (ja) * 1999-08-30 2010-01-27 ソニー株式会社 液晶表示装置の製造方法
EP1208603A1 (en) * 1999-08-31 2002-05-29 E Ink Corporation Transistor for an electronically driven display
KR100740927B1 (ko) 1999-12-07 2007-07-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP4493779B2 (ja) * 2000-01-31 2010-06-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI301915B (ko) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP2002009290A (ja) 2000-06-21 2002-01-11 Fuji Xerox Co Ltd 有機電子素子の製造方法、および、該製造方法により製造された有機電子素子
JP2002176178A (ja) * 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
EP1220164A1 (en) * 2000-12-28 2002-07-03 Mars Incorporated Coin dispensing apparatus
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
JP3946547B2 (ja) * 2001-06-05 2007-07-18 シャープ株式会社 アクティブマトリクス基板および表示装置ならびに検出装置
JP3970583B2 (ja) 2001-11-22 2007-09-05 株式会社東芝 半導体装置及びその製造方法
JP2003243661A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 薄膜トランジスタとその製造方法
JP2003309268A (ja) 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法
JP2004006750A (ja) 2002-03-27 2004-01-08 Mitsubishi Chemicals Corp 有機半導体材料及び有機電子デバイス
US6972219B2 (en) * 2002-05-06 2005-12-06 Koninklijke Philips Electronics N.V. Thin film transistor self-aligned to a light-shield layer
GB2388709A (en) * 2002-05-17 2003-11-19 Seiko Epson Corp Circuit fabrication method
JP2003347552A (ja) * 2002-05-29 2003-12-05 Konica Minolta Holdings Inc 有機トランジスタ及びその製造方法
JP2004087482A (ja) * 2002-07-01 2004-03-18 Seiko Epson Corp 組成物、成膜方法及び成膜装置、電気光学装置及びその製造方法、有機エレクトロルミネッセンス装置及びその製造方法、デバイス及びその製造方法、電子機器
KR100878237B1 (ko) * 2002-08-01 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판
US6821811B2 (en) 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
JP4618990B2 (ja) * 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP2004200365A (ja) 2002-12-18 2004-07-15 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子
JP4713818B2 (ja) * 2003-03-28 2011-06-29 パナソニック株式会社 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法
TWI228189B (en) 2003-04-15 2005-02-21 Ind Tech Res Inst Organic thin film transistor array substrate, its manufacturing method and liquid crystal display including the organic thin film transistor array substrate
KR100675631B1 (ko) * 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP4402396B2 (ja) * 2003-08-07 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100612017B1 (ko) 2004-09-20 2006-08-11 삼성전자주식회사 감열방식 화상형성장치
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165487A (ja) * 1997-08-21 1999-03-05 Seiko Epson Corp アクティブマトリクス型表示装置
KR20030029615A (ko) * 2001-05-10 2003-04-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 차광 층에 자체-정렬되는 박막 트랜지스터
US20040119399A1 (en) * 2002-09-12 2004-06-24 Pioneer Corporation Organic electroluminescence display and method of fabricating the same

Also Published As

Publication number Publication date
EP1701387A3 (en) 2012-05-09
KR20060098982A (ko) 2006-09-19
JP2006253674A (ja) 2006-09-21
TWI377675B (en) 2012-11-21
TW200703656A (en) 2007-01-16
EP1701387A2 (en) 2006-09-13
US7838872B2 (en) 2010-11-23
CN1832191A (zh) 2006-09-13
US20110039363A1 (en) 2011-02-17
US8039296B2 (en) 2011-10-18
CN1832191B (zh) 2010-05-12
EP1701387B1 (en) 2015-04-08
US20060202199A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
KR101133767B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20060098522A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101261605B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240652B1 (ko) 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
KR101326129B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101415560B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20060223222A1 (en) Organic thin film transistor array panel and method of manufacturing the same
TWI404213B (zh) 薄膜電晶體陣列面板及其製造方法
KR101219035B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101261608B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8399311B2 (en) Thin film transistor array panel and method of manufacture
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
KR20060030664A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20100027828A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070006070A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090087321A (ko) 표시 장치 및 그 제조 방법
KR20060097967A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4319669B2 (ja) 平板表示装置と平板表示装置の製造方法
KR100656920B1 (ko) 유기 박막 트랜지스터 표시판의 제조 방법
KR20070094252A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20040004855A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20060125254A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050309

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100309

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050309

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110520

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111230

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120329

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120329

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20160229

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20170228

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180302

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190304

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200227

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210302

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220302

Start annual number: 11

End annual number: 11