[go: up one dir, main page]

KR101128333B1 - 어레이 기판 및 이의 제조방법 - Google Patents

어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101128333B1
KR101128333B1 KR1020090067742A KR20090067742A KR101128333B1 KR 101128333 B1 KR101128333 B1 KR 101128333B1 KR 1020090067742 A KR1020090067742 A KR 1020090067742A KR 20090067742 A KR20090067742 A KR 20090067742A KR 101128333 B1 KR101128333 B1 KR 101128333B1
Authority
KR
South Korea
Prior art keywords
layer
gate
electrode
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090067742A
Other languages
English (en)
Other versions
KR20110010274A (ko
Inventor
최희동
서성모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090067742A priority Critical patent/KR101128333B1/ko
Priority to CN2009102083258A priority patent/CN101964330B/zh
Priority to US12/591,360 priority patent/US7833846B1/en
Publication of KR20110010274A publication Critical patent/KR20110010274A/ko
Application granted granted Critical
Publication of KR101128333B1 publication Critical patent/KR101128333B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 화소영역과 스위칭 영역이 정의된 기판 상에 무기절연물질로 이루어진 버퍼층을 형성하는 단계와; 상기 버퍼층 위로 상기 스위칭 영역에 아일랜드 형태로서 불순물 폴리실리콘하부패턴과 실리사이드의 중간패턴과 제1금속재질의 상부패턴의 3중층 구조를 갖는 게이트 전극과, 게이트 절연막과, 순수 폴리실리콘의 액티브층을 형성하는 단계와; 상기 액티브층 위로 전면에 무기절연물질을 증착하고 패터닝함으로써 상기 액티브층을 노출시키며 이격하는 액티브 콘택홀을 갖는 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 액티브 콘택홀을 통해 각각 상기 액티브층과 접촉하며 서로 이격하는 순수 비정질 실리콘의 배리어패턴과, 상기 각각의 배리어패턴 상부에 불순물 비정질 실리콘의 오믹콘택층과, 상기 오믹콘택층 위로 서로 이격하는 소스 및 드레인 전극을 형성하고, 동시에 상기 층간절연막 위로 상기 소스 전극과 연결되며 상기 화소영역의 경계에 데이터 배선을 형성하는 단계와; 상기 데이터 배선과 상기 소스 및 드레인 전극 위로 전면에 상기 액티브층 외측의 상기 3중층 구조의 게이트 전극을 노출시키는 게이트 콘택홀을 갖는 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 금속물질로서 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 화소영역의 경계에 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선 위로 상기 기판 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 위로 상기 화소영역에 상기 드레인 콘택홀을 통 해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법 및 이에 의해 제조된 어레이 기판을 제공한다.
어레이기판, 폴리실리콘, 액티브층, 표면손상, 실리사이드, 접촉저항

Description

어레이 기판 및 이의 제조방법{Array substrate and method of fabricating the same}
본 발명은 어레이 기판에 관한 것이며, 특히 건식식각 진행에 의해 액티브층의 표면 손상 발생을 원천적으로 억제하며, 이동도 특성이 우수한 액티브층을 갖는 박막트랜지스터 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on)/오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
또한, 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하므로 최근 평판표시장치로서 주목 받고 있다.
이러한 액정표시장치와 유기전계 발광소자에 있어서 공통적으로 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구비되고 있다.
도 1은 액정표시장치 또는 유기전계 발광소자를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있으며, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다. 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있으며, 상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다. 이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 스위칭 영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 2 두께(t2)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 1 두께(t1)가 달리 형성됨을 알 수 있다. 이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2)에 의해 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
도 2a 내지 도 2e는 종래의 어레이 기판의 제조 단계 중 반도체층과 소스 및 드레인 전극을 형성하는 단계를 도시한 공정 단면도이다. 도면에 있어서는 설명의 편의를 위해 게이트 전극과 게이트 절연막은 생략하였다.
우선, 도 2a에 도시한 바와 같이, 기판(11) 상에 순수 비정질 실리콘층(20) 을 형성하고 그 상부로 불순물 비정질 실리콘층(24)과 금속층(30)을 순차적으로 형성한다. 이후 상기 금속층(30) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 이를 노광 마스크를 이용하여 노광하고, 연속하여 현상함으로써 상기 소스 및 드레인 전극이 형성될 부분에 대응하여 제 3 두께를 갖는 제 1 포토레지스트 패턴(91)을 형성하고, 동시에 상기 소스 및 드레인 전극 사이의 이격영역에 대응해서는 상기 제 3 두께보다 얇은 제 4 두께를 갖는 제 2 포토레지스트 패턴(92)을 형성한다.
다음, 도 2b에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스트 패턴(91, 92) 외부로 노출된 상기 금속층(도 2a의 30)과 그 하부의 불순물 및 순수 비정질 실리콘층(도 2a의 24, 20)을 식각하여 제거함으로써 최상부에 금속물질로서 소스 드레인 패턴(31)을 형성하고, 그 하부로 불순물 비정질 실리콘 패턴(25)과, 액티브층(22)을 형성한다.
다음, 도 2c에 도시한 바와 같이, 애싱(ashing)을 진행함으로써 상기 제 4 두께의 제 2 포토레지스트 패턴(도 2b의 92)을 제거한다. 이 경우 상기 제 3 두께의 제 1 포토레지스트 패턴(도 2b의 91)은 그 두께가 줄어든 상태로 제 3 포토레지스트 패턴(93)을 이루며 상기 소스 드레인 패턴(31) 상에 남아있게 된다.
다음, 도 2d에 도시한 바와 같이, 상기 제 3 포토레지스트 패턴(93) 외부로 노출된 상기 소스 드레인 패턴(도 2c의 31)을 식각하여 제거함으로써 서로 이격하는 소스 및 드레인 전극(36, 38)을 형성한다. 이때 상기 소스 및 드레인 전극(36, 398) 사이로 상기 불순물 비정질 실리콘 패턴(25)이 노출되게 된다.
다음, 도 2e에 도시한 바와 같이, 상기 소스 및 드레인 전극(36, 38) 사이의 이격영역에 노출된 상기 불순물 비정질 실리콘 패턴(도 2d의 25)에 대해 건식식각을 실시함으로써 상기 소스 및 드레인 전극(36, 38) 외부로 노출된 상기 불순물 비정질 실리콘 패턴(도 2d의 25)을 제거함으로써 서로 이격하는 오믹콘택층(26)을 상기 소스 및 드레인 전극(36, 38) 하부에 형성한다.
이때, 상기 건식식각은 상기 소스 및 드레인 전극(36, 38) 외부로 노출된 불순물 비정질 실리콘 패턴(도 2d의 25)을 완전히 없애기 위해 충분히 오랜시간 지속되며, 이러한 과정에서 상기 불순물 비정질 실리콘 패턴(도 2d의 25) 하부에 위치한 액티브층(22)까지도 상기 불순물 비정질 실리콘 패턴(도 2d의 25)이 제거되는 부분에 대해서는 소정 두께 식각이 발생하게 된다. 따라서 액티브층(22)에 있어 그 상부에 오믹콘택층(26)이 형성된 부분과 노출된 부분에 있어 두께(t2 ≠ t1) 차이가 발생하게 된다. 상기 건식식각을 충분히 오랜시간 실시하지 않으면, 소스 및 드레인 전극(36, 38) 간의 이격영역에 있어 제거되어야 할 상기 불순물 비정질 실리콘 패턴(도 2d의 25)이 상기 액티브층(22) 상부에 남게되므로 이를 방지하기 위함이다.
따라서, 전술한 종래의 어레이 기판(11)의 제조 방법에 있어서는 필연적으로 액티브층(22)의 두께 차이가 발생하게 되며, 이로 인해 박막트랜지스터(도 1의 Tr)의 특성 저하가 발생하게 된다.
또한, 액티브층(22)이 오믹콘택층(26) 형성을 위한 건식식각 진행 시 식각되어 제거되는 두께까지 고려하여 충분히 두껍게 상기 액티브층(22)을 이루는 순수 비정질 실리콘층(도 2a의 20)을 1000Å 이상의 두께를 갖도록 충분히 두껍게 증착해야 하는 바, 증착시간이 늘어나 생산성을 떨어뜨리는 결과를 초래하고 있다.
한편, 어레이 기판에 있어서 가장 중요한 구성요소로는 각 화소영역별로 형성되며, 게이트 배선과 데이터 배선 및 화소전극과 동시에 연결됨으로써 선택적, 주기적으로 신호전압을 상기 화소전극에 인가시키는 역할을 하는 박막트랜지스터를 들 수 있다.
하지만, 종래의 어레이 기판에서 일반적으로 구성하는 박막트랜지스터의 경우, 상기 액티브층은 비정질 실리콘을 이용하고 있음을 알 수 있다. 이러한 비정질 실리콘을 이용하여 액티브층을 형성할 경우, 상기 비정질 실리콘은 원자 배열이 무질서하기 때문에 빛 조사나 전기장 인가 시 준 안정 상태로 변화되어 박막트랜지스터 소자로 활용 시 안정성에 문제가 되고 있으며, 채널 내부에서 캐리어의 이동도가 0.1㎠/V?s～1.0㎠/V?s로 낮아 이를 구동회로용 소자로 사용하는 데는 어려움이 있다.
이러한 문제를 해결하고자 레이저 장치를 이용한 결정화 공정 진행에 의해 비정질 실리콘의 반도체층을 폴리실리콘의 반도체층으로 결정화함으로써 폴리실리콘을 액티브층으로 이용한 박막트랜지스터를 제조하는 방법이 제안되고 있다.
하지만 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 어레이 기판에 있어 상기 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도인 도 3을 참조하면, 레이저 결정화 공정을 통한 폴리실리콘을 반도체층(55)으로 이용하는 박막트랜지스터(Tr)를 포함하는 어레이 기판(51) 제조에는 상기 폴리실리 콘으로 이루어진 반도체층(55) 내에 제 1 영역(55a)의 양측으로 고농도의 불순물을 포함하는 n+영역(55b) 또는 p+영역(미도시)의 형성을 필요로 한다. 따라서, 이들 n+ 영역(55b) 또는 p+ 형성을 위한 도핑 공정이 요구되며, 이러한 도핑공정 진행을 위해 이온 인플란트 장비가 추가적으로 필요하다. 이 경우, 제조비용 상승을 초래하며, 신규 장비 추가에 의한 어레이 기판(51) 제조를 위해 제조 라인을 새롭게 구성해야 하는 문제가 발생하고 있다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 액티브층이 건식식각에 노출되지 않음으로써 그 표면에 손상이 발생하지 않아 박막트랜지스터의 특성이 향상되는 어레이 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 반도체층을 폴리실리콘으로 형성하면서도 도핑 공정을 필요로 하지 않으며, 이동도 특성을 향상시킬 수 있는 박막트랜지스터를 구비한 어레이 기판의 제조 방법을 제공하는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 어레이 기판의 제조방법은, 화소영역과 스위칭 영역이 정의된 기판 상에 무기절연물질로 이루어진 버퍼층을 형성하는 단계와; 상기 버퍼층 위로 상기 스위칭 영역에 아일랜드 형태로서 불순물 폴리 실리콘하부패턴과 실리사이드의 중간패턴과 제1금속재질의 상부패턴의 3중층 구조를 갖는 게이트 전극과, 게이트 절연막과, 순수 폴리실리콘의 액티브층을 형성하는 단계와; 상기 액티브층 위로 전면에 무기절연물질을 증착하고 패터닝함으로써 상기 액티브층을 양측을 노출시키며 이격하는 액티브 콘택홀을 갖는 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 액티브 콘택홀을 통해 각각 상기 액티브층과 접촉하며 서로 이격하는 순수 비정질 실리콘의 배리어패턴과, 상기 각각의 배리어패턴 상부에 불순물 비정질 실리콘의 오믹콘택층과, 상기 오믹콘택층 위로 서로 이격하는 소스 및 드레인 전극을 형성하고, 동시에 상기 층간절연막 위로 상기 소스 전극과 연결되며 상기 화소영역의 경계에 데이터 배선을 형성하는 단계와; 상기 데이터 배선과 상기 소스 및 드레인 전극 위로 전면에 상기 액티브층 외측의 상기 3중층 구조의 게이트 전극을 노출시키는 게이트 콘택홀을 갖는 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 금속물질로서 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 화소영역의 경계에 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선 위로 상기 기판 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 위로 상기 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 버퍼층 위로 상기 스위칭 영역에 아일랜드 형태로서 불순물 폴리실리콘하부패턴과 실시사이드의 중간패턴과 제1금속재질의 상부패턴의 3중층 구조를 갖는 게이트 전극과, 게이트 절연막과, 순수 폴리실리콘의 액티브층을 형성하는 단계는, 상기 버퍼층 위로 불순물 비정질 실리콘층과 제 1 금속층과 제 1 무기절연층과 순수 비정질 실리콘층을 순차 적층시키는 단계와; 고상 결정화(SPC) 공정을 진행하여 상기 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 각각 순수 폴리실리콘층과 불순물 폴리실리콘층으로 결정화하며, 동시에 상기 제 1 금속층과 상기 불순물 폴리실리콘층의 계면에 실리사이드층을 형성시키는 단계와; 상기 순수 폴리실리콘층 위로 상기 스위칭 영역에 상기 액티브층이 형성되는 부분에 대응해서는 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 액티브층 외측으로 노출되는 상기 게이트 전극의 테두리부에 대응해서는 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 2 포토레지스트 패턴 외측으로 노출된 상기 순수 폴리실리콘층과 그 하부의 상기 제 1 무기절연층과 상기 제 1 금속층과 상기 실리사이드층 및 상기 불순물 폴리실리콘층을 순차적으로 제거하여 상기 스위칭 영역에 순차 적층된 형태로 상기 불순물 폴리실리콘 하부패턴과 실리사이드의 중간패턴과 제1금속재질의 상부패턴으로 이루어진 3중층 구조의 게이트 전극과, 게이트 절연막과, 순수 폴리실리콘 패턴을 형성하는 단계와; 애싱(ashing)을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로써 상기 제 1 포토레지스트 패턴 외측으로 상기 순수 폴리실리콘 패턴의 테두리부를 노출시키는 단계와; 상기 제 1 포토레지스트 패턴 외측으로 노출된 상기 순수 폴리실리콘 패턴을 제거함으로써 상기 순수 폴리실리콘의 액티브층을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.
이때, 상기 제 1 금속층은 몰리브덴(Mo) 또는 티타늄(Ti)으로 이루어지며, 그 두께는 100Å 내지 500Å인 것이 바람직하며, 상기 고상 결정화(SPC) 공정은 열처리를 통한 써말 결정화(Thermal Crystallization) 또는 교번자장 결정화(Alternating Magnetic Field Crystallization) 장치를 이용한 교번자장 결정화인 것이 특징이다.
또한, 상기 배리어패턴을 형성하기 이전에 상기 액티브 콘택홀을 통해 노출된 상기 액티브층의 표면에 상기 고상 결정화 공정 진행시 형성된 열산화막을 제거하기 위한 BOE(Buffered Oxide Etchant) 세정을 실시하는 것이 바람직하다.
또한, 상기 배리어패턴과 상기 오믹콘택층과 소스 및 드레인 전극은 동일한 마스크 공정을 진행하여 동시에 패터닝되어 형성됨으로써 평면적으로 동일한 형태 동일한 크기를 가지며 완전 중첩된 형태를 갖는 것이 특징이다.
또한, 상기 소스 및 드레인 전극과 상기 데이터 배선을 형성하는 단계는 상기 데이터 배선의 일끝단과 연결된 데이터 패드전극을 형성하는 단계를 포함하며, 상기 게이트 배선을 형성하는 단계는 상기 게이트 배선의 일끝단과 연결된 게이트 패드전극을 형성하는 단계를 포함하며, 상기 드레인 콘택홀을 갖는 상기 제 2 보호층을 형성하는 단계는 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함하며, 상기 화소전극을 형성하는 단계는 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계를 포함한다.
또한, 상기 불순물 폴리실리콘의 하부패턴은 500Å 내지 1000Å의 두께를 가지며, 상기 순수 폴리실리콘의 액티브층은 300Å 내지 1000Å 정도의 두께를 가지며, 상기 층간절연막은 상기 게이트전극의 두께와 상기 게이트 절연막의 두께보다 더 두꺼운 두께를 갖도록 형성하는 것이 바람직하다.
본 발명에 따른 어레이 기판은, 화소영역과 스위칭 영역이 정의된 기판 상의 전면에 무기절연물질로 형성된 버퍼층과; 상기 버퍼층 상의 상기 스위칭 영역에 아일랜드 형태로 불순물 폴리실리콘 하부패턴과 실리사이드의 중간패턴과 금속재질의 상부패턴의 3중층 구조를 가지며 형성된 게이트 전극과; 상기 게이트 전극 상부에 형성된 게이트 절연막과; 상기 게이트 절연막 상부로 상기 게이트 절연막의 가장자리를 노출시키며 형성된 순수 폴리실리콘의 액티브층과; 상기 액티브층을 노출시키며 서로 이격하는 액티브 콘택홀을 가지며 상기 액티브층의 중앙부에 대해서는 에치스토퍼의 역할을 하며 상기 기판 전면에 형성된 층간절연막과; 상기 스위칭 영역에 상기 층간절연막 위로 각각 상기 액티브 콘택홀을 통해 상기 액티브층과 접촉하며 이격하며 형성된 순수 비정질 실리콘의 배리어패턴과; 상기 이격하는 상기 배리어패턴 상부에 각각 형성된 불순물 비정질 실리콘의 오믹콘택층과; 상기 이격하는 상기 오믹콘택층 위로 각각 이격하며 형성된 소스 및 드레인 전극과; 상기 층간절연막 위로 상기 화소영역의 경계에 상기 소스 전극과 연결되며 형성된 데이터 배선과; 상기 데이터 배선 위로 상기 액티브층 외측으로 상기 게이트 전극의 상부패턴을 노출시키는 게이트 콘택홀을 가지며 형성된 제 1 보호층과; 상기 제 1 보호층 위로 상기 화소영역의 경계에 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉 하며 상기 데이터 배선과 교차하며 형성된 게이트 배선과; 상기 게이트 배선 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 제 2 보호층과; 상기 제 2 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극을 포함한다.
이때, 상기 불순물 폴리실리콘의 하부패턴은 그 두께가 500Å 내지 1000Å 이며, 상기 순수 폴리실리콘의 액티브층은 그 두께가 300Å 내지 1000Å이며, 상기 배리어 패턴은 그 두께가 50Å 내지 300Å인 것이 특징이다.
또한, 상기 게이트 배선의 끝단과 연결된 게이트 패드전극과, 상기 데이터 배선의 끝단과 연결된 데이터 패드전극을 포함하며, 상기 제 2 보호층은 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 구비하며, 상기 제 2 보호층 위로 상기 화소전극을 이루는 동일한 물질로 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 포함한다.
본 발명에 따른 어레이 기판은, 반도체 물질로 이루어진 게이트 전극과 금속물질로 이루어진 게이트 배선간의 접촉저항을 낮춤으로써 상기 게이트 배선을 통해 박막트랜지스터의 온 전압 인가시 안정적인 박막트랜지스터 특성을 갖도록 하는 효과가 있다.
또한, 본 발명에 따른 어레이 기판의 제조방법에 의해 액티브층이 건식식각에 노출되지 않음으로써 그 표면 손상이 발생하지 않아 박막트랜지스터 특성이 저하되는 것을 방지하는 효과가 있다.
액티브층이 건식식각에 영향을 받지 않게 되므로 식각되어 없어지는 두께를 고려하지 않아도 되므로 상기 액티브층의 두께를 줄임으로써 증착 시간을 단축시켜 생산성을 향상시키는 효과가 있다.
본 발명에 따른 제조 방법에 의해 제조된 어레이 기판은 비정질 실리콘층을 결정화 공정에 의해 폴리실리콘층으로 결정화하고 이를 반도체층으로 하여 박막트랜지스터를 구성함으로써 비정질 실리콘층의 반도체층을 포함하는 박막트랜지스터를 구비한 어레이 기판 대비 이동도 특성을 수십 내지 수 백배 향상시키는 효과가 있다.
폴리실리콘의 액티브층을 박막트랜지스터의 반도체층으로 이용하면서도 불순물의 도핑은 필요로 하지 않으므로 도핑 공정 진행을 위한 신규 장비 투자를 실시하지 않아도 되므로 초기 투자비용을 절감할 수 있는 장점이 있다.
또한, 게이트 전극을 불순물을 포함하는 폴리실리콘으로 형성함으로써 금속물질의 게이트 전극을 형성한 종래의 어레이 기판의 결정화 공정 진행 시 발생되는 게이트 전극의 변형 또는 게이트 전극과 반도체층과의 쇼트 등의 문제를 원천적으로 해결하는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 4a 내지 도 4m은 본 발명의 실시예에 따른 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역과 게이트 패드부 및 데이터 패드부에 대한 제조 단계별 공정 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내의 게이트 및 데이터 배선과 연결되는 박막트랜지스터(Tr)가 형성될 부분을 스위칭 영역(TrA)이라 정의한다.
우선, 도 4a에 도시한 바와 같이, 투명한 절연기판(101) 예를들면 유리기판 상에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 1000Å 내지 3000Å 정도의 두께를 갖는 버퍼층(102)을 형성한다. 본 발명의 특징 상 추후 공정에서 고상 결정화(Solid Phase Crystallization : SPC) 공정을 진행하는데, 이러한 고상 결정화(SPC) 공정은 600℃ 내지 800℃의 고온의 분위기가 요구되고 있다. 이 경우 상기 기판이 고온의 분위기에 노출되면 기판 표면으로부터 알카리 이온이 용출되어 폴리실리콘으로 이루어진 구성요소의 특성을 저하시킬 수 있으므로 이러한 문제를 방지하기 위해 상기 버퍼층(102)을 형성하는 것이다.
다음, 상기 버퍼층(102) 위로 불순물 비정질 실리콘을 증착함으로써 500Å 내지 1000Å 정도의 두께를 갖는 제 1 불순물 비정질 실리콘층(103)을 형성한다. 이후 상기 제 1 불순물 비정질 실리콘층(103) 위로 접촉저항 저감을 위해 고온에 노출될 경우 반도체 물질인 실리콘층과의 계면에서 실리사이드 형성이 가능한 제 1 금속물질 예를들면 몰리브덴(Mo) 또는 티타늄(Ti)을 100Å 내지 500Å 정도의 비교 적 얇은 두께가 되도록 증착함으로써 제 1 금속층(106)을 형성한다. 이때 상기 제 1 금속층(106)의 두께를 1000Å이하 바람직하게는 100Å 내지 500Å 정도로 얇게 형성하는 것은 이후 고상 결정화(SPC) 공정 시 기판(101)의 휨을 방지하기 위한 것이다. 실험적으로 확인한 결과 상기 제 1 금속층(106)을 1000Å이상의 두께를 갖도록 형성하는 경우 상기 제 1 금속층(106)의 팽창 및 수축에 의해 최종적으로 고상 결정화(SPC) 공정 후 기판(101)이 평탄한 상태를 이루지 못하고 스테이지(미도시) 상에서 모서리 부분의 들뜸 현상이 발생하게 됨을 알 수 있었다. 이렇게 스테이지(미도시) 상에서 완전 평탄한 상태를 이루지 못하는 기판(101)은 이후 공정 진행시 정확한 얼라인이 되지 않음으로써 패터닝 불량이 다발하게 되므로 제품화 될 수 없다. 따라서 이러한 문제를 방지하고자 상기 제 1 금속층(106)은 100Å 내지 500Å 정도의 비교적 얇은 두께를 갖도록 형성하는 것이다.
다음, 상기 제 1 금속층(106) 위로 무기절연물질 예를들면 산화실리콘(SiO2)을 증착하여 500Å 내지 4000Å 정도의 두께를 갖는 제 1 무기절연층(108)을 형성하고, 연속하여 상기 제 1 무기절연층(108) 상부로 순수 비정질 실리콘을 증착함으로써 300Å 내지 1000Å 정도의 두께를 갖는 순수 비정질 실리콘층(111)을 형성한다.
상기 순수 비정질 실리콘층(111)은, 종래의 경우 서로 이격하는 오믹콘택층 형성을 위해 진행하는 건식식각에 노출됨으로써 식각되어 그 표면으로부터 일부 두께가 제거되는 것을 고려하여 1000Å 이상의 두께로 형성하였다. 하지만, 본 발명 의 실시예의 경우, 상기 순수 비정질 실리콘층(111)을 통해 최종적으로 구현되는 폴리실리콘의 액티브층(도 4m의 115)은 건식식각에 노출되지 않으므로 상기 건식식각에 의해 그 두께가 얇아지게 되는 등의 문제는 발생하지 않는다. 따라서 상기 순수 비정질 실리콘층(111)은 액티브층으로서의 역할을 할 수 있는 두께인 300Å 내지 1000Å로 형성해도 무방하며, 이 경우 재료비 저감 및 단위 공정 시간 단축의 효과를 얻을 수 있는 것이 특징이다.
다음, 도 4b에 도시한 바와 같이, 상기 순수 비정질 실리콘층(도 4a의 111)의 이동도 특성 등을 향상시키기 위해 고상 결정화(SPC) 공정을 진행함으로써 상기 순수 비정질 실리콘층(도 4a의 111)이 결정화되어 순수 폴리실리콘층(112)을 이루도록 한다. 이때, 상기 고상 결정화(SPC) 공정은 일례로 600℃ 내지 800℃의 분위기에서 열처리를 통한 써말 결정화(Thermal Crystallization) 또는 교번자장 결정화 장치를 이용한 600℃ 내지 700℃의 온도 분위기에서의 교번자장 결정화(Alternating Magnetic Field Crystallization) 공정인 것이 바람직하다.
한편, 이러한 고상 결정화(SPC) 공정 진행에 의해 상기 순수 비정질 실리콘층(도 4a 111) 뿐만 아니라 상기 제 1 금속층(106) 하부에 위치한 상기 제 1 불순물 비정질 실리콘층(도 4a의 103) 또한 결정화되어 불순물 폴리실리콘층(104)을 이루게 된다.
이러한 600℃ 내지 800℃의 온도 분위기에서의 고상 결정화(SPC) 공정 진행에 의해 기판(101)을 비롯하여 상기 버퍼층(102), 제 1 불순물 비정질 실리콘층(도 4a의 103), 제 1 무기절연층(108) 및 순수 비정질 실리콘층(도 4a의 111)과 상기 제 1 금속층(106)에 있어 열팽창 및 수축이 발생하게 되는데, 이중 무기절연물질로 이루어지는 상기 버퍼층(102) 및 제 1 무기절연층(108)과, 불순물 및 순수 비정질 실리콘으로 이루어진 제 1 불순물 비정질 실리콘층(도 4a의 103) 및 순수 비정질 실리콘층(도 4a의 111)은 이를 구성하는 주요 물질이 실리콘이 되며 이는 또한 유리재질의 기판(101)을 구성하는 주요 물질이 되므로 열에 의한 팽창 및 수축의 정도가 거의 동일하다. 따라서 이들 버퍼층(102), 제 1 무기절연층(108)과, 제 1 불순물 비정질 실리콘층(도 4a의 103) 및 순수 비정질 실리콘층(도 4a의 111)은 그 두께를 얇게 형성하던 두껍게 형성하던 기판(101)과 그 팽창율 및 수축율이 거의 동일하므로 문제되지 않는다.
하지만, 몰리브덴(Mo) 또는 티타늄(Ti)으로 이루어지는 제 1 금속층(106)의 경우 그 팽창율 및 수축율은 상기 기판(101)의 팽창율 및 수축율과 상이하므로 그 두께가 두꺼울 경우 600℃ 내지 800℃의 온도 분위기에 노출되는 고상 결정화(SPC) 공정 진행 후 기판(101)의 변형을 초래할 수 있다. 따라서 이러한 팽창 및 수축율 차이에 의한 기판(101)의 변형을 초래하지 않도록 상기 제 1 금속층(106)은 100Å 내지 500Å 정도의 비교적 얇은 두께를 갖도록 형성한 것이다. 몰리브덴(Mo) 또는 티타늄(Ti)으로 이루어진 제 1 금속층(도 4a의 106)은 이미 설명하였듯이 1000Å 이상의 두께를 갖는 경우 기판(101)의 변형을 초래하는 것을 실험적으로 확인하였다. 이때 상기 제 1 금속층(106)을 최대 500Å정도의 두께를 갖도록 한 것은 기판(101) 변형을 일으키게 되는 최소 두께보다도 1/2정도 낮은 두께를 이룸으로써 기판(101) 변형에 따른 불량을 원천적으로 방지하고, 불량 방지를 위한 공정 마진 을 확보하기 위함이다.
한편, 전술한 고상 결정화(SPC) 공정 진행시 상기 제 1 금속층(106)과 상기 제 1 불순물 비정질 실리콘층(도 4a의 103)의 계면에서는 상기 제 1 금속층(106)을 이루는 물질의 확산이 발생하여 그 일부가 상기 제 1 불순물 비정질 실리콘층(도 4a의 103)으로 침투하여 상기 제 1 금속층(106)을 이루는 금속물질과 상기 불순물 비정질 실리콘이 섞이게 됨으로써 몰리 실리사이드층 또는 티타늄 실리사이드층(이하 실리사이드층(120)이라 함)이 형성되게 된다. 이러한 실리사이드층(120)은 최종적으로 결정화된 불순물 폴리실리콘층(104)과 상기 제 1 금속층(106) 사이에서 10Å 내지 50Å 정도의 두께를 이루며, 이러한 실리사이드층(120)은 상기 불순물 폴리실리콘층(104)과 상기 제 1 금속층(106)간의 접촉저항을 낮춤으로써 상기 불순물 폴리실리콘층(104)의 도전성 특성을 향상시키는 역할을 하게 되는 것이 특징이다.
다음, 도 4c에 도시한 바와 같이, 상기 고상 결정화(SPC) 공정 진행에 의해 순수 비정질 실리콘층(도 4a의 111)이 결정화되어 형성된 상기 순수 폴리실리콘층(112) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층(미도시)에 대해 빛의 투과영역과 차단영역(미도시), 그리고 슬릿형태로 구성되거나 또는 다중의 코팅막을 더욱 구비하여 통과되는 빛량을 조절함으로써 그 빛 투과도가 상기 투과영역(미도시)보다는 작고 상기 차단영역(미도시)보다는 큰 반투과영역(미도시)으로 구성된 노광 마스크(미도시)를 이용하여 회절노광 또는 하프톤 노광을 실시한다.
이후, 노광된 포토레지스트층(미도시)을 현상함으로써 상기 순수 폴리실리콘 층(112) 위로 상기 스위칭 영역(TrA)에 대응하여 게이트 전극(도 4m의 114)이 형성되어야 할 부분 중 일부(추후 형성되는 순수 폴리실리콘의 액티브층(도 4m의 115)과 중첩하지 않는 부분)에 대응해서는 제 1 두께를 갖는 제 1 및 제 2 포토레지스트 패턴(191a, 191b)을 형성하고, 상기 게이트 전극(도 4m의 114)이 형성되어야 할 부분 중 순수 폴리실리콘의 액티브층(도 4m의 115)이 형성되어야 할 부분에 대응해서는 상기 제 1 두께보다 더 두꺼운 제 2 두께를 갖는 제 3 포토레지스트 패턴(191c)을 형성한다. 따라서 게이트 전극(도 4m의 114)이 형성될 부분 중 상기 순수 폴리실리콘의 액티브층(도 4m의 115)과 중첩하며 형성되는 부분에 대응해서는 제 2 두께의 제 3 포토레지스트 패턴(191c)이 형성되고, 게이트 전극(도 4m의 114)이 형성될 부분 중 순수 폴리실리콘의 액티브층(도 4m의 115)이 형성되지 않는 영역은 상기 제 1 두께의 제 1 및 제 2 포토레지스트 패턴(191a, 191b)이 형성되며, 상기 게이트 전극(도 4m의 114)이 형성되지 않는 기판(101)상의 모든 영역에 대해서는 상기 포토레지스트층(미도시)이 제거됨으로써 상기 순수 폴리실리콘층(112)을 노출시킨 상태를 이룬다.
이때 본 발명의 실시예에 있어서 특징적인 것은 상기 스위칭 영역(TrA)에 있어 상기 제 3 포토레지스트 패턴(191c) 외측으로 상기 제 1 및 제 2 포토레지스트 패턴(191a, 191b)이 노출되도록 형성한다는 것과, 동시에 상기 제 3 포토레지스트 패턴(191c) 외측으로 노출된 제 1 및 제 2 포토레지스트 패턴(191a, 191b)은 그 폭을 달리한다는 것이다. 이러한 구조를 갖도록 상기 제 1 내지 제 3 포토레지스트 패턴(191a, 191b, 191c)을 형성한 이유는 게이트 전극(도 4m의 114)과 그 상부의 게이트 절연막(도 4m의 109) 및 액티브층(도 4m의 115)을 그 테두리부가 계단 형태를 이루도록 하여 이후 형성되는 층간절연막(도 4m의 122)의 끊김 또는 들뜸을 방지하고, 나아가 추후 형성되는 게이트 배선(도 4m의 145)과 액티브층(도 4m의 115) 외부로 노출되는 게이트 전극(도 4m의 114)과의 접촉을 위한 게이트 콘택홀(도 4m의 142)을 형성할 면적을 확보하기 위함이다.
다음, 도 4d에 도시한 바와 같이, 상기 제 1 내지 제 3 포토레지스트 패턴(191a, 191b, 191c) 외부로 노출된 상기 순수 폴리실리콘층(도 4c의 112)과, 그 하부에 순차적으로 위치한 상기 제 1 무기절연층(도 4c의 108)과 상기 제 1 금속층(도 4c의 106), 실리사이드층(도 4c의 120) 및 상기 제 1 불순물 폴리실리콘층(도 4c의 104)을 순차적으로 식각하여 제거함으로써 상기 스위칭 영역(TrA)에 아일랜드 형태로서 순차 적층된 불순물 폴리실리콘과 실리사이드와 금속물질로 이루어진 3중층 구조의 게이트 전극(114)과 그 상부로 게이트 절연막(109)과 순수 폴리실리콘 패턴(113)을 형성한다. 이때 상기 스위칭 영역(TrA) 이외의 영역에 대해서는 상기 버퍼층(102)이 노출된 상태가 된다.
한편, 본 발명의 실시예에 있어서, 상기 게이트 전극(114)을 순수 불순물 폴리실리콘으로 형성하는 것은, 상기 게이트 전극(114) 상부에 위치하는 순수 폴리실리콘 패턴(113) 형성 시 발생하는 문제를 해결하기 위함이다.
보텀 게이트 구조를 갖는 박막트랜지스터를 형성하는 경우, 기판 상에는 저저항 특성을 갖는 금속물질을 증착한 후, 이를 패터닝하여 게이트 배선 및 게이트 전극을 형성하고, 그 상부에 반도체층 형성을 위해 게이트 절연막을 개재하여 순수 비정질 실리콘층을 형성하는데, 상기 순수 비정질 실리콘층을 순수 폴리실리콘층으로 고상 결정화(SPC)하는데 있어 600℃ 이상의 비교적 높은 온도를 필요로 하고 있다. 따라서, 이러한 비교적 높은 온도를 요구하는 고상 결정화(SPC) 공정 진행 시, 금속물질만으로 이루어진 게이트 전극 및 게이트 배선은 변형이 발생하거나 또는 상기 게이트 절연막을 뚫고 상기 결정화된 순수 폴리실리콘층과 접촉하게 되는 스파이크가 발생하는 등의 문제를 일으킨다. 따라서, 본 발명의 실시예에 있어서는 이러한 종래의 금속물질의 게이트 전극을 형성함으로써 결정화 공정 진행시 발생하는 문제를 해결하고자 이러한 고온에서 전술한 문제를 일으키지 않는 불순물 폴리실리콘을 이용하여 게이트 전극(114)을 형성한 것이다.
한편, 본 발명에 있어서 상기 게이트 전극(114)은 실질적으로 불순물 폴리실리콘 만으로 이루어지지 않고, 불순물 폴리실리콘의 하부패턴(105)과 실리사이드의 중간패턴(121) 및 제 1 금속물질의 상부패턴(107)으로 이루어짐으로써 실질적으로 금속물질을 포함하고 있지만, 상기 상부패턴(107)은 그 두께가 매우 얇기에 게이트 절연막(109)을 이루는 제 1 무기절연층(도 4c의 108)을 완전히 뚫지 못해 순수 폴리실리콘의 액티브층(도 4m의 115)과의 쇼트 등은 발생하지 않으며, 기판(101) 전면에 제 1 금속층(도 4c의 106)을 형성한 상태에서 고사 결정화(SPC) 공정을 진행 후에 패터닝 되었으므로 그 형태가 변형되지 않는다.
한편, 불순물 폴리실리콘으로 이루어진 게이트 전극의 경우 그 전도성이 금속물질보다는 낮지만, 상기 불순물 폴리실리콘의 게이트 전극의 두께가 500Å 내지 1000Å인 경우, 단위 면적당 저항치가 150Ω/sq(□) ~ 230Ω/sq(□) 정도가 되며, 이는 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 유사한 수준이 된다.
따라서, 불순물 폴리실리콘으로써 게이트 전극을 형성하여도 충분히 액티브층 내에 채널을 형성하는 등의 게이트 전극으로서의 역할을 수행하는데 문제 되지 않는다. 더욱이 본 발명에 있어서는 상기 게이트 전극(114)은 불순물 폴리실리콘만으로 형성되지 않고, 불순물 폴리실리콘의 하부패턴(105)과, 실리사이드의 중간패턴(121) 및 금속물질의 상부패턴(107)의 3중층 구조를 가지므로 즉, 불순물 폴리실리콘 이외에 실리사이드와 금속물질을 포함하므로 단위 면적당 저항치가 150Ω/sq(□) 보다 작게 형성됨으로써 그 도전 특성이 더욱 향상된 것이 특징이다.
다음, 도 4e에 도시한 바와 같이, 불순물 폴리실리콘을 포함하여 3중층 구조를 이루는 게이트 전극(114)과 게이트 절연막(109)과 순수 폴리실리콘 패턴(113)이 형성된 기판(101)에 대해 애싱(ashing)을 진행하여 상기 제 1 두께를 갖는 제 1 및 2 포토레지스트 패턴(도 4d의 191a, 191b)을 제거함으로써 상기 스위칭 영역(TrA)에 있어 상기 제 3 포토레지스트 패턴(191c) 외측으로 상기 순수 폴리실리콘 패턴(113)의 양측을 노출시킨다. 이때, 상기 애싱(ashing) 진행에 의해 상기 제 3 포토레지스트 패턴(191c) 또한 그 두께가 줄어들지만, 여전히 상기 순수 폴리실리콘 패턴(113) 상부에 남아있게 된다.
다음, 도 4f에 도시한 바와 같이, 상기 제 3 포토레지스트 패턴(도 4e의 191c) 외부로 노출된 상기 순수 폴리실리콘 패턴(도 4e의 113)을 식각하여 제거함으로써 상기 게이트 전극(114)에 대응하는 상기 게이트 절연막(109)의 테두리부를 노출시킨다. 이때, 상기 제 3 포토레지스트 패턴(도 4e의 191c)에 의해 식각되지 않고 상기 게이트 절연막(109) 상에 남아있게 되는 상기 순수 폴리실리콘 패턴(도 4e의 113)은 순수 폴리실리콘의 액티브층(115)을 이룬다.
다음, 도 4g에 도시한 바와 같이, 스트립(strip)을 진행하여 상기 순수 폴리실리콘의 액티브층(115) 상부에 남아있는 상기 제 3 포토레지스트 패턴(도 4f의 191c)을 제거함으로써 상기 순수 폴리실리콘의 액티브층(115)을 노출시킨다.
다음, 도 4h에 도시한 바와 같이, 상기 순수 폴리실리콘의 액티브층(115) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중 하나를 증착하여 단일층 구조의 제 2 무기절연층(미도시)을 형성하거나 또는 상기 2개의 물질을 연속하여 증착함으로써 이중층 구조의 제 2 무기절연층(미도시)을 형성한다. 이때 상기 제 2 무기절연층(미도시)은 그 두께가 상기 게이트 전극(114)과 그 상부의 게이트 절연막(109)의 두께를 합한 두께보다는 더 큰 두께를 갖도록 형성하는 것이 바람직하다. 이렇게 제 1 무기절연층(미도시)을 그 하부에 위치한 패턴된 상태의 게이트 전극(114) 및 게이트 절연막(109)을 합한 두께보다 크게 형성하는 이유는 단차진 부분에서 끊김없이 잘 형성되도록 하기 위함이다. 상기 게이트 전극(114)은 이를 이루는 3개의 패턴(105, 121, 107)의 총 두께가 600Å 내지 1500Å이며, 상기 게이트 절연막(109)의 두께는 500Å 내지 4000Å이므로 상기 제 2 무기절연층(미도시)의 두께는 1100Å 내지 5500Å 보다는 더 두꺼운 두께를 갖도록 형성하는 것이 바람직하다. 일례로 상기 게이트 전극(114)의 두께가 1000Å이고 상기 게이트 절연 막(109)의 두께가 2000Å으로 형성되었다면, 상기 제 2 무기절연층(미도시)은 그 두께가 상기 2000Å보다 큰 두께를 갖도록 예를들면 2100Å 정도의 두께를 갖도록 형성함으로써 단차가 발생한 부분에서의 끊김 발생을 방지할 수 있다.
이후, 상기 기판(101) 전면에 형성된 상기 제 2 무기절연층(미도시)을 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립(strip) 등 일련의 단위공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 상기 순수 폴리실리콘의 액티브층(115)의 중앙부를 기준으로 이의 양측으로 상기 순수 폴리실리콘의 액티브층(115)을 노출시키는 2개의 액티브 콘택홀(123)을 구비한 층간절연막(122)을 형성한다.
이때, 상기 층간절연막(122)은 상기 순수 폴리실리콘의 액티브층(115)의 중앙부에 대응해서는 상기 순수 폴리실리콘의 액티브층(115)을 덮어 에치스토퍼로서의 역할을 하며, 그 외의 영역에 대응해서는 절연층의 역할을 하는 것이 특징이다.
다음, 도 4i에 도시한 바와 같이, 상기 순수 폴리실리콘의 액티브층(115)에 대응하여 이를 노출시키는 액티브 콘택홀(123)을 가지며, 상기 순수 폴리실리콘의 액티브층(115)의 중앙부에 대해서는 에치스토퍼의 역할을 하는 상기 층간절연막(122) 위로 전면에 순수 비정질 실리콘을 증착하여 50Å 내지 300Å 정도 두께의 배리어층(미도시)을 더욱 형성하고, 연속하여 불순물 비정질 실리콘을 증착하여 100Å 내지 300Å 정도의 두께를 갖는 제 2 불순물 비정질 실리콘층(미도시)을 형성한다. 이때, 순수 비정질 실리콘으로 이루어진 배리어층(미도시)을 형성하는 이유는, 상기 순수 폴리실리콘의 액티브층(115)과의 접합력은 불순물 비정질 실리콘 보다는 순수 비정질 실리콘이 더욱 우수하기 때문에 상기 배리어층(미도시)을 상기 순수 폴리실리콘의 액티브층(115)과 상기 불순물 비정질 실리콘층(미도시)의 사이에 개재되도록 함으로써 이들 두 층(115, 미도시)간의 접합력을 향상시키고 나아가 접촉저항을 낮추기 위함이다.
이후, 상기 제 2 불순물 비정질 실리콘층(미도시) 위로 제 2 금속물질 예를들면, 몰리브덴(Mo), 크롬(Cr) 및 몰리티타늄(MoTi) 중 어느 하나를 증착함으로써 제 2 금속층(미도시)을 형성한다.
한편, 상기 층간절연막(122) 상에 상기 베리어층(미도시)을 형성하기 전에 BOE(bufferd oxide etchant)를 이용한 세정공정(이하 BOE 세정이라 칭함)을 우선적으로 실시하는 것이 바람직하다. 상기 순수 폴리실리콘의 액티브층(115)은, 고상 결정화 전에 순수 비정질 실리콘층(도 4a의 111) 상에 아무런 물질층이 형성되지 않은 상태에서 600℃ 내지 800℃의 온도 분위기를 갖는 상기 고상 결정화(SPC) 공정에 노출됨으로써 그 표면에 자연적으로 열산화막(미도시)이 형성되며, 이러한 열산화막(미도시)은 순수 폴리실리콘의 액티브층(115)과 상기 배리어층(미도시)의 접촉 시 오믹특성을 저하시키는 요소로 작용한다. 따라서 상기 액티브 콘택홀(123)을 통해 노출된 상기 순수 폴리실리콘의 액티브층(115) 표면의 열산화막(미도시)은 제거되는 것이 바람직하며 이를 제거하기 위해 상기 베리어층(미도시)을 형성하기 전에 상기 BOE 세정을 실시하는 것이다.
다음, 상기 제 2 금속층(미도시)과 그 하부에 위치한 제 2 불순물 비정질 실리콘층(미도시) 및 상기 배리어층(미도시)을 마스크 공정을 진행하여 패터닝함으로 써 상기 층간절연막(122) 위로 각 화소영역(P)의 경계에 데이터 배선(130)을 형성하고, 상기 데이터 배선(130)의 일끝단이 위치한 데이터 패드부(DPA)에 상기 데이터 배선(130)의 일끝단과 연결된 데이터 패드전극(138)을 형성한다. 동시에 상기 스위칭 영역(TrA)에 있어서는 상기 층간절연막(122) 상부에 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성하고, 상기 소스 및 드레인 전극(133, 136)의 하부에 불순물 비정질 실리콘으로 이루어진 오믹콘택층(127)과 그 하부로 순수 비정질 실리콘의 배리어 패턴(125)을 형성한다. 이때, 상기 순수 비정질 실리콘의 배리어 패턴(125)은 각각 상기 액티브 콘택홀(123)을 통해 상기 순수 폴리실리콘의 액티브층(115)과 접촉하도록 한다.
또한, 상기 스위칭 영역(TrA)에 형성된 상기 소스 전극(133)과 상기 데이터 배선(130)은 서로 연결되도록 형성한다. 이때 서로 이격하는 소스 및 드레인 전극(133, 136) 각각의 하부에 형성되는 상기 오믹콘택층(127)과 상기 배리어패턴(125)은 상기 소스 및 드레인 전극(133, 136) 각각과 동일한 평면형태 및 평면적을 가지며 완전 중첩하며 형성되는 것이 특징이다.
한편, 전술한 바와 같은 공정 진행에 의해 상기 데이터 배선(130)과 상기 데이터 패드전극(138)의 하부에도 불순물 비정질 실리콘으로 이루어진 제 1 더미패턴(128)과 순수 비정질 실리콘으로 이루어진 제 2 더미패턴(126)이 형성되게 된다.
본 발명의 경우, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136)과 오믹콘택층(127) 및 배리어패턴(125)을 형성하는 과정에서 채널 영역을 이루는 순수 폴리실리콘의 액티브층(115)의 중앙부에 대응해서는 에치스토퍼의 역할을 하 는 층간절연막(122)이 형성되어 있으므로 상기 소스 및 드레인 전극(133, 136) 형성 시 더욱 정확히는 상기 오믹콘택층(127)과 배리어패턴(125)의 패터닝을 위한 식각, 예를들면 건식식간 진행 시 상기 순수 폴리실리콘의 액티브층(115)은 전혀 영향을 받지 않게 된다.
따라서 종래기술에서 언급한 문제인 건식식각 진행에 의한 액티브층의 표면 손상 등은 발생하지 않음을 알 수 있다. 즉, 상기 제 2 금속층(미도시)을 패터닝하여 상기 데이터 배선(130)과 상기 소스 및 드레인 전극(133, 136)을 형성한 후, 상기 데이터 배선(130)과 상기 소스 및 드레인 전극(133, 136) 외부로 노출된 상기 불순물 비정질 실리콘층(미도시)과 그 하부의 순수 비정질 실리콘층(미도시)의 제거는 건식식각(dry etching)에 의해 이루어지며, 이 경우 상기 스위칭 영역(TrA)에 있어서는 상기 소스 및 드레인 전극(133, 136) 사이에 층간절연막(122)이 형성되어 있으므로 상기 건식식각에 의해 상기 순수 폴리실리콘의 액티브층(115)은 전혀 영향을 받지 않는다. 따라서, 종래의 어레이 기판 제조와는 달리 불순물 비정질 실리콘층(미도시) 및 순수 비정질 실리콘층(미도시)을 패터닝하여 오믹콘택층(127) 및 배리어패턴(125) 형성 시 건식식각에 의한 순수 폴리실리콘의 액티브층(115)의 표면 손상이 발생하지 않으며, 상기 순수 폴리실리콘의 액티브층(115)의 두께 또한 줄어들지 않으므로 스위칭 영역(TrA) 전체에 있어 상기 순수 폴리실리콘의 액티브층(115)은 일정한 두께를 갖게 됨을 알 수 있다.
이때, 상기 스위칭 영역(TrA)에 있어 순차 적층된 상기 불순물 폴리실리콘의 하부패턴(105)과 실리사이드의 중간패턴(121) 및 금속물질의 상부패턴(107)의 3중 층 구조를 갖는 게이트 전극(114)과, 게이트 절연막(109)과, 순수 폴리실리콘의 액티브층(115)과, 층간절연막(122)과, 순수 비정질 실리콘의 배리어패턴(125)과, 불순물 비정질 실리콘의 오믹콘택층(127)과, 소스 및 드레인 전극(133, 136)은 박막트랜지스터(Tr)를 이룬다.
한편, 도면에 나타나지는 않았지만, 전술한 어레이 기판(101)을 유기전계 발광소자용 어레이 기판으로 제조하는 경우, 상기 데이터 배선(130)과 나란하게 상기 데이터 배선(130)이 형성된 동일한 층에 상기 데이터 배선(130)과 소정간격 이격하며 전원배선(미도시)을 더욱 형성할 수 있으며, 각 화소영역(P) 내에는 상기 데이터 배선(130) 및 게이트 배선(도 4m의 145)과 연결된 상기 박막트랜지스터(Tr)(이는 스위칭 박막트랜지스터를 이룸) 이외에 이와 동일한 구조를 가지며 상기 전원배선 및 상기 스위칭 박막트랜지스터(Tr)와 연결된 구동 박막트랜지스터(미도시)를 더욱 형성할 수도 있다.
다음, 도 4j에 도시한 바와 같이, 상기 데이터 배선(130) 및 데이터 패드전극(138)과 소스 및 드레인 전극(133, 136)과 오믹콘택층(127) 및 배리어패턴(125)이 형성된 기판(101)에 대해 상기 소스 및 드레인 전극(133, 136)과 데이터 배선(130) 및 데이터 패드전극(138) 위로 무기절연물질 예를들어 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 제 1 보호층(140)을 형성하고, 마스크 공정을 진행하여 상기 제 1 보호층(140)과 상기 층간절연막(122)과 게이트 절연막(109)을 패터닝함으로써 상기 순수 폴리실리콘의 액티브층(115) 외측으로 상기 3중층 구조 를 갖는 게이트 전극(114)을 노출시키는 게이트 콘택홀(142)을 형성한다.
다음, 도 4k에 도시한 바와 같이, 상기 게이트 콘택홀(142)이 구비된 상기 제 1 보호층(140) 위로 제 3 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 및 크롬(Cr)을 증착하여 제 3 금속층을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 노출된 3중층 구조의 게이트 전극(114)과 접촉하며 각 화소영역(P)의 경계에 상기 데이터 배선(130)과 교차하는 게이트 배선(145)을 형성하고, 동시에 상기 게이트 배선(145)의 일끝단이 위치한 게이트 패드부(GPA)에 있어 상기 게이트 배선(145)의 일끝단과 연결된 게이트 패드전극(147)을 형성한다. 이때 상기 게이트 콘택홀(142)을 통해 서로 접촉하는 상기 게이트 전극(114) 및 게이트 배선(145)에 있어 상기 게이트 배선(145)은 상기 3중층 구조의 게이트 전극(114) 중 금속재질인 몰리브덴(Mo) 또는 티타늄(Ti)으로 이루어진 상부패턴(107)과 접촉하게 되므로 불순물 폴리실리콘의 하부패턴(105)과 접촉하는 것 대비 그 계면에서의 접촉저항이 낮아지는 것이 특징이다. 즉, 불순물 폴리실리콘만으로 게이트 전극이 형성되는 경우 금속물질로 이루어진 게이트 배선과의 접촉 시 서로 그 물질이 상이하므로 그 계면에서의 접촉저항은 동일계열의 물질간의 접촉 시 보다는 접촉저항이 높게 되지만, 본 발명의 경우 게이트 전극(114)은 이종의 물질간의 접촉저항이 낮아지도록 실리사이드의 중간패턴(121)이 재개되어 불순물 폴리실리콘과 금속물질로써 3중층 구조로 이루어지며, 그 중 금속재질로 이루어진 상부패턴(107)이 상기 게이트 배선(145)과의 접촉이 이루어짐으로써 동종계열물질간의 접촉을 이루어 접촉저항을 낮추게 되는 것이 특징 이다.
한편, 상기 게이트 배선(145)과 상기 게이트 패드전극(147)은 전술한 제 3 금속물질 중 하나의 금속물질만으로 이루어져 단일층 구조를 이룰 수도 있으며, 또는 서로 다른 2개 이상의 제 3 금속물질을 증착함으로서 이중층 또는 3중층 구조를 이룰 수도 있다. 일례로 이중층 구조의 경우 알루미늄 합금(AlNd)/몰리브덴(Mo)로 이루어질 수 있으며, 3중층의 경우 몰리브덴(Mo)/알루미늄 합금(AlNd)/몰리브덴(Mo)로 이루어질 수 있다. 도면에 있어서는 단일층 구조를 갖는 게이트 배선(145) 및 게이트 패드전극(147)을 도시하였다.
다음, 도 4l에 도시한 바와 같이, 상기 게이트 배선(145)과 게이트 패드전극(147) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 제 2 보호층(150)을 형성한다. 이후, 마스크 공정을 진행하여 상기 제 2 보호층(150)과 그 하부의 제 1 보호층(140)을 패터닝함으로써 상기 각 스위칭 영역(TrA)에는 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(152)을 형성하고, 상기 게이트 패드부(GPA)에 있어서는 상기 게이트 패드전극(147)을 노출시키는 게이트 패드 콘택홀(154)을 형성한다. 동시에 상기 데이터 패드부(DPA)에 있어서는 상기 데이터 패드전극(138)을 노출시키는 데이터 패드 콘택홀(156)을 형성한다.
다음, 도 4m에 도시한 바와 같이, 상기 드레인 콘택홀(152)과 게이트 및 데이터 패드 콘택홀(154, 156)을 구비한 상기 제 2 보호층(150) 위로 전면에 투명 도 전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 화소영역(P)에 상기 드레인 콘택홀(152)을 통해 상기 드레인 전극(136)과 접촉하는 화소전극(170)을 형성한다. 동시에, 상기 게이트 패드부(GPA)에 있어서는 상기 제 2 보호층(150) 위로 상기 게이트 패드 콘택홀(154)을 통해 상기 게이트 패드전극(147)과 접촉하는 게이트 보조 패드전극(172)을 형성하고, 상기 데이터 패드부(DPA)에 있어서도 상기 제 2 보호층(150) 위로 상기 데이터 패드 콘택홀(156)을 통해 상기 데이터 패드전극(138)과 접촉하는 데이터 보조 패드전극(174)을 형성함으로써 본 발명의 실시예에 따른 어레이 기판(101)을 완성한다.
한편, 도면에 나타나지 않았지만, 상기 각 화소영역(P)에 구동 박막트랜지스터(미도시)가 구성되는 경우, 상기 스위칭 영역(TrA)에 형성되는 상기 박막트랜지스터(Tr)(스위칭 박막트랜지스터를 이룸)는 상기 화소전극(170)과 접촉하지 않고, 대신 상기 구동 박막트랜지스터(미도시)의 드레인 전극(미도시)이 상기 화소전극(170)과 상기 구동 박막트랜지스터(미도시)의 드레인 전극(미도시)을 노출시키며 형성된 드레인 콘택홀(미도시)을 통해 접촉하여 전기적으로 연결되도록 형성한다. 이때, 상기 스위칭 영역(TrA)에 형성된 박막트랜지스터(Tr)는 상기 드레인 콘택홀(152)이 형성되지 않고 상기 제 1 및 제 2 보호층(140, 150)에 의해 완전히 덮힌 형태가 된다. 이렇게 스위칭 영역(TrA)에 상기 게이트 및 데이터 배선(145, 130)과 연결된 박막트랜지스터(Tr)(스위칭 박막트랜지스터를 이룸)와 화소영역(P)에 구동 박막트랜지스터(미도시)가 형성되는 경우 이는 액정표시장치용 어레이 기판이 아닌 유기전계 발광 소자용 어레이 기판을 이루게 된다.
도 1은 액정표시장치 또는 유기전계 발광소자를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 2a 내지 도 2e는 종래의 어레이 기판의 제조 단계 중 반도체층과 소스 및 드레인 전극을 형성하는 단계를 도시한 공정 단면도.
도 3은 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 어레이 기판에 있어 상기 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 4a 내지 도 4m은 본 발명의 실시예에 따른 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역과 게이트 패드부 및 데이터 패드부에 대한 제조 단계별 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 기판 102 : 버퍼층
105 : 불순물 폴리실리콘의 하부패턴 107 : 금속재질의 상부패턴
109 : 게이트 절연막 114 : 3중층 구조의 게이트 전극
115 : 순수 폴리실리콘의 액티브층 121 : 실리사이드의 중간패턴
122 : 층간절연막 123 : 액티브 콘택홀
125 : 배리어패턴 126 : 제 2 더미패턴
127 : 오믹콘택층 128 : 제 1 더미패턴
130 : 데이터 배선 133 : 소스 전극
136 : 드레인 전극 140 : 제 1 보호층
142 : 게이트 콘택홀 145 : 게이트 배선
150 : 제 2 보호층 152 : 드레인 콘택홀
170 : 화소전극 P : 화소영역
Tr : 박막트랜지스터 TrA : 스위칭 영역

Claims (11)

  1. 화소영역과 스위칭 영역이 정의된 기판 상에 무기절연물질로 이루어진 버퍼층을 형성하는 단계와;
    상기 버퍼층 위로 상기 스위칭 영역에 아일랜드 형태로서 불순물 폴리실리콘 하부패턴과 실리사이드의 중간패턴과 제1금속재질의 상부패턴의 3중층 구조를 갖는 제 1 폭의 게이트 전극과, 상기 게이트 전극과 동일한 상기 제 1 폭을 갖는 게이트 절연막과, 상기 제 1 폭보다 작은 제 2 폭을 갖는 순수 폴리실리콘의 액티브층을 순차적으로 형성하는 단계와;
    상기 액티브층 위로 전면에 무기절연물질을 증착하고 패터닝함으로써 상기 액티브층을 양측을 노출시키며 이격하는 액티브 콘택홀을 갖는 층간절연막을 형성하는 단계와;
    상기 층간절연막 위로 상기 액티브 콘택홀을 통해 각각 상기 액티브층과 접촉하며 서로 이격하는 순수 비정질 실리콘의 배리어패턴과, 상기 각각의 배리어패턴 상부에 불순물 비정질 실리콘의 오믹콘택층과, 상기 오믹콘택층 위로 서로 이격하는 소스 및 드레인 전극을 형성하고, 동시에 상기 층간절연막 위로 상기 소스 전극과 연결되며 상기 화소영역의 경계에 데이터 배선을 형성하는 단계와;
    상기 데이터 배선과 상기 소스 및 드레인 전극 위로 전면에 상기 액티브층 외측의 상기 3중층 구조의 게이트 전극을 노출시키는 게이트 콘택홀을 갖는 제 1 보호층을 형성하는 단계와;
    상기 제 1 보호층 위로 금속물질로서 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 화소영역의 경계에 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선 위로 상기 기판 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 제 2 보호층을 형성하는 단계와;
    상기 제 2 보호층 위로 상기 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하며, 상기 게이트 전극과 게이트 절연막 및 액티브층은 동일한 1회의 마스크 공정을 통해 형성되는 것이 특징인 어레이 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 버퍼층 위로 상기 스위칭 영역에 아일랜드 형태로서 불순물 폴리실리콘 하부패턴과 실리사이드의 중간패턴과 제1금속재질의 상부패턴의 3중층 구조를 갖는 제 1 폭의 게이트 전극과, 상기 게이트 전극과 동일한 상기 제 1 폭을 갖는 게이트 절연막과, 상기 제 1 폭보다 작은 제 2 폭을 갖는 순수 폴리실리콘의 액티브층을 순차적으로 형성하는 단계는,
    상기 버퍼층 위로 불순물 비정질 실리콘층과 제 1 금속층과 제 1 무기절연층과 순수 비정질 실리콘층을 순차 적층시키는 단계와;
    고상 결정화(SPC) 공정을 진행하여 상기 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 각각 순수 폴리실리콘층과 불순물 폴리실리콘층으로 결정화하며, 동시에 상기 제 1 금속층과 상기 불순물 폴리실리콘층의 계면에 실리사이드층을 형성시키는 단계와;
    상기 순수 폴리실리콘층 위로 상기 스위칭 영역에 상기 액티브층이 형성되는 부분에 대응해서는 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 액티브층 외측으로 노출되는 상기 게이트 전극의 테두리부에 대응해서는 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 2 포토레지스트 패턴 외측으로 노출된 상기 순수 폴리실리콘층과 그 하부의 상기 제 1 무기절연층과 상기 제 1 금속층과 상기 실리사이드층 및 상기 불순물 폴리실리콘층을 순차적으로 제거하여 상기 스위칭 영역에 상기 제 1 폭을 가지며 순차 적층된 형태로 상기 불순물 폴리실리콘 하부패턴과 실리사이드의 중간패턴과 제1금속재질의 상부패턴으로 이루어진 3중층 구조의 게이트 전극과, 게이트 절연막과, 순수 폴리실리콘 패턴을 형성하는 단계와;
    애싱(ashing)을 진행하여 상기 제 2 포토레지스트 패턴을 제거함으로써 상기 제 1 포토레지스트 패턴 외측으로 상기 순수 폴리실리콘 패턴의 테두리부를 노출시키는 단계와;
    상기 제 1 포토레지스트 패턴 외측으로 노출된 상기 순수 폴리실리콘 패턴을 제거함으로써 상기 제 2 폭을 갖는 상기 순수 폴리실리콘의 액티브층을 형성하는 단계와;
    상기 제 1 포토레지스트 패턴을 제거하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 1 금속층은 몰리브덴(Mo) 또는 티타늄(Ti)으로 이루어지며, 그 두께는 100Å 내지 500Å인 것이 특징인 어레이 기판의 제조 방법.
  4. 제 2 항에 있어서,
    상기 고상 결정화(SPC) 공정은 열처리를 통한 써말 결정화(Thermal Crystallization) 또는 교번자장 결정화(Alternating Magnetic Field Crystallization) 장치를 이용한 교번자장 결정화인 것이 특징인 어레이 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 배리어패턴을 형성하기 이전에 상기 액티브 콘택홀을 통해 노출된 상기 액티브층의 표면에 상기 고상 결정화 공정 진행시 형성된 열산화막을 제거하기 위한 BOE(Buffered Oxide Etchant) 세정을 실시하는 어레이 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 배리어패턴과 상기 오믹콘택층과 소스 및 드레인 전극은 동일한 마스크 공정을 진행하여 동시에 패터닝되어 형성됨으로써 평면적으로 동일한 형태 동일한 크기를 가지며 완전 중첩된 형태를 갖는 것이 특징인 어레이 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 소스 및 드레인 전극과 상기 데이터 배선을 형성하는 단계는 상기 데이터 배선의 일끝단과 연결된 데이터 패드전극을 형성하는 단계를 포함하며,
    상기 게이트 배선을 형성하는 단계는 상기 게이트 배선의 일끝단과 연결된 게이트 패드전극을 형성하는 단계를 포함하며,
    상기 드레인 콘택홀을 갖는 상기 제 2 보호층을 형성하는 단계는 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함하며,
    상기 화소전극을 형성하는 단계는 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 불순물 폴리실리콘의 하부패턴은 500Å 내지 1000Å의 두께를 가지며,
    상기 순수 폴리실리콘의 액티브층은 300Å 내지 1000Å 정도의 두께를 가지며,
    상기 층간절연막은 상기 게이트전극의 두께와 상기 게이트 절연막의 두께보 다 더 두꺼운 두께를 갖도록 형성하는 것이 특징인 어레이 기판의 제조 방법.
  9. 화소영역과 스위칭 영역이 정의된 기판 상의 전면에 무기절연물질로 형성된 버퍼층과;
    상기 버퍼층 상의 상기 스위칭 영역에 제 1 폭을 갖는 아일랜드 형태로 불순물 폴리실리콘 하부패턴과 실리사이드의 중간패턴과 금속재질의 상부패턴의 3중층 구조를 가지며 형성된 게이트 전극과;
    상기 게이트 전극 상부에 상기 게이트 전극과 동일한 폭을 가지며 완전 중첩하며 형성된 게이트 절연막과;
    상기 게이트 절연막 상부로 상기 게이트 절연막의 가장자리를 노출시키며 형성된 순수 폴리실리콘의 액티브층과;
    상기 액티브층을 노출시키며 서로 이격하는 액티브 콘택홀을 가지며 상기 액티브층의 중앙부에 대해서는 에치스토퍼의 역할을 하며 상기 기판 전면에 형성된 층간절연막과;
    상기 스위칭 영역에 상기 층간절연막 위로 각각 상기 액티브 콘택홀을 통해 상기 액티브층과 접촉하며 이격하며 형성된 순수 비정질 실리콘의 배리어패턴과;
    상기 이격하는 상기 배리어패턴 상부에 각각 형성된 불순물 비정질 실리콘의 오믹콘택층과;
    상기 이격하는 상기 오믹콘택층 위로 각각 이격하며 형성된 소스 및 드레인 전극과;
    상기 층간절연막 위로 상기 화소영역의 경계에 상기 소스 전극과 연결되며 형성된 데이터 배선과;
    상기 데이터 배선 위로 상기 액티브층 외측으로 상기 게이트 전극의 상부패턴을 노출시키는 게이트 콘택홀을 가지며 형성된 제 1 보호층과;
    상기 제 1 보호층 위로 상기 화소영역의 경계에 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선과;
    상기 게이트 배선 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 제 2 보호층과;
    상기 제 2 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극
    을 포함하는 어레이 기판.
  10. 제 9 항에 있어서,
    상기 불순물 폴리실리콘의 하부패턴은 그 두께가 500Å 내지 1000Å 이며, 상기 순수 폴리실리콘의 액티브층은 그 두께가 300Å 내지 1000Å이며, 상기 배리어 패턴은 그 두께가 50Å 내지 300Å인 것이 특징인 어레이 기판.
  11. 제 9 항에 있어서,
    상기 게이트 배선의 끝단과 연결된 게이트 패드전극과, 상기 데이터 배선의 끝단과 연결된 데이터 패드전극을 포함하며,
    상기 제 2 보호층은 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 구비하며,
    상기 제 2 보호층 위로 상기 화소전극을 이루는 동일한 물질로 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극
    을 포함하는 어레이 기판.
KR1020090067742A 2009-07-24 2009-07-24 어레이 기판 및 이의 제조방법 Expired - Fee Related KR101128333B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090067742A KR101128333B1 (ko) 2009-07-24 2009-07-24 어레이 기판 및 이의 제조방법
CN2009102083258A CN101964330B (zh) 2009-07-24 2009-11-10 阵列基板及其制造方法
US12/591,360 US7833846B1 (en) 2009-07-24 2009-11-17 Array substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090067742A KR101128333B1 (ko) 2009-07-24 2009-07-24 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110010274A KR20110010274A (ko) 2011-02-01
KR101128333B1 true KR101128333B1 (ko) 2012-03-27

Family

ID=43065843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090067742A Expired - Fee Related KR101128333B1 (ko) 2009-07-24 2009-07-24 어레이 기판 및 이의 제조방법

Country Status (3)

Country Link
US (1) US7833846B1 (ko)
KR (1) KR101128333B1 (ko)
CN (1) CN101964330B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101134989B1 (ko) * 2009-05-15 2012-04-09 엘지디스플레이 주식회사 어레이 기판의 제조방법
US8329523B2 (en) * 2009-05-15 2012-12-11 Lg Display Co., Ltd. Array substrate for dislay device and method of fabricating the same
KR101073543B1 (ko) * 2009-09-04 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101764902B1 (ko) 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR101815256B1 (ko) * 2011-06-28 2018-01-08 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN102709328B (zh) * 2012-05-25 2013-07-03 京东方科技集团股份有限公司 一种阵列基板、其制造方法、显示面板及显示装置
KR20140020565A (ko) 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN105118777A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 Tft背板的制作方法及其结构
CN107808884A (zh) * 2016-08-24 2018-03-16 中芯国际集成电路制造(上海)有限公司 三维nand闪存器件的制造方法
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
KR102661283B1 (ko) * 2018-11-26 2024-05-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN110010701B (zh) 2019-06-04 2019-09-17 成都京东方光电科技有限公司 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置
CN111613578B (zh) * 2020-06-08 2022-07-12 武汉华星光电技术有限公司 低温多晶硅阵列基板的制备方法、阵列基板、显示面板
CN113345837A (zh) * 2021-05-26 2021-09-03 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040077160A (ko) * 2003-02-28 2004-09-04 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법
KR20050065819A (ko) * 2003-12-24 2005-06-30 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752210B1 (ko) * 2000-02-21 2007-08-24 엘지.필립스 엘시디 주식회사 액정표시소자와 그 제조방법
KR100413668B1 (ko) * 2001-03-29 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100900404B1 (ko) * 2003-12-22 2009-06-02 엘지디스플레이 주식회사 액정표시소자의 제조 방법
KR101254589B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101269227B1 (ko) * 2006-06-29 2013-05-30 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101479652B1 (ko) * 2006-11-28 2015-01-06 엘지디스플레이 주식회사 유기전계 발광소자의 홀 주입층 형성방법과 이를 포함한유기전계 발광소자의 제조방법
KR20090010008A (ko) * 2007-07-21 2009-01-28 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR101019048B1 (ko) * 2008-11-20 2011-03-07 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040077160A (ko) * 2003-02-28 2004-09-04 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법
KR20050065819A (ko) * 2003-12-24 2005-06-30 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판의 제조방법

Also Published As

Publication number Publication date
CN101964330A (zh) 2011-02-02
US7833846B1 (en) 2010-11-16
KR20110010274A (ko) 2011-02-01
CN101964330B (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
KR101128333B1 (ko) 어레이 기판 및 이의 제조방법
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
KR101314787B1 (ko) 어레이 기판
KR101106562B1 (ko) 어레이 기판 및 이의 제조방법
KR20100094817A (ko) 어레이 기판의 제조방법
KR20120046555A (ko) 어레이 기판의 제조방법
KR20110113040A (ko) 어레이 기판
KR101134989B1 (ko) 어레이 기판의 제조방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR101518851B1 (ko) 어레이 기판의 제조방법
KR101030968B1 (ko) 어레이 기판 및 이의 제조방법
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
KR102090458B1 (ko) 어레이 기판 및 이의 제조방법
KR101475313B1 (ko) 어레이 기판의 제조방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR20110096337A (ko) 어레이 기판 및 이의 제조 방법
KR102092544B1 (ko) 어레이 기판 및 이의 제조 방법
KR20110061774A (ko) 어레이 기판 및 이의 제조방법
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090724

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100205

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090724

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110504

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20111227

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110504

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20111227

Comment text: Decision to Refuse Application

PX0701 Decision of registration after re-examination

Patent event date: 20120312

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20120126

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20111227

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120313

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120314

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180213

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200219

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210215

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20221224