KR101084962B1

KR101084962B1 - 하전 빔을 사용한 액적 토출장치 및 상기 장치를 사용한패턴의 제작 방법

Info

Publication number: KR101084962B1
Application number: KR1020057020259A
Authority: KR
Inventors: 게이타로 이마이; 순페이 야마자키
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2003-04-25
Filing date: 2004-04-07
Publication date: 2011-11-23
Anticipated expiration: 2024-04-07
Also published as: TWI335272B; JPWO2004096449A1; CN100482355C; TW200505685A; US20070272149A1; KR20060009273A; CN1809425A; JP5256315B2; WO2004096449A1; JP2011171734A; US7232773B2; US20050142896A1

Abstract

본 발명은 액적 토출법에 의해 토출하는 액적의 착탄 정밀도를 비약적으로 향상시켜, 미세하고 또한 정밀도가 높은 패턴을 기판상에 직접 형성하는 것을 가능하게 한다. 그리고, 기판의 대형화에 대응할 수 있는 배선, 도전층 및 표시장치의 제작방법을 제공하는 것을 과제로 한다. 또한, 스루풋이나 재료의 이용 효율을 향상시킨 배선, 도전층 및 표시장치의 제작방법을 제공하는 것을 과제로 한다. 본 발명은 주로 절연 표면을 갖는 기판상에 있어서, 액적 토출법에 의해서 레지스트 재료 또는 배선 재료 등을 직접 패터닝을 할 때, 액적 착탄 정밀도를 비약적으로 향상시키는 것이 가능하게 된다. 구체적으로는 액적 토출법에 의한 액적의 토출 전에, 원하는 패턴에 따라서 기판 표면상의 액적 착탄 위치에 하전 빔을 주사하고, 그 직후에 상기 하전 빔과 역부호의 전하를 액적에 대전시켜 토출함으로써, 액적의 착탄 위치의 제어성을 각별하게 향상시키는 것을 특징으로 한다.

액적 토출법, 액적 착탄 정밀도, 하전 빔, 역부호

Description

하전 빔을 사용한 액적 토출장치 및 상기 장치를 사용한 패턴의 제작 방법{Liquid droplet jet device using charged particle beam and method for forming pattern using the device}

본 발명은 기판상에 직접 미세한 패터닝을 하기 위한 액적 토출장치, 및 상기 장치를 사용하여 배선의 형성 또는 레지스트 등의 패턴의 제작방법에 관한 것이다.

절연 표면상의 박막을 사용하여 형성된 박막트랜지스터(TFT)는 집적회로 등에 널리 응용되어, 대부분의 경우 스위칭소자로서 사용된다. 그 동안, TFT를 사용한 표시 패널은 특히 대형의 표시장치에 용도가 크게 확산되고 있기 때문에, 더욱, 화면 사이즈의 고세밀화, 고개구율화, 고신뢰성, 대형화의 요구가 높아지고 있다.

이러한 박막트랜지스터에 있어서의 배선의 제작방법으로서는 기판의 전체면에 도전층의 피막을 형성하고, 그 후 마스크를 사용하여 에칭 처리를 하는 방법이 있다(특허문헌 1 참조).

[특허문헌 1] 일본 공개특허공보 2002-359246호

(발명이 해결하고자 하는 과제)

상기한 특허문헌 1과 같이 배선을 형성하는 경우, ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭장치를 예로 들면, 바이어스 전력 밀도, ICP 전력 밀도, 압력, 에칭가스의 총유량, 산소 첨가율 및 하부 전극의 온도 등의 에칭조건에 따라서 레지스트와 도전층의 선택비가 변화하여, 기판 내에서 도전층의 폭이나 길이가 균일한 경우가 있다. 또한, 에칭 처리를 하는 경우, 포토레지스트 등을 사용한 마스크를 제작하는 공정이 필요하게 되기 때문에, 공정이 길어진다. 또, 일단 전체면에 도전층을 형성 후, 원하는 형상이 되도록 에칭 처리를 하기 때문에, 불필요하게 되는 재료가 발생한다. 이러한 문제는 적어도 1변이 1m를 초과하는 크기의 대형기판상에 배선을 형성하는 경우에, 더욱 심각한 문제가 된다.

이것에 대하여, 최근, 조성물을 포함하는 액적을 세공으로부터 토출하여 소정의 패턴을 형성할 수 있는 액적 토출법을 사용하여, 기판상에 직접 패터닝을 실시하는 방법이 검토되기 시작하였다. 이것에 관해서는 예를 들면 금속의 초미립자를 용액에 현탁시킨 것을, 직접 기판상에 배선 또는 전극 패턴을 형성하는 방법 등이 고려되고 있다. 또한, 종래와 같이, 포토리소그래피법과 같이 마스크를 사용하여 패터닝을 하는 대신에, 직접 레지스트를 사용하여 액적 토출법으로 패턴을 형성하는 방법도 고려되고 있다.

그렇지만, 액적 토출법에 의해서 이들의 액적을 토출하는 경우, 액적의 토출방향의 약간의 흔들림이 착탄 위치의 큰 오차를 낳기 때문에, 액적 자체의 토출량 을 작게 하여도, 패턴의 정밀도에 한계가 생기게 되었다. 또한, 액적량을 불필요하게 작게 하면 스루풋이 저하된다고 하는 문제가 생길 뿐만 아니라, 착탄 정밀도 자체도 반대로 저하되어 버리는 문제도 발생한다.

액적 토출법에 의해서 액적을 토출하여 패턴을 직접 묘화하는 경우, 묘화 오차를 생기게 하는 요인으로서는 액적의 토출 방향의 약간 흔들림에 의한 착탄 위치의 오차, 액적 비상 중에 공기의 저항에 의한 오차, 착탄 후의 액적의 이동 또는 확산에 의한 오차 등을 들 수 있다. 이 중 앞의 두가지는 헤드의 제작 정밀도를 아무리 올려도 확률적 흔들림 이상의 정밀도를 얻는 것은 원리적으로 불가능하였다. 도 6에, 노즐의 헤드로부터 토출된 액적이 착탄할 때까지의 오차에 관해서 도시한다. 여기에서, 헤드와 기판 표면의 거리를 500㎛라고 가정하였다. 노즐로부터 사출되는 액적의 오차 각도를 θ로 하면, 이것에 의한 착탄 위치의 오차는 약 ±500㎛×θ로 표시되기 때문에, θ가 가령 1°로 미소한 각도라고 하더라도, 위치의 오차는 ±8.7㎛에나 달한다. 이것에 덧붙여, 기류의 흔들림 등에 의해서 생기는 오차, 착탄 후의 액적의 확산이나 이동에 의해서 생기는 오차가 중첩되게 된다.

이러한 문제는 액적 토출법에 의한 직접 패터닝의 적용범위를 현저하게 좁히는 것이 되었다.

본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 액적 토출법에 의해 토출하는 액적의 착탄 정밀도를 비약적으로 향상시켜, 미세하고 또한 정밀도가 높은 패턴을 기판상에 직접 형성하는 것을 가능하게 한다. 따라서, 기판의 대형화에 대응할 수 있는 배선, 도전층 및 표시장치의 제작방법을 제공하는 것을 과제로 한 다. 또한, 스루풋이나 재료의 이용 효율을 향상시킨 배선, 도전층 및 표시장치의 제작방법을 제공하는 것을 과제로 한다.

(과제를 해결하기 위한 수단)

상술한 종래 기술의 과제를 해결하기 위해서, 본 발명에 있어서는 이하의 수단을 강구한다.

본 발명은 주로 절연 표면을 갖는 기판상에 있어서, 액적 토출법에 의해서 레지스트 재료 또는 배선 재료 등을 직접 패터닝을 할 때, 액적 착탄 정밀도를 비약적으로 향상시키는 것이 가능하게 된다. 구체적으로는 액적 토출법에 의한 액적의 토출 직전에, 원하는 패턴에 따라서 기판 표면상의 액적 착탄 위치에 하전 빔을 주사하고, 그 직후에 상기 하전 빔과 역부호의 전하를 액적에 대전(帶電)시켜 토출함으로써, 액적의 착탄 위치의 제어성을 각별히 향상시키는 것을 특징으로 한다.

본 발명은 기판상에 액적을 토출하는 수단과, 기판 표면에 하전 빔을 조사하는 수단과, 액적을 토출하는 수단으로부터 토출되는 액적을 하전 빔과는 역극성의 전하로 대전시키는 수단을 구비하는 것을 특징으로 한다.

본 발명은 기판상에 액적을 토출하는 수단과, 기판 표면에 하전 빔을 조사하는 수단과, 액적을 토출하는 수단으로부터 토출되는 액적을 하전 빔과는 역극성의 전하로 대전시키는 수단과, 진공배기수단을 구비하는 것을 특징으로 한다.

또한 본 발명은 액적 토출법을 사용하여 절연막을 갖는 기판상에 액적을 토출하기에 앞서 원하는 위치에 하전 빔을 조사하여, 액적 토출법에 의해 토출시킨 액적을 상기 하전 빔과는 역극성의 전하로 대전시키는 것을 특징으로 한다.

상기 구성에 있어서, 하전 빔은 전자 빔, 또는 하전 빔은 이온 빔인 것을 특징으로 한다.

본 발명에 있어서, 액적 토출법에 의한 직접 패터닝은 감압하에서 하는 것을 특징으로 한다.

본 발명에 있어서, 액적 토출법에 의해 토출하는 액적은 금속미립자를 포함하는 것을 특징으로 한다.

본 발명에 있어서, 액적 토출법에 의해 토출하는 액적은 레지스트 재료를 포함하는 용액으로 이루어지는 것을 특징으로 한다.

본 발명에 있어서, 액적 토출법에 의해 토출하는 액적은 규소화합물을 포함하는 용액으로 이루어지는 것을 특징으로 한다.

도 11에 도시하는 바와 같이, 본 발명에 있어서는 액적의 착탄 위치를 전자기적 작용으로 강제적으로 가지런히 하는 것을 가능하게 하고 있다. 또한, 하전 빔의 적용은 통상 진공하에서 이루어지기 때문에, 액적 비상 중에 공기로부터 받는 저항 그 자체도, 진공하에서의 토출의 경우에는 문제가 되지 않는다. 이렇게 하여, 상기 문제의 해결을 도모할 수 있다.

하전 빔으로서는 가장 일반적으로 사용되는 것은 전자 빔이다. 이것은 비교적 용이하게 발생할 수 있고, 빔의 수속이나 주사가 용이한 점을 들 수 있다. 본 발명에 있어서는 전자 빔 이외에도 예를 들면 이온 빔을 사용하는 것도 가능하다. 이들 하전 빔은 전기적으로 빔 직경을 좁힐 수 있고, 미세한 패턴에 대응이 가능하다. 이들의 하전 빔원은 그 자체가 가동(可動)이어도 좋고, 또는 빔 자체를 주사함으로써 원하는 위치에 조사할 수 있도록 하여도 좋다.

하전 빔을 조사하는 기판면은 조사된 전하가 국소적으로 머물러 있는 것이 필요하기 때문에, 기본적으로는 표면은 절연막으로 덮여 있는 것이 바람직하다. 이 경우, 반드시 전체면이 절연막으로 덮여 있을 필요는 없고, 패턴을 묘화할 필요가 있는 영역이 절연막으로 덮여 있으면 충분하다. 한편, 부분적으로 도전체층이 노출되어 있는 표면에도 패턴을 형성하는 경우에는 상기 부분만큼 본 발명의 효과는 미치지 않게 된다. 이것은 도전체상에 관해서는 하전 빔에 의한 대전이 생기지 않기 때문에, 액적의 강제 배치의 효과를 얻을 수 없기 때문이다. 이 경우는 전체의 레이아웃 중에서 효율 좋게 배치하는 것을 연구하면 되고, 본 발명 자체의 효과를 손상시키지 않는다는 것은 분명하다.

본 발명에 있어서의, 좀 더 강구할 수 있는 수단으로서, 하전 빔에 의해서 표면의 물리, 화학적 상태를 변화시킬 수 있는 것이다. 이것에 의해서, 노즐로부터의 액적의 착탄 위치를 가지런히 하는 것이 가능하다. 도 11을 참조하여 더욱 구체적으로 이하에 설명한다. 미리 표면을 소액성으로 하여 두고, 이후 하전 빔 조사부분을 친액성으로 변화시킨다. 액적은 상기 친액성부분에 안정적으로 머무르기 때문에, 결과적으로 빔 조사부에 액적이 가지런해지게 된다. 반대로, 처음의 상태를 친액성으로 하고, 빔 조사부를 소액성으로 바꾸어도 좋다. 이와 같이 표면 상태의 변화는 빔의 에너지에 의해서 표면의 화학적 반응을 촉진함으로써 초래되지만, 이외에도 이온 빔을 사용하여 표면에 극히 얇게 빔 구성 원자를 퇴적시킴으로써, 표면 상태를 바꾸는 것도 가능하다.

또한 본 발명은 기판상에 헤드로부터 액적을 토출하여 패턴을 형성한 후, 상기 패턴에 예를 들면 롤러에 의한 프레스 처리를 실시하여 패턴의 형상을 가지런히 하는 것도 효과적이다. 이 경우, 후술하는 바와 같은 가열처리를 하기 전에 처리함으로써, 성형 가공하기 쉬워지기 때문에, 일반적으로 효과는 증가하지만, 재료에 따라서는 가열처리를 가한 후에 행하여도 좋다.

상기한 바와 같은 가열처리는 헤드로부터 토출되어 착탄된 후의 조성물 중의 불필요한 용매 등을 빠르게 제거하여, 원하는 재료 특성의 확보를 주된 목적으로 하고 있다. 예를 들면, 금속의 초미립자(나노입자)를 계면 활성물질에 의해 용매 중에 현탁시킨, 금속 나노입자 조성물인 경우, 얻어지는 금속박막의 저항치를 충분히 내리기 위해서는 이들 용매 또는 계면 활성물질을 충분히 제거하는 것이 불가결하다. 이를 위해서는 어느 정도 이상의 온도, 예를 들면 200℃ 이상의 어닐이 필요하게 된다. 또, 막 중의 금속 나노입자간의 밀착성을 올리고, 또 고품질의 금속막을 얻기 위해서는 더욱 높은 온도가 필요하게 된다.

가열처리는 금속 나노입자뿐만 아니라, 예를 들면 유기레지스트 재료에 관해서도 적합하다. 가열처리는 가열원으로 할로겐 등의 램프를 사용하고, 직접 기판을 고속 가열하는 램프 어닐장치나, 레이저광을 조사하는 레이저 조사장치를 사용하면 좋다. 양자 모두 가열원을 주사하는 것으로, 원하는 개소에만 가열처리를 실시할 수 있다. 그 밖의 방법으로서, 소정의 온도로 설정된 퍼니스 어닐로, 100 내지 300℃로 보온된 오븐 등을 사용하여도 좋다.

상술한 바와 같이, 도전층을 액적 토출법에 의해 형성하는 본 발명은 헤드로부터 토출하는 조성물을 교환하거나, 또는 조성물이 충전된 헤드를 교환하면, 예를 들면 발광소자의 화소 전극, 발광층, 대향 전극을 대기에 노출시키지 않고 연속적으로 제작할 수 있다.

또 액적 토출법을 사용하는 본 발명은 인쇄롤이나 인쇄해야 할 패턴이 새겨진 볼록판을 사용하여, 용액을 도포 후, 소성하여 박막(대표적으로는 발광층)을 작성하는 스크린 인쇄법과 비교하면, 막 두께의 균일성이 우수하다는 등의 우위점을 갖는다.

또한 본 발명은 전자 빔 등의 하전 빔을 사용하기 때문에, 진공하에서의 처리를 하는 것을 특징으로 한다. 진공하란, 대기압보다도 충분히 낮은 압력하인 것을 가리키고, 1Pa 이하, 바람직하게는 1×10^-2Pa 이하로 하면 좋고, 또 높은 진공 중에서는 1×10^-4Pa 이하로 하면 좋다. 진공 하로 하여 두는 것으로, 하전 빔은 안정되게 조사할 수 있고, 비상 중인 액적이 기류 또는 기체분자의 충돌에 의해서 요란(搖亂)을 받는 소위 브라운 운동의 영향을 배제하는 것이 가능해진다. 또한 한편, 액적이 기판상에 도달할 때까지의 사이, 항상 액적으로부터 용매가 휘발하고, 그 체적은 감소하여 간다. 그 때문에, 이후에 행하는 가열공정을 더욱 단시간에서 끝내는 것도 가능하다.

또 본 발명은 배선의 단선 개소나, 배선과 전극간의 전기적 접속의 불량 개소 등을 리페어(repair)할 목적으로 사용하여도 좋다. 그 경우, 예를 들면 퍼스널 컴퓨터 등에 리페어 개소를 입력하여, 상기 개소에 헤드로부터 도전성 재료를 갖는 조성물을 토출시키도록 하는 것도 가능해진다.

상술한 바와 같은 구성을 갖는 본 발명은 적어도 1변이 1m를 초과하는 크기의 대형기판에 대해서도 종래의 포토리소그래피 공정에 의하지 않고, 용이하게 배선이나 레지스트 등의 세밀한 패턴을 직접 형성할 수 있다. 또한, 원하는 개소에 필요한 양의 재료만을 도포하면 되기 때문에, 불필요한 재료가 약간이 되기 때문에 재료의 이용 효율의 향상, 또한, 제작비용의 삭감을 실현한다.

또한, 마스크가 불필요하기 때문에, 노광, 현상 등의 공정을 대폭으로 삭감할 수 있다. 또한, 헤드로부터 토출하는 조성물의 변경, 또는 조성물이 충전된 헤드를 변경하는 것으로, 예를 들면 발광소자의 발광층과 전극 등의 복수의 박막을 연속적으로 제작할 수 있다. 그 결과, 스루풋이 높아져, 생산성을 향상시킬 수 있다. 또, 노광을 목적으로 한 마스크가 불필요하게 되기 때문에, 예를 들면 퍼스널 컴퓨터 등에 입력된 회로 배선을 즉석에 제작할 수 있다.

도 1은 본 발명의 제작방법을 설명하는 사시도.

도 2는 본 발명의 제작방법을 설명하는 단면도.

도 3은 본 발명의 제작방법을 설명하는 단면도.

도 4는 본 발명의 제작방법을 설명하는 단면도.

도 5는 본 발명의 제작방법을 설명하는 단면도.

도 6은 종래 기술을 설명하는 단면도.

도 7은 본 발명의 제작방법을 설명하는 단면도.

도 8은 본 발명의 제작방법을 설명하는 단면도.

도 9는 본 발명의 제작방법을 설명하는 단면도.

도 10은 본 발명의 제작방법을 설명하는 시스템도.

도 11은 본 발명의 제작방법을 설명하는 단면도.

도 12는 본 발명의 제작방법을 설명하는 단면도.

본 발명의 실시형태에 관해서, 도 1을 참조하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세한 것을 여러가지로 변경할 수 있는 것은 당업자이면 용이하게 이해된다. 따라서, 본 발명은 이하에 개시하는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 여기에서는 본 발명에 따라, 진공배기 설비를 구비하고, 또한 전자 빔 조사수단 즉 전자총을 가지는 액적 토출법에 의한 액적 토출장치에 관해서 설명한다.

도 1에 있어서, 장치 전체는 기판(101)을 메카니컬 척(chuck) 등의 수법으로 고정하여 Y방향으로 정확하게 이동시키기 위한 수단(106), 헤드(102)에 조성물을 공급하는 수단(107), 처리실을 진공으로 하는 진공배기수단(103), 전자 빔을 발생시켜 원하는 위치에 조사하는 수단(104; 예를 들면, 전자총) 등으로 구성된다.

우선, 상기 진공배기수단(103)은 챔버(chamber) 안을 배기하여 고진공하로 유지할 수 있다. 또, 챔버 내에서, 헤드(102)는 기판(101) 상에 원하는 패턴을 형성하기 위한 재료를 포함한 미소한 액적을 토출하는 수단으로, 다수의 노즐을 갖고, X축 방향으로 가동으로, 위치를 미조정할 수 있도록 되어 있다. 한편, 기판(101)은 Y축 방향으로 이동 가능하고, 기판상에서 연속된 배선의 패턴이 형성되도록, 헤드(102)로부터 토출하는 주기와 기판(101)의 이동거리 및 헤드(102)의 위치의 미조정을 동시에 조절함으로써, 여러가지의 패턴을 기판상에 형성할 수 있다. 또 헤드(102)에 인접하여, 전자총(104)을 배치한다. 전자총(104)에는 전자렌즈를 내장하고 있고 빔의 집광과 동시에 빔의 주사를 가능하게 하고 있다. 이 경우 빔의 주사는 X축 방향에 한다.

그 외에, 부수되는 요소로서, 처리하는 기판을 유지하는 수단(105)으로부터 반출입시키는 반송수단, 청정한 공기를 보내어 작업영역의 먼지를 저감하는 크린 유닛 등을 구비하여도 좋다.

진공배기수단(103)에 있어서는 배기 펌프로서, 터보 분자 펌프, 메카니컬 부스터(booster) 펌프, 기름 회전 펌프, 또는 크라이오펌프를 사용하는 것이 가능하지만, 이들을 적절하게 조합하여 사용하는 것이 바람직하다.

본 발명에서는 배선, 도전막, 또는 레지스트 재료의 패턴 형성은 액적 토출용 처리실(108)에서 한다.

헤드(102)로부터 1회에 토출하는 조성물의 양은 10 내지 70pl, 점도는 10Ocp 이하, 입자 직경 O.1㎛ 이하가 바람직하다. 이것은 건조가 일어나는 것을 방지하고, 또한 점도가 지나치게 높으면, 토출구로부터 조성물을 원활하게 토출할 수 없 게 되거나 하기 때문이다. 사용하는 용매나, 용도에 맞추어 조성물의 점도, 표면 장력, 건조 속도 등은 적절하게 조절한다. 또한 헤드로부터 토출되는 조성물은 기판상에서 연속하여 적하하여 선형 또는 스트라이프형으로 형성하는 것이 바람직하다. 그러나, 예를 들면 1도트마다 등의 소정의 개소마다 적하하여도 좋다.

액적 토출용 처리실(108)에는 기판 유지수단(105)이나 헤드(102), 전자총(104) 등이 설치되어 있다. 헤드(102)로부터 액적이 토출되기 직전에, 미리 기판(101)상의 원하는 위치에 전자총(104)으로부터 전자 빔을 조사한다. 이것에 의해서, 전자 빔이 조사된 국소부분이 마이너스의 전위로 대전한다. 한편, 헤드(102)에는 액적을 플러스로 대전시키는 기구를 구비하고 있고, 플러스로 대전한 액적은 상기 마이너스로 대전한 기판상의 부분에 착탄함으로써, 액적의 착탄 정밀도가 비약적으로 향상되게 된다. 액적을 플러스로 대전시키기 위한 기구로서는 여러가지 방법을 사용하는 것이 가능하지만, 가장 간단한 방법은 헤드 자체를 고전위로 유지하여 둠으로써 가능해진다. 액적의 대전방법은 본 발명의 취지에 따라 여러가지 방법을 적절하게 선택하는 것이 가능하다.

이상, 전자 빔을 사용하여, 기판상의 원하는 위치를 마이너스로 대전시키고, 그 후 플러스로 대전한 액적을 상기 마이너스 대전 부위에 정확히 착탄시키기 위한 기구에 관해서, 전형적인 장치의 도면을 바탕으로 설명하였지만, 본 발명에 의한 하전 빔을 사용하는 효과는 이 이외에 예를 들면 이하와 같은 예를 사용하는 것도 가능하다. 즉, 미리 기판 표면에 대하여, 토출하는 액적에 대하여 소액성으로 가 공하여 두고, 이러한 후에 하전 빔으로서는 예를 들면 도 11b와 같이 CH_x ^- 등의 이온 빔을 사용하여 기판상의 원하는 위치에 조사함으로써, 마이너스로 대전한 하이드로 카본 극박피막을 퇴적함으로써, 이 부분을 친액성으로 바꾼다. 이것에 의해서, 전계에 의한 액적의 착탄 위치의 제어뿐만 아니라, 착탄 후의 액적의 확산을 억제함으로써, 패턴 제어도 각별히 향상되는 것을 기대할 수 있다. 이 경우, 사용하는 이온 빔은 CH_x ^-에 제한되지 않고, 예를 들면 Ga⁺와 같은 금속이온이어도 가능하며, 적절하게 선택할 수 있다. 조사하는 이온이 플러스 이온인 경우는 토출하는 액적은 마이너스로 대전되는 것이 바람직한 것은 본 발명의 취지로부터 당연하다.

한편, 이온 빔을 사용하여 표면 상태를 바꿈으로써 패턴을 제어하는 경우에 있어서는 액적을 대전시키지 않더라도 상술한 바와 같이 액적 위치에 대하여 큰 효과를 기대할 수 있다. 또한, 반드시 이온 빔에 의한 피막 퇴적 효과를 기대하지 않고, 국소 대전 효과만의 효과를 기대하는 것도 가능하다. 반대로, 전자 빔과 같이 피막의 퇴적을 기대할 수 없는 경우에도, 기판 표면의 친액성/소액성 상태를 변화시킴으로써, 더욱 효과를 높이는 것도 가능하다.

본 실시형태에 있어서의 장치에 관해서는 도 1에는 기재하지 않았지만, 또 기판(101)이나 기판상의 패턴에 대한 위치맞춤을 위한 센서나, 액적 토출용 처리실(108)에 대한 가스 도입수단, 액적 토출용 처리실(108) 내부의 배기수단, 기판을 가열처리하는 수단, 기판에 광 조사하는 수단, 덧붙여 온도, 압력 등, 여러가지의 물성치를 측정하는 수단 등을, 필요에 따라서 설치하여도 좋다. 또한 이들 수단도, 케이스 외부에 설치한 제어수단(109)에 의해서 일괄 제어하는 것이 가능하다. 또 제어수단(109)을 LAN 케이블, 무선LAN, 광파이버 등으로 생산관리 시스템 등에 접속하면, 공정을 외부로부터 일률 관리하는 것이 가능해져, 생산성을 향상시키는 것으로 이어진다.

이상, 본 발명은 상기한 실시형태의 수단을 여러가지로 응용하여 자유롭게 조합하여 사용하는 것이 가능하다.

또한, 토출에 사용하는 재료로서는 용매에 녹이는 것 또는 가온에 의해서 액화할 수 있고, 액적으로서 토출이 가능한 재료이면 되고, 예를 들면, 배선이 되는 도전성 재료, 레지스트 재료, 배향막이 되는 수지 재료, 발광소자에 사용하는 발광 재료, 웨트 에칭에 사용하는 에칭용액 등으로, 용도에 따라서 사용이 가능하다.

한편, 본 발명에서 사용되는 기판으로서는 원하는 사이즈의 유리기판 외에, 플라스틱기판으로 대표되는 수지기판, 또는 실리콘으로 대표되는 반도체 웨이퍼 등의 피처리물에 적용할 수 있다. 또, 표면이 평탄한 기판 또는 凹凸 패턴이 형성된 기판 중 어느 것이어도 상관없다. 또한, 기판 표면의 친액성, 소액성에 관해서는 상술한 바와 같이 그 적용범위에 있어서 적절하게 선택하여도 좋고, 그렇지 않더라도 좋다.

(실시예)

[실시예 1]

본 발명의 제 1 실시예에 관해서, 도 2, 3을 참조하여 상세하게 설명한다. 본 발명에 있어서는 종래의 포토리소그래피법을 사용한 패터닝 처리를 전혀 사용하지 않고, 액적 토출법을 사용한 패터닝 처리에 의해서, 액티브 매트릭스형의 액정표시장치를 작성하였다. 또, 이하에 설명하는 본 발명의 구성에 있어서, 동일한 것을 가리키는 부호는 다른 도면간에서 공통으로 사용하기로 한다. 여기에서는 본 발명을 사용하여, N채널형 TFT(스위치용)와 용량을 동일 기판상에 형성하는 제작공정에 관해서 설명한다.

기판(201)에는 유리기판, 플라스틱기판으로 대표되는 가교성 기판 등, 본 공정의 처리온도에 견딜 수 있는 기판을 사용한다(도 2a). 구체적으로는 투광성을 갖는 기판(201)을 사용하여 액티브 매트릭스기판을 제작한다. 기판 사이즈로서는 600mm×720mm, 680mm×880mm, 1000mm×1200mm, 1100mm×1250mm, 1150mm×1300mm, 1500mm×1800mm, 1800mm×2000mm, 2000mm×2100mm, 2200mm×2600mm, 또는 2600mm×3100mm과 같은 대면적 기판을 사용하여, 제조비용을 삭감하는 것이 바람직하다. 사용할 수 있는 기판으로서, 코닝사의 #7059유리나 #1737유리 등으로 대표되는 바륨붕규산유리나 알루미노븅규산유리 등의 유리기판을 사용할 수 있다. 또 다른 기판으로서, 석영기판, 플라스틱기판 등의 투광성 기판을 사용할 수도 있다.

본 실시예에서는 유리기판(201)을 사용하였다. 계속해서 기판(201)상에, 절연막으로 이루어지는 하지막(202)을 형성한다. 하지막(202)은 단층 또는 적층 구조 중 어느 것이어도 좋고, 본 실시예에서는 2층 구조로 하고, 스퍼터링법을 사용하여, 1층째로서 질화산화규소막을 50nm, 2층째로서 산화질화규소막을 50nm의 두께로 형성하고, 그 후 CMP법 등의 방법에 의해 표면을 평탄화하였다(도 2a).

이어서, 하지막(202)상에 반도체층(203)을 형성한다. 반도체층(203)은 우선 공지방법(스퍼터링법, LPCVD법, 플라즈마 CVD법 등)에 의해 25 내지 80nm의 두께로 반도체막을 성막한다. 이어서 상기 반도체막을 공지의 결정화법(레이저 결정화법, RTA 또는 퍼니스 어닐로를 사용하는 열 결정화법, 결정화를 조장하는 금속 원소를 사용하는 열 결정화법 등)을 사용하여 결정화시킨다. 또 상기 반도체막으로서는 비정질 반도체막, 미결정 반도체막, 결정질 반도체막 또는 비정질 규소게르마늄막 등의 비정질 구조를 갖는 화합물 반도체막 등을 사용하여도 좋다.

본 실시예에서는 플라즈마 CVD법을 사용하여, 막 두께 50nm의 비정질 규소막을 성막하였다. 그 후, 니켈을 포함하는 용액을 비정질 규소막상에 유지시키고, 이 비정질 규소막에 탈수소화(500℃, 1시간)를 한 후, 열 결정화(550℃, 4시간)를 하여 결정질 규소막을 형성하였다. 그 후, 본 발명에 의한 액적 토출법에 의해서, 전자총(207)으로부터 조사한 전자 빔으로 조사를 하면서, 헤드(204)로부터 토출된 레지스트(205)를 패터닝하였다. 또, 상기 레지스트 패턴을 마스크로서 드라이 에칭법에 의해서 섬형상의 반도체층(203)을 형성하였다(도 2b). 본 실시예에서는 전자 빔에 의한 조사를 모든 패턴에 대해서 행하였지만, 적절하게 필요한 부분에 관해서 하는 것도 스루풋의 향상의 점에서 유효하다. 특히, 패턴 밀도가 높은 장소, 또는 패턴이 미세한 부분에 대해서 선택적으로 하는 것도 효과적이다.

또, 레이저 결정화법으로 결정질 반도체막을 제작하는 경우의 레이저는 연속발진 또는 펄스발진의 기체 레이저 또는 고체 레이저를 사용하면 좋다. 전자의 기체 레이저로서는 엑시머 레이저, YAG 레이저 등을 들 수 있고, 후자의 고체 레이저 로서는 Cr, Nd 등이 도핑된 YAG, YVO₄ 등의 결정을 사용한 레이저 등을 들 수 있다. 또 비정질 반도체막의 결정화에 있어서, 대입자 직경으로 결정을 얻기 위해서는 연속발진이 가능한 고체 레이저를 사용하고, 기본파의 제 2 내지 제 4 고조파를 적용하는 것이 바람직하다. 상기 레이저를 사용하는 경우에는 레이저 발진기로부터 방사된 레이저 빔을 광학계에서 선형으로 집광하여, 반도체막에 조사하면 좋다.

단, 본 실시예에서는 결정화를 조장하는 금속 원소를 사용하여 비정질 규소막의 결정화를 하였기 때문에, 상기 금속 원소가 결정질 규소막 중에 잔류하고 있다. 그 때문에, 상기 결정질 규소막상에 50 내지 100nm의 비정질 규소막을 형성하여, 가열처리(RTA법, 퍼니스 어닐로를 사용한 열 어닐 등)를 하고, 상기 비정질 규소막 중에 상기 금속 원소를 확산시키고, 상기 비정질 규소막은 가열처리 후에 에칭을 하여 제거한다. 그 결과, 상기 결정질 규소막 중의 금속 원소의 함유량을 저감 또는 제거할 수 있다. 또한 반도체층(203)을 형성 후, TFT의 임계치를 제어하기 위해서 미량의 불순물 원소(붕소)의 도핑(채널 도핑)을 하여도 좋다.

이어서, 반도체층(203)을 덮는 게이트 절연막(206)을 형성한다. 게이트 절연막(206)은 플라즈마 CVD법이나 스퍼터법을 _사용하여, 막 두께를 40 내지 150nm로 하여 규소를 포함하는 절연막으로 형성한다. 본 실시예에서는 게이트 절연막(206)으로서 플라즈마 CVD법에 의해 산화질화규소막을 115nm의 두께로 형성하였다.

또, 마찬가지로 전자 빔으로의 조사와 액적 토출법에 의해, 감압 또는 진공 중에서 제 1 도전층(208; 게이트 배선, 게이트 전극, 커패시터 전극)을 형성한다( 도 2c). 본 실시예에서는 Al의 나노미립자를 계면 활성제를 사용하여 유기용매 중에 분산시킨 액을 토출하여, 게이트 패턴을 형성하였다. 특히, 게이트 전극 패턴은 트랜지스터 특성을 크게 좌우하기 때문에, 전자 빔에 의한 조사를 병용하는 것은 액티브 매트릭스형의 디스플레이의 성능을 향상시키는 데에 있어서 유효하다. 상술한 바와 같이, 본 실시예에서는 전자 빔은 패턴 전체에 사용하였지만, 예를 들면 특히 중요한 Si 패턴상의 게이트 전극부분에만 사용하는 것도 유효하다. 한편, 게이트 절연막(206)에 대한 전자 빔의 조사량 및 조사 에너지는 지나치게 크면 데미지를 주기 때문에, 이들의 양은 본 발명의 효과를 얻을 수 있는 범위에서 충분히 작은 것이 바람직한 것은 당연하다.

전자총에는 빔을 집광하는 수단과 빔을 기판상의 원하는 위치에 주사하는 것을 가능하게 하는 수단이 구비되어 있다. 또한, 액적 토출장치에는 다수의 액적 분사 노즐을 갖고 있다. 또한, 노즐 직경이 다른 헤드를 복수 준비하여, 용도에 따라서, 노즐 직경이 다른 헤드를 구별하여 사용하여도 좋다. 또, 통상의 헤드의 노즐 직경은 50 내지 100㎛로, 이 노즐 직경에도 의존하지만, 스루풋을 고려하여, 한번의 주사로 형성할 수 있도록 하기 위해서, 일행 또는 일렬과 같은 길이가 되도록, 복수의 노즐을 병렬로 배치하여도 좋다. 또한, 임의의 개수의 노즐을 배치하여, 복수회 주사하여도 상관없고, 또한 같은 개소를 복수회 주사하는 것으로 덧칠하여도 좋다. 또, 헤드를 주사하는 것이 바람직하지만, 기판을 이동시켜도 상관없다. 또 기판과 헤드의 거리는 원하는 개소에 적하하기 위해서, 될 수 있는 한 가까이 하여 두는 것이 바람직하고, 구체적으로는 0.1 내지 2밀리 정도가 바람직하 다.

헤드로부터 1회에 토출하는 조성물의 양은 10 내지 70pl, 점도는 100cp 이하, 입자 직경 O.1㎛ 이하가 바람직하다. 이것은 건조가 일어나는 것을 방지하고, 또한 점도가 지나치게 높으면, 토출구로부터 조성물을 원활하게 토출할 수 없게 되거나 하기 때문이다. 사용하는 용매나, 용도에 맞추어 조성물의 점도, 표면 장력, 건조 속도 등은 적절하게 조절한다. 또한 헤드로부터 토출되는 조성물은 기판상에서 연속하여 적하하여 선형 또는 스트라이프형으로 형성하는 것이 바람직하다. 그러나, 예를 들면 1도트마다 등의 소정의 개소마다 적하하여도 좋다.

헤드로부터 토출하는 조성물은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr), Nd로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료, AgPdCu 합금 등으로부터 적절하게 선택된 도전성의 재료를 용매에 용해 또는 분산시킨 것을 사용한다. 용매에는 아세트산부틸, 아세트산에틸 등의 에스테르류, 이소프로필알콜, 에틸알콜 등의 알콜류, 메틸에틸케톤, 아세톤 등의 유기용제 등을 사용한다. 용매의 농도는 도전성 재료의 종류 등에 따라 적절하게 결정하면 좋다.

또한, 헤드로부터 토출하는 조성물로서, 은(Ag), 금(Au), 백금(Pt)을 입자 직경 10nm 이하로 분산시킨 초미립자(나노메탈입자)를 사용하여도 좋다. 이와 같이, 입자 직경이 미세한 입자를 용매에 분산 또는 용해한 조성물을 사용하면, 노즐이 막힌다고 하는 문제를 해결할 수 있다. 또, 액적 토출법을 사용하는 본 발명에서는 조성물의 구성 재료의 입자 직경은 노즐의 입자 직경보다도 작은 것이 필요하 게 된다. 또한, 폴리에틸렌디옥시티오펜/폴리스티렌설폰산(PEDT/PSS) 수용액 등의 도전성 중합체(도전성 고분자)를 사용하여도 좋다.

또한, 은 또는 구리와 같은 저저항금속을 배선 재료로서 사용하면, 배선 저항의 저저항화를 도모할 수 있기 때문에, 대형의 기판을 사용하는 경우에 바람직하다. 더구나, 이들의 금속 재료는 통상의 드라이 에칭법에 의해서 가공하는 것이 어렵기 때문에, 액적 토출법으로 직접 패터닝을 하는 것은 극히 효과적이다. 단, 예를 들면 구리 등의 경우에는 트랜지스터의 전기적 특성에 악영향을 미치지 않도록 하기 위해서, 확산을 막는 배리어(barrier)성의 도전막을 형성하는 것이 바람직하다. 배리어성의 도전막에 의해, 트랜지스터가 갖는 반도체에 구리가 확산되지 않고, 배선을 형성할 수 있다. 이 배리어성의 도전막으로서는 질화탄탈(TaN), 질화티타늄(TiN) 또는 질화텅스텐(WN)으로부터 선택된 일종 또는 복수종의 적층막을 사용할 수 있다. 또한, 구리는 산화되기 쉽기 때문에, 산화방지제 등을 병용하는 것이 바람직하다.

그 후, 제 1 도전층이 형성된 기판에 상압 또는 감압, 또는 진공 중에서, 150 내지 300도의 범위에서 가열처리를 실시하는 것으로, 그 용매를 휘발시키고, 그 조성물 밀도를 향상시켜, 저항치가 낮아지도록 한다. 단, 헤드(204)로부터 토출하는 조성물에 있어서의 용매는 기판에 적하 후에 휘발하는 것이 적절하다. 본 실시예와 같이 진공하에서 토출이 행하여지고 있는 경우는 통상의 대기압 하의 경우와 비교하여, 증발 속도가 빠른 것이 특징이지만, 특히 톨루엔 등의 휘발성이 높은 용매를 사용하면, 조성물을 기판에 적하 후, 순식간에 휘발한다. 그와 같은 경우 에는 가열처리의 공정은 삭제하여도 상관없다. 그러나, 조성물의 용매는 특별히 한정되지 않고, 적하 후에 휘발하는 용매를 사용한 경우에도, 가열처리를 실시하는 것으로, 그 조성물 밀도를 향상시켜, 원하는 저항치가 되도록 하여도 좋다. 또한 이 가열처리는 액적 토출법에 의해 박막을 형성할 때마다 행하여도 좋고, 임의의 공정마다 행하여도 좋고, 모든 공정이 종료한 후에 일괄해서 행하여도 좋다.

가열처리는 가열원에 할로겐 등의 램프를 사용하여, 직접 기판을 고속 가열하는 램프 어닐장치나, 레이저광을 조사하는 레이저 조사장치를 사용한다. 양자 모두 가열원을 주사하는 것으로, 원하는 개소에만 가열처리를 실시할 수 있다. 그 밖의 방법으로서, 소정의 온도로 설정된 퍼니스 어닐을 사용하여도 좋다. 단, 램프를 사용하는 경우에는 가열처리를 하는 박막의 조성을 파괴하지 않고, 가열만을 가능하게 하는 파장의 광으로, 예를 들면, 400nm보다도 파장이 긴 광, 즉 적외광 이상의 파장의 광이 바람직하다. 취급의 면에서는 원적외선(대표적인 파장은 4 내지 25㎛)을 사용하는 것이 바람직하다. 또한 레이저광을 사용하는 경우, 레이저 발진장치로부터 발진되는 레이저광의 기판에 있어서의 빔 스폿의 형상은 열 또는 행의 길이와 같은 길이가 되도록 선형으로 성형하는 것이 바람직하다. 그렇게 하면, 한번의 주사로 레이저 조사를 종료시킬 수 있다. 본 실시예에서는 가열처리로서, 통상의 퍼니스 어닐을 사용하였다.

계속해서, 게이트 전극(208)을 마스크로 하여, 반도체층(203)에, N형 또는 P형을 부여하는 불순물 원소를 첨가하는 도핑처리를 한다. 본 실시예에서는 반도체층(203)에 N형을 부여하는 불순물 원소를 첨가하여, 불순물영역을 형성하였다. 동 시에, 불순물 원소가 전혀 첨가되지 않은 영역 또는 미량의 불순물 원소가 첨가된 영역(채널 형성영역으로 총치)을 형성하였다.

이후, 일단 전체면을 덮는 제 1 층간 절연막(209)을 형성한다. 상기 제 1 층간 절연막(209)은 플라즈마 CVD법이나 스퍼터법을 사용하여, 막 두께를 40 내지 150nm로 하여 규소를 포함하는 절연막으로 형성한다. 본 실시예에서는 게이트 절연막(206)으로서 플라즈마 CVD법에 의해 질화규소막을 100nm의 두께로 형성하였다. 또, 마찬가지로 하여 전체면을 덮는 제 2 층간 절연막(210)을 형성한다. 제 2 층간 절연막(210)으로서는 CVD법에 의해서 형성된 산화규소막, SOG(Spin 0n Glass)법 또는 스핀 도포법에 의해서 도포된 산화규소막, 아크릴 등의 유기 절연막 또는 비감광성의 유기 절연막이 0.7 내지 5㎛의 두께로 형성된다. 본 실시예에서는 도포법으로 막 두께 1.6㎛의 아크릴막(50)을 형성하였다. 또 제 2 층간 절연막(210)은 기판(201)상에 형성된 TFT에 의한 凹凸을 완화하여, 평탄화하는 의미가 강하기 때문에, 평탄성이 우수한 막이 바람직하다. 또, 제 3 층간 절연막(211)이 되는 질화규소막을 0.1㎛의 두께로 형성한다.

이러한 후에, 콘택트 구멍(213)을 형성하기 위한 레지스트 패턴(212)을, 상술한 경우와 같이 전자 빔 조사와 액적 토출의 병용에 의해서 형성한다. 이이서, 상기 레지스트 패턴을 마스크로서 이방성 드라이 에칭법에 의해서 콘택트 구멍(213)을 형성하였다(도 2d).

이후, 레지스트 패턴(212)을 제거한 후, 마찬가지로 전자 빔 조사와 액적 토출의 병용에 의해, 제 2 도전층(214; 소스 배선, 드레인 배선)을 상기 콘택트 구멍 (213)의 바닥부까지 연재하도록 형성한다. 본 실시예에 있어서, 토출하는 조성물로서는 은의 나노미립자를 계면 활성제를 사용하여 유기용매 중에 분산시킨 액을 사용하였다. 이 때의 단면도를 도 3a에 도시한다.

이 경우, 콘택트 구멍의 바닥부에는 Al로 형성된 게이트 전극 패턴 또는 Si 패턴상의 소스/드레인영역이 노출되어 있다. 이들 영역은 도전체이기 때문에, 전자 빔을 조사하여도 대전되지 않는다. 그렇지만, 콘택트 구멍 외주는 대전되기 때문에, 충분한 효과는 얻을 수 있게 된다. 또 콘택트 구멍 내에는 충분한 액적을 부여할 필요가 있기 때문에, 이 부분에 대해서 더욱 많은 액적을 토출하는 것이 필요하다. 또는 덧칠에 의해, 이 부분의 도포량을 증가시키는 것도, 콘택트 저항 불량을 억제하는 점에서 중요하게 된다. 또, 제 2 도전층을 형성하는 경우에는 토출하는 조성물의 점도를 최적의 값으로 설정하는 것이 필요하다.

이어서, 가열처리를 한다. 여기까지의 공정에 의해, 절연 표면을 갖는 기판(201)상에 트랜지스터를 형성할 수 있었다.

계속해서, 전체면에 제 2 도전층(214)과 전기적으로 접속되도록, 투명 도전체로 이루어지는 화소 전극(215)을 형성한다(도 3b). 화소 전극(215)에는 일례로서, 산화인듐과 산화주석의 화합물(ITO), 산화인듐과 산화아연의 화합물, 산화아연, 산화주석, 산화인듐, 질화티타늄 등을 들 수 있다. 본 실시예에서는 화소 전극(215)으로서, 전자 빔 조사와 액적 토출의 병용에 의한 방법으로, 0.1㎛의 두께로 ITO막을 형성하였다(도 3b).

이상, 화소부에서는 소스 배선과, 화소부의 TFT 및 유지용량과, 단자부로 구 성된 액티브 매트릭스기판을 제작할 수 있다. 그리고, 필요하다면, 액티브 매트릭스기판 또는 대향기판을 원하는 형상으로 분단한다.

이후, 공통 전극(216), 컬러 필터(217), 블랙 매트릭스(218) 등이 형성된 대향기판(219)과 접합한다. 그리고 소정의 방법으로 액정(220)을 주입하여, 액정표시장치를 완성하였다(도 3c).

이상의 공정에 의해서 얻어진 액정 모듈에, 백 라이트, 도광판을 설치하여, 커버로 덮으면, 도 11에 그 단면도의 일부를 도시한 바와 같은 액티브 매트릭스형 액정표시장치(투과형)가 완성된다. 또, 커버와 액정 모듈은 접착제나 유기수지를 사용하여 고정한다. 또한, 투과형이기 때문에 편광판은 액티브 매트릭스기판과 대향기판의 양쪽에 접합한다.

또한, 본 실시형태는 투과형의 예를 개시하였지만, 특별히 한정되지 않고, 반사형이나 반투과형의 액정표시장치도 제작할 수 있다. 반사형의 액정표시장치를 얻는 경우는 화소 전극으로서 광반사율이 높은 금속막, 대표적으로는 알루미늄 또는 은을 주성분으로 하는 재료막, 또는 그들의 적층막 등을 사용하면 좋다.

이상, 본 발명의 제 1 실시예에 관해서, 액티브 매트릭스형의 액정표시장치에 관해서 설명하였지만, 본 실시예에 한정되지 않고, 본 발명의 취지에 근거하여 적용이 가능해진다. 예를 들면, 실시예 2에서 개시하는 바와 같이, 액티브 매트릭스형 유기 EL 표시장치의 경우에 관해서도 마찬가지로 적용하는 것이 가능하다. 또한, 본 발명예에서 거론한 재료, 형성방법에 관해서도, 본 발명의 취지에 따라 적절하게 선택하여 사용하는 것이 가능하다.

[실시예 2]

본 발명의 제 2 실시예에 관해서, 도 4 내지 5를 참조하여 상세하게 설명한다. 본 발명에 있어서도, 종래의 포토리소그래피법을 사용한 패터닝 처리를 전혀 사용하지 않고, 전자 빔 조사와 액적 토출의 병용에 의한 패터닝 처리에 의해서, EL 표시장치를 작성하였다. 또, 이하에 설명하는 본 발명의 구성에 있어서, 같은 것을 가리키는 부호는 다른 도면간에서 공통으로 사용하기로 한다. 여기에서는 본 발명을 사용하여, N채널형 TFT(스위치용)와 2개의 P채널형 TFT(구동용)을 동일 기판상에 형성하는 EL 표시장치의 제작공정에 관해서 설명한다. 또, 제 1 실시예와 같은 부분에 관해서는 상세한 설명은 생략하였다.

기판(401)에는 유리기판, 플라스틱기판으로 대표되는 가교성 기판 등, 본 공정의 처리온도에 견딜 수 있는 기판을 사용한다(도 4a). 본 실시예에서는 유리기판(401)을 사용하였다. 계속해서 기판(401)상에, 절연막으로 이루어지는 하지막(402)을 형성한다. 하지막(402)은 단층 또는 적층 구조 중 어느 것이어도 좋고, 본 실시예에서는 2층 구조로 하고, 스퍼터링법을 사용하여, 1층째로서 질화산화규소막을 50nm, 2층째로서 산화질화규소막을 50nm의 두께로 형성하고, 그 후 CMP법 등의 방법에 의해 표면을 평탄화하였다(도 4a).

이어서, 하지막(402)상에 반도체층(403)을 형성한다. 반도체층(403)은 우선 공지방법(스퍼터링법, LPCVD법, 플라즈마 CVD법 등)에 의해 25 내지 80nm의 두께로 반도체막을 성막한다. 이어서 상기 반도체막을 공지의 결정화법(레이저 결정화법, RTA 또는 퍼니스 어닐로를 사용하는 열 결정화법, 결정화를 조장하는 금속 원소를 사용하는 열 결정화법 등)을 사용하여 결정화시킨다. 또 상기 반도체막으로서는 비정질 반도체막, 미결정 반도체막, 결정질 반도체막 또는 비정질 규소게르마늄막 등의 비정질 구조를 갖는 화합물 반도체막 등을 사용하여도 좋다.

제 1 실시예와 같이 하여, 플라즈마 CVD법을 사용하여, 막 두께 50nm의 비정질 규소막을 성막하였다. 그 후, 니켈을 포함하는 용액을 비정질 규소막상에 유지시키고, 이 비정질 규소막에 탈수소화(500℃, 1시간)를 한 후, 열 결정화(550℃, 4시간)를 하여 결정질 규소막을 형성하였다. 그 후, 전자 빔 조사와 액적 토출의 병용에 의해서, 감압 또는 진공 중에서 전자총(407)으로 전자 빔의 조사를 하면서 헤드(400)로부터 토출된 레지스트의 패터닝을 하고, 상기 레지스트 패턴을 마스크로서 드라이 에칭법에 의해서 반도체층(404 내지 406)을 형성하였다(도 4b).

계속해서, 게이트 절연막(409)을 형성한다. 게이트 절연막(409)은 플라즈마 CVD법에 의해 산화질화규소막을 115nm의 두께로 형성하였다(도 4b).

이어서, 제 1 실시예와 같이 하여, 전자 빔 조사와 액적 토출의 병용에 의해서, 감압 또는 진공 중에서 제 1 도전층(410 내지 413; 게이트 배선, 게이트 전극)을 텅스텐막으로 형성한다. 이후, 일단 250℃ 정도로 어닐을 하여 유기용매 등의 불순물을 완전히 제거하였다(도 4b).

그 후, 제 1 도전층이 형성된 기판에 상압 또는 감압, 또는 진공 중에서, 150 내지 300도의 범위에서 가열처리를 실시하는 것으로, 그 용매를 휘발시켜 양호한 도전 특성을 얻는다. 단, 헤드(400)로부터 토출하는 조성물에 있어서의 용매는 기판에 적하 후에 휘발하는 것이 적합하다. 특히 톨루엔 등의 휘발성이 높은 용매 를 사용하면, 조성물을 기판에 적하 후, 휘발한다. 그와 같은 경우에는 가열처리의 공정은 삭제하여도 상관없다. 그러나, 조성물의 용매는 특별히 한정되지 않고, 적하 후에 휘발하는 용매를 사용한 경우에도, 가열처리를 실시하는 것으로, 그 조성물의 점도를 저하시켜, 원하는 점도가 되도록 하여도 좋다. 또한 이 가열처리는 액적 토출법에 의해 박막을 형성할 때마다 행하여도 좋고, 임의의 공정마다 행하여도 좋고, 모든 공정이 종료한 후에 일괄하여 행하여도 좋다.

또, 게이트 전극(411 내지 413)을 마스크로서, 반도체층(404 내지 406)에, N형 또는 P형을 부여하는 불순물 원소를 첨가하는 도핑처리를 한다. 본 실시예에서는 반도체층(404)에 N형을 부여하는 불순물 원소를 첨가하고, 반도체층(405 내지 406)에 P형을 부여하는 불순물 원소를 첨가하여, 불순물영역을 형성하였다. 동시에, 불순물 원소가 전혀 첨가되지 않는 영역 또는 미량의 불순물 원소가 첨가된 영역(채널 형성영역으로 총치)을 형성하였다.

이후, 일단 전체면을 덮는 제 1 층간 절연막(414)을 형성한다. 상기 제 1 층간 절연막(414)은 플라즈마 CVD법이나 스퍼터법을 사용하여, 막 두께를 40 내지 150nm로 하여 규소를 포함하는 절연막으로 형성한다. 본 실시예에서는 제 1 층간 절연막(414)으로서 플라즈마 CVD법에 의해 질화규소막을 100nm의 두께로 형성하였다. 또, 마찬가지로 하여 전체면을 덮는 제 2 층간 절연막(415)을 형성한다. 제 2 층간 절연막(415)으로서는 도포법으로 막 두께 1.6㎛의 아크릴막을 형성하였다. 또, 제 3 층간 절연막(416)이 되는 질화규소막을 0.1㎛의 두께로 형성한다.

이러한 후에, 콘택트 구멍을 형성하기 위한 레지스트 패턴을, 상술한 경우와 같이 전자 빔 조사와 액적 토출의 병용에 의해서 형성한다. 이어서, 상기 레지스트 패턴을 마스크로서 이방성 드라이 에칭법에 의해서 콘택트 구멍을 형성하였다. (도 4c).

이후, 제 2 도전층(417 내지 422; 소스 배선, 드레인 배선)을 상기 콘택트 구멍의 바닥부까지 연재하도록 형성한다. 본 실시예에 있어서는 제 2 도전층은 콘택트 구멍 내에 있어서는 2종의 금속의 적층 구조를 사용하였다. 즉, 전자 빔은 사용하지 않고, 일단 콘택트 구멍부에 대하여 니오브 나노미립자를 계면 활성제를 사용하여 유기용매 중에 분산시킨 액을 토출하여 니오브의 층을 형성하고, 이러한 후에 전자 빔을 병용하여 구리의 패턴을 형성하였다. 계속해서 가열처리를 한다. 여기까지의 공정에 의해, 절연 표면을 갖는 기판(401)상에 트랜지스터를 형성할 수 있었다. 이 때의 단면도를 도 4d에 도시한다.

계속해서, 전체면에 제 2 도전층(420, 422)과 전기적으로 접속되도록, 투명 도전체로 이루어지는 화소 전극(501, 502)을 형성한다. 화소 전극(501, 502)에는 일례로서, 산화인듐과 산화주석의 화합물(ITO), 산화인듐과 산화아연의 화합물, 산화아연, 산화주석, 산화인듐, 질화티타늄 등을 들 수 있다. 본 실시예에서는 화소 전극(501, 502)으로서, 전자 빔 조사와 액적 토출의 병용에 의한 방법으로, 0.1㎛의 두께로 ITO막을 형성하였다(도 5a).

이후, 유기 EL에 의한 발광소자의 형성공정에 들어가게 된다. 화소 전극(501, 502)의 단면을 덮도록 절연막(503)을 형성한다. 절연막(503)을 형성하는 재료는 특별히 한정되지 않고, 무기 또는 유기의 재료로 형성할 수 있다. 이후, 발 광층이 되는 유기 EL을 포함하는 영역을 형성하게 되지만 화소 전극(501, 502)과 접하도록 발광층(504, 505)을 감압 또는 진공 중에서 순차 형성한다(도 5(B, C)). 발광층(504, 505)의 재료는 특별히 한정되는 것은 아니지만, 컬러표시를 하는 경우에는 빨강, 초록, 파랑의 각 색의 재료를 사용한다. 이어서, 제 2 화소 전극(506; 음극)을 감압 또는 진공 중에서 증착법에 의해 형성한다(도 5d).

제 2 화소 전극(506; 음극)은 일함수가 작은 금속(리튬(Li), 마그네슘(Mg), 세슘(Cs))을 포함하는 박막, Li, Mg 등을 포함하는 박막상에 적층한 투명 도전막과의 적층막으로 형성한다. 막 두께는 음극으로서 작용하도록 적절하게 설정하면 좋지만, O.O1 내지 1㎛ 정도의 두께로 형성한다. 본 실시예에서는 제 2 화소 전극(506)으로서 알루미늄과 리튬의 합금막(A1-Li)을 0.1㎛의 두께로 형성하였다. 또 제 2 화소 전극(506)은 전체면에 성막한다.

음극으로서 자주 사용되는 금속막은 주기율표의 1족 또는 2족에 속하는 원소를 포함하는 금속막이지만, 이들의 금속막은 산화되기 쉽기 때문에 표면을 보호하여 두는 것이 바람직하다. 또한, 필요한 막 두께도 얇기 때문에, 저항율이 낮은 도전막을 보조적으로 형성하여 음극의 저항을 내리고, 덧붙여 음극의 보호를 도모하면 좋다. 저항율이 낮은 도전막으로서는 알루미늄, 구리 또는 은을 주성분으로 하는 금속막이 사용된다.

발광층(504, 505)과 제 2 화소 전극(506)의 형성은 헤드(400)로부터 토출되는 조성물의 변경, 또는 조성물이 충전된 헤드(400)의 변경에 의해 실현한다. 이 경우, 대기 개방되지 않고 행할 수 있기 때문에, 수분 등에 약한 발광소자의 고신 뢰성으로 이어진다. 토출된 조성물의 점도를 원하는 값(50cp 이하)으로 하기 위해서, 150 내지 300도의 범위로 가열처리를 한다.

지금까지의 공정에서 형성된, 제 1 화소 전극(501, 502), 발광층(504, 505) 및 제 2 전극(506)의 적층체가 발광소자에 상당한다. 제 1 전극(501, 502)은 양극, 제 2 전극(506)은 음극에 상당한다. 발광소자의 여기 상태에는 1중항 여기와 3중항 여기가 있지만, 발광은 어떤 여기 상태를 거쳐도 좋다.

본 실시예에서는 발광소자로부터 발생되는 광을 기판(401)측(저면측)으로부터 추출하는, 소위 하면(下面) 출사를 하는 경우를 개시하였다. 그러나, 기판(401)의 표면으로부터 광을 추출하는, 소위 상면 출사를 하도록 하여도 좋다. 그 경우, 제 1 화소 전극(501, 502)을 음극, 제 2 화소 전극(506)을 양극에 상당하도록 형성하고, 또 제 2 화소 전극(506)은 투명 재료로 형성하면 좋다. 또한, 구동용 TFT는 N채널형 TFT로 형성하는 것이 바람직하다. 또, 구동용 TFT의 도전형은 적절하게 변경하여도 상관없지만, 용량소자는 상기 구동용 TFT의 게이트·소스간 전압을 유지하도록 배치한다. 또 본 실시예에서는 발광소자를 사용한 표시장치의 경우를 예시하였지만, 액정소자를 사용한 액정표시장치나 그 밖의 표시장치에 본 발명을 적용하여도 좋다.

상기 구성을 갖는 본 발명은 기판의 대형화에 대응 가능하고, 스루풋이나 재료의 이용 효율을 향상시킨 배선, 도전층 및 표시장치의 제작방법을 제공할 수 있다.

[실시예 3]

본 실시예는 액적 토출법을 사용하여, 콘택트 홀(개공)에 액적 조성물을 충전시키는 방법에 관해서, 도 7 내지 도 9를 참조하여 설명한다.

도 7a에 있어서, 기판(3000)상에 반도체(3001), 상기 반도체(3001)상에 절연체(3002)를 갖고, 절연체(3002)는 콘택트 홀(3003)을 갖는다. 콘택트 홀의 형성방법으로서는 공지방법을 사용하면 좋지만, 액적 토출법을 사용하여도 좋다. 그 경우에는 노즐로부터 웨트 에칭용액을 토출하는 것으로, 콘택트 홀(3003)을 형성한다. 그렇게 하면, 액적 토출법에 의해, 콘택트 홀의 형성과 배선의 형성을 연속적으로 할 수 있다.

그리고, 콘택트 홀(3003)의 위쪽으로 노즐(3004)을 이동시키고, 상기 콘택트 홀(3003)에 액적 조성물을 연속적으로 토출하여, 상기 콘택트 홀(3003)을 액적 조성물로 충전한다(도 7b). 그 후, 노즐(3004)의 위치를 리셋하여, 선택적으로 액적 조성물을 토출하는 것으로, 콘택트 홀(3003)에 액적 조성물이 충전된 도전체(3005를 형성할 수 있다(도 7c). 이 방법에서는 노즐(3004)은 같은 개소를 복수회 주사한다.

다음에, 상기와는 다른 방법에 관해서, 도 8을 참조하여 설명한다. 본 방법에서는 노즐(3004)을 이동시켜, 배선을 형성하는 영역에만 선택적으로 액적 조성물을 토출하여, 도전체(3006)를 형성한다(도 8b). 다음에, 콘택트 홀(3003)의 위쪽으로 이동하여, 상기 콘택트 홀(3003)에 연속적으로 액적 조성물을 토출한다. 그 결과, 콘택트 홀(3003)에 액적 조성물이 충전된 도전체(3007)를 형성할 수 있다(도 8c). 이 방법에서는 노즐(3004)은 같은 개소를 복수회 주사한다.

다음에, 상기와는 다른 방법에 관해서, 도 9를 참조하여 설명한다. 본 방법에서는 우선, 노즐(3004)을 이동하여, 선택적으로 액적 조성물을 토출한다(도 9a). 그리고, 노즐(3004)이 콘택트 홀(3003)의 위쪽에 도달하면, 액적 조성물을 연속적으로 토출하여, 상기 콘택트 홀을 액적 조성물에 의해 충전한다(도 9b). 그 결과, 콘택트 홀(3003)에 액적 조성물이 충전된 도전체(3008)를 형성할 수 있다(도 9c). 이 방법에서는 노즐(3004)은 같은 개소를 복수회 주사하지 않는다.

상기한 어느 하나의 방법을 사용함으로써, 콘택트 홀에도 액적 조성물을 충전시킨 도전체를 형성할 수 있다.

또, 액적 토출법을 사용하면, 퍼스널 컴퓨터 등에 입력된 회로 배선을 즉석으로 제작할 수 있다. 이 때의 시스템에 관해서, 도 10을 참조하여 간단하게 설명한다.

기간(基幹)이 되는 구성요소로서는 CPU(3100), 휘발성 메모리(3101), 불휘발성 메모리(3102) 및 키보드나 조작버튼 등의 입력수단(3103), 액적 토출수단(3104)을 갖는 액적 토출장치를 들 수 있다. 그 동작에 관해서 간단하게 설명하면, 입력수단(3103)에 의해, 회로 배선의 데이터가 입력되면, 이 데이터는 CPU(3100)를 통해서 휘발성 메모리(3101) 또는 불휘발성 메모리(3102)에 기억된다. 그리고, 이 데이터를 기초로, 액적 토출수단(3104)이 선택적으로 액적 조성물을 토출하는 것으로, 배선을 형성할 수 있다.

상기 구성에 의해, 노광을 목적으로 한 마스크가 불필요하게 되어, 노광, 현상 등의 공정을 대폭으로 삭감할 수 있다. 그 결과, 스루풋이 높아지고, 대폭으로 생산성을 향상시킬 수 있다. 또한 본 구성은 배선의 단선 개소나, 배선과 전극간의 전기적 접속의 불량 개소 등을 리페어할 목적으로 사용하여도 좋다. 이 경우, 예를 들면 퍼스널 컴퓨터 등에 리페어 개소를 입력하여, 상기 개소에 노즐로부터 액적 조성물을 토출시키는 것이 적절하다. 또한, 적어도 1변이 1m를 초과하는 크기의 대형기판에 대해서도 간단하게 배선을 형성할 수 있고, 또 원하는 개소에 필요한 양의 재료만을 도포하면 되기 때문에, 불필요한 재료가 약간이 되기 때문에 재료의 이용 효율의 향상, 제작비용의 삭감을 실현한다.

[실시예 4]

본 발명의 실시예에 관해서, 도 12를 참조하여 상세하게 설명한다. 여기에서는 실시예 1 및 실시예 2에 도시한 순스티거형의 TFT와는 달리, 역스티거형의 TFT를 형성하는 제작공정에 관해서 설명한다. 또, 이하에 설명하는 본 발명의 구성에 있어서, 같은 것을 가리키는 부호는 다른 도면간에서 공통으로 사용하기로 한다.

기판(2000)에는 실시예 1에서 표기한 기판을 사용할 수 있다. 본 실시예에서는 유리기판(코닝사제, #7059)을 사용한다.

계속해서, 기판(2000)상에, 전자 빔 조사수단(2200)으로의 조사와 액적 토출수단(2201)에 의해, 감압 또는 진공 중에서 제 1 도전층(2001, 2002; 게이트 배선, 게이트 전극, 커패시터 전극)을 형성한다(도 12a). 본 실시예에서는 Al의 나노미립자를 계면 활성제를 사용하여 유기용매 중에 분산시킨 액을 토출하여, 게이트 패턴을 형성한다. 특히, 게이트 전극 패턴은 트랜지스터 특성을 크게 좌우하기 때문 에, 전자 빔에 의한 조사를 병용하는 것은 액티브 매트릭스형의 디스플레이의 성능을 향상시키는 데에 있어서 유효하다. 상술한 바와 같이, 본 실시예에서는 전자 빔은 패턴 전체에 사용하였지만, 예를 들면 특히 중요한 게이트 전극부분에만 사용하는 것도 유효하다.

전자총에는 빔을 집광하는 수단과 빔을 기판상의 원하는 위치에 주사하는 것을 가능하게 하는 수단이 구비되어 있다. 또한, 액적 토출장치에는 다수의 액적 분사 노즐을 갖고 있다. 또한, 노즐 직경이 다른 헤드를 복수 준비하여, 용도에 따라서, 노즐 직경이 다른 헤드를 구별하여 사용하여도 좋다. 또, 통상의 헤드의 노즐 직경은 50 내지 100㎛이고, 이 노즐 직경에도 의존하지만, 스루풋을 고려하여, 한번의 주사로 형성할 수 있도록 하기 위해서, 일행 또는 일렬과 같은 길이가 되도록, 복수의 노즐을 병렬로 배치하여도 좋다. 또한, 임의의 개수의 노즐을 배치하여, 복수회 주사하여도 상관없고, 또한 같은 개소를 복수회 주사하는 것으로 덧칠을 하여도 좋다. 또, 헤드를 주사하는 것이 바람직하지만, 기판을 이동시켜도 상관없다. 또 기판과 헤드의 거리는 원하는 개소에 적하하기 위해서, 될 수 있는 한 가까이 하여 두는 것이 바람직하고, 구체적으로는 0.1 내지 2밀리 정도가 바람직하다.

헤드로부터 토출하는 조성물은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr), Nd로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료, AgPdCu 합금 등으로부터 적절하게 선택된 도전성의 재료를 용매에 용해 또는 분산시킨 것을 사용한다. 용매에는 아세트산부틸, 아세트산에틸 등의 에스테르류, 이소프로필알콜, 에틸알콜 등의 알콜류, 메틸에틸케톤, 아세톤 등의 유기용제 등을 사용한다. 용매의 농도는 도전성 재료의 종류 등에 적절하게 결정하면 좋다.

또한, 헤드로부터 토출하는 조성물로서, 은(Ag), 금(Au), 백금(Pt)을 입자 직경 10nm 이하로 분산시킨 초미립자(나노메탈입자)를 사용하여도 좋다. 이와 같이, 입자 직경이 미세한 입자를 용매에 분산 또는 용해한 조성물을 사용하면, 노즐이 막힌다고 하는 문제를 해결할 수 있다. 또, 액적 토출법을 사용하는 본 발명에서는 조성물의 구성 재료의 입자 직경은 노즐의 입자 직경보다도 작은 것이 필요하게 된다. 또한, 폴리에틸렌디옥시티오펜/폴리스틸렌설폰산(PEDT/PSS) 수용액 등의 도전성 중합체(도전성 고분자)를 사용하여도 좋다.

또한, 은 또는 구리와 같은 저저항금속을 배선 재료로서 사용하면, 배선 저항의 저저항화를 도모할 수 있기 때문에, 대형의 기판을 사용하는 경우에 바람직하다. 더구나, 이들의 금속 재료는 통상의 드라이 에칭법에 의해서 가공하는 것이 어렵기 때문에, 액적 토출법으로 직접 패터닝을 하는 것은 극히 효과적이다. 단, 예를 들면 구리 등과 경우에는 트랜지스터의 전기적 특성에 악영향을 미치지 않도록 하기 위해서, 확산을 막는 배리어성의 도전막을 형성하는 것이 바람직하다. 배리어성의 도전막에 의해, 트랜지스터가 갖는 반도체에 구리가 확산되지 않고, 배선을 형성할 수 있다. 이 배리어성의 도전막으로서는 질화탄탈(TaN), 질화티타늄(TiN) 또는 질화텅스텐(WN)으로부터 선택된 일종 또는 복수종의 적층막을 사용할 수 있다. 또한, 구리는 산화되기 쉽기 때문에, 산화방지제 등을 병용하는 것이 바람직하다.

그 후, 제 1 도전층이 형성된 기판에 상압 또는 감압, 또는 진공 중에서, 150 내지 300도의 범위로 가열처리를 실시하는 것으로, 그 용매를 휘발시키고, 그 조성물 밀도를 향상시켜, 저항치가 낮아지도록 한다. 단, 헤드로부터 토출하는 조성물에 있어서의 용매는 기판에 적하 후에 휘발하는 것이 적합하다. 본 실시예와 같이 진공하에서 토출이 행하여지고 있는 경우는 통상의 대기압 하의 경우와 비교하여, 증발 속도가 빠른 것이 특징이지만, 특히 톨루엔 등의 휘발성이 높은 용매를 사용하면, 조성물을 기판에 적하 후, 순식간에 휘발한다. 그와 같은 경우에는 가열처리의 공정은 삭제하여도 상관없다. 그러나, 조성물의 용매는 특별히 한정되지 않고, 적하 후에 휘발하는 용매를 사용한 경우에도, 가열처리를 실시하는 것으로, 그 조성물 밀도를 향상시켜, 원하는 저항치가 되도록 하여도 좋다. 또한 이 가열처리는 액적 토출법에 의해 박막을 형성할 때마다 행하여도 좋고, 임의의 공정마다 행하여도 좋고, 모든 공정이 종료한 후에 일괄해서 행하여도 좋다.

가열처리는 가열원에 할로겐 등의 램프를 사용하여, 직접 기판을 고속 가열하는 램프 어닐장치나, 레이저광을 조사하는 레이저 조사장치를 사용한다. 양자 모두 가열원을 주사하는 것으로, 원하는 개소에만 가열처리를 실시할 수 있다. 그 밖의 방법으로서, 소정의 온도로 설정된 퍼니스 어닐을 사용하여도 좋다. 단, 램프를 사용하는 경우에는 가열처리를 하는 박막의 조성을 파괴하지 않고, 가열만을 가능하게 하는 파장의 광이고, 예를 들면, 400nm보다도 파장이 긴 광, 즉 적외광 이상의 파장의 광이 바람직하다. 취급의 면에서는 원적외선(대표적인 파장은 4 내지 25㎛)을 사용하는 것이 바람직하다. 또한 레이저광을 사용하는 경우, 레이저 발진장치로부터 발진되는 레이저광의 기판에 있어서의 빔 스폿의 형상은 열 또는 행의 길이와 같은 길이가 되도록 선형으로 성형하는 것이 바람직하다. 그렇게 하면, 한번의 주사로 레이저 조사를 종료시킬 수 있다. 본 실시예에서는 가열처리로서, 통상의 퍼니스 어닐을 사용하였다.

다음에, 제 1 도전층(2001, 2002)을 덮도록 게이트 절연막(2003)을 형성한다. 게이트 절연막(2003)은 예를 들면 산화규소, 질화규소 또는 질화산화규소 등의 절연막을 사용할 수 있다. 게이트 절연막(2003)은 단층의 절연막을 사용하여도 좋고, 복수의 절연막을 적층하고 있어도 좋다. 본 실시예에서는 질화규소, 산화규소, 질화규소가 순차로 적층된 절연막을, 게이트 절연막(2003)으로서 사용한다. 또한 성막방법은 플라즈마 CVD법, 스퍼터링법 등을 사용할 수 있다. 낮은 성막온도로 게이트 리크전류를 억제할 수 있는 치밀한 절연막을 형성하기 위해서는 아르곤 등의 희가스 원소를 반응가스에 포함시켜, 형성되는 절연막 중에 혼입시키면 좋 다. 또한 질화알루미늄을 게이트 절연막(2003)으로서 사용할 수 있다. 질화알루미늄은 열전도율이 비교적 높고, TFT에서 발생한 열을 효율적으로 발산시킬 수 있다.

다음에, 제 1 반도체막(2004)을 형성한다. 제 1 반도체막(2004)은 비정질(어몰퍼스) 반도체 또는 세미어몰퍼스 반도체(SAS)로 형성할 수 있다. 또한 다결정 반도체막을 사용하고 있어도 좋다. 본 실시형태에서는 제 1 반도체막(2004)으로서 세미어몰퍼스 반도체를 사용한다. 세미어몰퍼스 반도체는 비정질 반도체보다도 결정성이 높고 높은 이동도를 얻을 수 있고, 또한 다결정 반도체와 달리 결정화시키기 위한 공정을 증가시키지 않고도 형성할 수 있다.

비정질 반도체는 규화물 기체를 글로방전 분해함으로써 얻을 수 있다. 대표적인 규화물 기체로서는 SiH₄, Si₂H₆을 들 수 있다. 이 규화물 기체를, 수소, 수소와 헬륨으로 희석하여 사용하여도 좋다.

또한 SAS도 규화물 기체를 글로방전 분해함으로써 얻을 수 있다. 대표적인 규화물 기체로서는 SiH₄이고, 그 외에도 Si₂H₆, SiH₂Cl₂, SiHCl₃, SiCl₄, SiF₄ 등을 사용할 수 있다. 또한 수소나, 수소에 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 일종 또는 복수종의 희가스 원소를 가한 가스로, 이 규화물 기체를 희석하여 사용하는 것으로, SAS의 형성을 용이하게 첨할 수 있다. 희석율은 2배 내지 1000배의 범위로 규화물 기체를 희석하는 것이 바람직하다. 또한, 규화물 기체 중에, CH₄, C₂H₆ 등의 탄화물 기체, GeH₄, GeF₄ 등의 게르마늄화 기체, F₂ 등을 혼입시키고, 에너지 밴드폭을 1.5 내지 2.4eV, 또는 0.9 내지 1.1eV로 조절하여도 좋다. SAS를 제 1 반도체막으로서 사용한 TFT는 1 내지 10㎠/Vsec나, 그 이상의 이동도를 얻을 수 있다.

또한 다른 가스로 형성된 SAS를 복수 적층하는 것으로, 제 1 반도체막을 형성하여도 좋다. 예를 들면, 상술한 각종 가스 중, 불소 원자를 포함하는 가스를 사용하여 형성된 SAS와, 수소 원자를 포함하는 가스를 사용하여 형성된 SAS를 적층하여, 제 1 반도체막을 형성할 수 있다.

글로방전 분해에 의한 피막의 반응 생성은 감압하 또는 대기압 하에서 할 수 있다. 감압하에서 하는 경우, 압력은 개략 0.1Pa 내지 133Pa의 범위로 하면 좋다. 글로방전을 형성하기 위한 전력은 1MHz 내지 120MHz, 바람직하게는 13MHz 내지 60MHz의 고주파 전력을 공급하면 좋다. 압력은 개략 0.1Pa 내지 133Pa의 범위, 전원 주파수는 1MHz 내지 120MHz, 바람직하게는 13MHz 내지 60MHz로 한다. 기판 가열온도는 300℃ 이하로 좋고, 바람직하게는 100 내지 250℃로 한다. 막 중의 불순물 원소로서, 산소, 질소, 탄소 등의 대기성분의 불순물은 1×10²⁰atoms/㎤ 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×10¹⁹atoms/㎤ 이하, 바람직하게는 1×10¹⁹atoms/㎤ 이하로 한다.

또, Si₂H₆와, GeF₄ 또는 F₂를 사용하여 반도체막을 형성하는 경우, 반도체막의 기판에 더욱 가까운 측으로부터 결정이 성장하기 때문에, 기판에 가까운 측일 수록 반도체막의 결정성이 높다. 따라서, 게이트 전극이 제 1 반도체막보다도 기판에 더욱 가까운 보톰 게이트형의 TFT인 경우, 제 1 반도체막 중 기판에 가까운 측의 결정성이 높은 영역을 채널 형성영역으로서 사용할 수 있기 때문에, 이동도를 더욱 높일 수 있어 적합하다.

또한, SiH₄과, H₂를 사용하여 반도체막을 형성하는 경우, 반도체막의 표면에 더욱 가까운 측일 수록 큰 결정입자를 얻을 수 있다. 따라서, 제 1 반도체막이 게이트 전극보다도 기판에 더욱 가까운 톱 게이트형의 TFT인 경우, 제 1 반도체막 중 기판으로부터 먼 측의 결정성이 높은 영역을 채널 형성영역으로서 사용할 수 있기 때문에, 이동도를 더욱 높일 수 있어서 적합하다.

또한, SAS는 가전자 제어를 목적으로 한 불순물을 의도적으로 첨가하지 않을 때에 약한 N형의 도전형을 나타낸다. 이것은 어몰퍼스 반도체를 성막할 때보다도 높은 전력의 글로방전을 하기 위해서 산소가 반도체막 중에 혼입되기 쉽기 때문이다. 그래서, TFT의 채널 형성영역을 설치하는 제 1 반도체막에 대해서는 P형을 부여하는 불순물을, 이 성막과 동시에, 또는 성막 후에 첨가하는 것으로, 임계치 제어를 하는 것이 가능해진다. P형을 부여하는 불순물로서는 대표적으로는 붕소이고, B₂H₆, BF₃ 등의 불순물 기체를 1ppm 내지 1000ppm의 비율로 규화물 기체에 혼입시키면 좋다. 예를 들면, P형을 부여하는 불순물로서 붕소를 사용하는 경우, 상기 붕소의 농도를 1×10¹⁴ 내지 6×10¹⁶atoms/㎤로 하면 좋다.

다음에, 제 1 반도체막(2004) 중, 채널 형성영역이 되는 부분과 겹치도록, 제 1 반도체막(2004)상에 보호막(2005, 2006)을 형성한다. 보호막(2005, 2006)은 액적 토출법 또는 인쇄법을 사용하여 형성하여도 좋고, CVD법, 스퍼터링법 등을 사용하여 형성하여도 좋다. 보호막(2005, 2006)으로서, 산화규소, 질화규소, 질화산화규소 등의 무기 절연막, 실록산계 절연막 등을 사용할 수 있다. 또한 이들의 막을 적층하여, 보호막(2005, 2006)으로서 사용하여도 좋다. 본 실시형태에서는 플라즈마 CVD법으로 형성된 질화규소, 액적 토출법으로 형성된 실록산계 절연막을 적층하여, 보호막(2005, 2006)으로서 사용한다. 이 경우, 질화규소의 패터닝은 액적 토출법으로 형성된 실록산계 절연막을 마스크로서 사용하여 할 수 있다.

다음에 도 12b에 도시하는 바와 같이, 제 1 반도체막(2004)을 패터닝한다. 제 1 반도체막(2004)의 패터닝은 리소그래피법을 사용하여도 좋고, 액적 토출법으로 형성된 레지스트를 마스크로서 사용하여도 좋다. 후자의 경우, 노광용 마스크를 별도 준비해 둘 필요가 없어지고, 따라서 비용의 삭감으로 이어진다. 본 실시형태에서는 액적 토출법으로 형성된 레지스트(2007, 2008)를 사용하여, 패터닝하는 예를 개시한다. 또 레지스트(2007, 2008)는 폴리이미드, 아크릴 등의 유기수지를 사용할 수 있다. 그리고, 레지스트(2007, 2008)를 사용한 드라이 에칭에 의해, 패터닝된 제 1 반도체막(2009, 2010)이 형성된다(도 12c).

다음에, 패터닝 후의 제 1 반도체막(2009, 2010)을 덮도록, 제 2 반도체막을 형성한다. 제 2 반도체막에는 1도전형을 부여하는 불순물을 첨가하여 둔다. n채널형의 TFT를 형성하는 경우에는 제 2 반도체막에, N형을 부여하는 불순물, 예를 들면 인을 첨가하면 좋다. 구체적으로는 규화물 기체에 PH₃ 등의 불순물 기체를 첨가하여, 제 2 반도체막을 형성하면 좋다. 1도전형을 갖는 제 2 반도체막은 제 1 반도체막(2009, 2010)과 같이 세미어몰퍼스 반도체, 비정질 반도체로 형성할 수 있다.

또 본 실시예에서는 제 2 반도체막을 제 1 반도체막(2009, 2010)과 접하도록 형성하고 있지만, 본 발명은 이 구성에 한정되지 않는다. 제 1 반도체막과 제 2 반도체막의 사이에, LDD 영역으로서 기능하는 제 3 반도체막을 형성하여 두어도 좋다. 이 경우, 제 3 반도체막은 세미어몰퍼스 반도체 또는 비정질 반도체로 형성한다. 그리고, 제 3 반도체막은 도전형을 부여하기 위한 불순물을 의도적으로 첨가하지 않더라도, 원래 약한 N형의 도전형을 나타낸다. 따라서, 제 3 반도체막에는 도전형을 부여하기 위한 불순물을 첨가하여도, 첨가하지 않아도, LDD 영역으로서 사용할 수 있다.

다음에, 배선(2015 내지 2018)을 액적 토출법을 사용하여 형성하고, 상기 배선(2015 내지 201)을 마스크로서 사용하여, 제 2 반도체막을 에칭한다. 제 2 반도체막의 에칭은 진공 분위기 하 또는 대기압 분위기 하에 있어서의 드라이 에칭으로 할 수 있다. 상기 에칭에 의해, 제 2 반도체막으로부터 소스영역 또는 드레인영역으로서 기능하는, 제 2 반도체(2011 내지 2014)가 형성된다. 제 2 반도체막을 에칭할 때, 보호막(2005, 2006)에 의해서, 제 1 반도체막(2009, 2010)이 오버 에칭되는 것을 막을 수 있다.

배선(2015 내지 2018)은 제 1 도전층(2001, 2002)과 마찬가지로 형성할 수 있다. 구체적으로는 Ag, Au, Cu, Pd 등의 금속, 금속화합물을 하나 또는 복수 갖는 도전 재료를 사용한다. 액적 토출법을 사용하는 경우, 유기계 또는 무기계의 용매에 상기 도전 재료를 분산시킨 것을, 노즐로부터 적하한 후, 실온에 있어서 건조 또는 소성하는 것으로, 형성할 수 있다. 분산제에 의해 응집을 억제하여, 용액에 분산시킬 수 있으면, Cr, Mo, Ti, Ta, W, Al 등의 금속, 금속화합물을 하나 또는 복수 갖는 도전 재료를 사용하는 것도 가능하다. 소성은 산소 분위기 하에서 행하여, 배선(2015 내지 2018)의 저항을 내리도록 하여도 좋다. 또한 액적 토출법에 의한 도전 재료의 성막을 복수회 하는 것으로, 복수의 도전막이 적층된 배선(2015 내지 2018)을 형성하는 것도 가능하다.

상기 공정에 의해서, 스위칭용 TFT(2019), 구동용 TFT(2020)가 형성된다(도 12d).

도 12에서는 제 1 반도체막과 제 2 반도체막을 각각의 공정에서 패터닝하였지만, 본 발명의 반도체장치는 이 제작방법에 한정되지 않는다.

또한, 제 1 반도체막과 제 2 반도체막의 사이에 보호막을 형성하였지만, 본 발명은 이 구성에 한정되지 않고, 보호막은 반드시 형성하지 않아도 좋다.

또한, 본 실시예에서 거론한 재료, 형성방법에 관해서도, 본 발명의 취지에 따라 적절하게 선택하여 사용하는 것이 가능하다.

또, 본 실시예는 다른 실시예에 기재한 구성과 조합하여 실시하는 것이 가능하다.

상술한 구성을 갖는 본 발명은 적어도 1변이 1m를 초과하는 크기의 대형기판에 대해서도 간단하게 배선, 도전층을 형성할 수 있다. 또한, 원하는 개소에 필요한 양의 재료만을 도포하면 되기 때문에, 불필요한 재료가 약간이 되기 때문에 재료의 이용 효율의 향상, 또한, 제작비용의 삭감을 실현한다.

또한, 마스크가 불필요하기 때문에, 노광, 현상 등의 공정을 대폭으로 삭감할 수 있다. 또한, 헤드로부터 토출하는 조성물의 변경, 또는 조성물이 충전된 헤드를 변경하는 것으로, 예를 들면 발광소자의 발광층과 전극 등의 복수의 박막을 연속적으로 제작할 수 있다. 그 결과, 스루풋이 높아져, 생산성을 향상시킬 수 있다. 또, 노광을 목적으로 한 마스크가 불필요하게 되기 때문에, 예를 들면 퍼스널 컴퓨터 등에 입력된 회로 배선을 즉석에 제작할 수 있다. 이들의 점은 스크린 인쇄와 비교하여, 장치기구, 재료의 이용 효율 등의 점에서 유리하다.

또, 이상의 점에 덧붙여, 종래 액적 토출법에 있어서, 난점이었던 패턴의 정밀도를 대폭으로 향상시키는 것이 가능하게 되었다. 액적 토출법을 비롯하여, 종래의 인쇄수법에 있어서는 패턴의 정밀도는 10미크론 이하로 하는 것은 곤란하였지만, 본 발명에 의해, 그 정밀도는 1미크론 이하의 정밀도까지 높이는 것이 가능하다. 따라서, 고세밀의 디스플레이를 제공하는 것이 가능하게 되었다.

Claims

기판상에 액적(液滴)을 토출하는 수단과,

상기 기판 표면에 하전 빔을 조사하는 수단과,

상기 액적을 토출하는 수단으로부터 토출되는 액적을 상기 하전 빔과는 역극성의 전하로 대전시키는 수단을 구비하고,

상기 액적을 토출하는 수단의 위에 상기 하전 빔을 조사하는 수단이 설치되어 있는 것을 특징으로 하는 액적 토출장치.
기판상에 액적을 토출하는 수단과,

상기 기판 표면에 하전 빔을 조사하는 수단과,

상기 액적을 토출하는 수단으로부터 토출되는 액적을 상기 하전 빔과는 역극성의 전하로 대전시키는 수단과,

진공배기수단을 구비하고,

상기 액적을 토출하는 수단의 위에 상기 하전 빔을 조사하는 수단이 설치되어 있는 것을 특징으로 하는 액적 토출장치.
제 1 항 또는 제 2 항에 있어서,

상기 액적 토출장치에 있어서의 상기 하전 빔은 전자 빔인 것을 특징으로 하는 액적 토출장치.
제 1 항 또는 제 2 항에 있어서,

상기 액적 토출장치에 있어서의 상기 하전 빔은 이온 빔인 것을 특징으로 하는 액적 토출장치.
액적을 토출하는 수단을 사용하여 절연막을 갖는 기판상에 액적을 토출하기에 앞서 상기 액적을 토출하는 수단의 위에 설치된 하전 빔을 조사하는 수단을 사용하여 기판의 원하는 위치에 하전 빔을 조사하고, 액적을 상기 하전 빔과는 역극성의 전하로 대전시키는 것을 특징으로 하는 패턴의 제작방법.
제 5 항에 있어서,

상기 하전 빔은 전자 빔인 것을 특징으로 하는 패턴의 제작방법.
제 5 항에 있어서,

상기 하전 빔은 이온 빔인 것을 특징으로 하는 패턴의 제작방법.
제 5 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 액적 토출법에 의한 직접 패터닝은 감압하에서 하는 것을 특징으로 하는 패턴의 제작방법.
제 5 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 액적 토출법에 의해 토출하는 액적은 금속미립자를 포함하는 것을 특징으로 하는 패턴의 제작방법.
제 5 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 액적 토출법에 의해 토출하는 액적은 레지스트 재료를 포함하는 용액으로 이루어지는 것을 특징으로 하는 패턴의 제작방법.
제 5 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 액적 토출법에 의해 토출하는 액적은 규소화합물을 포함하는 용액으로 이루어지는 것을 특징으로 하는 패턴의 제작방법.
표면이 소수성의 기판과,

기판상에 액적을 토출하는 수단과,

하전 빔을 조사함으로써 상기 기판 표면을 친수성으로 변화시키는 수단을 구비하고,

상기 액적을 토출하는 수단의 위에 상기 하전 빔을 조사하는 수단이 설치되어 있는 것을 특징으로 하는 액적 토출장치.
표면이 친수성인 기판과,

기판상에 액적을 토출하는 수단과,

하전 빔을 조사함으로써 상기 기판 표면을 소수성으로 변화시키는 수단을 구비하고,

상기 액적을 토출하는 수단의 위에 상기 하전 빔을 조사하는 수단이 설치되어 있는 것을 특징으로 하는 액적 토출장치.
제 12 항 또는 제 13 항에 있어서,

상기 액적 토출장치에 있어서, 진공 배기 수단을 구비하는 것을 특징으로 하는 액적 토출장치.
제 12 항 또는 제 13 항에 있어서,

상기 액적 토출장치에 있어서의 하전 빔은 전자 빔인 것을 특징으로 하는 액적 토출장치.
제 12 항 또는 제 13 항에 있어서,

상기 액적 토출장치에 있어서의 하전 빔은 이온 빔인 것을 특징으로 하는 액적 토출장치.