[go: up one dir, main page]

KR101023045B1 - 멀티증착층을 구비한 윈도우 및 그 제조방법 - Google Patents

멀티증착층을 구비한 윈도우 및 그 제조방법 Download PDF

Info

Publication number
KR101023045B1
KR101023045B1 KR1020080115089A KR20080115089A KR101023045B1 KR 101023045 B1 KR101023045 B1 KR 101023045B1 KR 1020080115089 A KR1020080115089 A KR 1020080115089A KR 20080115089 A KR20080115089 A KR 20080115089A KR 101023045 B1 KR101023045 B1 KR 101023045B1
Authority
KR
South Korea
Prior art keywords
deposition
layer
thin film
window
titanium dioxide
Prior art date
Application number
KR1020080115089A
Other languages
English (en)
Other versions
KR20100056100A (ko
Inventor
권경모
천상호
이은정
박효은
김희경
Original Assignee
(주) 태양기전
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 태양기전 filed Critical (주) 태양기전
Priority to KR1020080115089A priority Critical patent/KR101023045B1/ko
Publication of KR20100056100A publication Critical patent/KR20100056100A/ko
Application granted granted Critical
Publication of KR101023045B1 publication Critical patent/KR101023045B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 멀티증착층을 구비한 윈도우 및 그 제조 방법에 관한 것으로, 기판과 멀티증착층의 접착력을 향상하고, 상기 멀티 증착층 사이의 계면을 활성화시켜 멀티 증착층 간의 계면 밀착력을 향상시키고, 상기 멀티 증착층 상에 보호층을 형성시켜 상기 멀티 증착증 보호를 위한 투명인쇄 공정을 배제하여 공정을 단축시키고 수율을 향상시킬 수 있는 멀티증착층을 구비한 윈도우 및 그 제조 방법에 관한 것이다.
멀티증착층, 증착 보호층, 일산화규소, 이산화규소, 이산화티타늄

Description

멀티증착층을 구비한 윈도우 및 그 제조방법 {Window Having Multi-deopsition Layer And Manufacturing Method Thereof}
본 발명은 멀티증착층을 구비한 윈도우 및 그 제조방법에 관한 것으로, 기판과 멀티증착층의 접착력을 향상하고, 상기 멀티 증착층 사이의 계면계면을 활성화시켜 멀티 증착층 간의 계면 밀착력을 향상시키고, 상기 멀티 증착층 상에 보호층을 형성시켜 상기 멀티 증착증 보호를 위한 투명인쇄 공정을 배제하여 공정을 단축시키고 수율을 향상시킬 수 있는 멀티증착층을 구비한 윈도우 및 그 제조방법에 관한 것이다.
특히, 본 발명에 따른 윈도우는 휴대폰, PDA, 노트북 등 윈도우를 포함하는 모든 전자기기에 적용될 수 있다.
금속 재질 또는 다양한 색감을 구현하기 위해 기판 상에 멀티증착층이 형성된 윈도우가 사용되고 있다.
일반적으로 종래의 윈도우는 기판 상에 SiO2, TiO2를 포함하는 멀티 증착층이 코팅 또는 증착되었으나, 종래의 멀티 증착층은 기판과의 접착력이 좋지 못하여 제품의 신뢰성이 떨어지는 문제가 있었다.
또한, 멀티 증착층 간에도 계면 평탄도가 떨어져서 계면 밀착력이 떨어지는 문제가 있었다.
그리고, 멀티 증착층 형성후 상기 멀티 증착층을 보호하기 위해 투명인쇄 공정을 수행한는 경우, 상기 투명인쇄 공정은 멀티 증착층이 완료된 후 별도의 공정으로 진행되므로 공정이 번거로울 뿐만 아니라, 얼룩, 이물, 핀홀 현상 등에 의해 불량이 발생하여 수율이 떨어져 생산단가가 높아지는 문제가 있었다.
상기와 같은 문제점을 해결하기 위해 안출된 것으로써 본 발명의 목적은 기판과 멀티증착층 사이의 접착력을 향상시키고, 멀티증착 간의 밀착력을 향상시킬 수 있는 멀티증착층을 구비한 윈도우 및 그 제조방법을 제공하는 데 있다.
그리고, 멀티증착층 상에 증착층 보호를 위한 증착 보호층을 형성하여 투명인쇄 공정을 배제시켜 공정을 단축 시킬 수 있으며, 투명인쇄 공정에 의해 발생되는 이물, 얼룩, 기포, 핀홀 등의 불량을 미연에 방지하여 수율을 향상시킬 수 있는 멀티증착층을 구비한 윈도우 및 그 제조방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 멀티증착층을 구빈한 윈도우는 기판과 상기 기판 상에 형성된 멀티 증착층을 포함하는 윈도우에 있어서, 상기 멀티 증착층은 증착을 보호하기 위한 증착 보호층을 더 포함하는 것을 특징으로 한다.
여기서, 상기 멀티 증착층은 일산화규소(SiO)층, 이산화티타늄(TiO2)층 및 이산화규소(SiO2) 박막을 적어도 하나 포함하는 것을 특징으로 한다.
그리고 상기 증착 보호층은 카본(Carbon), 불소화합물(Fluoro compound)을 포함하여 구성된 것을 특징으로 한다.
여기서, 상기 카본은 60 ~ 90 중량부, 불소화합물은 10 ~ 40 중량부를 포함하는 것을 특징으로 한다.
한편, 본 발명에 따른 윈도우 제조 방법은 기판 상에 진공증착에 의해 멀티코팅층을 형성하는 단계를 포함하는 윈도우 제조 방법에 있어서, 상기 멀티코팅층 형성단계는 진공증착에 의해 멀티코팅층을 형성하는 단계와 상기 멀티코팅층 상에 진공증착에 의해 증착 보호층을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 멀티코팅층 형성단계는 일산화규소(SiO)를 진공증착하여 일산화규소 박막을 형성하는 단계와 이산화티타늄(TiO2)을 진공증착하여 이산화티타늄 박막을 형성하는 단계 및 이산화규소(SiO2)를 진공증착하여 이산화규소 박막을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 이산화티타늄 박막 형성 후 계면을 활성화 시켜 밀착력을 향상하기 위해 에칭 처리하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 보호층 형성단계는 카본과 불소화합물을 혼합하는 단계와 상기 혼합된 결과물을 상기 멀티 증착층 상에 진공증착하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 혼합된 결과물은 상기 카본은 60 ~ 90 중량부, 불소화합물은 10 ~ 40 중량부를 포함하는 것을 특징으로 한다.
그리고, 상기 불소화합물은 Si(n)H(2n+1)F ~ Si(n)F(2n+2) 구조인 것을 특징으로 한다.
상기에서 살펴본 바와 같이 본 발명에 따른 멀티증착층을 구비한 윈도우 및 그 제조방법은 기판과 멀티증착층 및 멀티증착층 간의 밀착력을 향상시켜 내구성 및 신뢰성을 향상시킬 수 있는 탁월한 효과가 발생한다.
또한, 멀티증착층 상에 증착을 보호하는 증착 보호층을 형성하여 투명인쇄 공정을 배제킬 수 있으며, 이로 인해 투명인쇄 공정에서 발생하는 각종 불량을 미연에 방지하여 수율을 향상시킬 수 있으며, 공정의 효율성을 높일 수 있는 탁월한 효과가 발생한다.
이하, 본 발명의 구체적인 실시예에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 윈도우를 개략적으로 도시한 단면도이다. 여기서, 상기 윈도우는 전자기기 케이스와 일체로 형성될 수 있으며, 분리되어 형성된 후 전자기기 케이스에 결합될 수 있다.
도 1을 참조하면, 본 발명에 따른 윈도우는 기판(10), 상기 기판 상에 형성된 멀티 증착층(20), 상기 멀티 증착층 상에 형성된 인쇄층(30)을 포함하여 구성될 수 있다. 여기서, 상기 인쇄층(30)은 윈도우 이외의 영역에 형성되어 테두리부, 각종 문양, 로고 등이 인쇄될 수 있으며 그라비아 또는 실크 스크린 인쇄 방식을 통 해 인쇄층이 형성될 수 있다.
상기 기판(10)은 유리, 플라스틱, 아크릴 등이 사용될 수 있으며, 특히 PET, 하드 코팅된 PMMA, PC, 상기 PMMA와 PC가 혼합되어 제조될 수 있다.
상기 멀티 증착층(20)은 일산화규소(SiO)와 저굴절률 물질인 이산화규소(SiO2)와 고굴절률 물질인 이산화티타늄(TiO2)이 기본적으로 포함되고, 상기 이산화규소와 이산화티타늄이 교대로 적층되고 빛의 산란효과를 이용하여 원하는 색상이 구현된다.
여기서, 상기 일산화 규소는 상기 기판과 멀티 증착층 간의 접착력 및 신뢰성을 향상시키기 위해 사용된다.
그리고 상기 멀티 증착층 상부에 증착을 보호하기 위한 증착 보호층이 더 포함된다.
상기 증착 보호층은 카본(Carbon), 불소화합물(Fluoro compound)을 포함하여 구성되고, 카본이 적게 함유되면 진공증착시 불소화합물의 증착이 저해될 수 있으며, 불소화합물이 많이 함유되면 반응성이 저해될 수 있으므로, 카본이 불소화합물보다 높은 비율로 혼합되고, 바람직한 구성은 상기 카본은 60 ~ 90 중량부, 불소화합물은 10 ~ 40 중량부이다.
상기 증착 보호층은 이물이 멀티 증착층에 흡착되는 것을 방지하고, 멀티 증착층의 대기 노출에 따른 색상 변화를 방지하여 멀티 증착층을 보호하는 역할을 담당한다. 상기 증착 보호층에 의해 멀티 증착층 상에 투명 인쇄 공정이 배제되고, 상기 투명 인쇄 공정에 의해 발생하는 이물, 얼룩, 기포, 핀홀 등의 불량을 방지하여 수율을 향상시킬 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 멀티증착층을 개략적으로 도시한 것이고, 도 3은 본 발명의 바람직한 실시예에 따른 윈도우 제조 방법을 개략적으로 도시한 것이다. 도 2 및 도 3은 설명의 편의를 위해 일산화규소, 이산화티타늄, 이산화규소, 이산화티타늄, 증착 보호층 5개의 층으로 구성된 멀티증착층을 도시한 것이지만, 상기 멀티증착층의 적층 순서 및 적층되는 층의 개수는 구현하고자 하는 색상에 따라 다양하게 달라질 수 있음은 자명한 것이다.
이하, 도 2 및 도 3을 참조하여 본 발명에 따른 윈도우 제조 방법에 대해 살펴보기로 한다.
먼저, 기판 상에 일산화규소(SiO)를 진공증착하여 일산화규소 박막(210)을 형성한다.(S110)
그리고, 상기 일산화규소층 상에 이산화티타늄(TiO2)를 진공증착하여 이산화티타늄박막(220)을 형성한다.(S120)
여기서, 상기 이산화티타늄층이 형성되면 계면을 활성화시켜 이산화티타늄과 이산화규소간의 계면 말착력을 향상시키기 위해 에칭처리를 수행한다.(S130) 상기 에칭은 투명시약을 첨가하여 수행되고, 에칭시간은 5초 ~ 1분 동안 수행될 수 있으며, 에칭시간이 지나치게 적으면 충분한 계면 활성화가 불가능하고, 에칭시간이 지나치게 많으면 오버에칭이 발생할 수 있으므로, 바람직하게는 10 ~ 40초 동안 수행될 수 있다.
그리고 상기 이산화티타늄 박막(220) 상에 이산화규소(SiO2)를 진공증착하여 이산화규소 박막(230)을 형성한다.(S140)
이어서, 상기 이산화규소 박막(230) 상에 이산화티타늄을 다시 진공증착하여 이산화티타늄 박막(240)을 형성한다.(S150) 그리고, 상기 형성된 이산화티타늄 박막 표면을 다시 에칭처리한다.(S160)
상기 진공증착은 진공 챔버 내에 전류를 흘러 전자빔(Electron Beam)을 통해 전자를 발생시키고 이를 가속화시켜 도가니 속의 일산화규소, 이산화규소, 이산화 티타늄을 고온으로 녹여 증발시키고, 증발된 분자가 기판 표면에 증착되어 박막이 형성되는 방식을 말한다.
여기서, 상기 진공증착을 위한 챔버의 온도는 증착에 직접적으로 영향을 미치므로 최적의 효과를 내기 위한 온도 선택이 중요하고, 증착 효율은 온도가 높을수록 좋지만 온도가 지나치게 높을 경우 기판의 변형이 발생할 수 있으며, 특히 기판이 아크릴 또는 플라스틱 재질인 경우 열에 취약하므로 50 ~ 80도 범위인 것이 바람직하다.
상기와 같은 멀티코팅층(20)은 외장에 다양한 색상 및 재질감을 부여할 수 있으며, 설계프로그램(예를 들어, Macleod)을 통해 원하는 색상을 설계하여 이에 맞는 증착층의 두께를 입력한 후 조건에 따라 굴절률이 다른 물질 즉, 저굴절률 물질인 이산화규소와 고굴절률 물질인 이산화티타늄을 교대로 적층시켜 빛의 산란효과를 이용하여 원하는 색상이 구현된다.
따라서, 상기 멀티코팅층(20)에 적층되는 이산화규소(SiO2) 및 이산화티타늄(TiO2)의 적층순서 및 적층되는 층의 수는 다양하게 변형될 수 있다.
상기와 같이 멀티코팅층(20)이 형성되면 상기 멀티코팅층 상에 증착보호층(30)을 형성한다.
보다 구체적으로, 카본과 불소화합물을 합성 제조하여 도가니 내에 혼합한 후(S170) 상기 혼합된 결과물을 상기 멀티 증착층 상에 진공증착하여 증착 보호층(30)이 형성된다.(S180)
여기서, 상기 혼합된 결과물은 상기 카본은 60 ~ 90 중량부, 불소화합물은 10 ~ 40 중량부로 혼합되는 것이 바람직하다.
상기 불소화합물은 불소(F)가 포함된 모든 화합물로 이루어질 수 있으며, 바람직하게는 Si(n)H(2n+1)F ~ Si(n)F(2n+2)의 구조로 형성될 수 있다.
즉, Si 및 SiH(n),SiF 등의 원소들로 구성된 불소성분을 용제(솔벤트)에 녹여서 불소화합물이 형성될 수 있다.
상기 불소 화합물은 상기 카본과 도가니내에서 혼합되고, 증착기내에서 전자빔으로 가열할 경우 상기 용제(솔벤트)는 날라가고 상기 카본과 불소화합물만 표면에 증착되게 된다.
상기 증착 보호층(30)은 상온 반응성을 가지며, 피착소재 표면과 화학반응하여 원하는 도막을 형성할 수 있으며, 표면에 자기정렬하는 특성(self assembly)으 로 인해 적당한 표면에너지를 갖는다.
따라서, 상기 증착 보호(30)층은 이물이 멀티 증착층에 흡착되는 것을 방지하고, 멀티 증착층의 대기 노출에 따른 색상 변화를 방지하여 멀티 증착층을 보호하게 된다.
하기의 <표 1>은 본 발명에 따른 증착 보호층이 형성된 윈도우(A)와 형성되지 않은 윈도우(B)의 신뢰도를 비교한 표이다.
타입
 신뢰성(테스트 항목) 기타사항
X-커팅 고온고습 열충격 자외선 염수염분
A ○ ○ × ○ × 얼룩/찐 발생 심각
B ○ ○ ○ ○ ○
여기서, X-커팅 테스트는 시험편에 2mm 간격으로 선을 그어 바둑눈을 만들고, 테이프 접착 후 수직방향으로 강하게 1회 당겨서 상기 테이프 착탈시 가공면에 박리가 있는지 여부를 검사하는 항목으로, 바둑눈일 경우 한개에서 2/3 이상 면적이 박리된 경우 불량으로 판정한다.
그리고, 상기 고온고습 테스트는 시험편을 50℃ 95% 챔버에 72시간 방치하고, 상온에서 4시간 방치하고, 테이프 접착 후 수직방향으로 강하게 1회 당겨서 테스트 전후에 탈색, 변색, 균열, 부풀음, 박리, 뒤틀림 등의 결함 및 손톱에 긁힘이 발생하는지 여부를 검사하는 항목이다.
상기 열충격 테스트는 40℃ 1시간 ~ 85℃ 1시간 조건(1 사이클)으로 챔버에 30 사이클 방치하고, 상온 방치 후 테이프 접착 후 수직방향으로 강하게 1회 당겨서 테스트 전후에 탈색, 변색, 균열, 부풀음, 박리, 뒤틀림 등의 결함 및 손톱에 긁힘이 발생하는지 여부를 검사하는 항목이다.
그리고, 상기 자외선 테스트는 시험편의 반쪽은 검정색 테이프로 가리고, 시험편을 자외선 램프와 20cm 이격한 위치에서 72시간 방치하고, 상온에 4시간 방치하여 테스트 전후에 탈색, 변색, 균열 등의 불량이 발생하는지 여부를 검사하는 항목이다.
마지막으로, 염수분무 테스트는 5% Nacl, 35℃ 시험기에서 72시간 방치하고, 세척하고, 물기를 제거한 후 상온에서 4시간 방치하고 테이프를 접착 후 수직방향으로 강하게 1회 당겨서 테스트 전후에 탈색, 변색, 균열, 부풀음, 박리, 뒤틀림 등의 결함 및 손톱에 긁힘이 발생하는지 여부를 검사하는 항목이다.
상기 표 1에서 알 수 있듯이, 보호 증착층이 형성되지 않은 경우(A)는 열충격, 염수분무 테스트에서 불량으로 판정되었으나, 보호 증착층이 형성된 경우(B)는 모든 테스트에서 적합 판정을 받아서 외부의 혹독한 환경에 노출되더라도 내구성이 뛰어나 신뢰성을 확보할 수 있음을 알 수 있다.
마지막으로, 증착보호층이 형성된 멀티 코팅층 상에 인쇄층을 형성한다.(S190) 여기서, 상기 인쇄층은 디스플레이 영역 이외의 영역을 한정하고, 각종 문양, 로고 등을 삽입하기 위한 것으로 필요에 따라 배제될 수 있다.
그리고, 상기 인쇄층은 그라비아 인쇄 또는 스크린 인쇄 방법에 의해 인쇄될 수 있다. 상기 인쇄층이 형성되면 인쇄층을 보호하기 위한 도막이 형성될 수 있다. 상기 인쇄층과 관련된 부분은 본 발명의 통상의 지식을 가진 자에게 자명할 뿐만 아니라, 본 발명의 핵심에서 벗어나는 부분이므로 구체적인 설명은 생략하기로 한다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 본 발명의 보호범위는 상기 실시예에 한정되는 것이 아니며, 해당 기술분야의 통상의 지식을 갖는 자라면 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 윈도우를 개략적으로 도시한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 멀티증착층을 개략적으로 도시한 것이다.
도 3은 본 발명의 바람직한 실시예에 따른 윈도우 제조 방법을 개략적으로 도시한 순서도이다.
*도면의 주요부분에 대한 부호의 설명*
10 : 기판 20 : 멀티증착층
210 : 일산화규소 박막 220, 240 : 이산화티타늄 박막
230 : 이산화규소 박막 30 : 보호층
40 : 인쇄층

Claims (10)

  1. 기판과;
    상기 기판 상에 형성된 일산화규소(SiO)박막과 상기 일산화규소(SiO)박막 상에 이산화티타늄(TiO2)박막 및 이산화규소(SiO2)박막을 적어도 하나 포함하는 멀티증착층; 및
    상기 멀티증착층을 보호하기 위한 증착 보호층을 포함하는 것을 특징으로 하는 멀티증착층을 구비한 윈도우.
  2. 제 1항에 있어서,
    상기 이산화티타늄(TiO2)박막은
    이산화티타늄 증착후 표면 계면을 활성화시켜 이산화규소(SiO2)와의 밀착력을 향상시키기 위한 에칭 처리된 것을 특징으로 하는 멀티증착층을 구비한 윈도우.
  3. 제 1항에 있어서,
    상기 증착 보호층은
    카본(Carbon), 불소화합물(Fluoro compound)을 포함하여 구성된 것을 특징으로 하는 멀티증착층을 구비한 윈도우.
  4. 제 3항에 있어서,
    상기 카본은 60 ~ 90 중량부, 불소화합물은 10 ~ 40 중량부를 포함하는 것을 특징으로 하는 멀티증착층을 구비한 윈도우.
  5. 기판 상에 진공증착에 의해 멀티코팅층을 형성하는 단계를 포함하는 윈도우 제조 방법에 있어서,
    일산화규소(SiO)를 기판 상에 진공증착하여 일산화규소 박막을 형성하는 단계와:
    상기 일산화규소 박막 상에 이산화티타늄(TiO2)과 이산화규소(SiO2)을 적어도 한번 진공증착하여 멀티증착층을 형성하는 단계와;
    상기 멀티코팅층 상에 진공증착에 의해 증착 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 윈도우 제조방법.
  6. 삭제
  7. 제 5항에 있어서,
    상기 이산화티타늄 박막 형성 후 계면을 활성화 시켜 밀착력을 향상하기 위해 에칭 처리하는 단계를 더 포함하는 것을 특징으로 하는 윈도우 제조 방법.
  8. 제 5항에 있어서,
    상기 보호층 형성단계는
    카본과 불소화합물을 혼합하는 단계와;
    상기 혼합된 결과물을 상기 멀티 증착층 상에 진공증착하는 단계를 포함하는 것을 특징으로 하는 윈도우 제조 방법.
  9. 제 8항에 있어서,
    상기 혼합된 결과물은
    상기 카본은 60 ~ 90 중량부, 불소화합물은 10 ~ 40 중량부를 포함하는 것을 특징으로 하는 윈도우 제조 방법.
  10. 제 9항에 있어서,
    상기 불소화합물은
    Si(n)H(2n+1)F ~ Si(n)F(2n+2) 구조인 것을 특징으로 하는 윈도우 제조 방법.
KR1020080115089A 2008-11-19 2008-11-19 멀티증착층을 구비한 윈도우 및 그 제조방법 KR101023045B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080115089A KR101023045B1 (ko) 2008-11-19 2008-11-19 멀티증착층을 구비한 윈도우 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080115089A KR101023045B1 (ko) 2008-11-19 2008-11-19 멀티증착층을 구비한 윈도우 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100056100A KR20100056100A (ko) 2010-05-27
KR101023045B1 true KR101023045B1 (ko) 2011-03-24

Family

ID=42280320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115089A KR101023045B1 (ko) 2008-11-19 2008-11-19 멀티증착층을 구비한 윈도우 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101023045B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102171240B1 (ko) * 2014-03-18 2020-10-29 삼성디스플레이 주식회사 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002372798A (ja) * 2001-06-15 2002-12-26 Kyocera Corp 画像形成装置
KR20060112054A (ko) * 2005-04-26 2006-10-31 (주)썬텔 키패드 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002372798A (ja) * 2001-06-15 2002-12-26 Kyocera Corp 画像形成装置
KR20060112054A (ko) * 2005-04-26 2006-10-31 (주)썬텔 키패드 제조방법

Also Published As

Publication number Publication date
KR20100056100A (ko) 2010-05-27

Similar Documents

Publication Publication Date Title
EP2384086B1 (en) Substrate for electronic device and electronic device using same
JP5163742B2 (ja) 低反射ガラスおよびディスプレイ用保護板
JP5195755B2 (ja) 透光性基板、その製造方法、有機ｌｅｄ素子及びその製造方法
US9910545B2 (en) Transparent conductive film and touch panel
US9513747B2 (en) Transparent conductive film and touch panel
US5783299A (en) Polarizer plate with anti-stain layer
US20120181063A1 (en) Transparent conductive film and touch panel
WO2005088587A1 (ja) 透明積層体
KR19980079255A (ko) 투명한 도전성 필름이 부착되어 있는 기판 및 이를 사용하는 디스플레이 소자
EP2302422A1 (en) Filter for display
KR20200119144A (ko) 휴대폰 데코레이션 필름 및 그 제조방법
KR102521207B1 (ko) 휴대폰 데코레이션 필름의 제조 방법 및 이를 통해 제조된 휴대폰 데코레이션 필름
JP2007532936A (ja) プラズマディスプレイパネル用前面フィルタの製造方法
CN114023796B (zh) 显示面板
CN102046375A (zh) 保护膜
KR101536498B1 (ko) 반사 방지 필름 및 편광판
KR100842440B1 (ko) 칼라필터 기능을 갖는 고분자 기판과 그 제조방법
KR101023045B1 (ko) 멀티증착층을 구비한 윈도우 및 그 제조방법
JP2017128083A (ja) 積層体の製造方法、表示装置の製造方法および積層体
EP3461233A1 (en) Organic electro-luminescence emission device
KR102297859B1 (ko) 휴대폰 데코레이션 필름 및 그 제조방법
JP4272900B2 (ja) 有機ｅｌ素子のバリア層の形成方法および有機ｅｌ素子の製造方法
KR100461844B1 (ko) 다층박막 소자용 출발기판
KR102521211B1 (ko) 휴대폰 데코레이션 필름의 제조 방법 및 이를 통해 제조된 휴대폰 데코레이션 필름
JPH10119170A (ja) 可とう性積層フィルム

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081119

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100924

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110310

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110310

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140305

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140305

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150112

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160304

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170905

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181221