KR101007099B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

Abstract

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.

실시 예에 따른 반도체 발광소자는 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 상기 제 2도전성 반도체층 위의 일부에 형성된 전도층; 상기 제 2도전성 반도체층 위에 형성된 패턴 형태의 오믹층; 상기 제 2도전성 반도체층, 전도층 및 오믹층 중 적어도 하나의 층 위에 형성된 반사전극층를 포함한다.

반도체, 발광소자, 전도층, 오믹층

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 In_xAl_yGa_{1 -x- y}N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.

발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.

실시 예는 반도체층과 반사 전극층 사이의 접착력을 강화시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.

실시 예는 반도체층과 반사 전극층 사이에 흐르는 전류를 분산시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.

실시 예에 따른 반도체 발광소자는 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 상기 제 2도전성 반도체층 위의 일부에 형성된 전도층; 상기 제 2도전성 반도체층 위에 형성된 패턴 형태의 오믹층; 상기 제 2도전성 반도체층, 전도층 및 오믹층 중 적어도 하나의 층 위에 형성된 반사전극층을 포함한다.

실시 예에 따른 반도체 발광소자 제조방법은 기판 위에 제 1도전성 반도체층, 활성층 및 제 2도전성 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 발광 구조물 위의 가장 자리 부근에 전도층을 형성하는 단계; 상기 발광 구조물 위에 패턴화된 오믹층을 형성하는 단계; 상기 발광 구조물, 전도층 및 오믹층 중 적어도 하나의 층 위에 반사 전극층을 형성하는 단계; 상기 반사전극층 위에 전도성 지지부재를 형성하는 단계를 포함한다.

실시 예에 따른 반도체 발광소자 및 그 제조방법에 의하면, 반도체층과 반사전극층 사이의 접착력을 강화시켜 줌으로써, 반도체 발광소자로부터 기판을 제거할 때 내부 반도체층에 영향을 미치는 것을 최소화할 수 있다.

또한 레이저 리프트 오프(LLO)를 통해 기판 제거 공정을 수행하는 반도체 발광소자의 신뢰성을 개선시켜 줄 수 있다.

또한 반사 전극층과 반도체층 사이에 패턴화된 오믹층을 형성시켜 줌으로써, 흐르는 전류를 분산시켜 줄 수 있다.

이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다.

도 1은 실시 예에 따른 반도체 발광소자를 나타낸 단면도이다.

도 1을 참조하면, 반도체 발광소자(100)는 제 1도전성 반도체층(110), 활성층(120), 제 2도전성 반도체층(130), 전도층(151), 오믹층(153), 반사전극층(155), 전도성 지지부재(160)를 포함한다.

상기 제 1도전성 반도체층(110)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다. 이러한 제 1도전성 반도체층(110) 아래에는 제 1전극층(170)이 소정의 패턴으로 형성된다.

상기 제 1도전성 반도체층(110) 위에는 활성층(120)이 형성된다. 상기 활성 층(120)은 제 1도전성 반도체층(110) 위에 단일 또는 다중 양자우물 구조로 형성되는 데, 예컨대, InGaN 우물층/GaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 이러한 활성층 위 또는/및 아래에는 클래드층이 형성될 수도 있다.

상기 활성층(120) 위에는 제 2도전성 반도체층(130)이 형성된다. 상기 제 2도전성 반도체층(130)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다.

또한 상기의 제 2도전성 반도체층(130) 위에는 제 3도전성 반도체층(미도시)을 형성할 수도 있다. 여기서 제 3도전성 반도체층은 n형 반도체층으로 구현될 수 있다. 또한 다른 실시 예에서는 제 1도전성 반도체층(110)이 p형 반도체층이고, 제 2도전성 반도체층(130)이 n형 반도체층으로 구현될 수도 있다.

여기서, 발광 구조물은 상기 활성층(120)의 위/아래에 적어도 하나의 도전성 반도체층을 포함하는 구조로 제공될 수 있다.

상기 제 2도전성 반도체층(130)의 상면 외측에는 전도층(151)이 형성된다. 상기 전도층(151)은 제 2도전성 반도체층(130)의 상면 외측을 따라 틀 형태로 형성되며, 메사 에칭 후 일부분이 노출될 수 있다. 상기 전도층(151)은 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), AZO(Aluminum-doped Zinc Oxide) 등과 같은 도전형 금속으로 형성되며, 그 두께는 반사 전극층(155)의 두께보다는 얇게 예컨대, 1000~8000Å 정도로 형성될 수 있다.

이러한 전도층(151)은 메사 에칭시 메탈 특성으로 인해, 다른 영역으로 반도체 재료가 흘러내리는 것을 방지하여, 쇼트되는 것을 차단할 수 있다. 또한 오믹이 가능한 전도성 금속을 사용하므로, 발광 효율이 개선될 수 있다.

상기 제 2도전성 반도체층(130)의 상면 내부 영역에는 일정 형태의 패턴으로 형성된 복수의 오믹층(153)이 형성된다. 여기서, 상기 오믹층(153)의 패턴은 매트릭스 형태, 십자형, 다각형, 원형 등의 형상으로 형성될 수 있다. 상기 오믹층(153)은 ITO 재료(또는 IZO, AZO 등의 오믹 재료)를 이용한 패턴으로서, 상기 전도층(151)의 두께보다는 얇게 형성될 수 있으며, 그 두께는 10~2000Å 정도로 형성될 수 있다. 이러한 오믹층(153)은 제 2도전성 반도체층(130) 또는 제 3도전성 반도체층과 반사 전극층(155) 사이의 접착력을 증가시켜 줄 수 있다. 또한 오믹층(153)은 패턴화 형태로 배치되므로, 부분적으로 쇼트키(Schottky)가 형성되므로, 전류가 집중되는 것을 개선할 수 있다.

상기 제 2도전성 반도체층(130), 전도층(151) 및 오믹층(153) 위에는 반사 전극층(155)이 형성되며, 상기 반사 전극층(155)의 위에는 전도성 지지부재(160)가 형성된다.

여기서, 상기 반사 전극층(155)은 외부로부터의 전류를 발광구조물에 안정적으로 공급할 수 있도록 오믹 컨택트(ohmic contact)하는 p형 전극으로 기능할 수도 있다. 여기서, p형 전극은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 전도성 지지부재(160)은 구리 또는 금으로 이 루어질 수 있으며, 구리에 도금이나 웨이퍼 본딩 기술을 이용하여 형성하게 된다.

상기 제 1도전성 반도체층(110)부터 제 2도전성 반도체층(130)의 일부 또는 전도층(153)의 일부가 노출되는 깊이로 메사 에칭될 수 있다.

도 2내지 도 8은 실시 예에 따른 발광 소자 제조 과정을 나타낸 도면이다.

도 2를 참조하면, 기판(101) 위에는 제 1도전성 반도체층(110)을 형성하고, 상기 제 1도전성 반도체층(110) 위에 활성층(120)을 형성하며, 상기 활성층(120) 위에 제 2도전성 반도체층(130)을 형성하게 된다.

상기 기판(101)에는 사파이어 기판(Al₂0₃), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 상기 제 1도전성 반도체층(120)은 n형 반도체층으로, 제 2도전성 반도체층(130)은 p형 반도체층으로 구현할 수 있으며, 또는 그 역의 구조로 구현할 수도 있다. 이러한 기판(101)에는 버퍼층 또는/및 언도프드 반도체층이 형성될 수도 있으며, 박막 성장 후 분리 또는 제거될 수도 있다.

도 3을 참조하면, 상기 제 2도전성 반도체층(130)의 상면 외측에는 틀 형태로 전도층(151)이 형성된다. 상기 전도층(151)은 도 4에 도시된 바와 같이, 칩(100A) 단위의 경계 영역(L1,L2)을 따라 소정 폭(T)으로 커팅될 때, 각 칩(100A)의 제 2도전성 반도체층(130)의 테두리 영역에 틀 형태로 형성된다.

상기 전도층(151)은 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), AZO(Aluminum-doped Zinc Oxide) 등과 같은 도전형 금속 중에서 적어도 하나를 이 용할 수 있다.

도 5를 참조하면, 상기 제 2도전성 반도체층(130)의 상면 내측에는 복수의 오믹층(153)이 형성된다. 상기 오믹층(153)은 도 4에 도시된 바와 같이, 매트릭스 형태로 배열되거나, 지그 재그 형태로 배열될 수 있으며, 그 형상은 다각형, 십자형, 원형 등으로 형성될 수 있다. 상기 오믹층(153)은 ITO 재료를 이용한 패턴으로서, 상기 전도층(151)의 두께보다는 얇게 형성될 수 있다.

이러한 전도층(151) 및 오믹층(153)은 소정의 마스크 패턴을 이용하여 형성될 수 있으며, 두 층의 형성 순서는 변경될 수 있다. 또한 전도층(151) 및 오믹층(153)은 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), AZO(Aluminum-doped Zinc Oxide) 등과 같은 도전형 금속 중에서 동일한 금속 또는 서로 다른 금속으로 이용할 수 있다.

도 6 및 도 7을 참조하면, 상기 제 2도전성 반도체층(130), 전도층(151) 및 오믹층(153) 위에는 반사 전극층(155)이 형성되며, 상기 반사 전극층(155) 위에는 전도성 지지부재(160)가 형성된다.

도 7 및 도 8을 참조하면, 상기 제 1도전성 반도체층(110) 아래에 형성된 기판(101)을 레이저 리프트 오프(LLO : Laser Lift Off) 과정으로 제거하게 된다. 즉, 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하면 기판(101)과 제 1도전성 반도체층(110) 사이의 경계면에서 열 에너지가 집중되어, 기판(101)이 분리된다. 그리고 기판(101)이 제거된 제 1도전성 반도체층(110)의 표면에 대해 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 방식으로 연마하는 공 정을 수행할 수 있다.

이때, 상기 오믹층(151)은 상기 제 2전도성 반도체층(130)과 반사 전극층(155) 사이의 접착력을 강화시켜 주어, 상기 기판 제거 공정에 의해, 제 2도전성 반도체층(130)과 반사 전극층(155) 사이에 전달되는 충격으로부터 보호하게 된다. 이에 따라 반도체 발광소자의 신뢰성을 개선시켜 줄 수 있다.

또한 상기 기판(101)이 제거된 반도체 발광 소자를 역으로 배치하여, 전도성 지지부재(160)가 반도체 발광 소자의 아래쪽에 놓이도록 한다. 그리고 상기 제 1도전성 반도체층(110)에서 제 2도전성 반도체층(130)의 일부 또는 전도층(151)의 일부 표면이 노출될 때까지 칩과 칩 사이의 경계 영역에 대해 메사 에칭을 수행하게 된다. 여기서, 에칭 방식은 건식 또는 습식 에칭 방식을 이용할 수 있다.

이때, 상기 전도층(151)은 전도성 금속 재료로 형성되기 때문에, 메사 에칭 방식에 의해 반도체 재료가 다른 층에 흘러내리는 것을 방지하여, 전기적은 쇼트를 방지할 수 있다. 즉, 공정의 안정성을 개선시켜 줄 수 있다. 또한 전도층(151)의 오믹 특성에 의해 발광 효율이 개선될 수 있다.

상기 제 1도전성 반도체층(110) 위에는 제 1전극(170) 또는 투명전극(미도시)을 형성하게 된다.

이러한 반도체 발광소자(110)의 전도성 지지부재(160) 및 제 1전극(170)에 전류를 인가할 경우, 상기 오믹층(153)에서는 전류가 어느 한 방향으로 집중되는 것을 분산시켜 주어, 전류 효율을 개선시켜 줄 수 있다.

본 발명의 실시 예는 제 2도전성 반도체층(130)과 그 위에 적층되는 반사전극층(155) 사이의 접착력을 강화시켜 주고, 전류가 집중되는 것을 분산시켜 줄 수 있다.

상기의 실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

도 1은 실시 예에 따른 반도체 발광소자를 나타낸 측 단면도.

도 2내지 도 8은 실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면.

Claims (20)

1. 제 1도전성 반도체층;

   상기 제 1도전성 반도체층 위에 형성된 활성층;

   상기 활성층 위에 형성된 제 2도전성 반도체층;

   상기 제 2도전성 반도체층 위의 둘레에 형성된 전도층;

   상기 제 2도전성 반도체층 위에 복수의 패턴이 서로 이격된 오믹층; 및

   상기 제 2도전성 반도체층, 상기 전도층 및 상기 오믹층 중 적어도 하나의 층 위에 형성된 반사전극층을 포함하며,

   상기 전도층의 내측부는 상기 제2도전성 반도체층 위에 배치되고, 외측부는 상기 제2도전성 반도체층의 측벽으로부터 상기 내측부의 반대측으로 연장되는 반도체 발광소자.
2. 제 1항에 있어서,

   상기 반사전극층 위에 형성된 전도성 지지부재를 포함하는 반도체 발광소자.
3. 제 1항에 있어서,

   상기 오믹층은 상기 제 2도전성 반도체층 위에 상기 전도층이 형성되지 않는 부분에 형성되고, 원형, 십자형, 다각형 중 어느 한 형상을 포함하는 반도체 발광소자.
4. 제 1항에 있어서,

   상기 전도층은 상기 제 2도전성 반도체층 위의 외측 둘레를 따라 형성되며,

   상기 반사 전극층은 상기 전도층의 내측부 사이에 배치되는 반도체 발광소자.
5. 제 1항에 있어서,

   상기 전도층은 상기 오믹층의 두께보다 적어도 두껍게 형성되는 반도체 발광소자.
6. 제 1항에 있어서,

   상기 전도층은 도전형 금속 또는 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), AZO(Aluminum-doped Zinc Oxide) 중 적어도 하나를 포함하는 반도체 발광소자.
7. 제 1항에 있어서,

   상기 오믹층은 ITO, IZO, 및 AZO 중 적어도 하나를 포함하는 반도체 발광소자.
8. 제 1항에 있어서,

   상기 전도층의 두께는 1000~8000Å 로 형성되며,

   상기 오믹층의 두께는 10~2000Å로 형성되는 반도체 발광소자.
9. 제 1항에 있어서,

   상기 제 2도전성 반도체층은 p형 반도체층 또는 p형 반도체층과 그 위에 적 층된 n형 반도체층을 포함하는 반도체 발광소자.
10. 제 1항에 있어서,

    상기 반사전극층은 상기 전도층의 두께 보다 적어도 두껍게 형성되는 반도체 발광소자.
11. 제 1항에 있어서,

    상기 오믹층은 상기 전도층의 두께보다 적어도 얇게 형성되고,

    상기 전도층은 상기 반사전극층의 두께보다 적어도 얇게 형성되는 반도체 발광소자.
12. 제 1항에 있어서,

    상기 오믹층의 복수의 패턴 사이에 배치된 상기 제2도전성 반도체층과 상기 반사전극층은 쇼트키 접촉되는 반도체 발광소자.
13. 기판 위에 제 1도전성 반도체층, 활성층 및 제 2도전성 반도체층을 포함하는 발광 구조물을 형성하는 단계;

    상기 발광 구조물 위의 둘레에 전도층을 형성하는 단계;

    상기 발광 구조물 위에 복수의 패턴이 서로 이격된 오믹층을 형성하는 단계;

    상기 발광 구조물, 상기 전도층 및 상기 오믹층 중 적어도 하나의 층 위에 반사 전극층을 형성하는 단계; 및

    상기 반사전극층 위에 전도성 지지부재를 형성하는 단계를 포함하며,

    상기 전도층의 내측부는 상기 발광 구조물 위에 배치되고, 외측부는 상기 발광 구조물의 측벽으로부터 상기 내측부의 반대측으로 연장되는 반도체 발광소자 제조방법.
14. 제 13항에 있어서,

    상기 오믹층은 다각형, 원형, 십자형 패턴 중 적어도 하나를 포함하는 반도체 발광소자 제조방법.
15. 제 13항에 있어서,

    상기 전도층 및 오믹층 중 적어도 하나는 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), AZO(Aluminum-doped Zinc Oxide) 중에서 적어도 하나를 포함하는 반도체 발광소자 제조방법.
16. 제 13항에 있어서,

    상기 기판을 제거하고, 상기 제1도전성 반도체층에 제 1전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
17. 활성층을 포함하는 복수의 화합물 반도체층;

    상기 복수의 화합물 반도체층 위에 형성된 반사 전극층; 및

    상기 반사 전극층과 상기 복수의 화합물 반도체층 사이의 외측에 형성된 전도층을 포함하며,

    상기 전도층의 내측은 상기 반사 전극층과 상기 복수의 화합물 반도체층 사이의 외측에 배치되고, 상기 전도층의 외측은 상기 복수의 화합물 반도체층의 측벽에 노출되는 반도체 발광소자.
18. 제17항에 있어서, 상기 복수의 화합물 반도체층과 상기 반사 전극층 사이의 내측에 복수의 패턴이 서로 이격된 오믹층을 포함하는 반도체 발광소자.
19. 제18항에 있어서, 상기 전도층 및 오믹층 중 적어도 하나는 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), AZO(Aluminum-doped Zinc Oxide) 중에서 적어도 하나를 포함하는 반도체 발광소자.
20. 제17항에 있어서,

    상기 전도층은 상기 복수의 화합물 반도체층 위의 외측 둘레를 따라 형성되는 반도체 발광소자.

Images