[go: up one dir, main page]

KR100986318B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100986318B1
KR100986318B1 KR1020100011812A KR20100011812A KR100986318B1 KR 100986318 B1 KR100986318 B1 KR 100986318B1 KR 1020100011812 A KR1020100011812 A KR 1020100011812A KR 20100011812 A KR20100011812 A KR 20100011812A KR 100986318 B1 KR100986318 B1 KR 100986318B1
Authority
KR
South Korea
Prior art keywords
layer
channel
light emitting
emitting device
conductive
Prior art date
Application number
KR1020100011812A
Other languages
English (en)
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100011812A priority Critical patent/KR100986318B1/ko
Application granted granted Critical
Publication of KR100986318B1 publication Critical patent/KR100986318B1/ko
Priority to EP11153014.3A priority patent/EP2355193B1/en
Priority to US13/023,229 priority patent/US20110193121A1/en
Priority to CN201410083845.1A priority patent/CN103928586B/zh
Priority to CN201110036118.6A priority patent/CN102148308B/zh
Priority to US13/567,446 priority patent/US8901597B2/en
Priority to US14/513,821 priority patent/US9006776B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2105/00—Planar light sources
    • F21Y2105/10—Planar light sources comprising a two-dimensional array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
실시 예는 반도체 발광소자는, 제1도전형 반도체층, 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 복수의 화합물 반도체층; 상기 화합물 반도체층 위에 형성된 전극; 상기 화합물 반도체층 아래에 형성된 반사층; 상기 화합물 반도체층의 하면의 외측 둘레에 형성된 채널층; 및 상기 채널층의 상면 및 하면 중 적어도 한 면에 형성된 채널 버퍼층을 포함한다.

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}
실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 채널층을 보호하기 위한 채널 버퍼층을 포함하는 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예는 칩의 채널 영역에 산화물로 이루어진 채널층과의 접착력이 좋은 채널 버퍼층을 제공한 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예는 반도체 발광소자는, 제1도전형 반도체층, 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 복수의 화합물 반도체층; 상기 화합물 반도체층 위에 형성된 전극; 상기 화합물 반도체층 아래에 형성된 반사층; 상기 화합물 반도체층의 하면의 외측 둘레에 형성된 채널층; 및 상기 채널층의 상면 및 하면 중 적어도 한 면에 형성된 채널 버퍼층을 포함한다.
실시 예에 따른 반도체 발광소자 제조방법은, 기판 위에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층을 형성하는 단계; 상기 복수의 화합물 반도체층의 채널 영역에 채널층을 형성하는 단계; 상기 복수의 화합물 반도체층의 채널 영역에 상기 제2도전형 반도체층에 전기적으로 연결된 채널 버퍼층을 형성하는 단계; 상기 복수의 화합물 반도체층 위에 반사층을 형성하는 단계; 상기 반사층을 베이스에 배치하고 상기 기판을 제거하는 단계; 상기 복수의 화합물 반도체층의 채널 영역을 에칭하여 상기 채널층 및 상기 채널 버퍼층을 노출시키는 단계; 및 상기 화합물 반도체층 위에 전극을 형성하는 단계를 포함한다.
실시 예는 채널층의 손상을 개선시켜 줄 수 있다.
실시 예는 칩의 채널 영역에서의 층들 사이의 접착 문제를 개선시켜 줄 수 있다.
실시 예는 칩의 채널 영역에 대한 제조 공정상에서의 금속과 비 금속 사이의 박리 문제를 개선시켜 줄 수 있다.
실시 예는 칩의 채널층에 손상을 개선시켜 줄 수 있다.
실시 예는 반도체 발광소자의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 2 내지 도 9는 도 1의 제조과정을 나타낸 도면이다.
도 10은 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 11은 제3실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 12 및 도 13은 제4실시 예에 따른 반도체 발광소자의 제조과정을 나타낸 도면이다.
도 14는 제5실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 15는 제6실시 예에 따른 발광소자 패키지를 나타낸 측 단면도이다.
실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 실시 예를 설명함에 있어서, 각 층의 위 또는 아래는 도면을 참조하여 설명하기로 한다.
도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 1을 참조하면, 반도체 발광소자(100)는 복수의 화합물 반도체층(110,120,130)을 갖는 발광 구조물(135), 채널층(140), 접촉층(145), 반사층(150), 채널 버퍼층(155), 접합층(160), 전도성 지지부재(170), 및 절연층(190)을 포함한다.
상기 반도체 발광소자(100)는 화합물 반도체 예컨대, 3족-5족 원소의 화합물 반도체를 포함하는 LED(Light emitting diode)로 구현될 수 있으며, 상기 LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있으며, 실시 예의 기술적 범위 내에서 다양하게 구현될 수 있다.
상기 발광 구조물(135)은 제 1도전형 반도체층(110), 활성층(120), 및 제 2도전형 반도체층(130)을 포함한다.
상기 제 1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(110)의 상면은 광 추출 효율을 위해 러프니스 패턴(112)과 같은 광 추출 구조나, 전류 확산과 광 추출 위해 투명 전극층과 절연층이 등이 선택적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제 1도전형 반도체층(110) 위에는 전극(115)이 형성될 수 있다. 상기 전극(115)은 패드이거나, 상기 패드에 연결된 분기 구조의 전극 패턴을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 전극(115)은 상면에 러프니스 패턴이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극(115)은 상기 제1도전형 반도체층(110)의 상면에 오믹 접촉될 수 있으며, Cr, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Cu 및 Au 중 어느 하나 또는 복수의 물질을 혼합하여 단층 또는 다층으로 형성할 수 있다. 상기 전극(115)은 제1도전형 반도체층(110)과의 오믹 접촉, 금속층 간의 접착성, 반사 특성, 전도성 특성 등을 고려하여 상기 물질 등에서 선택될 수 있다.
상기 활성층(120)은 상기 제1도전형 반도체층(110) 아래에 형성되며, 단일 또는 다중 양자우물 구조로 형성될 수 있고 또한 양자선(Quantum wire)구조, 양자점(Quantum dot)구조로 형성될 수도 있다. 상기 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(120)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다.
상기 제 2도전형 반도체층(130)은 상기 활성층(120) 아래에 형성되며, 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
상기 발광 구조물(135)은 상기 제 2도전형 반도체층(120) 아래에 제3도전형 반도체층을 더 포함할 수 있으며, 상기 제3도전형 반도체층은 상기 제2도전형 반도체층과 반대의 극성을 가질 수 있다. 또한 상기 제 1도전형 반도체층(110)이 P형 반도체층이고, 상기 제 2도전형 반도체층(130)이 N형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조물(135)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 제2도전형 반도체층(130) 또는 제3도전형 반도체층의 아래에는 채널층(140) 및 접촉층(145)이 형성될 수 있다. 이하, 설명의 편의를 위해 발광 구조물(135)의 최하층은 제2도전형 반도체층(130)을 일 예로 설명하기로 한다.
상기 채널층(140)은 칩의 외측 영역인 채널 영역(105)에 배치되며, 상기 채널 영역(105)은 칩과 칩 사이의 경계인 칩 둘레 영역이 된다. 상기 채널층(140)의 상면 외측은 외부에 노출되거나 다른 물질 예컨대, 절연층(190)에 의해 덮여질 수 있다. 또한 상기 채널층(140)의 상면은 러프니스 또는 패턴이 형성될 수 있으며, 이러한 채널층(140) 및 그 러프니스 또는 패턴은 채널 영역에서의 광 추출 효율을 개선시켜 줄 수 있다. 또는 상기 러프니스 또는 패턴은 상기 채널층(140)의 상면 외측에 상기 채널층(140)과 다른 물질 또는 굴절률이 다른 물질을 갖는 러프니스 또는 패턴이 형성될 수 있다. 상기 러프니스 또는 패턴은 3족-5족 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로서, 아이솔레이션 에칭에 의해 형성될 수 있는 제2도전형 반도체를 이용하여 형성될 수 있다.
상기 채널층(140)의 상면 내측은 소정 폭(D1) 정도로 상기 제2도전형 반도체층(130)의 하면 외측에 접촉된다. 여기서, 상기 D1은 수 ~ 수십 ㎛ 이내이며, 칩 사이즈에 따라 달라질 수 있다.
상기 채널층(140)은 상기 제2도전형 반도체층(130)의 하면 둘레에 루프 형상, 고리 형상, 또는 프레임 형상 등의 패턴으로 형성될 수 있다. 상기 채널층(140)은 연속적인 패턴 형상 또는 불연속적인 패턴 형상을 포함할 수 있다.
상기 채널층(140)은 3족-5족 화합물 반도체의 굴절률보다 낮은 물질 예컨대, 투광성 산화물, 투광성 질화물 또는 투광성 절연층의 재질 중에서 선택될 수 있다. 상기 채널층(140)은, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.
상기 채널층(140)은 SiO2인 경우, 그 굴절률은 2.3 정도이며, ITO 굴절률은 2.1 정도이며, GaN 굴절률은 2.4로서, 상기 제2도전형 반도체층(130)을 통해 채널층(140)으로 입사된 광은 외부로 추출될 수 있으며, 이 경우 광 추출 효율을 개선시켜 줄 수 있다.
상기 채널층(140)은 상기 발광 구조물(135)의 외벽이 습기에 노출되더라도, 서로 쇼트가 발생되는 것을 방지하여, 고습에 강한 LED를 제공할 수 있다. 상기 채널층(140)을 투광성 물질로 사용하는 경우 레이저 스크라이빙시 조사되는 레이저가 투과됨으로써, 채널 영역(105)에서 레이저로 인해 금속 물질의 파편 발생을 방지하므로, 발광 구조물(135)의 측벽에서의 층간 단락 문제를 방지할 수 있다.
상기 채널층(140)은 상기 발광 구조물(135)의 각 층(110,120,130)의 외벽과 상기 반사층(150) 사이의 간격을 이격시켜 줄 수 있다. 상기 채널층(140)은 0.02~5㎛의 두께로 형성될 수 있으며, 상기 두께는 칩 사이즈에 따라 달라질 수 있다.
상기 채널층(140)의 아래에는 채널 버퍼층(155)이 형성된다. 상기 채널 버퍼층(155)은 상기 채널층(140)으로 가해지는 외부 충격에 대한 버퍼 역할을 수행하게 된다. 상기 채널 버퍼층(155)은 상기 채널층(140)과 접합층(160) 사이에 배치되어, 상기 채널층(140)의 접착력을 개선시켜 줄 수 있다. 이러한 채널 버퍼층(155)은 산화물 버퍼층 또는 산화물 접착용 금속층으로 기능하게 된다.
상기 채널 버퍼층(155)은 상기 채널층(140)의 하면 전체 또는 하면 일부에 형성되며, 그 외측(156)은 상기 채널층(140)의 외 측면까지 연장되어 형성될 수 있다. 즉, 상기 채널 버퍼층(155)은 상기 채널층(140)의 아래 및 외측에 배치될 수 있다. 상기 채널 버퍼층(155)의 두께는 1~10㎛로 형성될 수 있으며, 그 폭은 1nm~100㎛로 형성될 수 있다. 상기 채널 버퍼층(155)의 폭은 아이솔레이션 에칭 폭에 따라 달라질 수 있다.
상기 채널 버퍼층(155)은 상기 채널 영역(105)에서 상기 채널층(140)에 대한 접착력을 개선시켜 줄 수 있으며, 그 물질은 산화물과의 접착력이 우수한 금속 물질 예컨대, Ti, Ni, W, Pt, Pd, Cu, Mo, In, Sn 등과 같은 그룹 중 어느 하나 또는 복수의 합금 물질을 사용하여 단층 또는 다층으로 형성될 수 있다.
상기 채널 버퍼층(155)의 외측(156)은 상기 채널층(140)의 외측 전체를 커버하거나 일부를 커버할 수 있으며, 또는 상기 제2도전형 반도체층(130)의 하면의 연장 선상에 배치될 수 있다.
상기 접촉층(145)은 오믹 접촉층 또는 전류 블록킹층과 같이 저항을 변화시켜 줄 수 있는 물질로 층 또는 패턴으로 형성될 수 있다. 상기 접촉층(145)은 발광 구조물(135)의 제2도전형 반도체층(130)과 상기 반사층(150) 사이에 형성되며, 그 재질은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO 등의 전도성 산화물 계열 중에서 선택적으로 형성될 수 있으며, 이러한 재질을 이용하여 오믹 접촉될 수 있다. 또한 상기 접촉층(145)은 적어도 한 패턴을 갖고, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있으며, 상기 패턴 사이의 영역에는 반사층(150)과 제2도전형 반도체층(130)이 서로 접촉될 수 있다.
상기 접촉층(145)은 상기 제2도전형 반도체층(130)의 하면에 스퍼터링 방법(예 radio-freqeucny-magnetron sputtering)이나 증착 방법을 사용할 수 있으며, 이에 대해 한정하지는 않는다. 상기 접촉층(145)의 두께는 오믹 접촉층 또는 전류 블록킹층에 따라 달라질 수 있으며, 이에 대해 한정하지는 않는다.
상기 접촉층(145)은 상기 제2도전형 반도체층(130)의 아래에 접촉되며, 상기 반사층(150)을 통해 인가되는 전류를 상기 제2도전형 반도체층(130)으로 공급하거나 전류 경로를 변경시켜 줄 수 있다.
상기 반사층(150)은 상기 접촉층(145) 또는 상기 제2도전형 반도체층(130)의 하면 내측에 배치될 수 있으며, 이하, 실시 예의 설명의 위해, 상기 접촉층(145)은 오믹 접촉층으로 설명하기로 한다.
상기 반사층(150)은 상기 접촉층(145)의 아래에 형성되고, 반사 금속을 포함할 수 있다. 상기 반사층(150)은 씨드 금속을 포함할 수 있으며, 상기 씨드 금속은 도금 공정을 위해 사용된다. 이에 따라 상기 반사층(150)은 오믹층, 씨드층, 반사층 등과 같은 층이 선택적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한 상기 반사층(150)은 상기 채널층(140)의 하면 일부를 덮는 구조로 형성될 수 있으며, 예컨대, 상기 채널층(140)의 하면 일부에 상기 채널층(140)의 폭의 80% 이하로 형성될 수 있다.
상기 반사층(150)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질을 선택적으로 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 반사층(150)은 상기의 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 전도성 산화물질을 선택적으로 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다.
상기 접합층(160)은 상기 반사층(150) 및 상기 채널 버퍼층(155)의 아래에 형성될 수 있다. 상기 접합층(160)은 상기 채널층(140)의 아래에 접촉될 수 있으며, 이러한 접촉 영역의 크기는 상기 반사층(150) 또는 상기 채널 버퍼층(155)에 따라 달라질 수 있으며, 이에 대해 한정하지는 않는다. 상기 접합층(160)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
상기 접합층(160)은 예컨대, 본딩층으로 기능하며, 그 아래에 전도성 지지부재(170)가 접합된다. 상기 접합층(160)을 형성하지 않고, 상기 반사층(150)에 상기 전도성 지지부재(170)를 도금이나 시트 등으로 부착시켜 줄 수 있다.
상기 접합층(160)의 아래에는 전도성 지지부재(170)가 형성되며, 상기 전도성 지지부재(170)는 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 등으로 구현될 수 있다. 또한 상기 전도성 지지부재(170)는 형성하지 않거나, 전도성 시트로 구현될 수 있다.
상기 발광 구조물(135)의 외측 면은 경사지게 형성될 수 있으며, 절연층(190)이 형성될 수 있다. 상기 절연층(190)은 하단은 상기 채널층(140) 위에 부분 접촉되거나 완전히 덮는 형태로 형성될 수 있으며, 그 상단(194)은 상기 제1도전형 반도체층(110)의 둘레에 형성될 수 있다. 이에 따라 상기 절연층(190)은 상기 채널층(140)에 접촉되고, 상기 발광 구조물(135)의 둘레에 형성됨으로써, 상기 발광 구조물(135)의 외 측면에서의 층간 쇼트를 방지할 수 있다. 상기 절연층(190)은 상기 화합물 반도체의 굴절률(예: GaN:2.4) 보다는 낮은 절연 물질 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등으로 형성될 수 있다.
도 2 내지 도 9는 도 1의 제조과정을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 기판(101)은 성장 장비에 로딩되고, 그 위에 2족 내지 6족 원소의 화합물 반도체가 층 또는 패턴 형태로 형성될 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 도전성 기판, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101)의 상면에는 요철 패턴이 형성될 수 있다. 또한 상기 기판(101) 위에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 상기 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 상기 버퍼층은 상기 기판과의 격자 상수의 차이를 줄여주게 되며, 상기 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
상기 기판(101) 위에는 제 1도전형 반도체층(110)이 형성되고, 상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성된다.
상기 제1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(120)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
상기 활성층(120) 위에는 상기 제2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(110), 상기 활성층(120) 및 상기 제2도전형 반도체층(130)은 발광 구조물(135)로 정의될 수 있다. 또한 상기 제2도전형 반도체층(130) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조물(135)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나가 형성될 수 있다.
도 3 및 도 4를 참조하면, 개별 칩 경계인 채널 영역에는 채널층(140)이 형성된다. 상기 채널층(140)은 마스크 패턴을 이용하여 개별 칩 영역의 둘레에 형성되며, 고리 형상, 루프 형상, 프레임 형상 등의 패턴을 갖고 연속적인 패턴 형상 또는 불연속적인 패턴 형상으로 형성될 수 있다. 상기 채널층(140)은 3족-5족 화합물 반도체보다 굴절률이 낮은 물질 예컨대, 산화물, 질화물 또는 절연층의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다. 이러한 채널층(140)은 리소그라피에 의해 마스크 및 패터닝하고, 상기의 물질을 사용하여 스퍼터링 방법 또는 증착 방법 등을 이용하여 형성할 수 있다. 상기 채널층(140)은 전도성 산화물인 경우, 전류 확산 또는 전류 주입 층으로 사용할 수 있다.
하나의 칩 영역에서 채널층(140)의 하면 내측은 소정 폭이 상기 제2도전형 반도체층(130)의 상면 외측에 접촉된다. 여기서, 상기 폭은 수 ~ 수십 ㎛ 이내이며, 칩 사이즈에 따라 달라질 수 있다.
인접한 두 칩 영역의 채널층(140) 사이 즉, 칩과 칩 사이의 중앙에는 개구부(141)가 형성되며, 상기 개구부(141)는 상기 채널층(140)을 따라 오픈된 영역으로서 상기 화합물 반도체층 예컨대, 제2도전형 반도체층(130) 또는 제3도전형 반도체층이 노출될 수 있다. 이하, 실시 예에서는 발광 구조물(135)의 최 상층이 제2도전형 반도체층을 그 예로 설명하기로 한다.
도 5 및 도 6을 참조하면, 상기 채널층(140) 위에는 채널 버퍼층(155)이 형성된다. 상기 채널 버퍼층(155)는 칩과 칩 사이의 채널 영역에 형성됨으로써, 상기 제2도전형 반도체층(120) 위에 접촉된다.
상기 채널 버퍼층(145)은 마스크 패턴을 이용하여 스퍼터링, 도금법 또는 증착방법과 같은 방식으로 증착될 수 있으며, 실시예는 스퍼터링 방법 또는 증착 방법을 사용하는 것을 그 예로 설명될 수 있다. 상기 채널 버퍼층(145)은 상기 채널층(140)의 상면 및 외 측면에 형성된다.
상기 채널 버퍼층(155)은 상기 채널층(140)의 상면 전체 또는 상면 일부에 형성되며, 칩 경계 라인에 해당되는 외측(156)은 상기 채널층(140)의 외 측면을 따라 형성될 수 있다. 이때 상기 채널 버퍼층(155)은 상기 채널층(140)의 외측 영역을 커버하는 형태로 형성될 수 있으며, 그 외측(156)이 상기 제2도전형 반도체층(130)에 접촉되므로, 상기 채널 버퍼층(155)의 접착력이 개선될 수 있다.
상기 채널 버퍼층(155)은 상기 채널층(140)과의 접착력을 개선하기 위해 형성되며, 그 물질은 산화물과의 접착력이 우수한 금속 물질 예컨대, Ti, Ni, W, Pt, Pd, Cu, Mo, In, Sn 등과 같은 그룹 중 어느 하나 또는 복수의 합금 물질을 포함할 수 있다.
상기 제2도전형 반도체층(130) 위에 접촉층(145)이 형성되며, 상기 접촉층(145)은 오믹 접촉층 또는 전류 블록킹층과 같이 저항을 변화시켜 줄 수 있는 물질로 층 또는 패턴으로 형성될 수 있다. 상기 접촉층(145)은 발광 구조물(135)의 제2도전형 반도체층(130)과 상기 반사층(150) 사이에 형성되며, 그 재질은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO 등의 전도성 산화물 계열 중에서 선택적으로 형성될 수 있으며, 이러한 재질을 이용하여 오믹 접촉될 수 있다. 또한 상기 접촉층(145)은 적어도 한 패턴을 갖고, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다. 여기서, 상기 접촉층(145)은 상기 채널층(145)와 동일한 물질인 경우, 동일 공정으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 접촉층(145)은 상기 제2도전형 반도체층(130)의 하면에 스퍼터링 방법(예 radio-freqeucny-magnetron sputtering)이나 증착 방법을 사용할 수 있으며, 이에 대해 한정하지는 않는다. 상기 접촉층(145)의 두께는 오믹 접촉층 또는 전류 블록킹층에 따라 달라질 수 있으며, 이에 대해 한정하지는 않는다.
상기 접촉층(145) 위에는 반사층(150)이 형성될 수 있으며, 상기 반사층(150)은 상기 접촉층(145)의 전 영역을 커버하는 형태로 형성될 수 있다. 또한 상기 반사층(150)은 상기 채널층(140) 또는 상기 채널 버퍼층(145)의 아래까지 연장될 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(150)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질을 선택적으로 이용하며, 단층 또는 다층으로 형성될 수 있다. 또한 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 전도성 산화물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 이러한 반사층(150)은 예컨대, E-beam(electron beam) 방식으로 증착하거나 스퍼터링 방식으로 형성할 수 있으며, 이에 대해 한정하지는 않는다. 상기 반사층(150)은 상기 채널 버퍼층(155)과 동일 물질로 형성된 경우, 동일 공정으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(150)은 예컨대, 제1접착층/반사층/제2접착층/씨드층의 적층 구조로 형성될 수 있으며, 상기 제1 및 제2접착층은 Ni를 포함하며, 반사층은 Ag를 포함하고, 씨드층은 Cu를 포함할 수 있다. 상기 제1접착층은 수 nm 이하의 두께로 형성되고, 상기 반사층은 수 백nm 이하로 형성되며, 상기 제2접착층은 수십 nm 이하로 형성될 수 있으며, 상기 씨드층은 1㎛ 이하로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(150)은 상기 채널층(140)의 위까지 덮는 형태로 형성되거나, 일부만 덮는 형태로 형성될 수 있다. 상기 반사층(150)은 반사 금속을 이용하여 구현되므로, 전극 역할을 수행할 수 있다. 또한 상기 반사층(150)과 그 위의 금속 물질들이 전극 역할을 수행할 수 있다.
도 6 및 도 7을 참조하면, 반사층(150) 위에는 접합층(160)이 형성된다. 상기 접합층(160)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 접합층(160)은 본딩층으로서, 그 위에 전도성 지지부재(170)가 접합될 수 있다. 상기 전도성 지지부재(170)는 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 등으로 구현될 수 있다. 상기 전도성 지지부재(170)는 상기 접합층(160)에 본딩되거나, 도금층으로 형성되거나, 또는 전도성 시트 형태로 부착될 수 있다. 실시 예에서 상기 접합층(160)은 형성하지 않을 수 있으며, 이 경우 상기 반사층(150) 위에 상기 전도성 지지부재(170)가 형성될 수 있다.
도 7 및 도 8을 참조하면, 상기 전도성 지지부재(170)를 베이스에 위치시키고, 상기 발광 구조물(135) 위에 상기 기판(101)을 배치하여, 상기 기판(101)을 제거하게 된다.
상기 기판(101)의 제거 방법은 레이저 리프트 오프(LLO : Laser Lift Off) 과정으로 제거할 수 있다. 상기 레이저 리프트 오프 방식은 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하여 분리시키는 방식이다. 여기서, 상기 기판(101)과 제 1도전형 반도체층(110) 사이에 다른 반도체층(예: 버퍼층)이나 에어 갭이 있는 경우, 습식 식각 액을 이용하여 상기 기판을 분리할 수도 있으며, 이러한 기판 제거 방법은 실시 예의 기술적 범위 내에서 변경될 수 있다. 실시 예는 상기 기판(101)을 제거 방법을 예로 설명하였으나, 상기 기판(101)과 상기 제1도전형 반도체층(110) 사이에 다른 굴절률을 갖는 반도체층을 리프트 오프한 경우, 상기 기판(101)과 상기 반도체층이 리프트 오프될 수 있다.
또한 상기 채널 버퍼층(155)의 일부가 상기 채널층(140)을 통해 제1도전형 반도체층(110)에 접촉되어 있어서, 레이저 리프트 오프 과정에서 상기 채널층(140)과 상기 접합층(160) 또는 제2도전형 반도체층(130) 사이의 박리 문제를 개선시켜 줄 수 있다.
도 8 및 도 9를 참조하면, 아이솔레이션 에칭에 의해 칩과 칩 사이의 발광 구조물(135)을 제거하여 채널 영역(105)을 형성하게 된다. 즉, 칩과 칩 경계 영역에 대해 아이솔레이션 에칭을 수행하여, 상기 아이솔레이션 에칭에 의해 상기 채널 영역(105)에는 상기 채널층(140) 및 상기 채널 버퍼층(155)의 일부가 노출될 수 있으며, 상기 발광 구조물(135)의 측면은 경사지거나 수직하게 형성될 수 있다.
상기 채널층(140)이 투광성 물질인 경우 상기 아이솔레이션 에칭이나 레이저 스크라이빙 공정에서 조사되는 레이저가 투과하게 됨으로써, 그 아래의 금속 재료 예컨대, 접합층(160), 전도성 지지부재(170)의 재료가 레이저가 조사되는 방향으로 돌출되거나 파편이 발생되는 것을 억제할 수 있다.
여기서, 상기 채널층(140)은 상기 레이저의 광이 투과됨으로써, 채널 영역(105)에서 레이저에 의한 금속 파편 발생을 방지하고, 발광 구조물(135)의 각 층의 외벽을 보호할 수 있다.
상기 아이솔레이션 에칭시 채널 영역(105)의 상기 제2도전형 반도체층(130)이 에칭된 후 상기 채널 버퍼층(155)이 노출될 때까지 상기 채널층(140)을 지지하게 된다. 또한 상기 채널 버퍼층(155)에 의해 상기 채널층(140), 상기 채널 버퍼층(155), 상기 접합층(160) 사이의 접착력이 증가되기 때문에, 상기 채널층(140)의 박리 문제를 개선시켜 줄 수 있다.
그리고, 상기 제1도전형 반도체층(110)의 상면에 대해 에칭을 수행하여, 러프니스 또는 패턴(112)을 형성할 수 있다. 상기 러프니스 또는 패턴(112)은 광 추출 효율을 개선시켜 줄 수 있다.
상기 제1도전형 반도체층(110)의 위에는 전극(115)이 형성되며, 상기 전극(115)은 소정 형상의 분기형 패턴 및 패드를 포함할 수 있다.
상기 발광 구조물(135)의 둘레에 절연층(190)이 형성될 수 있다. 상기 절연층(190)은 칩 둘레에 형성되는 데, 그 하단은 상기 채널층(140)의 위에 형성되고, 그 상단(194)은 상기 제1도전형 반도체층(110)의 상면 둘레에 형성된다. 상기 절연층(190)은 상기 발광 구조물(135)의 둘레에 형성되어, 층들(110,120,130) 사이의 쇼트를 방지할 수 있다. 또한 상기 절연층(190) 및 상기 채널층(140)은 칩 내부로 습기가 침투하는 것을 방지할 수 있다. 또한 상기 절연층(190)은 상기 채널층(140) 또는 상기 채널 버퍼층(155)의 일부까지 연장되어 형성될 수 있다.
상기 절연층(190)은 상기 화합물 반도체의 굴절률(예: GaN:2.4) 보다는 낮은 절연 물질 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등으로 형성될 수 있다.
상기 절연층(190) 및 상기 전극(115)의 형성 과정은 칩 분리 전 또는 후에 수행될 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 칩 경계를 기준으로 개별 칩 단위로 분리하게 된다. 이때 칩 단위의 분리 방식은 커팅 공정, 레이저 또는 브레이킹 공정을 선택적으로 이용할 수 있다. 여기서, 인접한 두 칩 사이의 경계 라인에는 상기 채널 버퍼층(155)이 배치되어 있기 때문에, 상기 채널 버퍼층(155)이 각 칩으로 분리된다. 이때 상기 채널 버퍼층(155)은 상기 채널층(140)에 미치는 영향을 줄여줄 수 있다. 즉, 상기 채널층(140)의 깨짐 현상을 개선시켜 줄 수 있다.
상기 채널 버퍼층(155)의 두께는 1~10㎛로 형성될 수 있으며, 그 폭은 1nm~100㎛로 형성될 수 있다. 상기 채널 버퍼층(155)의 폭은 아이솔레이션 에칭 폭에 따라 달라질 수 있다.
도 10은 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 10을 참조하면, 반도체 발광소자(100A)는 반사층(150A)이 상기 제2도전형 반도체층(130)의 아래에 오믹 접촉된 구성이다.
상기 반사층(150A)은 오믹층 및 반사층을 포함할 수 있으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질을 선택적으로 이용하며, 단층 또는 다층으로 형성될 수 있다. 또한 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 전도성 산화물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다.
상기 반사층(150A)은 상기 채널층(140) 및 상기 채널 버퍼층(155)의 아래까지 연장되어 형성될 수 있다.
상기 반사층(150A)과 상기 제2도전형 반도체층(130) 사이에는 전류 블록킹층(146)이 형성되며, 상기 전류 블록킹층(146)은 상기 반사층(150A) 보다 전기 전도성이 낮은 비금속 물질로 형성될 수 있다. 상기 전류 블록킹층(146)은 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiO2 중 적어도 하나를 포함한다. 여기서, 상기 반사층(150A)이 Ag인 경우, 상기 전류 블록킹층(146)은 ITO, ZnO, SiO2등의 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전류 블록킹층(146)은 상기 채널층(141)의 물질과 동일한 물질로 형성되거나, 다른 물질로 형성될 수 있다.
상기 전류 블록킹층(146)의 위치는 상기 전극(115)과 대응되는 위치에 대응되는 패턴으로 형성될 수 있으며, 그 크기는 상기 전류의 확산 정도에 따라 변경될 수 있다. 상기 전류 블록킹층(146)은 다각형 또는 원형과 같은 패턴으로 형성될 수 있으며, 상기 전극(115) 또는/및 패드와 대응되는 구조로 배치되어 있어, 칩의 전 영역으로 전류를 확산시켜 줄 수 있다. 상기 전류 블록킹층(146)은 발광 구조물(145)의 아래에 상기 전극(115)과 수직 방향으로 적어도 일부분이 오버랩되게 형성되며, 상기 반사층(150)보다 전기 전도율이 낮은 물질로 형성될 수 있다.
도 11은 제3실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제3실시 예를 설명함에 있어서, 상기 개시된 실시 예와 동일한 부분은 상기에 개시된 실시 예를 참조하며, 중복 설명은 생략하기로 한다.
도 11을 참조하면, 반도체 발광소자(100B)는 접촉층(145A)이 상기 전류 블록킹층(146) 및 상기 제2도전형 반도체층(130)의 아래에 배치된다. 또한 상기 접촉층(145A)은 상기 채널층(140) 및 상기 채널 버퍼층(155)의 아래까지 연장되어 형성될 수 있다.
그리고, 상기 접촉층(145A)의 아래에는 반사층(150)이 형성될 수 있으며, 상기 반사층(150)은 상기 접촉층(145A)의 아래 전체 또는 아래 일부에 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 채널 버퍼층(155)은 채널층(140)의 외측으로 노출된 영역이 습식 에칭 등에 의해 제거될 수 있으며, 이 경우 상기 채널 버퍼층(155)과 상기 채널층(140)의 외측은 동일 평면 상에 배치되거나 단차진 구조로 형성될 수 있다.
도 12 및 도 13은 제4실시 예에 따른 반도체 발광소자의 제조 과정을 개략적으로 나타낸 도면이다. 제4실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 12를 참조하면, 기판(101) 위에 제1도전형 반도체층(110), 활성층(120) 및 제2도전형 반도체층(130)을 적층하게 된다.
그리고 상기 제2도전형 반도체층(130) 위의 채널 영역에는 채널 버퍼층(155B)이 형성되며, 상기 채널 버퍼층(155B)은 마스크 패턴을 이용한 스퍼터링 방법 등을 사용하여 고리 형상, 루프 형상, 프레임 형상 등으로 형성될 수 있다. 상기 채널 버퍼층(155B)은 제1실시 예에 개시된 물질을 사용하여 형성될 수 있으며, 그 두께는 채널층(140)의 두께보다 얇게 형성될 수 있다. 상기 채널 버퍼층(155B)의 두께는 1~10㎛ 정도로 형성될 수 있다.
상기 채널 버퍼층(140) 위에는 채널층(140)이 형성된다. 상기 채널층(140)은 고리 형상, 루프 형상, 프레임 형상 등으로 형성되며, 상기 채널 버퍼층(155B)의 외측을 덮는 형태로 형성된다. 상기 채널층(140)은 채널 영역의 상기 제2도전형 반도체층(130)의 상면 둘레에 접촉된다.
여기서, 칩과 칩 사이의 경계 라인에는 상기 채널 버퍼층(155B)이 배치되며, 상기 채널 버퍼층(155B)은 상기 채널층(140)과 상기 제2도전형 반도체층(130) 사이에 배치되며, 상기 채널층(140)의 두께를 상대적으로 얇게 형성될 수 있도록 한다. 이에 따라 상기 채널 버퍼층(155B)은 레이저 리프트 오프, 아이솔레이션 에칭, 칩 브레이킹 공정의 충격을 버퍼링하여 상기 채널층(140)으로 전달되는 것을 최소화함으로써, 상기 채널층(140)의 박리를 개선시켜 줄 수 있다.
도 13을 참조하면, 반도체 발광소자(100C)는 상기 채널 버퍼층(155B)이 상기 채널층(140) 위에 남아있거나 습식 에칭에 의해 제거될 수 있다. 상기 채널 버퍼층(155B)가 제거된 경우, 상기 채널층(140)의 상면은 단차진 형상으로 형성될 수 있다.
도 14는 제5실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제5실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 부분에 대해서는 상기에 개시된 실시 예를 참조하기로 한다.
도 14를 참조하면, 반도체 발광소자(100D)는 채널층(140)의 상면 및 하면의 외측에 채널 버퍼층(155C)를 배치하여, 채널 영역에서의 채널층(140)을 충격으로부터 박리되는 문제를 해결할 수 있다.
여기서, 상기 채널층(140)의 상면 및 하면에 배치된 상기 채널 버퍼층(155C)은 칩 경계 라인을 통해 서로 연결되거나 습식 에칭에 의해 제거될 수 있으며, 이 경우 상기 채널 버퍼층에 의한 상기 채널층의 접착 효과는 더 개선될 수 있다.
도 15는 제6실시 예에 따른 발광 소자 패키지의 단면도이다.
도 15를 참조하면, 발광 소자 패키지는 몸체부(20)와, 상기 몸체부(20)에 설치된 제1 리드 전극(31) 및 제2리드 전극(32)과, 상기 몸체부(20)에 설치되어 상기 제1리드전극(31) 및 제2리드전극(32)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
상기 몸체부(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1리드 전극(31) 및 제2리드 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1리드 전극(31) 및 제2 리드 전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체부(20) 상에 설치되거나 상기 제1 리드전극(31) 또는 제2리드 전극(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 와이어를 통해 상기 제1 리드 전극(31)과 전기적으로 연결되며, 제2리드 전극(32)와는 다이 본딩 형태로 연결될 수 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
상기 실시 예(들)에 따른 반도체 발광소자는 수지 재질이나 실리콘과 같은 반도체 기판, 절연 기판, 세라믹 기판 등에 패키징되고, 지시 장치, 조명 장치, 표시 장치 등의 광원으로 사용될 수 있다. 또한 상기 각 실시 예는 각 실시 예로 한정되지 않고, 상기에 개시된 다른 실시 예에 선택적으로 적용될 수 있으며, 각 실시 예로 한정하지는 않는다.
상기 각 실시 예는 각 실시 예로 한정되지 않고, 상기에 개시된 다른 실시 예에 선택적으로 적용될 수 있으며, 각 실시 예의 특징으로 한정하지는 않는다. 또한 상기 실시 예에 따른 반도체 발광소자는 수지 재질이나 실리콘과 같은 반도체 기판, 절연 기판, 세라믹 기판 등에 패키징되고, 지시 장치, 조명 장치, 표시 장치 등의 광원으로 사용될 수 있다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100,100A : 반도체 발광소자, 101 : 기판, 110 : 제1도전형 반도체층, 115 : 전극, 120 : 활성층, 130 : 제2도전형 반도체층, 140,141 : 채널층, 145,145A: 접촉층, 146 : 전류 블록킹층, 150,150A : 반사층, 155,155B,155C : 채널 버퍼층, 160 : 접합층, 170 : 전도성 지지부재, 190 : 절연층, 20 : 몸체부, 31,32 : 리드 전극, 40 : 몰딩 부재

Claims (24)

  1. 제1도전형 반도체층, 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 복수의 화합물 반도체층;
    상기 화합물 반도체층 위에 형성된 전극;
    상기 화합물 반도체층 아래에 형성된 반사층;
    상기 화합물 반도체층의 하면의 외측 둘레에 형성된 채널층; 및
    상기 채널층의 상면 및 하면 중 적어도 한 면에 형성된 채널 버퍼층을 포함하는 반도체 발광소자.
  2. 제1항에 있어서, 상기 채널층의 내측은 상기 복수의 화합물 반도체층의 하면 둘레에 접촉되는 반도체 발광소자.
  3. 제1항에 있어서, 상기 채널 버퍼층은 상기 채널층의 하면에서 측면으로 연장되는 반도체 발광소자.
  4. 제1항에 있어서, 상기 채널 버퍼층은 상기 채널층의 상면에서 측면으로 연장되는 반도체 발광소자.
  5. 제1항에 있어서, 상기 채널 버퍼층은 상기 채널층의 외 측면을 따라 형성되는 반도체 발광소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 채널 버퍼층은 Ti, Ni, W, Pt, Pd, Cu, Mo, In, 및 Sn의 그룹 중에서 적어도 하나 또는 복수의 혼합 물질로 단층 또는 다층으로 이루어지는 반도체 발광소자.
  7. 제1항에 있어서, 상기 채널 버퍼층의 두께는 상기 채널층의 두께 이하 또는 1~10㎛로 형성되는 반도체 발광소자.
  8. 제1항에 있어서, 상기 반사층은 오믹 재료, 반사 재료 또는 오믹재료와 반사 재료를 포함하는 반도체 발광소자.
  9. 제1항에 있어서, 상기 반사층과 상기 화합물 반도체층 사이에 전도성 산화물로 형성되며 상기 화합물 반도체층의 아래에 오믹 접촉된 오믹층을 포함하는 반도체 발광소자.
  10. 제1항 또는 제9항에 있어서, 상기 복수의 화합물 반도체층의 아래에 상기 전극과 수직 방향으로 적어도 일부분이 오버랩되게 형성되며, 상기 반사층보다 전기 전도율이 낮은 전류 블록킹층을 포함하는 반도체 발광소자.
  11. 제1항에 있어서, 상기 반사층 아래에 접합층 및 전도성 지지부재 중 적어도 하나를 포함하는 반도체 발광소자.
  12. 제9항에 있어서, 상기 오믹층은 상기 채널층의 하면 일부 또는 하면 전체에 접촉되는 반도체 발광소자.
  13. 제11항에 있어서, 상기 채널 버퍼층은 상기 채널층과 상기 반사층 또는 상기 접합층 사이에 형성되는 반도체 발광소자.
  14. 제9항에 있어서, 상기 채널층 또는 상기 오믹층은 투광성 질화물, 투광성 산화물 및 투광성 절연물질 중 적어도 하나를 포함하는 반도체 발광소자.
  15. 제14항에 있어서, 상기 채널층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함하는 반도체 발광소자.
  16. 제1항에 있어서, 상기 복수의 화합물 반도체층의 둘레에 절연층을 포함하는 반도체 발광소자.
  17. 기판 위에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층을 형성하는 단계;
    상기 복수의 화합물 반도체층의 채널 영역에 채널층을 형성하는 단계;
    상기 복수의 화합물 반도체층의 채널 영역에 상기 제2도전형 반도체층에 전기적으로 연결된 채널 버퍼층을 형성하는 단계;
    상기 복수의 화합물 반도체층 위에 반사층을 형성하는 단계;
    상기 반사층을 베이스에 배치하고 상기 기판을 제거하는 단계;
    상기 복수의 화합물 반도체층의 채널 영역을 에칭하여 상기 채널층 및 상기 채널 버퍼층을 노출시키는 단계; 및
    상기 화합물 반도체층 위에 전극을 형성하는 단계;
    를 포함하는 반도체 발광소자 제조방법.
  18. 제17항에 있어서, 상기 채널 버퍼층은 Ti, Ni, W, Pt, Pd, Cu, Mo, In, 및 Sn의 그룹 중에서 적어도 하나 또는 복수의 혼합 물질로 단층 또는 다층으로 이루어지는 반도체 발광소자 제조방법.
  19. 제17항 또는 제18항에 있어서, 상기 채널 버퍼층 형성 단계는, 칩과 칩 사이의 채널 영역에서 상기 채널층의 상면 외측 및 상기 제2도전형 반도체층의 위에 상기 채널 버퍼층을 형성하는 반도체 발광소자 제조방법.
  20. 제17항 또는 제18항에 있어서, 상기 채널층 및 상기 채널 버퍼층의 형성 단계는, 칩과 칩 사이의 채널 영역에서 상기 제2도전형 반도체층의 상면 둘레에 상기 채널 버퍼층을 형성한 다음, 상기 채널층을 상기 채널 버퍼층 및 상기 제2도전형 반도체층의 상면 둘레에 형성하는 반도체 발광소자 제조방법.
  21. 제17항 또는 제18항에 있어서, 상기 에칭 후, 상기 채널 버퍼층을 따라 칩과 칩 사이를 분리하는 단계를 포함하는 반도체 발광소자 제조방법.
  22. 제17항 또는 제18항에 있어서, 상기 복수의 화합물 반도체층과 상기 반사층 사이에 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiO2 중 적어도 하나를 이용하여 층 또는 패턴을 이루는 접촉층을 형성하는 단계를 더 포함하는 반도체 발광소자 제조방법.
  23. 제17항 또는 제18항에 있어서, 상기 기판 제거 전, 상기 반사층 위에 접합층 및 전도성 지지부재 중 적어도 하나를 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  24. 제17항 또는 제18항에 있어서, 상기 채널 버퍼층의 적어도 일부를 에칭하여 제거하는 반도체 발광소자 제조방법.
KR1020100011812A 2010-02-09 2010-02-09 반도체 발광소자 및 그 제조방법 KR100986318B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020100011812A KR100986318B1 (ko) 2010-02-09 2010-02-09 반도체 발광소자 및 그 제조방법
EP11153014.3A EP2355193B1 (en) 2010-02-09 2011-02-02 Light emitting diode and package having the same
US13/023,229 US20110193121A1 (en) 2010-02-09 2011-02-08 Light emitting device and light emitting device package having the same
CN201410083845.1A CN103928586B (zh) 2010-02-09 2011-02-09 发光器件和具有发光器件的发光器件封装
CN201110036118.6A CN102148308B (zh) 2010-02-09 2011-02-09 发光器件和具有发光器件的发光器件封装
US13/567,446 US8901597B2 (en) 2010-02-09 2012-08-06 Light emitting device and light emitting device package having the same
US14/513,821 US9006776B2 (en) 2010-02-09 2014-10-14 Light emitting device and light emitting device package having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100011812A KR100986318B1 (ko) 2010-02-09 2010-02-09 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100986318B1 true KR100986318B1 (ko) 2010-10-08

Family

ID=43135181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100011812A KR100986318B1 (ko) 2010-02-09 2010-02-09 반도체 발광소자 및 그 제조방법

Country Status (4)

Country Link
US (3) US20110193121A1 (ko)
EP (1) EP2355193B1 (ko)
KR (1) KR100986318B1 (ko)
CN (2) CN103928586B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130009040A (ko) * 2011-07-14 2013-01-23 엘지이노텍 주식회사 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20130011484A (ko) * 2011-07-21 2013-01-30 엘지이노텍 주식회사 발광소자
KR101729269B1 (ko) * 2011-01-26 2017-05-02 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR101754910B1 (ko) 2010-12-24 2017-07-06 엘지이노텍 주식회사 발광소자
KR101799450B1 (ko) * 2011-05-24 2017-11-20 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101832305B1 (ko) * 2010-10-18 2018-02-26 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR101835312B1 (ko) * 2010-10-28 2018-03-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101894348B1 (ko) * 2010-12-31 2018-10-04 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR20180128230A (ko) * 2017-05-23 2018-12-03 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288673B1 (ko) * 2010-06-03 2013-07-22 우시오덴키 가부시키가이샤 자외선 조사장치
WO2013134432A1 (en) * 2012-03-06 2013-09-12 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
TWI469194B (zh) 2012-05-16 2015-01-11 Au Optronics Corp 有機電致發光裝置之畫素結構
US10145026B2 (en) 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
CN103489965A (zh) * 2012-06-13 2014-01-01 联胜光电股份有限公司 具反射镜保护层的发光二极管
KR101956101B1 (ko) * 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
TWI533472B (zh) * 2012-09-12 2016-05-11 聯勝光電股份有限公司 半導體發光元件及其製造方法
JP2014060294A (ja) * 2012-09-18 2014-04-03 Ushio Inc Ｌｅｄ素子及びその製造方法
KR101976459B1 (ko) * 2012-11-02 2019-05-09 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TWI499077B (zh) * 2012-12-04 2015-09-01 High Power Opto Inc 半導體發光元件
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US10236421B2 (en) 2013-05-13 2019-03-19 Seoul Semiconductor Co., Ltd. Light-emitting device package, manufacturing method thereof, and vehicle lamp and backlight unit including same
US9847457B2 (en) 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
DE102014223003B4 (de) * 2014-11-11 2018-12-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Streustrahlung
US9252337B1 (en) 2014-12-22 2016-02-02 Bridgelux, Inc. Composite substrate for light emitting diodes
KR102353570B1 (ko) * 2015-08-24 2022-01-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 구비한 발광 소자 패키지
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
TWI640107B (zh) * 2017-03-28 2018-11-01 聯勝光電股份有限公司 High temperature resistant reflective layer structure of light emitting diode
US11997868B2 (en) * 2021-01-05 2024-05-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device including buffer filled indented glass region

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335793A (ja) 2006-06-19 2007-12-27 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR20090104931A (ko) * 2008-04-01 2009-10-07 송준오 집적화된 대면적 수직구조 그룹 3족 질화물계 반도체발광다이오드 소자 및 제조 방법
KR20090111225A (ko) * 2008-04-21 2009-10-26 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344035A (zh) * 2000-09-18 2002-04-10 连勇科技股份有限公司 发光化合物半导体装置及其制造方法
DE60329576D1 (de) * 2002-01-28 2009-11-19 Nichia Corp Nitrid-halbleiterbauelement mit einem trägersubstrat und verfahren zu seiner herstellung
WO2009078574A1 (en) * 2007-12-18 2009-06-25 Seoul Opto Device Co., Ltd. Light emitting device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335793A (ja) 2006-06-19 2007-12-27 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR20090104931A (ko) * 2008-04-01 2009-10-07 송준오 집적화된 대면적 수직구조 그룹 3족 질화물계 반도체발광다이오드 소자 및 제조 방법
KR20090111225A (ko) * 2008-04-21 2009-10-26 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101832305B1 (ko) * 2010-10-18 2018-02-26 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR101835312B1 (ko) * 2010-10-28 2018-03-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101754910B1 (ko) 2010-12-24 2017-07-06 엘지이노텍 주식회사 발광소자
KR101894348B1 (ko) * 2010-12-31 2018-10-04 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR101729269B1 (ko) * 2011-01-26 2017-05-02 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR101799450B1 (ko) * 2011-05-24 2017-11-20 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20130009040A (ko) * 2011-07-14 2013-01-23 엘지이노텍 주식회사 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR101880445B1 (ko) * 2011-07-14 2018-07-24 엘지이노텍 주식회사 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20130011484A (ko) * 2011-07-21 2013-01-30 엘지이노텍 주식회사 발광소자
KR101880451B1 (ko) * 2011-07-21 2018-07-23 엘지이노텍 주식회사 발광소자
KR20180128230A (ko) * 2017-05-23 2018-12-03 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR102388795B1 (ko) 2017-05-23 2022-04-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 제조방법

Also Published As

Publication number Publication date
EP2355193A3 (en) 2014-09-10
US20120299051A1 (en) 2012-11-29
CN103928586A (zh) 2014-07-16
CN103928586B (zh) 2018-09-11
US9006776B2 (en) 2015-04-14
EP2355193B1 (en) 2019-04-03
EP2355193A2 (en) 2011-08-10
CN102148308B (zh) 2014-04-09
CN102148308A (zh) 2011-08-10
US20110193121A1 (en) 2011-08-11
US20150054015A1 (en) 2015-02-26
US8901597B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
KR100986318B1 (ko) 반도체 발광소자 및 그 제조방법
JP6697039B2 (ja) 発光素子及び発光素子パッケージ
KR101072034B1 (ko) 반도체 발광소자 및 그 제조방법
KR100999798B1 (ko) 반도체 발광소자 및 그 제조방법
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101014013B1 (ko) 반도체 발광소자 및 그 제조방법
KR101039999B1 (ko) 반도체 발광소자 및 그 제조방법
KR100986523B1 (ko) 반도체 발광소자 및 그 제조방법
US20110156077A1 (en) Light emitting device and light emitting device package
KR101064049B1 (ko) 반도체 발광소자 및 그 제조방법, 발광소자 패키지
KR102353570B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR20160056066A (ko) 발광소자
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR20100093977A (ko) 반도체 발광소자 및 그 제조방법
KR102237148B1 (ko) 발광소자 제조방법
KR101500027B1 (ko) 반도체 발광소자
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100209

A201 Request for examination
A302 Request for accelerated examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100528

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100209

Comment text: Patent Application

PA0302 Request for accelerated examination

Patent event date: 20100528

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20100209

Patent event code: PA03021R01I

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100811

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101001

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101001

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130905

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150904

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160905

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170905

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180910

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190916

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200914

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20220913

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20230911

Start annual number: 14

End annual number: 14