[go: up one dir, main page]

KR100991911B1 - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR100991911B1
KR100991911B1 KR1020080035208A KR20080035208A KR100991911B1 KR 100991911 B1 KR100991911 B1 KR 100991911B1 KR 1020080035208 A KR1020080035208 A KR 1020080035208A KR 20080035208 A KR20080035208 A KR 20080035208A KR 100991911 B1 KR100991911 B1 KR 100991911B1
Authority
KR
South Korea
Prior art keywords
node
transistor
current mirror
switching means
terminal
Prior art date
Application number
KR1020080035208A
Other languages
English (en)
Other versions
KR20090109797A (ko
Inventor
신창희
조기석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020080035208A priority Critical patent/KR100991911B1/ko
Priority to TW098110903A priority patent/TWI420527B/zh
Priority to JP2009089845A priority patent/JP5518360B2/ja
Priority to US12/418,822 priority patent/US8208280B2/en
Publication of KR20090109797A publication Critical patent/KR20090109797A/ko
Application granted granted Critical
Publication of KR100991911B1 publication Critical patent/KR100991911B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 읽기동작시 단위 셀의 고저항성에 기인한 오동작을 방지하고, 이를 통해 읽기동작 신뢰성을 향상시킬 수 있는 비휘발성 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 단위 셀과, 상기 단위 셀로부터 데이터를 감지하는 감지수단과, 입력전압을 가변시켜 가변된 읽기전압을 상기 단위 셀로 공급하는 읽기전압 가변수단을 구비하는 비휘발성 메모리 장치를 제공한다.
비휘발성 메모리 장치, 단위 셀

Description

비휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 원-타임 프로그래머블(One Time Programmable, 이하, OTP라 함) 단위 셀을 구비한 비휘발성 메모리 장치에 관한 것이다.
OTP 단위 셀은 DRAM, EEPROM, FLASH와 같은 휘발성 또는 비휘발성 메모리 소자 내에 형성되어 메모리 리페어(repair) 용도로 사용되고 있다. 또한, 아날로그 칩(analog chip)과 디지털 칩(digital chip)이 혼합된 혼합 신호 칩(mixed-signal chip)에서는 내부 동작 전압과 주파수 트리밍(trimming)을 목적으로 사용되고 있다.
일반적으로, OTP 단위 셀은 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)(이하, MOS 트랜지스터라 함)으로 이루어진 안티퓨즈와, 하나 또는 복수 개의 MOS 트랜지스터를 포함한다. 이러한 OTP 단위 셀은 각 메모리 칩 내에서 단일(single) 또는 어레이(array) 형태로 형성되어 리페어 또는 트리밍에 사용되고 있다.
도 1은 종래기술에 따른 OTP 단위 셀을 구비한 비휘발성 메모리 장치를 설명하기 위해 도시한 등가 회로도이다.
도 1을 참조하면, 종래기술에 따른 비휘발성 메모리 장치는 OTP 단위 셀(10)과 감지부(20)를 구비한다. OTP 단위 셀(10)은 안티퓨즈(ANT_FS)와, 안티퓨즈(ANT_FS)와 출력단(C)(읽기 동작시 데이터가 출력되는 출력단) 사이에 접속된 n-채널을 갖는 트랜지스터(NM1)와, 출력단(C)과 제4 입력단(E) 사이에 접속된 n-채널을 갖는 트랜지스터(NM2)로 이루어진다. 감지부(20)는 인버터(inverter)로 이루어진다.
이하, 종래기술에 따른 비휘발성 메모리 장치의 쓰기 및 읽기동작에 대해 설명하기로 한다.
모드/단(노드) A B D E C DA_OUT
쓰기동작 접지전압 H H 고전압 - -
읽기동작 접지전압 H H 전원전압 L H
쓰기동작
먼저, 제1 입력단(A)에는 접지전압이 인가되고, 제4 입력(E)에는 고전압이 인가된다. 또한, 제2 및 제3 입력단(B, D)에는 전원전압에 상응하는 논리 레벨(H)(이하, 논리 하이라 함) 상태의 신호가 입력된다. 이에 따라, MOS 트랜지스터로 이루어진 안티퓨즈(ANT_FS)의 게이트와 기판 간에는 고전계가 형성되어 게이트 절연막이 파괴(breakdown)된다. 따라서, 안티퓨즈(ANT_FS)의 게이트와 기판은 전기적으로 단락된다.
읽기동작
쓰기동작이 완료된 후, 제1 입력단(A)에는 접지전압이 인가되고, 제4 입력단(E)에는 전원전압이 인가된다. 또한, 제2 및 제3 입력단(B, D)에는 논리 하이(H) 상태의 신호가 입력된다. 이에 따라, 제1 입력단(A), 안티퓨즈(ANT_FS), 제1 트랜지스터(NM1), 제2 트랜지스터(NM2) 및 제4 입력단(E)으로 이어지는 전류 경로가 형성된다. 따라서, 출력단(C)에는 접지전압에 상응하는 논리 레벨(L)(이하, 논리 로우라 함)이 출력된다.
그러나, 종래기술에 따른 비휘발성 메모리 장치에서는 다음과 같은 문제가 발생된다.
종래기술에 따른 비휘발성 메모리 장치에서는 쓰기동작시 안티퓨즈(ANT_FS)가 안정적으로 파괴되지 않아 고저항성을 갖는 경우가 발생되는 경우 읽기동작시 인버터로 이루어진 감지부(20)만으로는 출력단(C)을 통해 감지되는 데이터의 감지 여유(sensing margin) 범위가 좁아 정확한 검출이 어려운 문제가 발생된다. 이에 따라, 비휘발성 메모리 장치의 읽기동작 신뢰성을 저하시키는 요인으로 작용하고 있다.
따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 읽기동작시 단위 셀의 고저항성에 기인한 오동작을 방지하고, 이를 통해 읽기동작 신뢰성을 향상시킬 수 있는 비휘발성 메모리 장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 단위 셀과, 상기 단위 셀로부터 데이터를 감지하는 감지수단과, 입력전압을 가변시켜 가변된 읽기전압을 상기 단위 셀로 공급하는 읽기전압 가변수단을 구비하는 비휘발성 메모리 장치를 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 복수 개의 단위 셀이 매트릭스 형태로 배열된 셀 어레이와, 상기 복수 개의 단위 셀의 출력단과 공통으로 접속된 복수 개의 데이터 라인과, 상기 데이터 라인으로부터 데이터를 감지하는 복수 개의 감지수단과, 입력전압을 가변시켜 가변된 읽기전압을 상기 데이터 라인으로 공급하는 읽기전압 가변수단을 구비하는 비휘발성 메모리 장치를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 복수 개의 단위 셀이 매트릭스 형태로 배열된 셀 어레이와, 상기 복수 개의 단위 셀의 출력단과 공통으로 접속된 복수 개의 데이터 라인과, 상기 복수 개의 데이터 라인 으로부터 데이터를 감지하는 복수 개의 감지수단과, 입력전압을 가변시켜 가변된 읽기전압을 상기 단위 셀의 출력단으로 공급하는 읽기전압 가변수단을 구비하는 비휘발성 메모리 장치를 제공한다.
상기한 구성을 구비하는 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 읽기동작시 입력전압을 가변하여 단위 셀로 전압 크기가 가변된 읽기전압을 공급함으로써 안티퓨즈가 정상적으로 절연 파괴되지 않아 고저항성을 갖는 경우에도 감지 여유도를 증대시켜 안정적으로 셀 데이터를 감지하고, 이를 통해 단위 셀의 고저항성에 기인한 오동작을 방지하여 읽기동작 신뢰성을 향상시킬 수 있다.
둘째, 본 발명에 의하면, 안티퓨즈와 접속되는 제1 및 제2 스위칭 수단을 병렬접속하여 쓰기전압과 읽기전압을 서로 다른 경로로 안티퓨즈로 전달하도록 함으로써 읽기동작시 읽기전압의 손실을 직렬 구조의 단위 셀에 비해 최소화하여 단위 셀의 출력단을 통해 감지되는 데이터의 감지 여유를 개선시켜 동작 신뢰성을 향상시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 명세서 전체 에 걸쳐서 기술되는 '트랜지스터'는 게이트로 입력되는 제어신호에 의해 스위칭 소자로 동작하는 소자를 의미한다. 예컨대, 접합형 전계 효과 트랜지스터(JFET)와 금속-산화물-반도체형 전계 효과 트랜지스터(MOSFET)를 포함한다. 또한, 명세서 전체에 걸쳐서 동일한 도면부호(또는, 참조부호)로 표기된 부분은 동일한 요소를 나타낸다.
실시예
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 장치를 도시한 구성도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 장치는 단위 셀(110)과, 단위 셀(110)로부터 데이터를 감지하는 감지수단(120)과, 입력전압을 가변시켜 전압 크기가 가변된 읽기전압을 단위 셀(110)로 공급하는 읽기전압 가변수단(130)을 구비한다.
읽기전압 가변수단(130)은 도 3에 도시된 바와 같이 입력전압인 전원전압을 입력받아 단위 셀(110)로 읽기전압을 공급하는 제1 전류미러(121)와, 제1 전류미러(121)의 입력단(G)으로 가변전류(또는, 가변전압)를 공급하는 가변전류 공급부(122)를 구비한다.
제1 전류미러(121)는 전원전압단(VDD)과 단위 셀(110)의 출력단(F) 사이에 접속된 제1 트랜지스터(PM1)와, 가변전류 공급부(122)의 출력단(G)(제1 전류미러(121)의 입력단)과 전원전압단(VDD) 사이에 접속되고, 게이트가 제1 트랜지스터(PM1)의 게이트와 접속되어 공통으로 제1 전류미러(121)의 입력단(G)과 접속된 제2 트랜지스터(PM2)를 구비한다. 이때, 제1 및 제2 트랜지스터(PM1, PM2)는 구동 특성이 n-채널을 갖는 트랜지스터보다 우수한 p-채널을 갖는 트랜지스터를 사용하는 것이 바람직하다.
가변전류 공급부(122)는 제1 전류미러(121)의 동작을 제어하기 위해 제1 전류미러(121)의 입력단(G)의 전위를 가변시키는 가변전류를 공급한다. 이를 위해 가변전류 공급부(122)는 복수 개의 제어신호에 의해 저항값이 가변되는 가변저항으로 이루어진다.
일례로, 도 4와 같이, 가변전류 공급부(122)는 제1 전류미러(121)의 입력단(G)과 접지전압단(VSS) 사이에 직렬접속된 복수 개의 저항(R1~R3)과, 복수 개의 저항(R1~R3)과 각각 병렬접속된 복수 개의 제1 스위칭 수단(NM1~NM3)을 구비한다. 이때, 제1 스위칭 수단(NM1~NM3)은 게이트로 입력되는 제어신호(H, I, J)에 의해 동작하는 트랜지스터로 이루어진다. 더욱 상세하게는 n-채널을 갖는 트랜지스터로 이루어진다. 여기서, 저항(R1~R3)과 제1 스위칭 수단(NM1~NM3)의 개수는 제한을 두지 않는다.
다른 예로, 도 5와 같이, 가변전류 공급부(122)는 제1 전류미러(121)의 입력단(G)과 접지전압단(VSS) 사이에 병렬접속된 복수 개의 트랜지스터(NM1~NM3)로 이루어진다. 이때, 복수 개의 트랜지스터(NM1~NM3)의 개수는 제한을 두지 않는다. 또한, 복수 개의 트랜지스터(NM1~NM3)는 게이트로 입력되는 제어신호(H, I, J)에 의해 서로 동일하거나 다른 저항값을 갖도록 채널이 서로 동일 또는 다른 폭과 길이를 갖는다.
또 다른 예로, 도 6 및 도 7과 같이 가변전류 공급부(122)는 외부 바이어스(Ex_Bi)를 입력받고, 복수 개의 제어신호(H, I, J, K)에 응답하여 제1 전류미러(121)의 입력단(G)으로 가변전류를 공급하는 제2 전류미러로 이루어진다. 이때, 외부 바이어스(Ex_Bi)는 가변되지 않고 일정한 크기로 균일하게 인가되는 고정전압(직류)이다.
도 6에서와 같이, 가변전류 공급부(122)는 제1 전류미러(121)의 입력단(G)과 접지전압단(VSS) 사이에 접속된 제3 트랜지스터(NM1)와, 제1 노드(L)와 접지전압단(VSS) 사이에 병렬접속되고, 게이트가 제3 트랜지스터(NM1)의 게이트와 접속되어 공통으로 제1 노드(L)와 접속된 복수 개의 제4 트랜지스터(NM2~NM4)와, 제4 트랜지스터(NM2~NM4)와 제1 노드(L) 사이게 각각 직렬접속되어 제1 노드(L)로 입력되는 외부 바이어스(Ex_Bi)를 제4 트랜지스터(NM2~NM4)로 전달하는 복수 개의 제1 스위칭 수단(NM5~NM7)과, 외부 바이어스(Ex_Bi)를 제1 노드(L)로 전달하는 제2 스위칭 수단(NM8)을 구비한다.
다른 예로, 도 7과 같이, 가변전류 공급부(122)는 제1 전류미러(121)의 입력단(G)과 제1 노드(M) 사이에 접속된 제3 트랜지스터(NM1)와, 제1 노드(M)와 제2 노드(L) 사이에 병렬접속되고, 게이트가 제3 트랜지스터(NM1)의 게이트와 접속되어 공통으로 제2 노드(L)와 접속된 복수 개의 제4 트랜지스터(NM2~NM4)와, 제4 트랜지스터(NM2~NM4)와 제2 노드(L) 사이게 각각 직렬접속되어 제2 노드(L)로 입력되는 외부 바이어스(Ex_Bi)를 제4 트랜지스터(NM2~NM4)로 전달하는 복수 개의 제1 스위칭 수단(NM5~NM7)과, 제1 노드(M)와 접지전압단(VSS) 사이에 접속된 제2 스위칭 수 단(NM8)을 구비한다.
도 6 및 도 7에서, 제3 및 제4 트랜지스터(NM1~NM4)는 n-채널을 갖는 트랜지스터를 사용하며, 서로 동일하거나 다른 저항값을 갖도록 채널이 서로 동일 또는 다른 폭과 길이를 갖는다. 또한, 제1 및 제2 스위칭 수단(NM5~NM8)은 게이트로 입력되는 제어신호(H, I, J, K)에 의해 동작하는 n-채널을 갖는 트랜지스터로 이루어진다. 여기서, 제4 트랜지스터(NM2~NM4)와 제1 스위칭 수단(NM5~NM7)의 개수는 제한을 두지 않는다.
또 다른 예로, 도 8 및 도 9와 같이 가변전류 공급부(122)는 가변적으로 변하는 외부 바이어스(Ex_Bi)를 입력받고, 제1 전류미러(121)의 입력단(G)으로 가변전류를 공급하는 제2 전류미러로 이루어진다. 이때, 외부 바이어스(Ex_Bi)는 가변전압으로서 도 6 및 도 7에서 설명된 외부 바이어스와 같이 일정한 전압 크기로 균일하게 인가되는 고정전압이 아니라 가변적으로 변동하는 전압이다. 예컨대, 1~5V 범위 내에서 변동폭은 0.1~1V에서 결정된다.
도 8과 같이, 가변전류 공급부(122)는 제1 전류미러(121)의 입력단(G)과 접지전압단(VSS) 사이에 접속된 제3 트랜지스터(NM1)와, 제1 노드(L)와 접지전압단(VSS) 사이에 접속되고, 게이트가 제3 트랜지스터(NM1)의 게이트와 접속되어 공통으로 제1 노드(L)와 접속된 제4 트랜지스터(NM2)와, 제1 노드(L)로 입력되는 외부 바이어스(Ex_Bi)를 제4 트랜지스터(NM2)로 전달하는 제1 스위칭 수단(NM3)을 구비한다.
또한, 도 9와 같이, 가변전류 공급부(122)는 제1 전류미러(121)의 입력단(G) 과 제1 노드(M) 사이에 접속된 제3 트랜지스터(NM1)와, 제1 노드(M)와 외부 바이어스(Ex_Bi)가 입력되는 제2 노드(L) 사이에 접속되고, 게이트가 제3 트랜지스터(NM1)의 게이트와 접속되어 공통으로 제2 노드(L)와 접속된 제4 트랜지스터(NM2)와, 제1 노드(M)와 접지전압단(VSS) 사이에 접속된 제1 스위칭 수단(NM3)을 구비한다.
도 8 및 도 9에서, 제3 및 제4 트랜지스터(NM1, NM2)는 n-채널을 갖는 트랜지스터를 사용한다. 또한, 제1 스위칭 수단(NM3)은 제2 전류미러를 인에이블시키며, 게이트로 입력되는 제어신호(K)에 의해 동작하는 n-채널을 갖는 트랜지스터로 이루어진다.
한편, 본 발명의 실시예에 따른 비휘발성 메모리 장치에 있어서 단위 셀(110)의 구성은 제한을 두지 않는다. 예컨대, 1개의 안티퓨즈와 1개의 스위칭 수단으로 이루어질 수 있다. 또한, 1개의 안티퓨즈와 2개의 스위칭 수단으로 이루어질 수 있다. 바람직하게는 도 10에 도시된 바와 같이 1개의 안티퓨즈(113)가 2개의 스위칭 수단, 즉 제1 및 제2 스위칭 수단(111, 112)과 각각 병렬접속된 구성을 갖는다.
구체적으로, 도 10에 도시된 바와 같이, 단위 셀(110)은 제3 노드(C)와 접지전압단(VSS) 사이에 접속된 안티퓨즈(113)와, 제1 입력단(A)과 제3 노드(C) 사이에 접속되고 제2 입력단(D)으로 입력되는 제어신호에 의해 동작하는 제3 스위칭 수단(111)과, 제3 노드(C)와 출력단(F)(읽기 동작시 데이터가 출력되는 단자) 사이에 접속되고 제3 입력단(B)으로 입력되는 제어신호에 의해 동작하는 제4 스위칭 수 단(112)을 구비한다.
제3 스위칭 수단(111)은 제1 입력단(A)으로 입력되는 쓰기전압을 제3 노드(C)로 전달하기 위해 능동소자인 트랜지스터로 이루어질 수 있다. 제4 스위칭 수단(112)은 읽기전압을 제3 노드(C)로 전달하기 위해 능동소자인 트랜지스터로 이루어질 수 있다. 이때, 트랜지스터는 n-채널을 갖는 트랜지스터이거나 p-채널을 갖는 트랜지스터를 사용할 수 있다. 또한, 고전압 트랜지스터이거나 저전압 트랜지스터를 사용할 수 있다.
안티퓨즈(113)는 능동소자인 트랜지스터로 이루어지거나 수동소자인 캐패시터로 이루어질 수 있다. 여기서, 트랜지스터는 p-채널 또는 n-채널을 가질 수 있다. 또한, 트랜지스터의 게이트는 제3 노드(C)에 접속되고, 드레인과 소스는 서로 접속된 상태(또는, 일체형)로 접지전압단(VSS)과 접속된다. 또한, 캐패시터의 경우 제1 단(상부전극)은 제3 노드(C)에 접속되고, 제2 단(하부전극)은 접지전압단(VSS)과 접속된다.
도 10에서와 같이, 본 발명의 실시예에 따른 비휘발성 메모리 장치에서는 안티퓨즈(113)가 제3 및 제4 스위칭 수단(111, 112)과 각각 병렬접속된 구성을 갖는다. 이에 따라, 쓰기전압과 읽기전압을 서로 다른 경로로 안티퓨즈(113)로 전달함으로써 읽기동작시 읽기전압의 손실을 직렬접속 구조(안티퓨즈와 제3 및 제4 스위칭 수단이 직렬접속된 구조)를 갖는 단위 셀에 비해 최소화하여 단위 셀의 출력단을 통해 감지되는 데이터의 감지 여유를 개선시켜 동작 신뢰성을 향상시킬 수 있다.
이하, 도 11을 참조하여 본 발명의 실시예에 따른 비휘발성 메모리 장치의 단위 셀의 쓰기 및 읽기동작에 대해 설명하기로 한다. 도 11에서, 제3 스위칭 수단(111)은 p-채널을 갖는 트랜지스터로 이루어지고, 제4 스위칭 수단(112)은 n-채널을 갖는 트랜지스터로 이루어지며, 안티퓨즈(ANT_FS)는 n-채널을 갖는 트랜지스터로 이루어진다. 또한, 가변전류 공급부(122)는 도 6에 도시된 구성을 예로 들어 설명한다.
모드/단( 노드) A B D F H I J K
쓰기동작 VPP L L - - - - L
읽기동작 - H H L H L L H
표 2에서 '-'는 논리 하이(H) 또는 논리 로우(L)이거나, 플로팅 상태를 의미한다.
표 2와 도 11을 참조하여 설명한다.
쓰기동작
먼저, 제1 입력단(A)에는 고전압(VPP)이 인가되고, 제2 및 제3 입력단(D, B)에는 논리 로우(L) 상태의 신호가 입력된다. 이러한 조건에 의해 제3 스위칭 수단(111)은 턴-온되고, 제4 스위칭 수단(112)은 턴-오프된다. 이에 따라, 제1 입력단(A)과 노드(C)는 전기적으로 접속되고, 노드(C)와 출력단(F)은 전기적으로 차단되어 고전압(VPP)은 제3 스위칭 수단(111)을 통해 안티퓨즈(113)로 전달된다. 따라서, 안티퓨즈(113)의 게이트와 기판 사이에 형성된 게이트 절연막은 절연 파괴된다.
읽기동작
쓰기동작이 완료된 후, 제2 및 제3 입력단(D, B)에는 각각 논리 하이(H) 상태의 신호가 입력된다. 또한, 제어신호(H, K)는 각각 논리 하이(H) 상태로 제1 및 제2 스위칭 수단(NM5, NM8)으로 입력된다. 이러한 조건에 의해 제3 노드(C)와 출력단(F)은 전기적으로 접속되어 출력단(F)과 안티퓨즈(113) 간에는 전류 경류가 형성된다. 또한, 제2 스위칭 수단(NM8)은 턴-온되어 가변전류 공급부(122)의 제2 전류미러를 인에이블(enable)시킨다. 이에 따라, 외부 바이어스(Ex_Bi)는 제2 스위칭 수단(NM8)을 통해 제1 노드(L)로 전달되고, 제3 트랜지스터(NM1)는 외부 바이어스(Ex_Bi)에 의해 턴-온된다. 또한, 제1 스위칭 수단(NM5~NM7) 중 'NM5'만 턴-온되기 때문에 제4 트랜지스터(NM2~NM4) 중 'NM2'만이 외부 바이어스(Ex_Bi)에 의해 턴-온된다.
외부 바이어스(Ex_Bi)에 의해 제3 트랜지스터(NM1)가 턴-온되어 제1 전류미러(121)의 입력단(G)은 접지전압에 상응하는 전위가 걸리게 된다. 이때, 제1 전류미러(121)의 입력단(G)의 전위는 'NM2'의 드레인 전류에 대응하여 높아지거나 낮아지게 된다. 즉, 제3 트랜지스터(NM1)와 'NM2'는 전류미러를 구성함에 따라 제3 트랜지스터(NM1)의 드레인 전류(제1 전류미러의 입력단 전류)는 'NM2'의 드레인 전류에 의해 결정된다. 'NM2'의 드레인 전류가 감소하면 감소하고 증가하면 증가하게 된다.
제1 전류미러(121)의 입력단(G)으로 입력되는 가변전류(제3 트랜지스터(NM1)의 드레인 전류)에 의해 제1 및 제2 트랜지스터(PM1, PM2)는 턴-온된다. 이에 따라, 전원전압단(VDD)으로부터 인가되는 입력전압은 제1 트랜지스터(PM1)의 문턱전압만큼 전압강하되어 출력단(F)으로 전달된다. 즉, 출력단(F)으로 전달되는 읽기전압은 '전원전압-제1 트랜지스터(PM1)의 문턱전압'이 된다. 이때, 제1 트랜지스터(PM1)의 문턱전압은 제1 전류미러(121)의 입력단(G)의 전위에 의해 결정된다. 입력단(G)의 전위가 낮으면 낮을수록 문턱전압은 낮아지고 높으면 높을수록 높아지게 된다.
쓰기동작 후 단위 셀(110)의 안티퓨즈(113)는 절연 파괴된 상태로 존재한다. 이 때문에 출력단(F)과 접지전압단(VSS) 사이에는 전류 경로가 형성되어 있는 상태가 된다. 이에 따라, 읽기전압은 제2 스위칭 수단(112)과 안티퓨즈(113)를 경유하여 접지전압단(VSS)으로 빠져나가 출력단(F)은 접지전압에 상응하는 전위 상태가 된다. 따라서, 인버터 타입의 감지수단(120)은 논리 하이 상태의 출력신호(DA_OUT)를 출력한다.
한편, 쓰기동작 후, 단위 셀(110)의 안티퓨즈(113)가 정상적(안정적)으로 절연 파괴된 경우 100~300Ω 정도의 저항값을 가져야 한다. 하지만, 쓰기동작 후 안티퓨즈(113)의 절연 파괴가 정상적으로 이루어지지 않는 경우 1MΩ 정도의 고저항성을 가지게 된다. 쓰기동작 후, 안티퓨즈(113)가 1MΩ 이상의 고저항성을 갖는 경우 출력단(F)으로 입력되는 읽기전압이 정상적으로 안티퓨즈(113)를 통해 접지전압단(VSS)으로 빠져나가지 못하게 된다. 이에 따라, 출력단(F)에는 읽기전압에 상응하는 전위가 걸리게 되어 단위 셀(110)의 감지수단(120)은 논리 로우 상태의 출력신호(DA_OUT)를 출력하게 된다. 즉, 정상적으로 단위 셀(110)에 대해 쓰기동작이 완료된 경우 감지수단(120)은 논리 하이 상태의 출력신호(DA_OUT)를 출력해야 하나 안티퓨즈(113)의 고저항성에 의해 감지수단(120)은 논리 로우 상태의 출력신호(DA_OUT)를 출력한다.
따라서, 본 발명의 실시예에 따른 비휘발성 메모리 장치에서는 안티퓨즈(113)가 고저항성을 갖는 경우에도 단위 셀(110)의 데이터를 안정적으로 감지할 수 있는 방법을 제안하고 있다. 그 방법은 읽기동작시 가변전류 공급부(122)를 이용하여 제1 전류미러(121)의 입력단(G)의 전위를 가변시키고, 이를 통해 제1 트랜지스터(PM1)의 문턱전압을 제어하여 출력단(F)으로 전달되는 읽기전압을 적절히 가변시킨다.
도 11에서, 제1 전류미러(121)의 입력단(G)의 전위는 제3 트랜지스터(NM1)의 드레인 전류에 대응하고, 제3 트랜지스터(NM1)의 드레인 전류는 제4 트랜지스터(NM2~NM4) 중 턴-온되는 트랜지스터의 개수에 따라 결정된다. 즉, 제3 트랜지스터(NM1)의 드레인 전류를 증가시키기 위해서는 제4 트랜지스터(NM2~NM4) 중 턴-온되는 트랜지스터의 개수를 증가시키고, 제3 트랜지스터(NM1)의 드레인 전류를 감소시키기 위해서는 제4 트랜지스터(NM2~NM4) 중 턴-온되는 트랜지스터의 개수를 감소시킨다.
이와 같이 가변전류 공급부(122)를 통해 제1 트랜지스터(PM1)의 문턱전압을 조절하여 읽기전압을 가변시킬 수 있다. 즉, 안티퓨즈(113)의 저항이 높은 경우 제1 트랜지스터(PM1)의 문턱전압을 높여 출력단(F)으로 전달되는 읽기전압을 낮추고, 안티퓨즈(113)의 저항이 낮은 경우 제1 트랜지스터(PM1)의 문턱전압을 낮춰 읽기전압을 높인다.
예컨대, 안티퓨즈(113)가 정상적으로 절연이 파괴된 경우에는 제4 트랜지스터(NM2~NM4) 중 'NM2'만 턴-온되었을 때, 논리 하이 상태의 데이터 신호(DA_OUT)가 출력된다. 하지만, 안티퓨즈(113)가 정상적으로 절연이 파괴되지 않은 경우에는 제4 트랜지스터(NM2~NM4) 중 'NM2'만 턴-온되었을 때, 논리 하이 상태의 데이터 신호(DA_OUT)가 출력되는 것이 아니라 논리 로우 상태의 데이터 신호(DA_OUT)가 출력된다.
이와 같이, 안티퓨즈(113)가 정상적으로 절연 파괴가 이루어지지 않아 고저항성(예컨대, 300Ω 초과)을 갖는 경우 고저항성의 크기에 대응하여 제4 트랜지스터(NM2~NM4) 중 'NM3', 'NM4'를 순차적으로 턴-온시켜 제3 트랜지스터(NM1)의 드레인 전류를 증가시킨다. 제3 트랜지스터(NM1)의 드레인 전류가 증가하면 제1 전류미러(121)의 입력단의 전위가 높아지게 되어 출력단(F)으로 전달되는 읽기전압의 전위가 낮아지게 된다. 이때, 읽기전압의 전위는 감지수단(120)을 통해 안티퓨즈(113)가 정상적으로 절연 파괴가 이루어졌을 때의 전위에 상응하는 정도가 되도록 낮춘다.
한편, 논리 하이로 쓰기(프로그램)된 단위셀, 즉 절연 파괴되지 않은 안티퓨즈를 갖는 단위셀은 출력단(F)에서 바라보는 단위셀(110)의 로딩값이 매우 크기 때문에, 비정상적 절연 파괴된 단위셀과는 구분되어 읽기 구동이 가능하다.
이하, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이를 설명하기로 한다.
도 12는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이를 도시한 도면이다.
도 12를 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이는 매트릭스 형태(matrix type)로 배열된 복수 개의 단위 셀(UC)을 구비한다. 이때, 단위 셀(UC)은 2개의 스위칭 수단(SW1, SW2)과, 1개의 안티퓨즈(ANT_FS)를 구비한다. 일례로, 단위 셀(UC)에서, 제3 스위칭 수단(SW1)은 p-채널을 갖는 트랜지스터로 이루어지고, 제4 스위칭 수단(SW2)은 n-채널을 갖는 트랜지스터로 이루어진다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이는 단위 셀(UC)의 제3 스위칭 수단(SW1)을 선택하기 위한 복수 개의 쓰기 구동 라인(WR_CT0~WR_CTn)(여기서, n은 자연수)과, 단위 셀(UC)의 제4 스위칭 수단(SW2)을 선택하기 위한 복수 개의 읽기 구동 라인(RD_CT0~RD_CTm)(여기서, m은 자연수)을 구비한다.
쓰기 구동 라인(WR_CT0~WR_CTn)은 행(row) 방향으로 신장되어 행 방향으로 배열된 단위 셀(UC)의 각 제3 스위칭 수단(SW1), 즉 p-채널을 갖는 트랜지스터의 게이트와 접속된다. 읽기 구동 라인(RD_CT0~RD_CTm)은 쓰기 구동 라인(WR_CT0~WR_CTn)과 직교하도록 열(column) 방향으로 신장되어 열 방향으로 배열된 단위 셀(UC)의 각 제4 스위칭 수단(SW2), 즉 n-채널을 갖는 트랜지스터의 게이트와 접속된다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이는 읽기동작시 읽기전압을 각 단위 셀(UC)로 전달하고, 읽기동작시 각 단위 셀(UC)로부터 출력되는 데이터를 감지수단(120_0~120_n)(여기서, n은 자연수)으로 전달하는 데이터 라인(DL0~DLn)(여기서, n은 자연수)과, 쓰기동작시 쓰기전압을 각 단위 셀(UC)로 전달하는 쓰기전압 공급라인(WRL0~WRLm)(여기서, m은 자연수)을 구비한다.
데이터 라인(DL0~DLn)은 행 방향으로 신장되어 행 방향으로 배열된 단위 셀(UC)의 각 출력단(F)과 감지수단(120_0~120_n)의 입력단을 접속한다. 데이터 라인(DL0~DLn)은 읽기동작시 읽기전압 가변수단(130_0~130_n)을 통해 전달되는 읽기전압을 제4 스위칭 수단(SW2)으로 전달하고, 출력단(F)으로 출력되는 데이터를 해당 감지수단(120_0~120_n)으로 전달한다. 쓰기전압 공급라인(WRL0~WRLn)은 열 방향으로 신장되어 열 방향으로 배열된 단위 셀(UC)의 각 제3 스위칭 수단(SW1)과 공통으로 접속된다. 쓰기전압 공급라인(WRL0~WRLn)은 쓰기동작시 쓰기전압, 즉 고전압(VPP)을 해당 열 방향으로 배열된 모든 단위 셀(UC)의 제3 스위칭 수단(SW1)으로 전달한다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이는 각 데이터 라인(DL0~DLn)마다 하나씩 배치되어 해당 데이터 라인(DL0~DLn)을 통해 출력되는 데이터를 감지하는 복수 개의 감지수단(120_0~120_n)을 구비한다. 감지수단(120_0~120_n)은 인버터로 이루어지거나 차동 증폭기로 이루어질 수 있다. 바람직하게는 회로가 단순하여 면적 및 소비 전력 감소 측면에서 유리한 인버터를 사용한다.
또한, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이는 읽기동작시 전원전압을 입력받아 가변시키고, 가변된 읽기전압을 해당 데이터 라인(DL0~DLn)으로 전달하는 읽기전압 가변수단(130_0~130_n)을 구비한다. 이때, 읽기전압 가변수단(130_0~130_n)은 도 3 내지 도 9 중 어느 하나의 구성을 가질 수 있다.
도 13은 다른 예로 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이를 도시한 도면이다.
도 13을 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이는 도 12에 도시된 구조와 다르게 읽기전압 가변수단(130_00~130_nm)이 단위 셀(UC)에 일대일 대응되도록 배치된다. 즉, 읽기전압 가변수단(130_00~130_nm)이 각 데이터 라인(DL0~DLn)마다 하나씩 배치되는 것이 아니라 각 단위 셀(UC)마다 하나씩 배치된다. 감지수단(120_0~120_n)은 도 12에 도시된 구조와 마찬가지로 각 데이터 라인(DL0~DLn)마다 하나씩 배치되어 데이터를 감지한다.
도 14는 또 다른 예로 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이를 도시한 도면이다.
도 14를 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이에서는 도 13에 도시된 구조와 다르게 읽기전압 가변수단(130_00~130_nm)뿐만 아니라 감지수단(120_00~120_nm) 또한 단위 셀(UC)에 일대일 대응되도록 배치된다.
이에 따라, 도 13에서와 같이 행 방향으로 배열된 복수 개의 단위 셀(UC)의 출력단을 공통으로 감지수단(120_00~120_nm)과 접속시키기 위한 복수 개의 데이터 라인(DL0~DLn, 도 13참조)이 필요하지 않는다. 따라서, 데이터 라인을 구비하는 도 12 및 도 13에 따른 메모리 셀 어레이 구조에서 발생될 수 있는 데이터 손실, 즉 데이터 라인의 저항값에 의한 데이터 손실을 최소화하여 데이터 감지 여유를 개선시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 이 기술 분야의 통상의 전문가라면 본 발명의 실시예에서 구체적으로 제시한 구조, 읽기전압 가변수단의 구조의 조합을 통해 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 비휘발성 메모리 장치를 도시한 도면.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 장치를 도시한 도면.
도 3은 도 2에 도시된 읽기전압 가변수단(130)을 도시한 도면.
도 4 내지 도 9는 도 3에 도시된 가변전류 공급부(122)를 도시한 도면.
도 10은 도 2에 도시된 단위 셀(110)을 도시한 도면.
도 11은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 동작특성을 설명하기 위해 도시한 도면.
도 12 내지 도 14는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 메모리 셀 어레이를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
110 : 단위 셀
120 : 감지수단
130 : 읽기전압 가변수단
121 : 제1 전류미러
122 : 가변전류 공급부

Claims (51)

  1. 삭제
  2. 안티퓨즈를 갖는 단위 셀;
    상기 단위 셀의 출력단에 접속되어 상기 출력단으로부터 데이터를 감지하는 감지수단;
    상기 출력단에 접속되어 상기 출력단에 읽기전압을 공급하는 제1 전류미러; 및
    상기 제1 전류미러의 입력단으로 가변전류를 공급하는 가변전류 공급부
    를 구비하는 비휘발성 메모리 장치.
  3. 제 2 항에 있어서,
    상기 제1 전류미러는,
    전원전압단과 상기 단위 셀의 출력단 사이에 접속된 제1 트랜지스터; 및
    상기 가변전류 공급부의 출력단과 전원전압단 사이에 접속되고, 게이트가 상기 제1 트랜지스터의 게이트와 공통으로 상기 제1 전류미러의 입력단과 접속된 제2 트랜지스터
    를 구비하는 비휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 제1 및 제2 트랜지스터는 p-채널을 갖는 트랜지스터로 이루어진 비휘발성 메모리 장치.
  5. 제 3 항에 있어서,
    상기 가변전류 공급부는 가변저항으로 이루어진 비휘발성 메모리 장치.
  6. 제 3 항에 있어서,
    상기 가변전류 공급부는,
    상기 제1 전류미러의 입력단과 접지전압단 사이에 직렬접속된 복수 개의 저항; 및
    상기 복수 개의 저항과 각각 병렬접속된 복수 개의 제1 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제1 스위칭 수단은 트랜지스터로 이루어진 비휘발성 메모리 장치.
  8. 제 3 항에 있어서,
    상기 가변전류 공급부는 상기 제1 전류미러의 입력단과 접지전압단 사이에 병렬접속된 복수 개의 트랜지스터로 이루어진 비휘발성 메모리 장치.
  9. 제 8 항에 있어서,
    상기 복수 개의 트랜지스터의 채널은 서로 동일 또는 다른 폭과 길이를 갖는 비휘발성 메모리 장치.
  10. 제 3 항에 있어서,
    상기 가변전류 공급부는 외부 바이어스를 입력받아 상기 제1 전류미러의 입력단으로 상기 가변전류를 공급하는 제2 전류미러로 이루어진 비휘발성 메모리 장 치.
  11. 제 10 항에 있어서,
    상기 외부 바이어스는 일정한 전압 크기를 갖는 고정전압인 비휘발성 메모리 장치.
  12. 제 11 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 접지전압단 사이에 접속된 제3 트랜지스터;
    제1 노드와 접지전압단 사이에 병렬접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 접속되어 공통으로 상기 제1 노드와 접속된 복수 개의 제4 트랜지스터;
    상기 제4 트랜지스터와 상기 제1 노드 사이에 각각 직렬접속되어 상기 제1 노드로 입력되는 상기 외부 바이어스를 상기 제4 트랜지스터로 전달하는 복수 개의 제1 스위칭 수단; 및
    상기 외부 바이어스를 상기 제1 노드로 전달하는 제2 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  13. 제 11 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 제1 노드 사이에 접속된 제3 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 병렬접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 접속되어 공통으로 상기 제2 노드와 접속된 복수 개의 제4 트랜지스터;
    상기 제4 트랜지스터와 상기 제2 노드 사이에 각각 직렬 접속되어, 상기 제2 노드로 입력되는 상기 외부 바이어스를 상기 제4 트랜지스터로 전달하는 복수 개의 제1 스위칭 수단; 및
    상기 제1 노드와 접지전압단 사이에 접속된 제2 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 제1 및 제2 스위칭 수단은 트랜지스터로 이루어진 비휘발성 메모리 장치.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 제3 및 제4 트랜지스터는 n-채널을 갖는 트랜지스터로 이루어진 비휘발성 메모리 장치.
  16. 제 12 항 또는 제 13 항에 있어서,
    상기 복수개의 제4 트랜지스터들의 채널은 서로 동일 또는 다른 폭과 길이를 갖는 비휘발성 메모리 장치.
  17. 제 10 항에 있어서,
    상기 외부 바이어스는 일정한 전압 크기로 변동하는 가변전압인 비휘발성 메모리 장치.
  18. 제 17 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 접지전압단 사이에 접속된 제3 트랜지스터;
    제1 노드와 접지전압단 사이에 접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 공통으로 상기 제1 노드와 접속된 제4 트랜지스터; 및
    상기 외부 바이어스를 상기 제1 노드로 전달하는 제1 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  19. 제 17 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 제1 노드 사이에 접속된 제3 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 공통으로 상기 제2 노드와 접속된 제4 트랜지스터; 및
    상기 제1 노드와 접지전압단 사이에 접속된 제1 스위칭 수단
    를 구비하는 비휘발성 메모리 장치.
  20. 제 18 항 또는 제 19 항에 있어서,
    상기 제1 스위칭 수단은 트랜지스터로 이루어진 비휘발성 메모리 장치.
  21. 제 18 항 또는 제 19 항에 있어서,
    상기 제3 및 제4 트랜지스터는 n-채널을 갖는 트랜지스터로 이루어진 비휘발성 메모리 장치.
  22. 제 2 항, 제 3 항, 제 5 항, 제 6 항, 제 8 항, 제 10 항, 제 11 항, 제 12 항, 제 13 항, 제 17 항, 제 18 항 또는 제 19 항 중 어느 한 항에 있어서,
    상기 단위 셀은,
    제3 노드와 접지전압단 사이에 접속된 상기 안티퓨즈;
    상기 제3 노드와 접속되어 상기 제3 노드로 쓰기전압을 전달하는 제3 스위칭 수단; 및
    상기 제3 노드와 상기 단위 셀의 출력단 사이에 접속되어 상기 제3 노드로 읽기전압을 전달하는 제4 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  23. 제 2 항, 제 3 항, 제 5 항, 제 6 항, 제 8 항, 제 10 항, 제 11 항, 제 12 항, 제 13 항, 제 17 항, 제 18 항 또는 제 19 항 중 어느 한 항에 있어서,
    상기 감지수단은 인버터로 이루어진 비휘발성 메모리 장치.
  24. 삭제
  25. 복수 개의 단위 셀이 매트릭스 형태로 배열된 셀 어레이 - 상기 단위셀은 안티퓨즈를 갖음 - ;
    상기 복수 개의 단위 셀의 출력단과 공통으로 접속된 데이터 라인;
    상기 데이터 라인으로부터 데이터를 감지하는 감지수단;
    상기 데이터 라인으로 읽기전압을 공급하는 제1 전류미러; 및
    상기 제1 전류미러의 입력단으로 가변전류를 공급하는 가변전류 공급부를 구비하여,
    상기 제1전류미러 및 상기 가변전류공급부는 상기 데이터라인당 하나씩 배치된
    비휘발성 메모리 장치.
  26. 제 25 항에 있어서,
    상기 제1 전류미러는,
    전원전압단과 상기 데이터 라인과 접속된 제1 트랜지스터; 및
    상기 가변전류 공급부의 출력단과 전원전압단 사이에 접속되고, 게이트가 상 기 제1 트랜지스터의 게이트와 공통으로 상기 가변전류 공급부의 출력단과 접속된 제2 트랜지스터
    를 구비하는 비휘발성 메모리 장치.
  27. 제 26 항에 있어서,
    상기 가변전류 공급부는,
    상기 제1 전류미러의 입력단과 접지전압단 사이에 직렬접속된 복수 개의 저항; 및
    상기 복수 개의 저항과 각각 병렬접속된 복수 개의 제1 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  28. 제 26 항에 있어서,
    상기 가변전류 공급부는 상기 제1 전류미러의 입력단과 접지전압단 사이에 병렬 접속된 복수 개의 트랜지스터로 이루어진 비휘발성 메모리 장치.
  29. 제 26 항에 있어서,
    상기 가변전류 공급부는 외부 바이어스를 입력받아 상기 제1 전류미러의 입 력단으로 상기 가변전류를 공급하는 제2 전류미러로 이루어진 비휘발성 메모리 장치.
  30. 제 29 항에 있어서,
    상기 외부 바이어스는 일정한 전압 크기를 갖는 고정전압인 비휘발성 메모리 장치.
  31. 제 30 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 접지전압단 사이에 접속된 제3 트랜지스터;
    제1 노드와 접지전압단 사이에 병렬접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 접속되어 공통으로 상기 제1 노드와 접속된 복수 개의 제4 트랜지스터;
    상기 제4 트랜지스터와 상기 제1 노드 사이에 각각 직렬접속되어 상기 제1 노드로 입력되는 상기 외부 바이어스를 상기 제4 트랜지스터로 전달하는 복수 개의 제1 스위칭 수단; 및
    상기 외부 바이어스를 상기 제1 노드로 전달하는 제2 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  32. 제 30 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 제1 노드 사이에 접속된 제3 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 병렬접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 접속되어 공통으로 상기 제2 노드와 접속된 복수 개의 제4 트랜지스터;
    상기 제4 트랜지스터와 상기 제2 노드 사이에 각각 직렬 접속되어, 상기 제2 노드로 입력되는 상기 외부 바이어스를 상기 제4 트랜지스터로 전달하는 복수 개의 제1 스위칭 수단; 및
    상기 제1 노드와 접지전압단 사이에 접속된 제2 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  33. 제 29 항에 있어서,
    상기 외부 바이어스는 일정한 전압 크기로 변동하는 가변전압인 비휘발성 메모리 장치.
  34. 제 33 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 접지전압단 사이에 접속된 제3 트랜지스터;
    제1 노드와 접지전압단 사이에 접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 공통으로 상기 제1 노드와 접속된 제4 트랜지스터; 및
    상기 외부 바이어스를 상기 제1 노드로 전달하는 제1 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  35. 제 33 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 제1 노드 사이에 접속된 제3 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 공통으로 상기 제2 노드와 접속된 제4 트랜지스터; 및
    상기 제1 노드와 접지전압단 사이에 접속된 제1 스위칭 수단
    를 구비하는 비휘발성 메모리 장치.
  36. 삭제
  37. 복수 개의 단위 셀이 매트릭스 형태로 배열된 셀 어레이 - 상기 단위 셀은 안티퓨즈를 갖음 - ;
    상기 복수 개의 단위 셀의 출력단과 공통으로 접속된 데이터 라인;
    상기 데이터 라인으로부터 데이터를 감지하는 감지수단;
    상기 단위셀의 출력단으로 읽기전압을 공급하는 제1 전류미러; 및
    상기 제1 전류미러의 입력단으로 가변전류를 공급하는 가변전류 공급부를 구비하여,
    상기 제1전류미러 및 상기 가변전류 공급부는 상기 단위셀 당 하나씩 배치된
    비휘발성 메모리 장치.
  38. 제 37 항에 있어서,
    상기 제1 전류미러는,
    전원전압단과 상기 단위셀의 출력단 사이에 접속된 제1 트랜지스터; 및
    상기 가변전류 공급부의 출력단과 전원전압단 사이에 접속되고, 게이트가 상기 제1 트랜지스터의 게이트와 공통으로 상기 가변전류 공급부의 출력단과 접속된 제2 트랜지스터
    를 구비하는 비휘발성 메모리 장치.
  39. 제 38 항에 있어서,
    상기 가변전류 공급부는,
    상기 제1 전류미러의 입력단과 접지전압단 사이에 직렬 접속된 복수 개의 저항; 및
    상기 복수 개의 저항과 각각 병렬 접속된 복수 개의 제1 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  40. 제 38 항에 있어서,
    상기 가변전류 공급부는 상기 제1 전류미러의 입력단과 접지전압단 사이에 병렬 접속된 복수 개의 트랜지스터로 이루어진 비휘발성 메모리 장치.
  41. 제 38 항에 있어서,
    상기 가변전류 공급부는 외부 바이어스를 입력받아 상기 제1 전류미러의 입 력단으로 상기 가변전류를 공급하는 제2 전류미러로 이루어진 비휘발성 메모리 장치.
  42. 제 41 항에 있어서,
    상기 외부 바이어스는 일정한 전압 크기를 갖는 고정전압인 비휘발성 메모리 장치.
  43. 제 42 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 접지전압단 사이에 접속된 제3 트랜지스터;
    제1 노드와 접지전압단 사이에 병렬접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 접속되어 공통으로 상기 제1 노드와 접속된 복수 개의 제4 트랜지스터;
    상기 제4 트랜지스터와 상기 제1 노드 사이에 각각 직렬 접속되어 상기 제1 노드로 입력되는 상기 외부 바이어스를 상기 제4 트랜지스터로 전달하는 복수 개의 제1 스위칭 수단; 및
    상기 외부 바이어스를 상기 제1 노드로 전달하는 제2 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  44. 제 42 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 제1 노드 사이에 접속된 제3 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 병렬접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 접속되어 공통으로 상기 제2 노드와 접속된 복수 개의 제4 트랜지스터;
    상기 제4 트랜지스터와 상기 제2 노드 사이에 각각 직렬 접속되어, 상기 제2 노드로 입력되는 상기 외부 바이어스를 상기 제4 트랜지스터로 전달하는 복수 개의 제1 스위칭 수단; 및
    상기 제1 노드와 접지전압단 사이에 접속된 제2 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  45. 제 41 항에 있어서,
    상기 외부 바이어스는 일정한 전압 크기로 변동하는 가변전압인 비휘발성 메모리 장치.
  46. 제 45 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 접지전압단 사이에 접속된 제3 트랜지스터;
    제1 노드와 접지전압단 사이에 접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 공통으로 상기 제1 노드와 접속된 제4 트랜지스터; 및
    상기 외부 바이어스를 상기 제1 노드로 전달하는 제1 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  47. 제 45 항에 있어서,
    상기 제2 전류미러는,
    상기 제1 전류미러의 입력단과 제1 노드 사이에 접속된 제3 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 접속되고, 게이트가 상기 제3 트랜지스터의 게이트와 공통으로 상기 제2 노드와 접속된 제4 트랜지스터; 및
    상기 제1 노드와 접지전압단 사이에 접속된 제1 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  48. 제 25 항 내지 제 35 항, 제 37 항 내지 제 47 항 중 어느 한 항에 있어서,
    상기 단위 셀은,
    제3 노드와 접지전압단 사이에 접속된 안티퓨즈;
    상기 제3 노드와 접속되어 상기 제3 노드로 쓰기전압을 전달하는 제3 스위칭 수단; 및
    상기 제3 노드와 상기 단위 셀의 출력단 사이에 접속되어 상기 제3 노드로 읽기전압을 전달하는 제4 스위칭 수단
    을 구비하는 비휘발성 메모리 장치.
  49. 제 48 항에 있어서,
    상기 단위 셀의 제3 스위칭 수단을 선택 제어하는 복수 개의 쓰기 구동 라인;
    상기 단위 셀의 제4 스위칭 수단을 선택 제어하는 복수 개의 읽기 구동 라인; 및
    상기 단위 셀의 제3 스위칭 수단으로 쓰기전압을 공급하는 복수 개의 쓰기전압 공급라인
    을 더 구비하는 비휘발성 메모리 장치.
  50. 제 48 항에 있어서,
    상기 안티퓨즈는 트랜지스터 또는 캐패시터로 이루어진 비휘발성 메모리 장 치.
  51. 제 48 항에 있어서,
    상기 감지수단은 인버터로 이루어진 비휘발성 메모리 장치.
KR1020080035208A 2008-04-16 2008-04-16 비휘발성 메모리 장치 KR100991911B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080035208A KR100991911B1 (ko) 2008-04-16 2008-04-16 비휘발성 메모리 장치
TW098110903A TWI420527B (zh) 2008-04-16 2009-04-01 非揮發性記憶體裝置
JP2009089845A JP5518360B2 (ja) 2008-04-16 2009-04-02 不揮発性メモリ装置
US12/418,822 US8208280B2 (en) 2008-04-16 2009-04-06 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080035208A KR100991911B1 (ko) 2008-04-16 2008-04-16 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20090109797A KR20090109797A (ko) 2009-10-21
KR100991911B1 true KR100991911B1 (ko) 2010-11-04

Family

ID=41200985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080035208A KR100991911B1 (ko) 2008-04-16 2008-04-16 비휘발성 메모리 장치

Country Status (4)

Country Link
US (1) US8208280B2 (ko)
JP (1) JP5518360B2 (ko)
KR (1) KR100991911B1 (ko)
TW (1) TWI420527B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127446B1 (ko) * 2009-06-05 2012-03-23 매그나칩 반도체 유한회사 비휘발성 메모리 장치의 단위 셀 및 이를 구비한 비휘발성 메모리 장치
JP5466594B2 (ja) * 2010-07-29 2014-04-09 ルネサスエレクトロニクス株式会社 半導体記憶装置及びアンチヒューズのプログラム方法
JP2012109329A (ja) * 2010-11-16 2012-06-07 Elpida Memory Inc 半導体装置及びその制御方法
US8686762B2 (en) * 2011-06-30 2014-04-01 Stmicroelectronics (Shenzhen) R&D Co. Ltd. Half open-loop-controlled LIN transmitter
CN103187983B (zh) * 2011-12-31 2016-06-15 意法半导体研发(深圳)有限公司 半开环控制的lin发射机
CN102857245B (zh) 2011-06-30 2015-04-15 意法半导体研发(深圳)有限公司 提供对iso脉冲的抗扰性的lin接收机
KR20130104287A (ko) 2012-03-13 2013-09-25 삼성전자주식회사 센싱 검증부를 포함하는 반도체 메모리 장치
US9495285B2 (en) 2014-09-16 2016-11-15 Integrated Device Technology, Inc. Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM)
US9553570B1 (en) 2014-12-10 2017-01-24 Integrated Device Technology, Inc. Crystal-less jitter attenuator
US9369139B1 (en) 2015-02-14 2016-06-14 Integrated Device Technology, Inc. Fractional reference-injection PLL
US9336896B1 (en) * 2015-03-23 2016-05-10 Integrated Device Technology, Inc. System and method for voltage regulation of one-time-programmable (OTP) memory programming voltage
US9455045B1 (en) 2015-04-20 2016-09-27 Integrated Device Technology, Inc. Controlling operation of a timing device using an OTP NVM to store timing device configurations in a RAM
US9362928B1 (en) 2015-07-08 2016-06-07 Integrated Device Technology, Inc. Low-spurious fractional N-frequency divider and method of use
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US9590637B1 (en) 2015-08-28 2017-03-07 Integrated Device Technology, Inc. High-speed programmable frequency divider with 50% output duty cycle
US9847869B1 (en) 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
US9614508B1 (en) 2015-12-03 2017-04-04 Integrated Device Technology, Inc. System and method for deskewing output clock signals
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9581973B1 (en) 2016-03-29 2017-02-28 Integrated Device Technology, Inc. Dual mode clock using a common resonator and associated method of use
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
KR102174726B1 (ko) * 2016-07-07 2020-11-06 매그나칩 반도체 유한회사 Otp 메모리 읽기 회로
KR101958518B1 (ko) * 2016-08-09 2019-03-15 매그나칩 반도체 유한회사 프로그래밍의 신뢰성이 개선된 otp 셀
JP6622745B2 (ja) 2017-03-30 2019-12-18 キヤノン株式会社 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936393A (ja) * 1982-08-20 1984-02-28 Mitsubishi Electric Corp 不揮発性半導体メモリ装置
US4954990A (en) * 1989-05-30 1990-09-04 Cypress Semiconductor Corp. Programming voltage control circuit for EPROMS
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JP3114627B2 (ja) * 1996-09-20 2000-12-04 日本電気株式会社 半導体記憶装置
US6044012A (en) * 1999-03-05 2000-03-28 Xilinx, Inc. Non-volatile memory array using gate breakdown structure in standard sub 0.35 micron CMOS process
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US7177181B1 (en) * 2001-03-21 2007-02-13 Sandisk 3D Llc Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics
US6825692B1 (en) * 2002-01-25 2004-11-30 Altera Corporation Input buffer for multiple differential I/O standards
TWI283408B (en) * 2004-05-14 2007-07-01 Samsung Electronics Co Ltd Circuit and method for controlling boosting voltage
US7102951B2 (en) * 2004-11-01 2006-09-05 Intel Corporation OTP antifuse cell and cell array
US7480588B1 (en) * 2006-04-19 2009-01-20 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
JP4855851B2 (ja) * 2006-07-03 2012-01-18 株式会社東芝 半導体記憶装置
US7558111B2 (en) * 2006-09-01 2009-07-07 Catalyst Semiconductor, Inc. Non-volatile memory cell in standard CMOS process

Also Published As

Publication number Publication date
TWI420527B (zh) 2013-12-21
JP5518360B2 (ja) 2014-06-11
JP2009259384A (ja) 2009-11-05
TW201001424A (en) 2010-01-01
US8208280B2 (en) 2012-06-26
US20090262567A1 (en) 2009-10-22
KR20090109797A (ko) 2009-10-21

Similar Documents

Publication Publication Date Title
KR100991911B1 (ko) 비휘발성 메모리 장치
KR101102776B1 (ko) 비휘발성 메모리 소자의 단위 셀 및 이를 구비한 비휘발성메모리 소자
US6240033B1 (en) Antifuse circuitry for post-package DRAM repair
KR101127446B1 (ko) 비휘발성 메모리 장치의 단위 셀 및 이를 구비한 비휘발성 메모리 장치
US6927997B2 (en) 3-transistor OTP ROM using CMOS gate oxide antifuse
KR100845407B1 (ko) 원-타임-프로그래머블 셀 및 이를 구비하는 ｏｔｐ 메모리
US5095461A (en) Erase circuitry for a non-volatile semiconductor memory device
US7723820B2 (en) Transistor based antifuse with integrated heating element
JP2009503901A (ja) 一回限りプログラム可能なメモリ及びそれを動作させる方法
TW201140602A (en) Antifuse programmable memory array
CN110036484B (zh) 电阻式随机存取存储器单元
KR20140087048A (ko) 절전 기능을 갖는 혼합 전압 비-휘발성 메모리 집적 회로
EP0661716B1 (en) Voltage regulator for non-volatile semiconductor memory devices
US11756640B2 (en) MIM efuse memory devices and fabrication method thereof
WO2007047771A2 (en) Antifuse programming, protection, and sensing device
US20110063912A1 (en) Methods and structures for reading out non-volatile memory using nvm cells as a load element
EP0183476A2 (en) MOS read-only memory systems
KR102482147B1 (ko) 이퓨즈 otp 메모리
KR100987596B1 (ko) 비휘발성 메모리 소자의 단위 셀 및 이를 구비한 비휘발성 메모리 소자
US5295113A (en) Flash memory source inhibit generator
KR100224134B1 (ko) 비휘발성 반도체 메모리장치 및 그 데이터 기입 방법
KR101480205B1 (ko) 비휘발성 메모리 장치의 단위 셀 및 이를 구비한 비휘발성 메모리 장치
JPS62206881A (ja) 不揮発性半導体記憶装置及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080416

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090924

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20100719

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090924

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20100818

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20100719

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20101020

Appeal identifier: 2010101006305

Request date: 20100818

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20100910

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20100818

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20100224

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20101020

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20100920

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101028

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101028

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130916

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140917

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150923

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160926

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170920

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180918

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20200917

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240925

Start annual number: 15

End annual number: 15