KR100981031B1

KR100981031B1 - 충전/방전 보호 회로

Info

Publication number: KR100981031B1
Application number: KR1020020046963A
Authority: KR
Inventors: 판비츠악셀
Original assignee: 다이얼로그 세미컨덕터 게엠베하
Priority date: 2001-08-02
Filing date: 2002-08-02
Publication date: 2010-09-10
Anticipated expiration: 2022-08-02
Also published as: KR20030013349A; US6687103B2; EP1282211A2; US20030025480A1; JP3927092B2; EP1282211A3; DE10137875C1; JP2003079060A

Abstract

본 발명은 과전압의 경우에 가용성 링크 세그먼트들이 신뢰성있게 파괴되고 그러한 파괴가 제 1 가용성 링크 세그먼트로부터 마지막 가용성 링크 세그먼트까지 순차적으로 진행하는 조건을 생성하는 것이다. 이것은 부하 전류 스위치, 가용성 링크 및 단락 스위치의 기능들을 병렬로 배열된 T-세그먼트들로 분할함으로써 달성되고, 그 각각은 용이하게 집적된 가용성 링크 세그먼트들 각각이 정격 전류(nominal current)의 각각의 분수만을 전달하도록 정격 부하의 분수에 대해서만 설계된다. 완전 보호 회로 또는 그것의 제어 논리가, 더 이상 보증될 수 없는 가용성 링크 세그먼트들의 연속적 끊어짐(blowing)의 경우에, 과도하게 높은 과전압(over-voltage)을 통과하기 전에 파괴되는 이러한 경우에 중요하다. 이것은 인가된 오퍼 전압을 즉시 단락시키는 반도체 스위치에 의해 보호받는다.

과전압 검출기, 충전 단자, 반도체 스위치, 재충전가능 전지

Description

충전/방전 보호 회로{Charge/discharge protection circuit}

도 1은 제1 실시예의 블럭도.
도 2는 도 1의 과전압 검출기의 개략적인 회로도.
도 3은 도 1의 클릭 발생기와 시프트 레지스터의 개략적인 회로도.
도 4는 제2 실시예의 블럭도.
도 5는 도 4의 논리 회로의 개략적인 회로도.
*도면의 주요부분에 대한 부호의 설명*
2; 버퍼 캐패시터 4; 반도체 스위치
6; 제어 논리 12; 단락 스위치

본 발명은 적어도 하나의 재충전 가능한 셀을 포함하는 재충전 가능한 배터리에 대한 충전/방전 보호 회로를 언급하며, 부하 전류 스위치를 열거나 닫는 제어 논리는 배터리 단자들에서 전압, 보호 회로의 충전/방전 단자들에서의 전압, 및 충전/방전 단자들에서의 충전 또는 방전 전류의 크기에 의존한다. 보호 회로에 의해 결정된 전기적 강도에 의존하는 전압 제한에 도달할 때 제어 신호를 생성하는 과전압 검출기를 상기 제어 논리는 포함한다. 이러한 제어 신호는 가용성 링크(fusible link)와 직렬인 부하 전류 스위치를 통해 배터리를 통해 배터리 단자들을 접속하는 단락 스위치(short circuit switch)를 닫는다.
그와 같은 회로는, 본 명세서에 분명히 참조된 DE-A-제 101 03 3363 호로부터 공지되어 있다. 특히, 이 회로는 모바일 폰의 전자 장치와 단일 리튬-이온 셀 사이에 배치될 수 있다. 이것은 최악의 경우에 본질적으로 요구되는 것보다 현저히 더 낮은 전기적 강도로 유리한 가격에서 생산될 수 있는데, 단락 스위치는 적합하게 결정된 전압 제한에 도달할 때 닫히기 때문이다. 따라서, 결과적인 단락 전류는 셀이 위험한 과충전으로부터 보호되도록 가용성 링크를 안전하게 파괴시킨다. 그러나, 모든 다른 회로 요소들과 대조하여, 가용성 링크는 집적될 수 없거나, 또는 단지 높은 가격에서 IC상에 집적될 수 있는데, 엄격하게 허용된 정격 전류에서 매우 신뢰성있게 응답해야 하기 때문이다. 본 발명의 작업은 가용성 링크를 포함하는 단일 칩상에 집적될 수 있는 상기에 서술된 타입의 보호 회로를 생성하기 위한 요구조건에 기초하고 있다.
상기 작업은 정격 전류의 분수 1/n에 대한 가용성 링크와 부하 전류 스위치를 포함하는 직렬 회로를 설계하고 그와 같은 직렬 회로들의 n개를 병렬로 분로(shunting)함으로써 창의성 있게 해결되며, 단락 회로 스위치는 n개의 스위치 세그먼트들로 구성되고, 그 각각은 부하 전류 스위치의 노드와 직렬 회로 x(x=1,2,...,3) 및 반대 배터리 접속의 가용성 링크 사이에 연결되며, 과전압 검출기는 각각의 스위치 세그먼트 x 에 대해서 순차적으로 분리된 제어 신호를 생성하고, 보호 회로의 충전/방전 단자들과 병렬로 반도체 스위치가 배치되며, 과전압 검출기는 미리 결정된 전압 제한에 도달할 때 도전성있게 스위칭한다.

그러므로, 본 발명의 중심 아이디어는 과전압의 경우에 가용성 링크 세그먼트들이 신뢰성있게 파괴되고 파괴가 제 1 가용성 링크 세그먼트로부터 마지막 가용성 링크 세그먼트까지 순차적으로 진행하는 조건을 생성하는 것이다. 이것은 부하 전류 스위치, 가용성 링크 및 단락 스위치의 기능들을 병렬로 배열된 T-세그먼트들로 분할함으로써 달성되고, 그 각각은 용이하게 집적된 가용성 링크 세그먼트들 각각이 정격 전류의 각각의 분수만을 전달하도록 정격 부하의 분수에 대해서만 설계된다. 이 경우, 전체 보호 회로 또는 그것의 제어 논리가, 가용성 링크 세그먼트들의 연속적 끊어짐이 더 이상 보증되지 않는 경우에, 과도하게 높은 과전압을 통하기 전에는 파괴되지 않는 것이 중요하다. 이것은 인가된 과전압을 즉시 단락시키는 반도체 스위치에 의해 보호받는다.

적절히, 과전압 검출기는 충전/비충전 단자들의 전압을 입력 전압으로 수신한다(청구항 2). 원리상, 과전압 검출기는 또한 단락된 부하 전류 스위치들의 병렬 회로를 통과하는 전압을 입력 전압으로 수신하고, 그 부하 전류 스위치들은 이전 과전압에 의해 야기된 오버 전류로 인해 단락된 부하 전류를 가진다.
적절히, 스위치 세그먼트들에 대한 제어 신호들을 생성하는 제어 논리의 적어도 그들 회로 부품들은 보조 전압원, 특히 충전된 버퍼 캐패시터로부터 전원 전압을 수신한다(청구항 3). 이것은 외부의 과전압이 반도체 스위치에 의해 단락될 때 또는 그것이 제어 논리의 다른 의도된 부분들(intended parts)의 파괴에 이르도록 높은 경우, 보호 회로의 기능을 보호한다.
과전압 검출기는 특히, 미리결정된 전압 제한에 도달할 때 그의 제 2 안정된 상태에 스위치시키는 쌍안정 플립 플롭 회로를 포함할 수 있어서(청구항 6), 단락된 스위치의 스위치 세그먼트들의 연속적 닫힘(closing)은 미리 결정된 전압 제한은 극히 짧은 동안 도달될 때 시작된다.
과전압 검출기는 적어도 n 레벨들의 시프트 레지스터에 의해 따르는 클럭 발생기를 포함하며, 그것은 미리 결정된 전압 제한에 도달할 때, 실질적으로, 단락된 스위치의 스위치 세그먼트들을 위해 제어 신호를 전달한다(청구항 7).
대안적으로, 제어 신호들을 생성하는 이러한 방법은 전압 검출기와 연관된 단락된 스위치의 각 스위치 세그먼트를 가능하게 하며, 전압 검출기는 이 스위치 세그먼트의 전압이 연관된 가용성 링크 세그먼트의 끊어짐의 결과로서 사라질 때 그것의 출력에 신호를 전달하며, 그 전압 검출기의 출력들은, 클럭 발생기를 포함하고 선행하는 스위치 세그먼트의 전압 검출기가 출력 신호를 전달할 때만 다음의 인 라인 스위치 세그먼트(the next in line switch segment)에 대한 제어 신호를 생성하는 논리 회로에 결합된다(청구항 8). 논리 회로는 특히 연속적으로 접속된 적절한 다수 또는 짧은 시프트 레지스터들의 적절한 다수로 실현될 수 있고, 종래의 숙련된 기술자들이 잘 아는 바와 같이, 서로 플립 플롭에 연결되어 실현될 수 있다. 시프트 레지스터들을 이용하는 것은 제어 신호들이 즉시 서로 따르지 않는 이런 경우에 이점을 가지지만, 클럭 발생기의 주파수와 시프트 레지스터 단계들의 수에 의해 결정되는 짧은 지연을 가지므로, 따라서 가용성 링크 세그먼트의 이전 끊어짐에 의해 생성된 전류 경로(current path)가 쿨다운(cool down)되도록 허용한다.
특히, 반도체 스위치 및/또는 단락된 스위치의 스위치 세그먼트들은, 이들 구성 요소들이 단지 낮은 전기적 강도를 제공하는 저비용 기술(low-cost technology)을 또한 실현될 수 있도록, 직렬 접속된 2개의 병렬 제어된 단일 스위치들을 구비한다(청구항 9).
바람직하게, 캐패시터들을 제외한 모든 회로 부품들은 한 칩상에 집적된다(청구항 10).
본 발명에 따른 보호 회로의 실시예들은 도면들에서 개략적으로 단순화되어 도시된다.
도 1에 도시된 보호 회로는 리튬-이온 전지(1)의 단자와, 가파른 곡선의 전압 상승에 대처하기 위한 필터-커패시터(40)와 병렬로 놓인 2개의 충전/방전 단자(50 및 60) 사이에 집적 회로로서 위치해 있다. 이 보호 회로는 +V_H 뿐만 아니라 외부 접속 Com, +Batt 및 Out을 가진다. +V_H는 기준 전위 Com을 갖는 커패시터(2)를 통해 접속된다. 버퍼 커패시터(2)는 통상 (다이오드로 표시된) 반도체 스위치(4)를 통해 배터리 단자들에서의 전압까지 충전된다. 만일 이 전원 전압이 강하하면, 반도체 스위치(4)는 개방되고 버퍼 커패시터(2)는 라인(5)을 통해 집적 회로의 필수부들을 위해 일정한 시간동안 전력을 공급한다(청구항 4). 반도체 스위치(4)를 대신하여 전하펌프 회로가 사용될 수도 있다. 여기서, 전하 펌프 회로는 집적 회로 기술에 의해 요구받는 바와 같이 버퍼 커패시터(2)를 의도된 최대 게이트 전압까지 충전한다(청구항 5).
전류 감지 레지스터 R_sense는, 회로 배치와 직렬을 이루는 Out 및 +Batt 사이에 놓인다. 이 회로는 복수의 병렬 결합된 직렬 회로들을 포함하고, 차례로, 각각의 직렬 회로는 부하 전류 스위치(10₁, 10₂....10_n)와 집적된 가용성 링크(11₁, 11₂,...11_n)를 포함한다. 부하 전류 스위치(10_x)와 가용성 링크(11_x)사이의 각각의 접속 노드는, 그 자신의 단락 스위치(12₁, 12₂, ...12_n)를 통해 기준 전위 Com에 접속된다.
점선 블럭(6)으로 개략적인 형태로 도시된 제어 논리는, 리튬-이온 전지의 전압이 미리결정된 허용 범위 밖에 있다고 가정할 때, 공지된 수단에 의해 차동증폭기(D1 및 D2)를 통해 배터리 저-전압 신호(under-voltage signal) UV와 배터리 과전압 신호 OV를 발생한다. 나아가 이 제어 논리는 차동 증폭기(D3, D4)에 의해 R_sense 양단의 전압 강하로부터 각각 출력 신호 OCD, OCC를 발생하는데, 이때가 각각 최대 충전 전류 또는 최소 충전 전류에 도달하는 때이다. 차동 증폭기(D1 내지 D4)의 출력 신호 UV, OV, OCC, 및 OCD는 OR-게이트 OD에 결합되는데, 이 게이트는, 상기 언급한 각 경우에 모든 부하 전류 스위치(10₁ 내지 10_n)를 개방하는 출력 신호 F1을 제공한다.
전압 V_out은 과전압 시에 에러 신호 F2를 생성하는 과전압 검출기 OVD의 입력에 동시에 제공된다. 에러 신호 F2는 Com과 Out 사이에서 직렬 접속된 2개의 반도체 스위치(7,8)를 동시에 폐쇄하며, OR-게이트 OD를 통해 에러 신호 F1을 생성하여 부하 전류 스위치(10₁ 내지 10_n)를 개방하고, 클릭 발생기 CLK를 구동한다.
시프트 레지스터 SR은 클럭 발생기 CLK에 결합되어 단락 회로 스위치(12₁ 내지 12_n)의 성공적 폐쇄를 위해 에러 신호 F3[1:n]을 순차적으로 전달한다. 이 결과, 차례로 가용성 링크 세그먼트들(11₁ 내지 11_n)가 절단되어, 수 밀리초 내지 100 밀리초 후에 리튬-이온 전지(1)가 Out으로부터 차단된다. 적어도 가용성 링크 세그먼트(11_n)가 절단되기 이전에, 제어 논리(6)는, 필요하다면, 버퍼 커패시터(2)에 의해 공급받을 것이다.
도 2는 과전압 검출기의 실시예를 도시한다. 외부 접속의 표시는 도 1에 대응한다. Out과 Com사이에는 제2 트리거 소자(23)와 제2 저항(24)외에도 제1 트리거 소자(21)와 저항(22)을 포함하는 직렬 회로가 놓여 있다. 트리거 소자(21,23)는 제너 다이오드와, 등을 맞대어 결선된 역전류 다이오드의 직렬 접속으로서 상징적으로 도시되어 있다. 양의 방향 또는 음의 방향으로의 미리결정된 전압 제한-한계를 초과할 때, 대응하는 트리거 소자는 전도성이 되고, 그와 함께 각각의 후속 MOS 트랜지스터 T1 또는 T2는 차례로 각각의 후속된 슈미트-트리거를 AO" 또는 aL＠로 설정한다. 슈미트-트리거들의 출력은 인버터 I를 통해 NAND-게이트(25)의 입력과 결합된다. 차례로 NAND-게이트의 출력은 D 플립-플롭(26)의 클럭 입력과 접속된다. 그 D-입력은 통상 A1" 즉 AH＠이다. 따라서, 플립-플롭(26)의 출력 Q는, OR-게이트로부터 임펄스가 클럭 입력에 도달하면 AH＠로 간다. 따라서, 과전압 검출기는 쌍안정 플립-플롭과 같이 행동한다. 출력 신호 AH＠는 신호 F2를 나타낸다.
도 3은 도 1에 도시된 바와 같이 결합된 시프트 레지스터를 갖는 클럭 발생기 CLK를 도시하고 있다. 클럭 발생기 CLK는 그 개시 입력 EN에 신호 F2가 인가될 때 개시되어 그 출력에서 클럭 펄스 clk를 공급한다. 이 펄스들은 시프트 레지스터 SR의 클럭 입력에 인가된다. 동시에, 시프트 레지스터는 그 신호 입력 XR에서 신호 F2를 수신하고 그 D-입력에서 신호 Al" 또는 AH＠를 수신한다. 시프트 레지스터 SR은 신호 F3[1:n]과 동등한 Q₁, Q₂, ...Q_n을 출력한다. 그리하여, 클럭 신호에 따라 순차적으로 AL＠로부터 AH＠로 전환되어, 도 1의 스위치 세그먼트(12₁ 내지 12_n)을 폐쇄를 위한 후속하는 제어 신호들을 순차적으로 전달하게 된다.
도 4는 보호 회로의 제2 실시예의 블럭도를 도시한다. 도 1의 실시예와 유사한 배열을 갖는다면, 그것은 단락 회로 스위치들 12₁ 내지 12_n에서 픽 오프(picked off)된 전압들 V₁ 내지 V_n-1이 선택되고, 이어서 논리 회로 LS에 공급되기 때문에, 도 1의 시프트 레지스터 SR을 대체하는 것과는 서로 다르다.
이러한 논리 회로 LS는 제어 신호들 F3[1:n]을 순차적으로 공급하고, 도 5에 예시된다. 그것은 도 4에 지정된 전압들 또는 신호들을 수신하고, 각각의 스위치 세그먼트 12₁ 내지 12_n에 대해 각각으로부터 픽 오프된 전압들 V₁ 내지 V_n-1, 슈미트-트리거(Schmitt-Trigger)로서 예시된 전압 검출기 ST와, 그 수가 스위치 소자들의 수와 같은 다수의 D-플립-플롭들 DFF₁내지 DFF_n을 포함한다. 도 1의 주파수보다 더 높은 주파수에서 양호하게 동작하는 클럭 발생기 CLK는 앞서와 같이 신호 F2에 의해 시작되고, DFF₁의 클럭 입력에 클럭 신호들 clk를 전달한다. 에러 신호 F2가 D-플립-플롭들의 모든 입력들 XR에 인가되고, 그에 의해 그들을 인에이블링하기 때문에, 제 1 클럭 펄스 CLK는 DFF₁의 출력 Q를 A1"으로 강제하고, 그에 의해 스위치 세그먼트 12₁을 폐쇄하는 제 1 제어 신호 F3[1]을 발생시킨다. 그 자신의 가용성 링크 세그먼트(11₁)가 그대로인 동안, 전압 V₁은 > 0 V(전형적으로 0.5 내지 1.5 V)이다. 그러므로, 대응하는 전압 검출기는 출력 신호 A1"를 공급한다. 가용성 링크 세그먼트(11₁)가 스위치 세그먼트의 폐쇄 후에 짧은 시간 끊길 때, 전압은 V₁<0.5V도록 스위칭한다. 전압 검출기의 출력 신호는 AO"으로 진행한다. 다음의 인버터 I는 AND-게이트 U1의 제 2 입력에 대한 그 A1"의 출력을 생성한다. 신호 F3[1]이 제 1 입력에 인가되면, AND-게이트 U₁의 출력은 또한 A1A로 스위칭한다. 이 출력은 다음 플립-플롭 DFF₂의 D-입력에 연결되고, 대응하는 방식으로 클럭 신호 clk의 다음 상승(next rise)에 제어 신호 F3[2] 등을 공급한다.
다른 개선(도면에 예시되지 않지만)은 단락 시프트 레지스터(short shift register)에 의한 플립-플롭들의 각각을, 예를 들어 3개의 연속적인 적절하게 연결된 D-플립-플롭들로 대체하는 것으로 구성된다. 따라서, 각각의 제어 신호는, 예를 들어, 각각의 가용성 링크 세그먼트의 끊김에 기인하여 각각의 스위치 소자에서의 전압 Vx가 전압 검출기의 스위칭 임계값 아래로 드롭된 후 3개의 클럭 사이클들의 시간 지연 후에 발생될 수 있다. 이 시간 지연 동안, 가용성 링크 세그먼트가 끊기기 바로 전의 전류 경로는 쿨 다운(cool down)할 수 있다. 이러한 방법은, 물리적으로 가깝게 인접하여 이격되고, 여전히 손상되지 않은 가용성 링크 세그먼트의 응답 특성들 상의 반동 효과(retroactive effect)를 갖는 것을 피한다.
그 사이에, 이 가용성 링크 세그먼트의 전류 경로는 알루미늄과 같은 용해되기 전의 금속(before melted-away metal)이 응고할 때 다시 도전되고, 이때, 이는 앞서와 같은 방식으로 그 자신의 전압 검출기에 의해 인식되며, 이 가용성 링크 세그먼트의 새로운 끊김은 개시된다. 이는 전체 회로의 보호 기능의 신뢰도를 더 증가시킨다.

본 발명에 의하면, 과전압의 경우에 가용성 링크 세그먼트들이 신뢰성있게 파괴되고 파괴가 제 1 가용성 링크 세그먼트로부터 마지막 가용성 링크 세그먼트까지 순차적으로 진행하는 조건을 생성한다.

Claims

배터리 단자들(+Batt)에서의 전압, 보호 회로의 충전/방전 단자들(50, 60)에서의 전압, 및 상기 충전/방전 단자들에서의 전류의 크기에 의존하여 부하 전류 스위치를 개폐하는 제어 논리(6)와 함께, 적어도 하나의 재충전가능 전지(1)를 구비하는 배터리를 위한 충전/방전 보호 회로로서, 상기 제어 논리(6)는 과전압 검출기(OVD)를 구비하고, 상기 과전압 검출기(OVD)는, 상기 충전/방전 단자들에서의 전압이 상기 보호 회로에 의해 결정되는 전기적 강도에 의존하는 전압 제한에 도달할 때 제어 신호(F3[1:n])를 생성하고, 상기 제어 신호(F3[1:n])는 부하 전류 스위치와 직렬인 가용성 링크(11)를 통해 상기 배터리 단자들에 접속하는 단락 스위치(short-circuit switch; 12)를 닫는, 상기 충전/방전 보호 회로에 있어서,

상기 부하 전류 스위치(10[1:n])와 상기 가용성 링크(11)의 가용성 링크 세그먼트들[1:n]을 구비하는 직렬 회로가 정격 전류(nominal current)의 분수 1/n에 대하여 설계되고, 여기서 n 개의 상기 직렬 회로들이 병렬로 분로되며(shunted), 상기 단락 스위치(12)는 n 개의 스위치 세그먼트들[1:n]을 구비하고 각각의 스위치 세그먼트는 상기 부하 전류 스위치와 상기 직렬 회로 x(x=1, 2...n)의 상기 가용성 링크 세그먼트들[1:n]의 노드와 대향측의 배터리 접속(Com) 간에 결합되고, 상기 과전압 검출기(OVD)는 스위치 세그먼트[1:n]마다 순차 연속하여 별개의 제어 신호(F3[1:n])를 생성하고, 상기 보호 회로의 충전/방전 단자들(50, 60)에 병렬로 반도체 스위치(7, 8)가 배치되며, 미리결정된 전압 제한에 도달할 때에, 상기 과전압 검출기(OVD)는 도전적으로 스위칭하는 것을 특징으로 하는, 충전/방전 보호 회로.
제 1 항에 있어서,

상기 과전압 검출기(OVD)는 입력 전압으로서 상기 충전/방전 단자들(50, 60)에서의 전압을 수신하는 것을 특징으로 하는, 충전/방전 보호 회로.
제 1 항 또는 제 2 항에 있어서,

상기 단락 스위치(12)의 스위치 세그먼트들[1:n]에 대해 상기 제어 신호들(F3[1:n])을 생성하는 적어도 상기 제어 논리(6)의 회로 부품들은 보조 전압원으로부터 전원 전압(+VH)을 수신하는 것을 특징으로 하는, 충전/방전 보호 회로.
제 3 항에 있어서,

상기 보조 전압원은 버퍼 캐패시터(2)를 구비하고, 상기 버퍼 캐패시터(2)는 반도체 스위치(4)를 통해 상기 배터리 단자들에서의 전압에 충전되고, 상기 반도체 스위치(4)는 상기 배터리 단자들에서의 전압이 미리결정된 값 아래로 떨어질 때, 또는 상기 과전압 검출기(OVD)가 상기 전압 제한을 초과시 제어 신호(F3[1:n])를 생성할 때 개방하는 것을 특징으로 하는, 충전/방전 보호 회로.
제 3 항에 있어서,

상기 보조 전압원은 버퍼 캐패시터(2)를 구비하고, 상기 버퍼 캐패시터(2)는 충전 펌프를 통해 상기 제어 논리(6)에 대해 최대 허용가능한 게이트 전압으로 충전되는 것을 특징으로 하는, 충전/방전 보호 회로.
제 1 항 또는 제 2 항에 있어서,

상기 과전압 검출기(OVD)는, 상기 미리결정된 전압 제한이 도달될 때에 제 2 안정된 상태로 스위칭하는 쌍안정 플립-플롭 회로(26)를 구비하는 것을 특징으로 하는, 충전/방전 보호 회로.
제 1 항 또는 제 2 항에 있어서,

상기 과전압 검출기 다음에 클럭 발생기(CLK) 및 적어도 n 레벨들의 시프트 레지스터가 후속하고, 상기 레벨들은 상기 미리결정된 전압 제한에 도달할 때에, 상기 단락 스위치(12)의 스위치 세그먼트들을 위해 상기 제어 신호들(F3[1:n])을 순차적으로 공급하는 것을 특징으로 하는, 충전/방전 보호 회로.
제 1 항 또는 제 2 항에 있어서,

상기 단락 스위치의 각각의 스위치 세그먼트[1:n]는 상기 스위치 세그먼트와 전압 검출기(ST)를 연관시키고, 상기 전압 검출기(ST)는 이 스위치 세그먼트에서의 전압이 상기 연관된 가용성 링크 세그먼트[1:n]의 끊김의 결과로서 사라질 때에 그 출력에서 신호를 전달하고, 상기 전압 검출기들의 출력들은, 클럭 발생기(CLK)를 구비하고, 상기 전압 제한을 초과할 때에, 선행하는 스위치 세그먼트의 상기 전압 검출기가 출력 신호를 전달할 때에만 다음의 인 라인 스위치 세그먼트를 위해 상기 제어 신호(F3[1:n])를 생성하는 논리 회로에 결합되는 것을 특징으로 하는, 충전/방전 보호 회로.
제 1 항 또는 제 2 항에 있어서,

상기 반도체 스위치는 직렬 접속된 2개의 병렬 제어된 단일 스위치들을 구비하는 것을 특징으로 하는, 충전/방전 보호 회로.
제 1 항 또는 제 2 항에 있어서,

캐패시터들을 제외하고는, 모든 회로 부품들이 한 칩 상에 집적되는 것을 특징으로 하는, 충전/방전 보호 회로.
제 1 항 또는 제 2 항에 있어서,

상기 단락 스위치(12)의 스위치 세그먼트들[1:n]은 직렬 접속된 2개의 병렬 제어된 단일 스위치들을 포함하는, 충전/방전 보호 회로.