KR100980344B1

KR100980344B1 - 통신 시스템에서 기준 주파수 발생 장치 및 방법

Info

Publication number: KR100980344B1
Application number: KR1020100023768A
Authority: KR
Inventors: 김정한
Original assignee: 삼성탈레스 주식회사
Priority date: 2010-03-17
Filing date: 2010-03-17
Publication date: 2010-09-06
Anticipated expiration: 2030-03-17

Abstract

본 발명은 통신 시스템에서 기준 주파수 발생 장치 및 방법에 관한 것으로, 특히 직접 디지탈 합성기에서 출력되는 주파수의 정밀도를 향상시키기 위한 통신 시스템에서 기준 주파수 발생 장치 및 방법에 관한 것이다. 이를 위해 본 발명은 통신 시스템에서 기준 주파수 발생 방법에 있어서, 기준 주파수와 상기 기준 주파수에 설정하기 위한 제1 제어 신호를 합성하여 제1 샘플링 주파수를 생성하고, 저대역 통과 필터링하는 과정과, 상기 필터링된 제1 샘플링 주파수와 상기 제1 제어 신호를 합성하여 제2 샘플링 주파수를 생성하고, 대역 통과 필터링하는 과정과, 상기 대역 통과 필터링된 제2 샘플링 주파수와 제2 제어 신호를 합성하는 과정과, 상기 합성된 샘플링 주파수를 주파수 터닝 워드를 통해 분해하여 기준 주파수를 발생시키는 과정을 포함한다.

Description

통신 시스템에서 기준 주파수 발생 장치 및 방법{APPARATUS AND METHOD FOR GENERATING REFERENCE FREQUENCY IN A COMMUNICATION SYSTEMS}

본 발명은 통신 시스템에서 기준 주파수 발생 장치 및 방법에 관한 것으로, 특히 직접 디지탈 합성기에서 출력되는 주파수의 정밀도를 향상시키기 위한 통신 시스템에서 기준 주파수 발생 장치 및 방법에 관한 것이다.

일반적으로 통신 시스템에서 주파수 합성기는 무선 주파수(Radio Frequency, RF)를 중간 주파수(Intermediate Frequency, IF)로 변환하거나 중간 주파수를 무선 주파수로 변환할 때 국부발진기로 사용되며, 여러 개의 채널을 갖는 송수신 시스템에서 원하는 채널을 선택하는 기능을 한다. 이러한 주파수 합성기는 새로운 주파수의 합성 방법에 따라 직접 아날로그 주파수 합성기, 간접 주파수 합성기, 그리고 직접 디지털 합성기(Direct Digital Synthesizer, DDS)로 나눌 수 있다. 직접 아날로그 주파수 합성기는 믹싱, 필터링, 대수적 계산 등에 의해 원하는 주파수를 합성하는 방법이고, 간접 주파수 합성 방법에서 가장 많이 사용되고 있는 방식이 PLL(Phase Locked Loop)이다.

그리고, 직접 디지털 합성 방식은 어큐뮬레이터, ROM 등의 디지털 회로를 이용해 아날로그 정현파 신호를 얻어내는 방법이다. 직접 디지탈 합성기는 DDFS(Direct Digital Frequency Synthesizer), DSS(Digital Sine Synthesizer), 또는 NCO(Numerical Controlled Oscillator)로도 불린다. DDS는 현재 위성통신, radar, 계측기, 의료기기. 스프레드 스펙트럼 통신과 같이, 높은 주파수 해상도, 빠른 lock time등의 특성을 요구하는 시스템에 폭 넓게 사용되고 있다.

이러한 직접 디지탈 합성기는 주파수 분해능을 높이기 위해서 일반적으로 Frequency Agile 시스템 등에서 사용된다. 이 경우, 직접 디지탈 합성기의 분해능은 DDS 입력 샘플링 주파수/2^{주파수 튜닝 워드 비트수}로 결정된다. 주파수 튜닝 워드는 24bits, 28bits, 32bits, 48bits등을 주로 사용하고 있다. 그리고, DDS 출력 주파수 오차를 줄이기 위해서는 직접 디지탈 합성기의 입력 샘플링 주파수를 직접 디지탈 합성기의 출력 주파수에 따라 수 Hz 단위까지 맞춰 입력해야 하며 일반적인 발진기 소자 등을 이용하여 Hz 단위까지 맞추는데는 어려움이 있다.

도 1은 종래 기준 주파수 발생 장치를 나타낸 블럭도이다.

도시된 바와 같이, 종래 기준 주파수 발생 장치는 기준 주파수를 입력받아 샘플링 주파수를 발생시키는 고정 주파수 합성기(102), 상기 고정 주파수 합성기(102)로 DDS_CLOCK, DDS_DATA, DDS_ENABLE CONTROL SIGNAL을 입력하는 PIC(Programmable Interrupt controller, 104)와, 상기 고정 주파수 합성기(102)로부터 출력된 입력 샘플링 주파수를 저대역 통과하는 저대역 통과 필터부(106)와, 상기 저대역 통과 필터부(106)를 통해 출력된 주파수를 DDS_CLOCK, DDS_DATA, DDS_IO UPDATE CONTROL SIGNAL을 통해 주파수 분해하여 아날로그 정현파를 생성하는 직접 디지탈 합성기(108)을 포함한다.

그런데, 이러한 종래 기준 주파수 발생 장치에서 DDS의 분해능은 DDS 입력 샘플링 주파수에 의하여 결정되며, 출력 주파수를 동일 스텝으로 넓은 주파수 범위로 가변하여 사용할 경우, DDS의 출력 주파수는 일정한 주파수 오차가 발생되며, 또한, 직접 디지탈 합성기의 출력 주파수를 제어하는 주파수 튜닝 워드(frequency tuning word)가 일정하지 않아 특정 직접 디지탈 합성기의 출력 주파수부터는 계산된 주파수 튜닝 워드에 서로 다른 웨이팅 팩터(weighting factor)를 가감해줘야 하는 문제점이 있다.

본 발명은 상술한 종래 문제점을 해결하기 위해서 착안된 것으로서, 직접 디지탈 합성기에서 출력되는 주파수의 정밀도를 향상시키기 위한 통신 시스템에서 기준 주파수 발생 장치 및 방법을 제공한다.

상술한 바를 달성하기 위한 본 발명은 통신 시스템에서 기준 주파수 발생 방법에 있어서, 기준 주파수와 상기 기준 주파수에 설정하기 위한 제1 제어 신호를 합성하여 제1 샘플링 주파수를 생성하고, 저대역 통과 필터링하는 과정과, 상기 필터링된 제1 샘플링 주파수와 상기 제1 제어 신호를 합성하여 제2 샘플링 주파수를 생성하고, 대역 통과 필터링하는 과정과, 상기 대역 통과 필터링된 제2 샘플링 주파수와 제2 제어 신호를 합성하는 과정과, 상기 합성된 샘플링 주파수를 주파수 튜닝 워드를 통해 분해하여 기준 주파수를 발생시키는 과정을 포함한다.

또한, 상술한 바를 달성하기 위한 본 발명은 통신 시스템에서 기준 주파수 발생 장치에 있어서, 기준 주파수와 상기 기준 주파수에 설정하기 위한 제1 제어 신호를 합성하여 제1 샘플링 주파수를 생성하는 고정 주파수 합성기와, 상기 생성된 제1 샘플링 주파수를 저대역 통과 필터링하는 제1 필터부와, 상기 필터링된 제1 샘플링 주파수와 상기 제1 제어 신호를 합성하여 제2 샘플링 주파수를 생성하는 제1 직접 디지탈 합성기와, 상기 생성된 제2 샘플링 주파수를 대역 통과 필터링하는 제2 필터부와, 상기 대역 통과 필터링된 제2 샘플링 주파수와 제2 제어 신호를 합성하고, 상기 합성된 샘플링 주파수를 주파수 튜닝 워드를 통해 분해하여 기준 주파수를 발생시키는 제2 직접 디지탈 합성기를 포함한다.

상술한 바와 같이, 본 발명은 통신 시스템에서 기준 주파수 발생 장치 및 방법에 관한 것을 제공함으로써, 고정 주파수 합성기의 출력 주파수를 낮추어 최종 출력에 대한 위상 잡음을 개선하는 효과가 있다. 또한, 본 발명은 직접 디지탈 합성기의 출력 이미지 신호를 사용함으로써 입력 샘플링 주파수보다 높은 주파수를 사용할 수 있으며, 제1 직접 디지탈 합성기의 이미지 신호의 주파수를 최종 출력용 직접 디지탈 합성기의 샘플링 주파수로 사용함으로써 출력 주파수의 정확도를 향상 시키는 효과가 있다.

도 1은 종래 기준 주파수 발생 장치를 나타낸 블럭도.
도 2는 본 발명의 실시 예에 따른 기준 주파수 발생 장치를 나타낸 블럭도.
도 3은 본 발명의 실시 예에 따른 직접 디지탈 합성기를 구성하였을 경우 직접 디지탈 합성기로부터 출력된 주파수를 나타낸 예시도.
도 4는 본 발명의 실시 예에 따른 기준 주파수 발생 과정을 나타낸 순서도.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 사용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 2는 본 발명의 실시 예에 따른 기준 주파수 발생 장치를 나타낸 블럭도이다.

도시된 바와 같이, 본 발명의 실시 예에 따른 기준 주파수 발생 장치는 입력된 기준 주파수와 제1 PIC(Programmable Interrupt Controller, 204)로부터 발생되는 DDS_CLOCK, DDS_DATA, DDS_ENABLE CONTROL SIGNAL을 합성하여 제1 샘플링 주파수를 생성하는 고정 주파수 합성기(202)와, 상기 고정 주파수 합성기(202)를 통해 생성된 제1 샘플링 주파수를 저대역 통과 필터링하는 제1 필터부(206)와, 상기 제1 필터부(206)에서 필터링된 주파수와 제2 PIC로부터 입력된 DDS_CLOCK, DDS_DATA, DDS_ENABLE CONTORL SIGNAL을 합성하여 제2 샘플링 주파수를 생성하는 제1 직접 디지탈 합성기(208)와, 상기 제1 직접 디지탈 합성기(208)를 통해 생성된 제2 샘플링 주파수를 대역 통과 필터링하는 제2 필터부(212)와, 상기 제2 필터부(212)에서 필터링된 주파수와 입력된 DDS_CLOCK, DDS_DATA, DDS_IO UPDATE CONTROL SIGNAL을 합성하여 DDS 출력 주파수를 생성하는 제2 직접 디지탈 합성기(214)를 포함한다.

상술한 본 발명에 따른 기준 주파수 발생 장치에서 상기 제1 및 제2 PIC(204, 210)는 여러 가지 모드의 연산을 제공해주며 인터럽트에 대해서 사용되는 컨트롤러이다. 이러한 PIC에는 초기와, 다수의 PIC 연결 방법, 인터럽트를 받아들이는 방법, 및 받아 들인 인터럽트에 대해서 기준 주파수 발생 장치를 전반적으로 제어하는 제어부에게 알려주는 방법이 프로그램화되어 있다.

이하, 본 발명의 실시 예에 따른 기준 주파수 발생 장치를 예를 들어 설명하면 다음과 같다.

만일, 10MHz의 기준 주파수가 고정 주파수 합성기(202)로 입력되면, 상기 고정 주파수 합성기(202)는 10MHz 기준 주파수와 제1 PIC(204)로부터 DDS_CLOCK, DDS_DATA, DDS_ENABLE CONTROL SIGNAL을 입력받아 해당 주파수를 합성하고, 제1 필터부(206)는 이를 저대역 통과 필터링한다. 상기 제1 필터부(206)를 통해 필터링된 주파수는 약 300MHz를 가진다. 그리고, 제1 직접 디지탈 합성기(208)는 300MHz로 필터링된 주파수와 제2 PIC(210)로부터 입력된 DDS_CLOCK, DDS_DATA, DDS_ENABLE CONTROL SIGNAL과 합성하여 약 390MHz의 샘플링 주파수(Fundamental 주파수: 약 90MHz)를 출력한다. 보다 상세하게, 상기 이미지 주파수는 390.4515723930672MHz(Fundamental 주파수: 90.4515723930672 MHz)을 가진다. 그리고, 제2 직접 디지탈 합성기(214)에서 처리될 수 있는 최대 주파수는 대체로 400MHz이기 때문에, 제2 필터부(212)는 Fundamental 주파수와 기타 필요없는 이미지 주파수를 제거하기 위하여 상기 390MHz의 샘플링 주파수를 필터링한다. 즉, 상기 제2 필터부는 원하는 주파수만 통과하는 대역 통과 필터이다. 그리고, 상기 제2 직접 디지탈 합성기(214)는 입력되는 DDS_CLOCK, DDS_DATA, DDS_IO UPDATE CONTROL SIGNAL에 따라 390MHz/2³²스텝의 주파수를 발생한다.

다시 말하면, 본 발명은 제1 직접 디지탈 합성기(208)로부터 출력되는 Hz 이하 단위의 주파수 정확도를 갖는 이미지 주파수를 제2 직접 디지탈 합성기(204)의 샘플링 주파수로 사용한다. 또한, 본 발명은 직접 디지탈 합성기를 단지 2개(제1 및 제2 직접 디지탈 합성기)만을 구성한 기준 주파수 발생 장치를 설명하였으나, 이는 단지 실시 예일 뿐, 다수의 직접 디지탈 합성기를 구성할 수 있다. 하기 <표 1>은 제1 직접 디지털 합성기의 샘플링 주파수(Fs_1)가 300MHz이고, 제1 직접 디지탈 합성기로부터 출력된 Fundamental 주파수(Ff)를 90MHz로 설정할 경우, 제1 직접 디지탈 합성기에서 출력되는 이미지 주파수를 나타낸 것이다.

	1차 이미지 주파수(MHz)	2차 이미지 주파수(MHz)	3차 이미지 주파수(MHz)	4차 이미지 주파수(MHz)	5차 이미지 주파수(MHz)
이미지 구성	Fs_1-Ff	Fs_1+Ff	2Fs_1-Ff	2Fs_1+Ff	3Fs_1-Ff
이미지 주파수	209MHz	390.4515723930672MHz	509.5484276069328MHz	690.4515723930672MHz	809.5484276069328MHz

상기 <표 1>에서 이미지 주파수의 단위는 MHz이며, 소수점 이하는 편의상 생략하였으나, 제2 직접 디지탈 합성기의 출력 주파수에서 출력된 정확한 주파수는 1차 이미지 주파수의 경우 209.5484276069328MHz이고, 2차 이미지 주파수의 경우 390.4515723930672MHz이고, 3차 이미지 주파수의 경우 509.5484276069328MHz이고, 4차 이미지 주파수의 경우 690.4515723930672MHz이고, 5차 이미지 주파수의 경우 809.5484276069328MHz이다. 그리고, 도 3은 상기 <표 1>과 같이 제1 직접 디지탈 합성기로부터 출력되는 Fundamental 및 이미지 주파수들을 나타낸 예시도이다.

이때, 고정 주파수 합성기(202)의 출력 주파수는 제1 직접 디지탈 합성기의 출력 주파수의 분해능 및 스텝을 결정하고, 제1 직접 디지탈 합성기의 출력 주파수는 제2 직접 디지탈 합성기의 분해능 및 스텝을 결정한다. 따라서, 제2 직접 디지탈 합성기의 최종 출력 주파수에 대한 분해능 및 스텝은 제1 직접 디지탈 합성기의 출력 주파수를 결정함으로써, 결정된다. 그리고, 고정 주파수 합성기의 출력 주파수는 상기 <표 1>에서 사용할 수 있는 이미지 신호들 중 가장 낮은 샘플링 주파수를 사용할 수 있는 고정 주파수 합성기 출력을 선정해야만 하며, 이렇게 함으로써 제2 직접 디지탈 합성기로부터 출력된 주파수의 위상 잡음을 개선할 수 있다.

이하, 제1 직접 디지탈 합성기의 2차 이미지 신호를 제2 직접 디지탈 합성기의 샘플링 주파수로 사용하였을 때 분해능 및 출력 주파수 스텝은 다음과 같다.

분해능이 390.4515723930672MHz/2³²로 0.090909090915943309664726257324219Hz의 정밀도로 출력 주파수 선택이 가능하고, 주파수 튜닝 워드 스텝을 11로 가져가면 ((390MHz/2³²)×11) 1.0000000000753764063119888305664Hz의 정밀도를 갖는 출력 주파수를 얻을 수 있다.

도 4는 본 발명의 실시 예에 따른 기준 주파수 발생 과정을 나타낸 순서도이다.

이하, 도 4를 참조하여 본 발명의 실시 예에 따른 기준 주파수 발생 과정을 상세히 설명하면 다음과 같다.

기준 주파수가 입력되면, 입력된 기준 주파수와 다수의 제어 신호를 합성하여 제1 샘플링 주파수를 생성한다(S401, S403) 상기 다수의 제어 신호는 DDS_CLOCK, DDS_DATA, 및 DDS_IO UPDATE 등이 있다. 이러한 제어 신호들은 출력 주파수를 설정하는데 이용되며, 샘플링 주파수는 이러한 제어 신호를 이용하여 생성된다. 상기 과정(S403)에서 생성된 제1 샘플링 주파수를 저대역 통과 필터링한다(S405). 저대역 통과 필터링된 제1 샘플링 주파수와 다수의 제어 신호를 합성하여 제2 샘플링 주파수를 생성한다(S407). 상기 S403과정에서 합성되는 다수의 제어 신호와 S407에서 합성되는 다수의 제어 신호는 같은 수도 있고, 다를 수도 있다.

그리고, 상기 과정(S407)에서 생성된 제2 샘플링 주파수를 대역 통과 필터링한다(S409). 상기 대역 통과 필터링은 원하는 주파수 대역만 통과되도록 필터링 하는 것을 말한다. 그리고, 대역 통과 필터링된 제2 샘플링 주파수와 다수의 제어 신호를 합성한다. 그리고, 주파수 튜닝 워드(Frequency Tuning Word)를 이용하여 제2 샘플링 주파수를 분해하고 출력 주파수를 생성한다(S411). 즉, 대역통과 필터링된 제2 샘플링 주파수를 2^{주파수 튜닝 워드 비트수}로 나누어 출력 주파수를 생성한다.

Claims

통신 시스템에서 기준 주파수 발생 방법에 있어서,
기준 주파수와 상기 기준 주파수에 설정하기 위한 제1 제어 신호를 합성하여 제1 샘플링 주파수를 생성하고, 저대역 통과 필터링하는 과정과,
상기 필터링된 제1 샘플링 주파수와 상기 제1 제어 신호를 합성하여 제2 샘플링 주파수를 생성하고, 대역 통과 필터링하는 과정과,
상기 대역 통과 필터링된 제2 샘플링 주파수와 제2 제어 신호를 합성하는 과정과,
상기 합성된 샘플링 주파수를 주파수 튜닝 워드를 통해 분해하여 기준 주파수를 발생시키는 과정을 포함하며,
상기 생성된 제1 샘플링 주파수는 상기 제2 샘플링 주파수의 분해능과 스텝을 결정하고, 상기 생성된 제2 샘플링 주파수는 상기 합성된 샘플링 주파수의 분해능과 스텝을 결정하는 기준 주파수 발생 방법.
제1항에 있어서, 상기 기준 주파수를 발생시키는 과정은
상기 합성된 샘플링 주파수를 2^{주파수 튜닝 워드 비트수}로 나누어 상기 기준 주파수를 발생시키는 것을 특징으로 하는 기준 주파수 발생 방법.
제1항에 있어서, 상기 제1 제어 신호는
DDS_CLOCK, DDS_DATA, 및 DDS_ENABLE CONTORL SIGNAL를 포함하는 것을 특징으로 하는 기준 주파수 발생 방법.
제1항에 있어서, 상기 제2 제어 신호는
DDS_CLOCK, DDS_DATA, 및 DDS IO UPDATE를 포함하는 것을 특징으로 하는 기준 주파수 발생 방법.
제2항에 있어서, 상기 기준 주파수는
1 Hz 이하의 정확도를 가짐을 특징으로 하는 기준 주파수 발생 방법.
통신 시스템에서 기준 주파수 발생 장치에 있어서,
기준 주파수와 상기 기준 주파수에 설정하기 위한 제1 제어 신호를 합성하여 제1 샘플링 주파수를 생성하는 고정 주파수 합성기와,
상기 생성된 제1 샘플링 주파수를 저대역 통과 필터링하는 제1 필터부와,
상기 필터링된 제1 샘플링 주파수와 상기 제1 제어 신호를 합성하여 제2 샘플링 주파수를 생성하는 제1 직접 디지탈 합성기와,
상기 생성된 제2 샘플링 주파수를 대역 통과 필터링하는 제2 필터부와,
상기 대역 통과 필터링된 제2 샘플링 주파수와 제2 제어 신호를 합성하고, 상기 합성된 샘플링 주파수를 주파수 튜닝 워드를 통해 분해하여 기준 주파수를 발생시키는 제2 직접 디지탈 합성기를 포함하며,
상기 생성된 제1 샘플링 주파수는 상기 제2 샘플링 주파수의 분해능과 스텝을 결정하고, 상기 생성된 제2 샘플링 주파수는 상기 합성된 샘플링 주파수의 분해능과 스텝을 결정하는 기준 주파수 발생 장치.
제6항에 있어서, 상기 제2 직접 디지탈 합성기는
상기 합성된 샘플링 주파수를 2^{주파수 튜닝 워드 비트수}로 나누어 상기 기준 주파수를 발생시키는 것을 특징으로 하는 기준 주파수 발생 장치.
제6항에 있어서, 상기 제1 제어 신호는
DDS_CLOCK, DDS_DATA, 및 DDS_ENABLE CONTROL SIGNAL를 포함하는 것을 특징으로 하는 기준 주파수 발생 장치.
제6항에 있어서, 상기 제2 제어 신호는
DDS_CLOCK, DDS_DATA, 및 DDS IO UPDATE를 포함하는 것을 특징으로 하는 기준 주파수 발생 장치.