CN103716048B - 分数n型数字pll频率合成器中的非线性误差校正 - Google Patents
分数n型数字pll频率合成器中的非线性误差校正 Download PDFInfo
- Publication number
- CN103716048B CN103716048B CN201310476755.4A CN201310476755A CN103716048B CN 103716048 B CN103716048 B CN 103716048B CN 201310476755 A CN201310476755 A CN 201310476755A CN 103716048 B CN103716048 B CN 103716048B
- Authority
- CN
- China
- Prior art keywords
- frequency
- output
- input
- signal
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims abstract description 28
- 230000009021 linear effect Effects 0.000 claims abstract description 54
- 230000008878 coupling Effects 0.000 claims abstract description 21
- 238000010168 coupling process Methods 0.000 claims abstract description 21
- 238000005859 coupling reaction Methods 0.000 claims abstract description 21
- 230000003044 adaptive effect Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 6
- 238000013139 quantization Methods 0.000 claims description 3
- 230000011218 segmentation Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 2
- 230000009471 action Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 239000000306 component Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011088 calibration curve Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及分数N型数字PLL频率合成器中的非线性误差校正。本公开涉及频率合成器。该频率合成器包括具有第一和第二输入节点的相位比较器。该第一输入节点接收具有参考频率的参考信号。信道控制块具有接收信道字的输入和耦合到相位比较器的第二输入节点的输出。本地振荡器(LO)输出节点提供具有基于参考频率和信道字的LO频率的LO信号。一个反馈通过信道控制块将LO输出节点反馈耦合到相位比较器的第二输入节点。非线性误差校正元件可操作地耦合在延伸在相位比较器和DCO之间的耦合路径上。
Description
背景技术
调制解调器的无线收发器的核心构件是射频(RF)合成器，其被用来合成在无线通信期间使用的信道频率。传统的用于多模式和多频带操作的频率合成器是基于分数N型数字PLL(FN DPLL)的。FN DPLL能够合成输出频率，其是固定的参考频率REF的分数倍数。不幸的是，由于FN DPLL中的设备的非线性，传统的频率合成器在用于无线通信的工作范围内表现出非线性行为(behavior)。传统的FN DLL未能解决该非线性行为，因此，它们的输出频率的精度小于期望的精度。
附图说明
图1图示了包括非线性误差校正块的射频(RF)合成器。
图2图示了包括非线性误差校正块的更详尽的射频(RF)合成器。
图3示出了图示非线性TDC能够如何被表示为线性增益分量和非线性INL分量的功能框图。
图4A-4B图示了两个时间数字转换器(TDC)的积分(integral)非线性(INL)测量结果。
图5图示了包括多个基函数路径的非线性误差校正块。
图6图示了一个基函数路径的更详尽的例子。
图7绘制了提供对之前在图4A中示出的正弦非线性的分段线性近似的基函数c1Ψ1，......c5Ψ5。
图8示出了多种RF合成器的多种模拟输出的相位噪声谱。
图9图示了用于生成射频信号的方法的流程图。
具体实施方式
此处的说明参考附图做出，其中自始至终同样的附图标记通常用来指代相同的元素，并且其中各种结构并不一定按比例绘制。在下面的说明中，为了解释的目的，陈述了多个特定细节来帮助理解。然而，对于本领域技术人员来说，显然的是，此处描述的一个或多个方面可被实现为带有较少程度的这些特定细节。在其他的实例中，已知的结构和设备显示为框图的形式来帮助理解。
图1图示了射频(RF)合成器100的一个例子。该RF合成器100适于在它的输出102提供本地振荡器(LO)信号，SLO，其中SLO基于分别在第一和第二输入104,106提供的参考信号SRef以及信道字。该LO信号SLO具有是参考信号SRef的频率的整数倍数或分数倍数的LO频率，其中整数倍数或分数倍数由第二输入106上的信道字设定。例如，如果SRef具有固定的参考频率2GHz，并且信道字指定了分数倍数3／2，该RF合成器将在LO频率3GHz输出SLO。该信道字可被实时改变为对应于不同的整数倍数和／或分数倍数，从而对LO频率进行调谐来实时促进在不同频率信道上的通信。
为了实现该功能，该RF合成器100包括相位比较器108，其分别具有第一和第二相位比较器输入节点110，112。第一相位比较器输入节点110被配置为接收例如来自晶体振荡器或其他参考频率源124的参考信号SRef；并且第二相位比较器输入节点112耦合到信道控制块114的输出。信道控制块114，被设置在反馈路径116上，接收由数字控制振荡器(DCO)118生成的LO信号SLO，并基于在106上提供的信道字来调整LO信号，由此生成反馈信号SFB。相位比较器108将反馈信号SFB和参考信号SRef进行比较，并基于该比较来提供锁相控制信号SPLC。该锁相控制信号SPLC倾向于调整DCO118的输出状态直到LO信号达到目标LO频率，该目标LO频率由参考频率乘以信道字给出。当信道字被改变来表示新频率时，信道控制块114相应地改变反馈信号，并且相位比较器108更新锁相控制信号SPLC来引起DCO118中的相应改变以生成该新频率。
尽管该功能很好理解，发明者意识到相位比较器108可能在其操作范围内表现出非线性行为。没有对策的话，在设备的操作范围内，该非线性行为会使得LO信号SLO的频率不期望地变化偏离目标LO频率。为了限制该非线性行为，非线性误差校正元件120被包括在延伸在相位比较器108和DCO118之间的耦合路径122上。如将在下面的更多细节中理解的，该非线性误差校正元件120能够基于信道字和／或锁相控制信号SPLC，解决相位比较器108的非线性行为。为了解决相位比较器108的非线性行为，非线性误差校正块120调整锁相控制信号SPLC来提供经误差校正的锁相控制信号，SECPLC。该SECPLC信号校正相位比较器108的小的非线性效应，并帮助来提供极其准确的输出频率和通信设备的性能与功率管理的更好平衡。数字环路滤波器126能够对SECPLC信号进行滤波来提供滤波后的经误差校正的锁相控制信号SFECPLC，其被提供给DCO118来保持可接受的DCO性能。
图2示出了RF合成器200的一个更详细的例子。图2示出了与图1一致的例子，提供了相应的标识(例如，图2中的108A代表图1的相位比较器108的一个非限制的例子；图2中的114A代表图1的信道控制块114的一个非限制的例子等等)；然而，需要注意的是图2并不以任何方式限制图1。
为了实现分数乘法，∑-Δ调制器(SDM)202被用来动态改变放置在反馈路径116A上的多模分频器(MMD)204的分频比。SDM202提供MMD分频比的整数序列，其对应于在输入106A上提供的连续的信道字。减法器206确定MMD分频比的整数序列和信道字之间的差，其中该差表示SDM量化噪声。求和元件208保持该量化噪声的累计和(running sum)。不幸的是，该SDM量化噪声还表现为时间数字转换器(TDC)210的输入处的伪像(artifact)，并支配了相比于由其他组件引入的时间抖动的TDC输入时间变化。
暂时转到图3，TDC210的非线性可被线性增益函数302和积分非线性(INL)函数304量化。这个INL函数304实质上描述了TDC210与线性行为的偏差。两个TDC实现的代表性INL测量结果在图4A和4B中绘出，分别显示了正弦INL特性402和三角INL特性404。
回到图2，为了防止或者限制SDM量化噪声(以及由TDC210的非线性导致的噪声分量)在RF输出102A处表现为相位噪声的程度，RF合成器包括非线性误差校正元件120A。该非线性误差校正元件120A通过使用求和元件208来数字地生成SDM量化噪声的累计和，缩放(scale)该和(使用非线性缩放元件212和自适应算法216)，以及然后使用减法器214从TDC输出213中减去该和的缩放版本来实现噪声消除。经误差校正的锁相控制信号SECPLCA然后在前进到DCO118来生成指定的LO频率SLOA之前，被传送到数字环路滤波器126。
如果TDC210的INL特性的形状是事先已知的(例如，通过测量或者来自电路模拟)，那么非线性误差校正元件120A中的非线性缩放块212可以被相应地选择，并且自适应算法216可以为参数化预期非线性的预定基函数的线性组合选择预定的系数。对于图4A的正弦INL，例如，提供给非线性缩放块212的系数将被选择来表示已知的正弦函数，正弦的振幅是自适应算法216的调谐参数。由于在这种场景中TDC INL是事先已知的，所以不需要校准，这节约了系统资源给其他的任务。
另一方面，如果TDC INL的形状不是事先已知的，那么TDC210的非线性可通过基函数的线性组合来近似。特别地，非线性特性f(图3中的增益和以及INL)的该近似通过下式给出：
其中Ψn，n=1，...，N是基函数，并且cn，n=1，...，N是由自适应算法216调谐来最小化经误差校正的锁相控制信号的系数。
非线性误差校正元件500的使用了此类基函数的优选实施例在图5中示出。它包括N个基函数路径502(其中N是正整数)，其使它们各自的输入耦合到求和元件504的输出。在操作期间，N个基函数路径502从求和元件504接收SDM量化噪声的累计和。N个基函数路径还分别具有N个乘法器506，其接收N个由自适应算法块508控制的系数。注意，通过设定N=1和Ψ1≡1，可以得到线性误差校正。
典型的基函数包括但不限于，下面的：(正交)多项式、样条、径向基函数，(正则)分段线性以及分段正交函数。例如，第一基函数Ψ1(510)可包括第一多项式、第二基函数Ψ2可包括与第一多项式正交的第二多项式，...，第N基函数ΨN(512)可包括与第一和第二多项式正交的第N多项式。多个基函数实现非线性误差校正元件500的设计和实现中的相当的灵活性，从而在增加的近似准确度和因此改进的减少INL引入的失真与更高的实现复杂度之间折衷。
一个更详尽的基函数块600是图6中示出的单形正则分段线性(SCPWL)函数。该基函数块允许对典型的非线性的足够准确的、分段线性近似，同时高效实现，只需要两个加法器602,604以及一个绝对值函数606。数学上，第n个基函数通过下式给出：
其中参数β1≤β2≤...≤βn确定了将输入范围划分为仿射段的转换点。
图7绘制了缩放的基函数c1Ψ1，.......5Ψ5，其和给出了对具有之前在图4A中示出的正弦INL的非线性TDC的良好分段线性近似。
图8示出了多种RF合成器的多种模拟输出的相位噪声谱。第一曲线802是使用三阶多级噪声整形(MASH)SDM和线性误差校正(而不是此处描述的非线性误差校正)来模拟。如第一曲线802所示，线性误差校正不能消除由正弦INL引入的噪声分量，导致与当带有线性特性的TDC被使用时(线性时间不变(LTI)模型曲线804)相比增加的带内相位本底噪声。在没有进一步减少该带内失真的情况下，RF输出信号的相位噪声性能可能违反在蜂窝标准中规定的限制，例如RMS相位错误限制或频谱屏蔽限制806。因此，对包括非线性误差校正的RF合成器执行模拟-参见曲线808。非线性误差校正曲线808清楚地展示了，非线性误差校正，相对于传统的线性误差校正实现，可以显著地改善带内相位噪声。此外，如果TDC INL随时间变化，则系数cn，n=1，...，N将由自适应算法(典型地LMS算法)自动适配来最小化经误差校正的锁相控制信号。
与现有技术相比，所提出的补偿由TDC INL引入的失真的技术具有诸多优点。不像对TDC非线性的基于LUT的校准，不需要专门的校准信号，这是由于非线性误差校正元件120A与SDM202同时打开并直接使用应当被消去的SDM量化噪声。因此，不需要专门的校准时隙，减少了频率合成器锁定的总时间。此外，自适应算法216可以自动.跟踪TDC210的INL特性的变化(例如，由于模拟组件的温度漂移)。当RF合成器连续工作时(如在连续模式系统例如UMTS)这是有益的，其中用于重校准LUT的时隙是不可用的。而且，非线性误差校准元件通常可利用标准逻辑单元实现并且因此对新的处理节点是可容易移植的。
图9是用于合成RF频率的方法900的一些实施例的流程图。虽然公开的方法900在下面显示并描述为一系列动作或事件，应该理解的是这样的动作或事件的图示的次序并不解释为限制性的。例如，除了此处图示和／或描述的，一些动作可以以不同的次序出现和／或与其他动作或事件同时出现。此外，不是所有图示的动作可被要求来实现一个或多个此处描述的方面或实施例。进一步地，此处描述的一个或多个动作可被实现为一个或多个单独的动作和／或阶段。
在步骤902，参考信号被接收。该参考信号具有参考频率，其可以是固定的参考频率，例如由晶体振荡器提供的。在其他实现中该参考频率也可以是时变的。
在步骤904，信道字被接收。该信道字设置参考信号要被乘以的整数倍数或分数倍数。例如，分数倍数可以是以N／M的形式，其中N和M两者都是正整数。如果N=5并且M=2，该信道字指定参考频率将乘以5／2。
在906，锁相控制信号基于参考信号和信道字被生成。该锁相控制信号倾向于在RF合成器的输出端子处提供的LO信号中引入相位和／或频率变化。然而，该锁相控制信号还可以包括在RF合成器的工作范围内的非线性。
为了限制这些非线性，在908，非线性误差校正过程被应用到该锁相控制信号。该非线性误差校正过程包括取信道字和分频比的整数序列之间的差，其中，该差表示SDM量化误差。SDM量化误差的累计和被确定，并且该和被提供给多个基函数。这些基函数，被提供具有相应的系数，共同地对非线性建模。基函数和对应的系数的值然后被从锁相控制信号中减去来提供经误差校正的锁相控制信号。
在910，经误差校正的锁相控制信号被提供给数字环路滤波器，其生成滤波后的经误差校正的锁相控制信号。该滤波后的经误差校正的锁相控制信号继而被提供给数字控制振荡器(DCO)，其生成对应的本地振荡器(LO)信号。该LO信号锁定到由参考频率和信道字共同指定的频率和相位。
需要注意的是，本领域技术人员在阅读和/或理解本说明书和附图后会想到等价的变形和／或修改。此处的公开包括所有这种修改和变形，通常并不意图被限定于此。例如，尽管此处提供的图被图示并描述为具有特定的掺杂类型，应该理解是，正如被本领域普通技术人员所领会的，可以使用可替换的掺杂类型。
此外，尽管已经关于多个实现中的仅仅一个公开了特定的特征或方面，正如被期望的，这样的特征或方面可与其他实现的一个或多个其他的特征和／或方面相结合。此外，在某种程度上，此处使用的术语“包括”、“具有”、“有”、“带有”和/或它们的变形，这些术语意在在意思上表示包括-类似“包含”。而且，“示例的”仅仅意在表示举例，而不是最佳的。应该理解是，为了简单和容易理解的目的，此处描述的特征、层和／或元件相对于彼此以特定的尺寸和／或方向图示，并且实际的尺寸和／或方向可能实质上不同于此处图示的。
Claims (17)
1.一种频率合成器，包括：
相位比较器，具有第一和第二输入节点，其中第一输入节点被配置为接收具有参考频率的参考信号；
信道控制块，具有输入节点和输出节点，其中输入节点被配置为接收信道字并且其中输出节点耦合到相位比较器的第二输入节点；
具有输出节点的本地振荡器LO，提供具有基于参考频率和信道字的LO频率的LO信号，其中一反馈通过信道控制块将LO输出节点反馈耦合到相位比较器的第二输入节点；以及
非线性误差校正元件，可操作地耦合在延伸在相位比较器和LO输出节点之间的耦合路径上，
其中非线性误差校正元件被配置为调整从相位比较器输出的锁相控制信号，以基于由信道控制块非线性缩放检测的量化噪声形成沿着所述耦合路径的用于LO的经误差校正的锁相控制信号。
2.一种频率合成器，包括：
相位比较器，具有第一和第二输入节点，其中第一输入节点被配置为接收具有参考频率的参考信号；
信道控制块，具有输入节点和输出节点，其中输入节点被配置为接收信道字并且其中输出节点耦合到相位比较器的第二输入节点；
本地振荡器LO输出节点，提供具有基于参考频率和信道字的LO频率的LO信号，其中一反馈通过信道控制块将LO输出节点反馈耦合到相位比较器的第二输入节点；以及
非线性误差校正元件，可操作地耦合在延伸在相位比较器和LO输出节点之间的耦合路径上，
其中非线性误差校正元件包括：
求和元件，对量化误差信号进行求和，其中该量化误差信号基于信道字；
多个基函数路径，具有耦合到求和元件的相应输入；以及
自适应算法元件，分别提供多个系数给多个基函数路径。
3.如权利要求2所述的频率合成器，其中基函数路径包括后面跟着乘法器的基函数。
4.如权利要求3所述的频率合成器，其中基函数包括下面的至少一个：与另一基函数正交的多项式、样条函数、径向基函数、或正则分段线性或分段正交函数。
5.如权利要求2所述的频率合成器，其中基函数路径包括：
第一减法元件，具有输入和输出，其中第一减法元件的输入耦合到求和元件；
绝对值元件，具有输入和输出，其中绝对值元件的输入耦合到第一减法元件的输出；以及
第二减法元件，具有第一和第二输入以及输出，其中第二减法元件的第一输入耦合到第一减法元件的输出，并且其中第二减法元件的第二输入耦合到绝对值元件的输出，并且其中第二减法元件的输出耦合到耦合路径。
6.如权利要求2所述的频率合成器，其中自适应算法适于基于信道字和耦合路径上提供的锁相控制信号两者来设定系数。
7.一种频率合成器，包括：
参考频率输入节点，接收具有参考频率的参考信号；
信道控制块，接收信道字，其中该信道字随时间变化来对应于要由该频率合成器提供的时变输出频率；
时间数字转换器TDC，适于提供锁相控制信号，来引入数字控制振荡器DCO以提供表现出时变输出频率的输出信号，其中该时变输出频率基于参考信号和信道字；以及
非线性误差校正元件，设置在TDC和DCO之间的耦合路径上，并且被配置为基于由信道控制块非线性缩放检测的量化噪声形成沿着所述耦合路径的用于DCO的经误差校正的锁相控制信号。
8.如权利要求7所述的频率合成器，其中非线性误差校正元件包括：
加法或减法元件，在TDC的下游并适于接收锁相控制信号并提供经误差校正的锁相控制信号；
数字环路滤波器，基于经误差校正的锁相控制信号来提供滤波后的经误差校正的锁相控制信号给DCO；以及
自适应算法元件，选择性地调整多个噪声系数来设置经误差校正的锁相控制信号的值。
9.如权利要求7所述的频率合成器，其中信道控制块包括：
Σ-Δ调制器，接收信道字并提供与之对应的整数序列；以及
减法元件，基于信道字和整数序列之间的差提供量化噪声信号。
10.如权利要求9所述的频率合成器，其中频率调谐电路进一步包括：
多模分频器MMD，具有由整数序列设定的可变分频比，其中MMD被设置在DCO和TDC之间的反馈路径上。
11.如权利要求9所述的频率合成器，进一步包括：
求和元件，随时间推移对量化噪声信号求和；
多个基函数路径，具有耦合到求和元件的相应输入；以及
自适应算法元件，分别提供多个系数给多个基函数路径。
12.如权利要求11所述的频率合成器，其中基函数路径包括后面跟着乘法器的基函数。
13.如权利要求11所述的频率合成器，其中基函数路径包括：
第一减法元件，具有输入和输出，其中第一减法元件的输入耦合到求和元件；
绝对值元件，具有输入和输出，其中绝对值元件的输入耦合到第一减法元件的输出；以及
第二减法元件，具有第一和第二输入以及输出，其中第二减法元件的第一输入耦合到第一减法元件的输出，并且其中第二减法元件的第二输入耦合到绝对值元件的输出，并且其中第二减法元件的输出耦合到耦合路径。
14.如权利要求11所述的频率合成器，其中自适应算法元件被配置为基于锁相控制信号和总计的量化噪声信号两者来确定多个系数。
15.如权利要求11所述的频率合成器，其中基函数包括下面的至少一个：与另一基函数正交的多项式、样条函数、径向基函数、或正则分段线性或分段正交函数。
16.一种用于非线性误差校正的方法，包括：
提供具有参考频率的参考信号；
提供信道字，其设定了参考频率要乘以的整数倍数或分数倍数；
基于参考信号和信道字来生成锁相控制信号以在数字控制的振荡器中引入相位变化或频率变化；
应用非线性误差校正过程到锁相控制信号，由此生成经误差校正的锁相控制信号，其中该非线性误差校正过程包括：
确定共同表征相位比较器的非线性的多个系数；以及
基于所述多个系数调整锁相控制信号；以及
提供经误差校正的锁相控制信号并对该经误差校正的锁相控制信号进行滤波来生成本地振荡器LO信号，其中该LO信号被锁定到由参考频率和信道字共同指定的频率和相位上。
17.如权利要求16所述的方法，其中该非线性误差校正过程还包括：
分别应用所述多个系数到多个基函数；以及
基于多个基函数和它们相应的系数来调整锁相控制信号以生成经误差校正的锁相控制信号。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/645760 | 2012-10-05 | ||
| US13/645,760 US8791733B2 (en) | 2012-10-05 | 2012-10-05 | Non-linear-error correction in fractional-N digital PLL frequency synthesizer |
| US13/645,760 | 2012-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103716048A CN103716048A (zh) | 2014-04-09 |
| CN103716048B true CN103716048B (zh) | 2017-04-12 |
Family
ID=50337114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310476755.4A Expired - Fee Related CN103716048B (zh) | 2012-10-05 | 2013-09-30 | 分数n型数字pll频率合成器中的非线性误差校正 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8791733B2 (zh) |
| CN (1) | CN103716048B (zh) |
| DE (1) | DE102013110957B4 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9008254B2 (en) * | 2013-08-30 | 2015-04-14 | Realtek Semiconductor Corp. | Method and apparatus for suppressing a deterministic clock jitter |
| US9344271B1 (en) * | 2014-03-25 | 2016-05-17 | Microsemi Storage Solutions (U.S.), Inc. | Digital correction of spurious tones caused by a phase detector of a hybrid analog-digital delta-sigma modulator based fractional-N phase locked loop |
| DE102014108762B4 (de) * | 2014-06-23 | 2023-11-16 | Intel Corporation | Eine Schaltung, ein Zeit-zu-Digital-Wandler, eine integrierte Schaltung, ein Sender, ein Empfänger und ein Sende-Empfangs-Gerät |
| US9231602B1 (en) * | 2014-09-18 | 2016-01-05 | Intel IP Corporation | A-priori-probability-phase-estimation for digital phase-locked loops |
| KR102210324B1 (ko) | 2014-12-03 | 2021-02-01 | 삼성전자주식회사 | 디지털 위상 고정 루프 및 그 동작방법 |
| CN104506190B (zh) * | 2014-12-18 | 2017-03-08 | 华为技术有限公司 | 数字小数分频锁相环控制方法及锁相环 |
| US9838026B2 (en) * | 2015-09-24 | 2017-12-05 | Analog Devices, Inc. | Apparatus and methods for fractional-N phase-locked loops with multi-phase oscillators |
| CN105959003B (zh) * | 2016-04-25 | 2019-02-26 | 华为技术有限公司 | 数字分频锁相环 |
| US10511311B1 (en) * | 2018-08-31 | 2019-12-17 | Intel Corporation | Phase-continuous reference clock frequency shift for digital phase locked loop |
| US10594329B1 (en) * | 2018-12-07 | 2020-03-17 | Si-Ware Systems S.A.E. | Adaptive non-linearity identification and compensation using orthogonal functions in a mixed signal circuit |
| CN109799868B (zh) | 2018-12-29 | 2022-10-11 | 晶晨半导体(上海)股份有限公司 | 一种数字频率生成器的相位差值器误差补偿方法 |
| US10895850B1 (en) | 2019-07-25 | 2021-01-19 | Si-Ware Systems S.A.E. | Mixed-domain circuit with differential domain-converters |
| US10965297B1 (en) * | 2020-03-03 | 2021-03-30 | Samsung Electronics Co., Ltd | Sigma-delta modulation quantization error reduction technique for fractional-N phase-locked loop (PLL) |
| US11552645B2 (en) * | 2020-06-17 | 2023-01-10 | University College Dublin | Apparatus for mitigating wandering spurs in a fractional-N frequency synthesizer |
| US11942956B2 (en) | 2021-11-25 | 2024-03-26 | Samsung Electronics Co., Ltd. | Time-to-digital converter and digital phase-locked loop circuit comprising the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201036336A (en) * | 2009-03-31 | 2010-10-01 | Atheros Comm Inc | Fractional and integer PLL architectures |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7570182B2 (en) * | 2006-09-15 | 2009-08-04 | Texas Instruments Incorporated | Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering |
| TWI340552B (en) * | 2007-12-11 | 2011-04-11 | Univ Nat Taiwan | All digital phase-locked loop with widely locked frequency |
| WO2009098642A1 (en) * | 2008-02-07 | 2009-08-13 | Nxp B.V. | A method of operating a multi-stream reception scheme |
| US8289086B2 (en) * | 2008-04-02 | 2012-10-16 | Qualcomm Atheros, Inc. | Fractional and integer PLL architectures |
| US7848266B2 (en) * | 2008-07-25 | 2010-12-07 | Analog Devices, Inc. | Frequency synthesizers for wireless communication systems |
| US20100123488A1 (en) * | 2008-11-14 | 2010-05-20 | Analog Devices, Inc. | Digital pll with known noise source and known loop bandwidth |
| US8604840B2 (en) * | 2009-06-25 | 2013-12-10 | Qualcomm Incorporated | Frequency synthesizer noise reduction |
| JP5256535B2 (ja) * | 2009-07-13 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 位相同期ループ回路 |
| US8098104B2 (en) | 2009-10-13 | 2012-01-17 | Infineon Technologies Ag | Estimation and compensation of oscillator nonlinearities |
| US8344772B2 (en) * | 2009-12-18 | 2013-01-01 | Electronics And Telecommunications Research Institute | Time-to-digital converter and all digital phase-locked loop including the same |
| US8508266B2 (en) * | 2011-06-30 | 2013-08-13 | Broadcom Corporation | Digital phase locked loop circuits with multiple digital feedback loops |
| JP5839927B2 (ja) * | 2011-10-13 | 2016-01-06 | ルネサスエレクトロニクス株式会社 | ディジタル制御発振装置および高周波信号処理装置 |
| US8471611B2 (en) * | 2011-11-04 | 2013-06-25 | Broadcom Corporation | Fractional-N phase locked loop based on bang-bang detector |
-
2012
- 2012-10-05 US US13/645,760 patent/US8791733B2/en not_active Expired - Fee Related
-
2013
- 2013-09-30 CN CN201310476755.4A patent/CN103716048B/zh not_active Expired - Fee Related
- 2013-10-02 DE DE102013110957.8A patent/DE102013110957B4/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201036336A (en) * | 2009-03-31 | 2010-10-01 | Atheros Comm Inc | Fractional and integer PLL architectures |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103716048A (zh) | 2014-04-09 |
| US8791733B2 (en) | 2014-07-29 |
| US20140097875A1 (en) | 2014-04-10 |
| DE102013110957A1 (de) | 2014-04-10 |
| DE102013110957B4 (de) | 2015-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103716048B (zh) | 分数n型数字pll频率合成器中的非线性误差校正 | |
| EP2258047B1 (en) | Frequency synthesis | |
| CN102739246B (zh) | 时钟产生装置与频率校正方法 | |
| CN105959003B (zh) | 数字分频锁相环 | |
| DE60124050T2 (de) | Verfahren zur Abstimmung eines spannungsgesteuerten Oszillators | |
| US6114980A (en) | Method and apparatus for settling a DC offset | |
| US20120038426A1 (en) | Pll frequency synthesizer, wireless communication apparatus and pll frequency synthesizer controlling method | |
| DE102022112222A1 (de) | Phasenregelschleife mit parallelen Phasendetektionsschaltungen | |
| CN1608342A (zh) | 级联的延迟锁定环路 | |
| US7746185B2 (en) | Apparatus and method for acquisition and tracking bank cooperation in a digitally controlled oscillator | |
| CN1116021A (zh) | 自动频率控制装置 | |
| CN102299711B (zh) | 基于充电泵的频率调变器 | |
| US11424748B1 (en) | Modified PID loop filter to suppress high frequency noise in digital phase locked loop | |
| US9385732B2 (en) | Synthesizing method of signal having variable frequency and synthesizer of signal having variable frequency | |
| US20040041638A1 (en) | Digital modulation synthesizer | |
| US5570066A (en) | Method of programming a frequency synthesizer | |
| CN110324037B (zh) | 一种倍频器、数字锁相环电路以及倍频方法 | |
| US6720959B2 (en) | Area efficient, low power and flexible time digitizer | |
| US7391270B2 (en) | Phase locked loop and method for phase correction of a frequency controllable oscillator | |
| US20090243740A1 (en) | Method and system for reduced jitter signal generation | |
| US20080180138A1 (en) | Method of determining fractional divide ratio using sigma-delta modulator | |
| Huff et al. | A fully-integrated Bluetooth synthesizer using digital pre-distortion for PLL-based GFSK modulation | |
| US10771071B1 (en) | Redundant DCO tuning with overlapping fractional regions | |
| US7199677B2 (en) | Frequency modulation apparatus | |
| JP4445415B2 (ja) | 周波数変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Neubiberg, Germany Applicant after: Intel Mobile Communications GmbH Address before: Neubiberg, Germany Applicant before: Intel Mobile Communications GmbH |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170412 Termination date: 20180930 |