[go: up one dir, main page]

KR100947779B1 - LCD Display - Google Patents

LCD Display Download PDF

Info

Publication number
KR100947779B1
KR100947779B1 KR1020030042570A KR20030042570A KR100947779B1 KR 100947779 B1 KR100947779 B1 KR 100947779B1 KR 1020030042570 A KR1020030042570 A KR 1020030042570A KR 20030042570 A KR20030042570 A KR 20030042570A KR 100947779 B1 KR100947779 B1 KR 100947779B1
Authority
KR
South Korea
Prior art keywords
data
liquid crystal
output channels
integrated circuit
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030042570A
Other languages
Korean (ko)
Other versions
KR20050004939A (en
Inventor
이석우
최선영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030042570A priority Critical patent/KR100947779B1/en
Publication of KR20050004939A publication Critical patent/KR20050004939A/en
Application granted granted Critical
Publication of KR100947779B1 publication Critical patent/KR100947779B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 액정패널의 좌측부를 구동하기 위한 제 1 데이터 구동부는 제 1 및 제2 데이터 집적회로를 포함하고, 상기 액정패널의 우측부를 구동하기 위한 제 2 데이터 구동부는 제 3 및 제 4 데이터 집적회로들을 포함한다. 상기 제 1 데이터 집적회로의 출력 채널 수는 상기 제 2 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 2 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수와 동일하다. 상기 제 3 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 1 데이터 집적회로의 출력 채널 수와 동일하다. The present invention relates to a liquid crystal display device, wherein a first data driver for driving a left side of a liquid crystal panel includes first and second data integrated circuits, and a second data driver for driving a right side of the liquid crystal panel is provided. Third and fourth data integrated circuits. The number of output channels of the first data integrated circuit is greater than the number of output channels of the second data integrated circuit, and the number of output channels of the second data integrated circuit is the same as the number of output channels of the fourth data integrated circuit. The number of output channels of the third data integrated circuit is greater than the number of output channels of the fourth data integrated circuit and is equal to the number of output channels of the first data integrated circuit.

Description

액정표시장치{Liquid Crystal Display Device} Liquid Crystal Display Device             

도 1은 종래의 액정표시장치를 나타내는 도면. 1 is a view showing a conventional liquid crystal display device.

도 2는 종래의 다른 실시예에 의한 액정표시장치를 나타내는 도면. 2 is a view showing a liquid crystal display device according to another conventional embodiment.

도 3은 도 2의 데이터 구동부에 포함되는 데이터 집적회로를 나타내는 도면. 3 is a diagram illustrating a data integrated circuit included in the data driver of FIG. 2.

도 4는 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면.
4 is a view showing a liquid crystal display device according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2,12,32 : 액정패널 4,18,38 : 데이터 드라이버2,12,32 LCD panel 4,18,38 data driver

6,20,40 : 게이트 드라이버 8,22,42 : 타이밍 제어부6,20,40: Gate driver 8,22,42: Timing controller

10 : 공통전압 생성부 14,34 : 좌측부10: common voltage generator 14,34: left

16,36 : 우측부 24,44,46,48,50 : 데이터 집적회로
16,36: Right part 24,44,46,48,50: Data integrated circuit

본 발명은 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device.

액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소 매트릭스를 가지는 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 화상정보가 표시패널에 표시되도록 화소 매트릭스를 구동하게 된다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display device includes a liquid crystal panel having a pixel matrix and a driving circuit for driving the liquid crystal panel. The driving circuit drives the pixel matrix so that the image information is displayed on the display panel.

도 1은 종래의 액정표시장치를 나타내는 도면이다.1 is a view showing a conventional liquid crystal display device.

도 1을 참조하면, 종래의 액정표시장치는 액정패널(2)과, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(4)와, 액정패널(2)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(6)와, 데이터 및 게이트 드라이버(4,6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)와, 액정셀에 공통전압(Vcom)을 공급하기 위한 공통전압 생성부(10)를 구비한다.Referring to FIG. 1, a conventional liquid crystal display device includes a liquid crystal panel 2, a data driver 4 for driving data lines DL1 to DLm of the liquid crystal panel 2, and a liquid crystal panel 2. A gate driver 6 for driving the gate lines GL0 to GLn, a timing controller 8 for controlling driving timing of the data and gate drivers 4 and 6, and a common voltage Vcom to the liquid crystal cell. And a common voltage generator 10 for supplying the same.

타이밍 제어부(8)는 외부 시스템으로부터 데이터 클럭(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블(Data Enable ; DE) 및 데이터(Data) 등을 입력받는다. 데이터를 입력받은 타이밍 제어부(8)는 데이터를 재배치하여 데이터 드라이버(4)로 공급한다. 데이터 클럭, 수평동기신호, 수직동기신호 및 데이터 인에이블 신호를 입력받은 타이밍 제어부(8)는 데이터 및 게이트 드라이버(4,6)의 타이밍을 제어하기 위한 타이밍 신호들과 극성반전신호 등과 같은 제어신호들을 발생하게 된다.The timing controller 8 receives a data clock DCLK, a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, a data enable DE, and data from an external system. The timing controller 8 that receives the data rearranges the data and supplies the data to the data driver 4. The timing controller 8 receiving the data clock, the horizontal synchronization signal, the vertical synchronization signal, and the data enable signal receives control signals such as timing signals and polarity inversion signals for controlling the timing of the data and gate drivers 4 and 6. Will occur.

액정패널(2)은 n개의 게이트라인들(GL1 내지 GLn)과 m개의 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT) 에 접속되고 매트릭스 형태로 배열되어진 액정셀들을 구비한다.The liquid crystal panel 2 is connected to the thin film transistor TFT formed at the intersection of the n gate lines GL1 to GLn and the m data lines DL1 to DLm, and is connected to the thin film transistor TFT. The liquid crystal cells are arranged as.

박막 트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과, 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 캐패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때 까지 유지시키기 위하여 이전단 게이트라인에 접속된 스토리지 캐패시터(Cst)를 포함한다.The thin film transistor TFT supplies data from the data lines DL1 to DLm to the liquid crystal cell in response to gate signals from the gate lines GL1 to GLn. The liquid crystal cell is composed of a common electrode facing each other with a liquid crystal interposed therebetween, and a pixel electrode connected to the thin film transistor TFT, so that the liquid crystal cell may be equivalently represented as a liquid crystal capacitor Clc. The liquid crystal cell includes a storage capacitor Cst connected to the previous gate line to maintain the data voltage charged in the liquid crystal capacitor Clc until the next data voltage is charged.

게이트 드라이버(6)는 타이밍 제어부(8)로부터의 제어신호에 따라 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트신호를 공급한다. 데이터 드라이버(4)는 타이밍 제어부(8)로부터 공급되는 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 게이트라인들(GL1 내지 GLn)에 게이트신호가 공급되는 1수평주기마다 1수평라인분의 비디오신호를 데이터라인들(DL1 내지 DLm)로 공급한다. The gate driver 6 sequentially supplies gate signals to the gate lines GL1 to GLn according to a control signal from the timing controller 8. The data driver 4 converts the data R, G, and B supplied from the timing controller 8 into a video signal, which is an analog signal, and converts the data signal 4 into one video signal every 1 horizontal period in which the gate signals are supplied to the gate lines GL1 to GLn. The video signal for the horizontal line is supplied to the data lines DL1 to DLm.

데이터 드라이버(4)는 데이터(R,G,B)의 휘도값에 따라 소정 직류레벨을 가지는 감마전압을 선택하고, 선택된 감마전압을 데이터라인들(DL1 내지 DLm)로 공급한다. The data driver 4 selects a gamma voltage having a predetermined DC level according to the luminance values of the data R, G, and B, and supplies the selected gamma voltage to the data lines DL1 to DLm.

공통전압 생성부(10)는 공통전압(Vcom)을 생성하고, 생성된 공통전압(Vcom)을 액정 캐패시터(Clc)의 일측전극인 공통전극으로 공급한다. The common voltage generator 10 generates a common voltage Vcom and supplies the generated common voltage Vcom to a common electrode which is one side of the liquid crystal capacitor Clc.

이와 같은 종래의 액정표시장치는 1수평기간 안에 m개의 데이터를 데이터 드라이버로 공급하여야 하기 때문에 데이터 클럭이 높은 주파수를 가져야 한다. 이와 같이 데이터 클럭이 높은 주파수를 갖게되면 액정표시장치에서 높은 EMI(Electromagnetic Interference)가 발생된다. 아울러, 종래의 액정표시장치는 1수평기간안이 m개의 데이터를 데이터 드라이버로 공급하여야 하기 때문에 빠른 전송속도가 요구됨과 아울러 많은 소비전력이 소비되는 문제점이 있다.In the conventional liquid crystal display, since the m data must be supplied to the data driver within one horizontal period, the data clock must have a high frequency. As such, when the data clock has a high frequency, high electromagnetic interference (EMI) is generated in the liquid crystal display. In addition, the conventional liquid crystal display device has a problem in that a high transfer rate is required and a large power consumption is consumed because m data must be supplied to the data driver within one horizontal period.

이와 같은 문제점을 해결하기 위하여 도 2와 같은 종래의 다른 실시예에 의한 액정표시장치가 제안되었다. In order to solve this problem, a liquid crystal display device according to another exemplary embodiment as shown in FIG. 2 has been proposed.

도 2는 종래의 다른 실시예에 의한 액정표시장치를 나타내는 도면이다. 도 2의 구성에서 게이트 드라이버 및 액정셀의 상세한 구조는 생략되었다. 2 is a diagram illustrating a liquid crystal display according to another exemplary embodiment of the prior art. In the configuration of FIG. 2, detailed structures of the gate driver and the liquid crystal cell are omitted.

도 2를 참조하면, 종래의 다른 실시예에 의한 액정표시장치는 좌측부(14)와 우측부(16)로 분할되는 액정패널(12)과, 좌측부(14)의 데이터라인들(DL1 내지 DLm/2)을 구동하기 위한 제 1 데이터 구동부(18)와, 우측부(16)의 데이터라인들(DLm/2+1 내지 DLm)을 구동하기 위한 제 2 데이터 구동부(20)와, 제 1 및 제 2 데이터 구동부(18,20)의 구동 타이밍을 제어하기 위한 타이밍 제어부(22)를 구비한다.Referring to FIG. 2, a liquid crystal display according to another exemplary embodiment includes a liquid crystal panel 12 divided into a left portion 14 and a right portion 16, and data lines DL1 to DLm / of the left portion 14. 2) a first data driver 18 for driving, a second data driver 20 for driving the data lines DLm / 2 + 1 to DLm of the right side 16, and A timing controller 22 is provided for controlling the drive timing of the two data drivers 18 and 20.

액정패널(12)은 좌측부(14)와 우측부(16)로 분할되어 구동된다. 여기서, 좌측부(14) 및 우측부(16)는 동시에 구동된다.The liquid crystal panel 12 is driven by being divided into a left portion 14 and a right portion 16. Here, the left part 14 and the right part 16 are driven simultaneously.

타이밍 제어부(22)는 외부 시스템으로부터 데이터 클럭(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블(DE) 및 데이터(Data)등을 입력받는다. 데이터를 입력받은 타이밍 제어부(22)는 좌측부(14) 및 우측부(16) 데이터로 데이터를 분할하고, 분할된 데이터를 제 1 및 제 2 데이터 구동부(18,20)로 동시에 공급한다. 데이터 클럭, 수평동기신호, 수직동기신호 및 데이터 인에이블 신호를 입력받은 타이밍 제어부(22)는 제 1 및 제 2 데이터 구동부(18,20)를 제어하기 위한 타이밍 신호들과 극성반전신호 등과 같은 제어신호들을 발생한다. The timing controller 22 receives a data clock DCLK, a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, a data enable DE, and data from an external system. The timing controller 22 receiving the data divides the data into data of the left part 14 and the right part 16, and simultaneously supplies the divided data to the first and second data drivers 18 and 20. The timing controller 22 receiving the data clock, the horizontal synchronization signal, the vertical synchronization signal, and the data enable signal controls the timing signals and the polarity inversion signal for controlling the first and second data drivers 18 and 20. Generate signals.

제 1 데이터 구동부(18)는 자신에게 공급되는 데이터를 아날로그 비디오신호로 변환하여 좌측부(14)의 데이터라인들(DL1 내지 DLm/2)로 공급한다. 제 2 데이터 구동부(20)는 자신에게 공급되는 데이터를 아날로그 비디오신호로 변환하여 우측부(16)의 데이터라인들(DLm/2+1 내지 DLm)로 공급한다. 이때, 제 1 및 제 2 데이터 구동부(18,20)에서 공급되는 비디오신호는 게이트라인에 게이트신호가 공급되는 1수평주기마다 동시에 공급된다. The first data driver 18 converts the data supplied thereto into an analog video signal and supplies the data to the data lines DL1 to DLm / 2 of the left part 14. The second data driver 20 converts the data supplied thereto into an analog video signal and supplies the data to the data lines DLm / 2 + 1 to DLm of the right side 16. In this case, the video signals supplied from the first and second data drivers 18 and 20 are simultaneously supplied every one horizontal period in which the gate signals are supplied to the gate lines.

도 2에 도시된 액정표시장치에서 타이밍 제어부(22)는 1수평기간동안 제 1 및 제 2 데이터 구동부(18,20) 각각으로 m/2개의 데이터를 공급하기 때문에 도 1에 도시된 액정표시장치에 비하여 낮은 주파수의 데이터 클럭을 갖게 되고, 이에 따라 EMI가 저감된다. 아울러, m/2개의 데이터가 각각 제 1 및 제 2 데이터 구동부(18,20)로 공급되기 때문에 도 1에 도시된 액정표시장치에 비하여 전송속도 및 소비전력을 낮출수 있고, 이에 따라 고해상도 및 대형화면의 액정표시장치에 쉽게 적용될 수 있다. In the liquid crystal display shown in FIG. 2, the timing controller 22 supplies m / 2 pieces of data to each of the first and second data drivers 18 and 20 during one horizontal period. Compared with the lower frequency data clock, the EMI is reduced. In addition, since m / 2 pieces of data are supplied to the first and second data drivers 18 and 20, respectively, the transmission speed and power consumption can be lowered compared to the liquid crystal display shown in FIG. It can be easily applied to the liquid crystal display of the screen.

그러나, 도 2에 도시된 액정표시장치와 같이 액정패널(12)이 좌측부(14) 및 우측부(16)로 나누어지기 위해서는 제 1 데이터 구동부(18) 및 제 2 데이터 구동부(20)에 포함되는 데이터 집적회로(Integrated Circuit : 이하 "IC"라 함)의 수가 동일하여야 한다.(즉, 전체 데이터 IC의 수가 짝수로 설정되어야 한다)However, in order to divide the liquid crystal panel 12 into the left portion 14 and the right portion 16 as shown in FIG. 2, the liquid crystal panel 12 is included in the first data driver 18 and the second data driver 20. The number of integrated circuits (hereinafter referred to as "ICs") must be the same (i.e., the total number of data ICs must be set to an even number).

이를 도 3을 참조하여 상세히 설명하면, 제 1 데이터 구동부(18) 및 제 2 데이터 구동부(20)는 타이밍 제어부(22)로부터 동시에 데이터를 공급받는다. 따라서, 각각의 데이터 구동부(18,20)에 포함된 데이터 IC(D-IC : 24)들의 수가 동일해야만 동시구동이 가능하게 된다. 다시 말하여, 제 1 및 제 2 데이터 구동부(18,20)에 포함된 데이터 IC(24)들의 수가 상이하다면 제 1 데이터 구동부(18) 또는 제 2 데이터 구동부(20)로 공급되어야 할 데이터의 양이 상이해지기 때문에 액정패널(12)이 좌측부(14)와 우측부(16)로 분할되지 못한다. Referring to FIG. 3, the first data driver 18 and the second data driver 20 simultaneously receive data from the timing controller 22. Therefore, simultaneous driving is possible only if the number of data ICs (D-ICs) 24 included in each of the data drivers 18 and 20 is the same. In other words, if the number of data ICs 24 included in the first and second data drivers 18 and 20 are different, the amount of data to be supplied to the first data driver 18 or the second data driver 20. Because of this difference, the liquid crystal panel 12 cannot be divided into the left portion 14 and the right portion 16.

한편, 현재 일반적으로 사용되고 있는 데이터 IC(24)들은 채널수가 일정하게 정해져 출시된다. 예를 들어, 데이터 IC(24)는 384채널 및 480채널 등으로 일정하게 채널수가 정해진다. 이와 같이, 데이터 IC(24)의 채널수가 일정하게 정해져 출시되기 때문에 액정패널(12)이 좌측부(14)와 우측부(16)로 분할되지 못하는 경우가 발생된다. 예를 들어, SVGA(800×600)급의 액정패널(12)의 경우 800×3(R,G,B서브픽셀) = 2400(데이터라인의 수)개의 채널이 필요하게 된다. On the other hand, currently used data ICs 24 are released with a fixed number of channels. For example, the data IC 24 has a fixed number of channels, such as 384 channels and 480 channels. As described above, since the number of channels of the data IC 24 is fixed and released, the liquid crystal panel 12 may not be divided into the left portion 14 and the right portion 16. For example, in the case of the SVGA (800 × 600) class liquid crystal panel 12, 800 × 3 (R, G, B subpixels) = 2400 (number of data lines) channels are required.

여기서, 종래에는 384채널을 가지는 데이터 IC(24) 7개(2688 채널)를 이용하여 액정패널(12)을 구동하였다. 즉, 종래의 SVGA급의 액정패널(12)은 7개의 데이터 IC(24)가 이용되었고, 이에 따라 액정패널(12)을 좌측부(14)와 우측부(16)로 분할되지 못한다. 한편, 480채널의 데이터 IC를 5개를 이용하여 SVGA급의 액정패널(12)을 구동할 수 있다. 하지만, 480채널의 데이터 IC 비용이 높기 때문에 종래에는 일반적으로 384 채널의 데이터 IC(24) 7개를 이용하여 SVGA급의 액정패널(12)을 구동한다. Here, the liquid crystal panel 12 is conventionally driven by using seven data ICs 24 (2688 channels) having 384 channels. That is, in the conventional SVGA class liquid crystal panel 12, seven data ICs 24 are used, and thus, the liquid crystal panel 12 cannot be divided into the left portion 14 and the right portion 16. On the other hand, the SVGA class liquid crystal panel 12 can be driven using five data ICs of 480 channels. However, since the data IC cost of 480 channels is high, the SVGA class liquid crystal panel 12 is generally driven using seven data ICs 24 of 384 channels.

따라서, 본 발명의 목적은 액정패널의 해상도(데이터 라인 개수)와 무관하게 좌/우 분할구동이 가능하도록 한 액정표시장치를 제공하는 것이다. Accordingly, it is an object of the present invention to provide a liquid crystal display device that enables left / right division driving regardless of the resolution (number of data lines) of the liquid crystal panel.

본 발명의 액정표시장치는 액정패널; 상기 액정패널의 좌측부를 구동하기 위한 제 1 데이터 구동부; 상기 액정패널의 우측부를 구동하기 위한 제 2 데이터 구동부; 및 외부 시스템으로부터 입력받은 데이터를 좌측부 데이터와 우측부 데이터로 분할하고, 상기 좌측부 데이터를 상기 제 1 데이터 구동부에 공급함과 동시에, 상기 우측부 데이터를 상기 제 2 데이터 구동부에 공급하고, 상기 제 1 및 제 2 데이터 구동부들을 제어하는 타이밍 제어부를 구비한다.
상기 제 1 데이터 구동부는 제 1 및 제2 데이터 집적회로를 포함하고, 상기 제 2 데이터 구동부는 제 3 및 제 4 데이터 집적회로들을 포함한다. 상기 제 1 데이터 집적회로의 출력 채널 수는 상기 제 2 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 2 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수와 동일하다. 상기 제 3 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 1 데이터 집적회로의 출력 채널 수와 동일하다.
상기 제 1 데이터 구동부에 속한 데이터 집적회로들의 개수와 상기 제 2 데이터 구동부에 속한 데이터 집적회로들의 개수는 동일하다. Liquid crystal display device of the present invention; A first data driver for driving a left side of the liquid crystal panel; A second data driver for driving a right side of the liquid crystal panel; And dividing data input from an external system into left data and right data, supplying the left data to the first data driver, and supplying the right data to the second data driver, And a timing controller for controlling the second data drivers.
The first data driver includes first and second data integrated circuits, and the second data driver includes third and fourth data integrated circuits. The number of output channels of the first data integrated circuit is greater than the number of output channels of the second data integrated circuit, and the number of output channels of the second data integrated circuit is the same as the number of output channels of the fourth data integrated circuit. The number of output channels of the third data integrated circuit is greater than the number of output channels of the fourth data integrated circuit and is equal to the number of output channels of the first data integrated circuit.
The number of data integrated circuits belonging to the first data driver is the same as the number of data integrated circuits belonging to the second data driver.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, a preferred embodiment of the present invention will be described with reference to FIG. 4.

도 4는 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면이다. 4 is a view showing a liquid crystal display device according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시예에 의한 액정표시장치는 좌측부(34)와 우측부(36)로 분할되는 액정패널(32)과, 좌측부(34)의 데이터라인들(DL1 내지 DLm/2)을 구동하기 위한 제 1 데이터 구동부(38)와, 우측부(36)의 데이터라인들(DLm/2+1 내지 DLm)을 구동하기 위한 제 2 데이터 구동부(40)와, 제 1 및 제 2 데이터 구동부(38,40)의 구동 타이밍을 제어하기 위한 타이밍 제어부(42)를 구비한다.Referring to FIG. 4, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel 32 divided into a left portion 34 and a right portion 36, and data lines DL1 to DLm / of the left portion 34. 2) a first data driver 38 for driving 2), a second data driver 40 for driving the data lines DLm / 2 + 1 to DLm of the right part 36, and the first and the second A timing controller 42 for controlling the drive timing of the two data drivers 38 and 40 is provided.

액정패널(32)은 좌측부(34)와 우측부(36)로 분할되어 구동된다. 여기서, 좌 측부(34) 및 우측부(36)는 동시에 구동된다.The liquid crystal panel 32 is driven by being divided into a left portion 34 and a right portion 36. Here, the left side 34 and the right side 36 are driven at the same time.

타이밍 제어부(42)는 외부 시스템으로부터 데이터 클럭(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블(DE) 및 데이터(Data)등을 입력받는다. 데이터를 입력받은 타이밍 제어부(42)는 좌측부(34) 및 우측부(36) 데이터로 데이터를 분할하고, 분할된 데이터를 제 1 및 제 2 데이터 구동부(38,40)로 동시에 공급한다. 데이터 클럭, 수평동기신호, 수직동기신호 및 데이터 인에이블 신호를 입력받은 타이밍 제어부(42)는 제 1 및 제 2 데이터 구동부(38,40)를 제어하기 위한 타이밍 신호들과 극성반전신호 등과 같은 제어신호들을 발생한다.The timing controller 42 receives a data clock DCLK, a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, a data enable DE, and data from an external system. The timing controller 42 receiving the data divides the data into data of the left part 34 and the right part 36, and simultaneously supplies the divided data to the first and second data drivers 38 and 40. The timing controller 42 receiving the data clock, the horizontal synchronization signal, the vertical synchronization signal, and the data enable signal controls the timing signals and the polarity inversion signal for controlling the first and second data drivers 38 and 40. Generate signals.

제 1 데이터 구동부(38)는 자신에게 공급되는 데이터를 아날로그 비디오신호로 변환하여 좌측부(34)의 데이터라인들(DL1 내지 DLm/2)로 공급한다. 제 2 데이터 구동부(40)는 자신에게 공급되는 데이터를 아날로그 비디오신호로 변환하여 우측부(36)의 데이터라인들(DLm/2+1 내지 DLm)로 공급한다. 이때, 제 1 및 제 2 데이터 구동부(38,40)에서 공급되는 비디오신호는 게이트라인에 게이트신호가 공급되는 1수평주기마다 동시에 공급된다.The first data driver 38 converts the data supplied thereto into an analog video signal and supplies the data to the data lines DL1 to DLm / 2 of the left part 34. The second data driver 40 converts the data supplied thereto into an analog video signal and supplies the data to the data lines DLm / 2 + 1 to DLm of the right part 36. In this case, the video signals supplied from the first and second data drivers 38 and 40 are simultaneously supplied every one horizontal period in which the gate signals are supplied to the gate lines.

제 1 데이터 구동부(38) 및 제 2 데이터 구동부(40)는 다수의 데이터 IC(44 내지 50)들을 구비한다. 제 1 데이터 구동부(38)는 출력 채널 수가 서로 다른 적어도 2 개 이상의 데이터 IC들(44,46)을 포함한다. 예를 들어, 제 1 데이터 구동부(38)에 포함된 제 1 데이터 IC(44)는 제 1 출력 채널수 예를 들면, 480 개의 출력 채널 수 만큼의 출력 채널들을 통해 데이터 라인들에 아날로그 비디오 신호들을 공급한다. 제 2 데이터 IC(46)는 제 2 출력 채널수 예를 들면, 384 개의 출력 채널 수 만큼의 출력 채널들을 통해 데이터 라인들에 아날로그 비디오 신호들을 공급한다. 제 2 데이터 구동부(40)는 출력 채널 수가 서로 다른 적어도 2 개 이상의 데이터 IC들(48,50)을 포함한다. 제 3 데이터 IC(48)는 제 1 출력 채널수 만큼의 출력 채널들을 통해 데이터 라인들에 아날로그 비디오 신호들을 공급한다. 제 4 데이터 IC(50)는 제 2 출력 채널수 만큼의 만큼의 출력 채널들을 통해 데이터 라인들에 아날로그 비디오 신호들을 공급한다. The first data driver 38 and the second data driver 40 include a plurality of data ICs 44 to 50. The first data driver 38 includes at least two data ICs 44 and 46 having different output channel numbers. For example, the first data IC 44 included in the first data driver 38 transmits analog video signals to the data lines through output channels corresponding to the number of first output channels, for example, 480 output channels. Supply. The second data IC 46 supplies analog video signals to the data lines via as many output channels as the number of second output channels, for example, 384 output channels. The second data driver 40 includes at least two data ICs 48 and 50 having different output channel numbers. The third data IC 48 supplies analog video signals to the data lines via as many output channels as the first output channel. The fourth data IC 50 supplies analog video signals to the data lines through as many output channels as the number of second output channels.

본 발명에서는 데이터 구동부(38,40)의 제 1 내지 제 4 데이터 IC(44 내지 50)의 수를 적당히 조절함으로써 총 데이터 IC(44 내지 50)의 수가 짝수로 되도록 한다. 다시 말하여, 본 발명에서는 제 1 및 제 2 데이터 구동부(38,40) 각각에 동일한 수의 데이터 IC(44 내지 50)가 포함되도록 제 1 출력 채널수를 가지는 제 1 및 제 3 데이터 IC(44,48)와 제 2 출력 채널수를 가지는 제 2 및 제 4 데이터 IC(46,50)의 수를 조절하게 된다. 이와 같이 제 1 출력 채널수 및 제 2 출력 채널수를 가지는 데이터 IC(44 내지 50)들을 각각의 데이터 구동부(38,40)에 조합함으로써 본 발명에서는 채널수와 무관하게 액정패널(32)을 좌측부(34)와 우측부(36)로 분할하여 구동할 수 있다.In the present invention, the number of the first to fourth data ICs 44 to 50 of the data drivers 38 and 40 is appropriately adjusted so that the total number of the data ICs 44 to 50 is even. In other words, in the present invention, the first and third data ICs 44 having the number of first output channels such that the same number of data ICs 44 to 50 are included in the first and second data drivers 38 and 40, respectively. 48 and the number of second and fourth data ICs 46 and 50 having the number of second output channels. As such, by combining the data ICs 44 to 50 having the number of first and second output channels to each of the data drivers 38 and 40, the liquid crystal panel 32 is disposed on the left side regardless of the number of channels. It can be divided into 34 and the right portion 36 to drive.

이를 상세히 설명하면, 액정패널(32)이 SVGA(800×600)급의 해상도를 갖는다면 필요한 총 채널수는 2400개가 된다. 이때, 제 1 데이터 구동부(38)는 480 개의 제 1 출력 채널수를 가지는 하나의 제 1 데이터 IC(44)와, 384 개의 제 2 출력 채널수를 가지는 두개의 제 2 데이터 IC(46)를 포함한다. 그리고, 제 2 데이터 구동부(40)는 480 개의 제 1 출력 채널수를 가지는 하나의 제 3 데이터 IC(48)와, 384 개의 제 2 출력 채널수를 가지는 두개의 제 4 데이터 IC(50)를 포함한다. 제 1 및 제 2 데이터 구동부(38,40)에 포함된 데이터 IC(44 내지 50)들의 총 채널수는 2496으로 설정되므로 2400개의 데이터라인들의 개수(또는 데이터 채널 수)를 가지는 SVGA급의 액정패널(32)을 구동할 수 있다. 따라서, 본 발명은 384 개의 채널 수를 가지는 데이터 IC 7개(2688 채널)를 이용하는 종래 기술에 비하여 채널의 낭비를 방지할 수 있다. 본 발명은 제 1 및 제 2 데인터 구동부(38,40)에 포함되는 데이터 IC들의 수가 동일하므로 액정패널이 분할구동될 수 있다. In detail, if the liquid crystal panel 32 has a resolution of SVGA (800 × 600), the total number of channels required is 2400. In this case, the first data driver 38 includes one first data IC 44 having 480 first output channels and two second data ICs 46 having 384 second output channels. do. The second data driver 40 includes one third data IC 48 having 480 first output channels and two fourth data ICs 50 having 384 second output channels. do. Since the total number of channels of the data ICs 44 to 50 included in the first and second data drivers 38 and 40 is set to 2496, an SVGA class liquid crystal panel having the number of 2400 data lines (or the number of data channels) is provided. 32 can be driven. Therefore, the present invention can prevent the waste of the channel as compared with the prior art using seven data ICs (2688 channels) having the number of 384 channels. According to the present invention, since the number of data ICs included in the first and second data drivers 38 and 40 is the same, the liquid crystal panel may be divided and driven.

상술한 바와 같이, 본 발명은 적어도 2종류의 채널을 가지는 데이터 집적회로들이 사용됨으로써 액정패널의 해상도와 데이터 라인 개수와 무관하게 상기 액정패널을 좌우로 분할 구동할 수 있다. 다시 말하여, 데이터 집적회로의 수가 짝수가 될 수 있도록 2종류의 채널을 가지는 데이터 집적회로들이 배치됨으로써 액정패널이 분할구동될 수 있고, 이에 따라 EMI가 저감됨과 아울러 고해상도 및 대화면에 쉽게 적용될 수 있다. As described above, according to the present invention, data integrated circuits having at least two types of channels may be used to separately drive the liquid crystal panel left and right regardless of the resolution of the liquid crystal panel and the number of data lines. In other words, the liquid crystal panel can be divided and driven by arranging data integrated circuits having two types of channels so that the number of data integrated circuits can be even. .

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (6)

액정패널;A liquid crystal panel; 상기 액정패널의 좌측부를 구동하기 위한 제 1 데이터 구동부; A first data driver for driving a left side of the liquid crystal panel; 상기 액정패널의 우측부를 구동하기 위한 제 2 데이터 구동부; 및 A second data driver for driving a right side of the liquid crystal panel; And 외부 시스템으로부터 입력받은 데이터를 좌측부 데이터와 우측부 데이터로 분할하고, 상기 좌측부 데이터를 상기 제 1 데이터 구동부에 공급함과 동시에, 상기 우측부 데이터를 상기 제 2 데이터 구동부에 공급하고, 상기 제 1 및 제 2 데이터 구동부들을 제어하는 타이밍 제어부를 구비하고, The data input from the external system is divided into left data and right data, the left data is supplied to the first data driver, and the right data is supplied to the second data driver. A timing controller for controlling the two data drivers; 상기 제 1 데이터 구동부는 제 1 및 제2 데이터 집적회로를 포함하고, 상기 제 2 데이터 구동부는 제 3 및 제 4 데이터 집적회로들을 포함하며, The first data driver includes first and second data integrated circuits, the second data driver includes third and fourth data integrated circuits, 상기 제 1 데이터 집적회로의 출력 채널 수는 상기 제 2 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 2 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수와 동일하고, The number of output channels of the first data integrated circuit is greater than the number of output channels of the second data integrated circuit, the number of output channels of the second data integrated circuit is the same as the number of output channels of the fourth data integrated circuit, 상기 제 3 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 1 데이터 집적회로의 출력 채널 수와 동일하며, The number of output channels of the third data integrated circuit is greater than the number of output channels of the fourth data integrated circuit, and the same as the number of output channels of the first data integrated circuit. 상기 제 1 데이터 구동부에 속한 데이터 집적회로들의 개수와 상기 제 2 데이터 구동부에 속한 데이터 집적회로들의 개수는 동일한 것을 특징으로 하는 액정표시장치.The number of data integrated circuits belonging to the first data driver and the number of data integrated circuits belonging to the second data driver are the same. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 3 데이터 집적회로들 각각의 출력 채널수는 480이고, 상기 제 2 및 제 4 데이터 집적회로들 각각의 출력 채널수는 384인 것을 특징으로 하는 액정표시장치.The number of output channels of each of the first and third data integrated circuits is 480, the number of output channels of each of the second and fourth data integrated circuits is 384. 제 4 항에 있어서,The method of claim 4, wherein 상기 액정패널의 데이터라인들의 개수가 2400이라면 상기 제 1 데이터 구동부는 하나의 제 1 데이터 집적회로와 두개의 제 2 데이터 집적회로를 포함하고, 상기 제 2 데이터 구동부는 하나의 제 3 데이터 집적회로와 두개의 제 4 데이터 집적회로를 포함하는 것을 특징으로 하는 액정표시장치. If the number of data lines of the liquid crystal panel is 2400, the first data driver includes one first data integrated circuit and two second data integrated circuits, and the second data driver includes one third data integrated circuit. 2. A liquid crystal display device comprising two fourth data integrated circuits. 삭제delete
KR1020030042570A 2003-06-27 2003-06-27 LCD Display Expired - Fee Related KR100947779B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042570A KR100947779B1 (en) 2003-06-27 2003-06-27 LCD Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042570A KR100947779B1 (en) 2003-06-27 2003-06-27 LCD Display

Publications (2)

Publication Number Publication Date
KR20050004939A KR20050004939A (en) 2005-01-13
KR100947779B1 true KR100947779B1 (en) 2010-03-15

Family

ID=37219379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042570A Expired - Fee Related KR100947779B1 (en) 2003-06-27 2003-06-27 LCD Display

Country Status (1)

Country Link
KR (1) KR100947779B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311913A (en) * 2001-04-16 2002-10-25 Nec Corp Liquid crystal display device and control circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311913A (en) * 2001-04-16 2002-10-25 Nec Corp Liquid crystal display device and control circuit

Also Published As

Publication number Publication date
KR20050004939A (en) 2005-01-13

Similar Documents

Publication Publication Date Title
KR102081135B1 (en) Display Device Capable Of Driving In Low-Speed
KR101252854B1 (en) Liquid crystal panel, data driver, liquid crystal display device having the same and driving method thereof
KR101310379B1 (en) Liquid Crystal Display and Driving Method thereof
KR102279280B1 (en) Display Device and Driving Method for the Same
US20140320478A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
KR20070121318A (en) LCD and its driving method
KR20030083312A (en) Liquid crystal display
KR20160129207A (en) Display Device Being Capable Of Driving In Low-Speed And Driving Method Of The Same
US20070176878A1 (en) Liquid crystal display device and driving method thereof
KR100962502B1 (en) Driving device of liquid crystal display
KR101560394B1 (en) Liquid crystal display and driving method thereof
KR20010036308A (en) Liquid Crystal Display apparatus having a hetro inversion method and driving method for performing thereof
KR101165844B1 (en) Liquid crystal display device and driving method thereof
KR20130037490A (en) Driving apparatus for image display device and method for driving the same
KR20030095112A (en) Method and apparatus for driving liquid crystal display device
KR100947779B1 (en) LCD Display
KR100831284B1 (en) Driving Method of LCD
KR20070025662A (en) LCD and its driving method
KR100864980B1 (en) Afterimage prevention device of liquid crystal display
KR100933446B1 (en) Driving device and driving method of liquid crystal display
KR20030029698A (en) Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type
KR101332050B1 (en) Liquid crystal display
KR20080097530A (en) LCD and its driving method
KR100947774B1 (en) Driving device of liquid crystal display
KR20100007601A (en) Liquid crystal display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030627

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080429

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030627

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090817

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100309

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100310

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20121228

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180213

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20200219

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20211220