KR100930784B1 - 집적 회로 테스트 방법 및 집적 회로 - Google Patents
집적 회로 테스트 방법 및 집적 회로 Download PDFInfo
- Publication number
- KR100930784B1 KR100930784B1 KR1020030034052A KR20030034052A KR100930784B1 KR 100930784 B1 KR100930784 B1 KR 100930784B1 KR 1020030034052 A KR1020030034052 A KR 1020030034052A KR 20030034052 A KR20030034052 A KR 20030034052A KR 100930784 B1 KR100930784 B1 KR 100930784B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- bit line
- feram
- sense amplifier
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010998 test method Methods 0.000 title claims description 8
- 238000009826 distribution Methods 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000012360 testing method Methods 0.000 claims description 35
- 230000032683 aging Effects 0.000 claims description 8
- 238000004458 analytical method Methods 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000005259 measurement Methods 0.000 description 48
- 239000003990 capacitor Substances 0.000 description 14
- 230000010287 polarization Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000006835 compression Effects 0.000 description 9
- 238000007906 compression Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000003491 array Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
FeRAM 셀(110)로부터 판독된 전하 분포(410,420)를 측정하는 방법 및 회로는 충분히 빠른 온 칩 오류 검출 및 파라미터 조정을 제공한다. 비교기형 감지 증폭기(130) 및 기준 전압 발생기(140)는 FeRAM 셀(110)로부터 전하를 판독하는 하나의 방법을 이용하여 비트 라인 전하 또는 전압을 측정하고 결과적인 비트 라인 전압을 일련의 기준 전압과 비교한다. 감지 증폭기(130)로부터의 일련의 결과 신호(NT)는 비트 라인 전압이 기준 전압(REF)에 대략 동일한 때를 나타낸다. 결과 신호는 분석용으로 출력될 수 있고 또는 오류 검출 또는 판독 동작 동안 사용되는 기준 전압과 같은 동작 파라미터의 설정을 위해 내부적으로 사용될 수 있다.
Description
도 1은 비트 라인에 연결된 FeRAM 셀의 비트 라인 전하를 판독하고 측정하는 것과 연관된 FeRAM의 일부분에 대한 회로도,
도 2는 도 1의 FeRAM에 있어서 선택된 신호의 타이밍도,
도 3은 테스트 데이터 양이 감소하도록 전하 분포 측정으로부터의 결과 신호를 처리하는 압축 회로의 블록도,
도 4 및 도 5는 FeRAM 어레이에 대해 측정된 비트 라인 전하 분포를 도시하는 도면,
도 6은 FeRAM 셀로부터 판독된 전하의 분포를 측정하고, 그 전하 분포를 나타내는 결과 신호를 출력하는 온 칩 회로와, 측정된 전하 분포에 따라 동작 파라미터를 설정하는 온 칩 조정 회로를 포함하는 집적 회로의 블록도.
도면의 주요 부분에 대한 부호의 설명
110 : FeRAM 셀 112 : 강유전체 캐패시터
114 : 선택 트랜지스터 122 : 비트 라인
124 : 워드 라인 150 : 출력 회로
300 : 압축 회로 310 : 카운터
600 : 집적 회로 630 : 입/출력 회로
강유전체 랜덤 액세스 메모리(FeRAM)는 각 FeRAM 셀이 적어도 하나의 강유전체 캐패시터를 포함하는 FeRAM 셀 어레이를 일반적으로 포함한다. 각 강유전체 캐패시터는 도전성 극판 사이에 삽입된 강유전체를 포함한다. FeRAM 셀에 데이터 비트를 저장하기 위해, 기록 동작은 기록되는 데이터 비트와 연관된 방향으로 강유전체를 분극화시키는 기록 전압을 FeRAM 셀의 강유전체 캐패시터의 극판에 인가한다. 기록 전압이 제거된 후에도 강유전체에는 영구 분극이 남아 있게 되어 저장된 데이터 비트의 비 휘발성 저장을 제공한다.
FeRAM에 대한 종래의 판독 동작은 강유전체 캐패시터의 하나의 극판을 하나의 비트 라인에 연결하고 다른 극판에 판독 전압을 인가함으로써 FeRAM 셀에 저장된 데이터 비트를 판정한다. 강유전체 캐패시터의 영구 분극이 판독 전압에 대응하는 방향으로 존재하는 경우, 판독 전압은 강유전체 캐패시터를 통과하는 비교적 작은 전류를 야기하여, 비트 라인 상의 작은 전하 및 전압 변경을 야기한다. 영구 분극이 초기에 판독 전압에 반대되는 경우, 판독 전압은 영구 분극의 방향을 플립 핑하고, 극판을 방전시키며 그 결과 비트 라인 상에서 비교적 큰 전하 및 전압을 야기한다. 감지 증폭기는 결과적인 비트 라인 전류 또는 전압으로부터 저장된 값을 결정할 수 있다.
FeRAM과 같은 집적 회로의 개발, 제조 및 사용은 일반적으로 집적 회로의 특성을 결정하고 집적 회로가 적절히 동작하는 지를 결정하는 테스팅을 요구한다. FeRAM에 대한 하나의 중요한 테스트는 메모리 셀을 판독하는 경우 비트 라인에 전달된 전하의 측정에 관한 것이다. 일반적으로, FeRAM 셀의 판독으로부터 야기되는 비트 라인 전하 또는 전압은 FeRAM 셀에 저장된 값뿐만 아니라 판독되는 특정 FeRAM 셀의 성능에 따라 달라진다. FeRAM 어레이를 포함하는 집적 회로의 개발자는 종종 전달된 전하의 분포를 측정하기를 원하는데, 그 이유는 이러한 정보는 데이터를 판독 또는 기록하는 경우 에러를 제거하거나 최소화하는 동작 파라미터를 선택하는 데 중요하기 때문이다. FeRAM 어레이를 포함하는 집적 회로를 제조하는 경우, 전하 분포를 측정하게 되면 특정 집적 회로가 고장인지 또는 수리 동작이 필요한지를 나타낼 수 있다. IC 제조업자들은 또한 전하 분포 측정을 이용하여 특정 IC의 최적의 성능을 위한 동작 파라미터를 조정 또는 선택할 수 있다. 이와 유사하게, FeRAM를 사용하는 동안, 판독 동작을 위해 비트 라인 전하의 분포를 측정하는 온 칩 테스트는 FeRAM의 자동 진단 또는 FeRAM의 동작 파라미터의 자동 조정에 유용할 수 있다.
2000년 11월, 고체 상태 회로에 관한 IEEE 저널 Vol.35, No.11에서 "A 0.4-㎛ 3.3V 1T1C 4-Bb Nonvolatile Ferroelectric RAM with Fixed Reference Voltage Scheme and Data Protection Circuit"라는 제목인 Jeon 외 다수의 의한 논문은 4-메가비트 FeRAM의 전하 분포를 측정한 결과를 개재하고 있다. 각 FeRAM 셀에 대해, 설명된 측정은 FeRAM 셀에 이진 값 "0" 또는 "1"을 기록하는 단계와, 일련의 전하 레벨 중 하나에 기준 라인을 충전하는 단계와, FeRAM 셀에서 비트 라인으로 전하를 판독하는 단계 및 비트 라인 또는 기준 비트 라인이 보다 높은 전압을 가지고 있는 지를 감지하는 단계를 포함했다. 이 프로세스는 분포를 측정하는 데 사용되는 각각의 전하 레벨에 대해, 기준 라인의 충전과 FeRAM 셀로부터의 전하 판독을 반복해야한다. 또한, 각 데이터 값 "0" 및 "1"에 대해 이러한 과정 전체가 반복된다. 4-메가비트 FeRAM에 대한 이 전하 분포 측정은 몇분을 소요할 수 있다. 분포 측정에 필요한 시간은 비교적 적은 수의 장치가 테스트되는 경우 집적 회로 개발 동안에는 수용가능하지만, 생산에 있어서, 장시간의 테스트는 제조 처리량을 감소시키고 비용을 증가시킬 수 있다. 온 칩 테스팅에 있어서, 장시간의 테스트는 일반적으로 수용가능하지 않다.
FeRAM에 대한 현 비트 라인 전하 분포 측정이 가지고 있는 또 다른 문제점은 각각의 FeRAM 셀로부터 전하를 반복적으로 판독한다는 것이다. 판독 동작은 일반적으로 메모리 셀에 저장된 데이터 값을 재기록(wirte-back)하거나 리프레시(refresh)한다. FeRAM으로부터의 전하가 각 판독 동작마다 달라지는 경우 이것은 분포 측정의 비일관성을 야기할 수 있다. 데이터 값을 리프레시하는 반복되는 판독 동작도 또한 동일한 값의 반복 기록이 메모리 셀의 응답을 변경시키는 경우에 발생하는 임프린팅을 야기할 수 있다. 또한, 저장된 값을 리프레시하는 반 복되는 판독은 보존 문제 또는 전달된 전하의 시간에 따른 변화를 방지(mask)할 수 있는데, 그 이유는 판독된 전하는 거의 항상 새롭게 기록된 또는 리프레시된 데이터 값에 대응되기 때문이다.
FeRAM의 전하 분포를 측정하는 방법의 현 한계점에 있어서, 전하 분포의 보다 빠른 결정을 하게 해주는 구조 및 방법이 추구된다.
본 발명의 일 측면에 따르면, 온 칩 회로는 FeRAM 셀의 판독으로부터 얻어지는 비트 라인 전압 또는 전하의 분포를 측정한다. 이 측정은 비트 라인 전압을 방해하지 않고서 비트 라인 전압을 일련의 기준 전압(예로, 100개의 상이한 레벨)과 비교하는 비교기형 감지 증폭기를 이용한다. 테스팅 동안 각 비교에 대해, 감지 증폭기는 비트 라인 전압이 현 기준 전압보다 더 큰 지 여부를 나타내는 이진 결과 값을 생성한다. 비트 라인 전압은 일련의 비교 전체에 걸쳐 일정하게 유지되어, 지연, 측정 비일관성 및 일련의 비교에 대해 FeRAM 셀을 반복적으로 판독하는 종래의 프로세스에서 야기되는 내구 문제(endurance problems)를 피하게 된다. 반복적인 판독 동작을 피함으로써 단축되는 측정 시간은 어레이의 다수의 FeRAM 셀을 동시에 테스트하도록 FeRAM의 다수의 감지 증폭기를 동시에 동작함으로써 더 감소된다. 비교와 연관된 이진 결과 값은 외부 분석용으로 출력되거나, 또는 결함을 식별하거나 동작 파라미터를 갱신 또는 선택하는 데 내부적으로 사용될 수 있다.
이 측정 기법은 빠른 분포 측정을 제공할 뿐만 아니라 데이터 보유(retention)을 테스트도 할 수 있다. 하나의 데이터 보존 테스트 프로세스는 FeRAM 셀에 데이터 값을 기록하고 이어서, 전하 분포 측정을 수행하기에 앞서 FeRAM을 베이킹(bakes)하거나 또는 이와 다르게 저장된 데이터를 에이징(ages)한다. 전하는 FeRAM 셀로부터 한번 판독되고 저장된 데이터의 리프레시없이 측정되기 때문에, 전하 분포 측정은 저장된 데이터의 에이징을 정확하게 반영한다. 에이징된 분포(aged distribution)는 FeRAM에 데이터 값을 기록한 후 바로 측정된 분포와 비교될 수 있다.
전하 분포를 측정하는 동일한 온 칩 회로 및 기법은 감지 증폭기의 성능을 측정할 수 있다. 일련의 전압 레벨에 걸쳐 기준 전압을 스텝핑하는 동안 비트 라인이 접지되거나 또는 알려진 전압으로 바이어스되는 경우, 각 감지 증폭기는 기준 전압이 감지 증폭기의 트립(trip)을 야기하는 레벨에 도달하는 경우 변경되는 이진 출력 신호를 제공한다. 그러므로 측정된 전압 분포는 감지 증폭기의 성능을 특징짓고 임의의 감지 증폭기가 결함이 있는지를 나타낸다.
본 발명의 일 특정 실시예는 FeRAM 셀을 포함하는 집적 회로를 테스트하는 방법에 관한 것이다. 테스트되는 각 FeRAM 셀에 대해, 이 방법은 일반적으로 (a) FeRAM 셀에서 비트 라인으로 전하를 판독하는 단계와, (b) 기준 라인을 일련의 기준 전압으로부터의 제 1/다음 전압으로 바이어싱하는 단계와, (c) 기준 라인 상의 전압이 비트 라인 상의 전압보다 더 높은 지를 나타내는 결과 신호를 생성하는 단계 및 (d) 기준 라인이 일련의 기준 전압 중 마지막 기준 전압으로 바이어스될 때까지 단계(b) 및 단계(c)를 반복하는 동안 비트 라인 상의 전하/전압을 일정하게 유지하는 단계를 포함한다. 비트 라인 및 기준 라인에 연결된 비교기형 감지 증폭기는 비트 라인 전압을 방해하지 않고도 결과 신호를 생성할 수 있다. 그러므로 테스트는 각 FeRAM 셀로부터 반복적인 판독없이 각 FeRAM 셀에 대해 일련의 결과 신호를 신속하게 생성할 수 있다. 선택에 따라, FeRAM에 저장된 값은 FeRAM 셀로부터 전하를 판독하기 전에 에이징될 수 있다.
FeRAM 셀에 대한 각 결과 신호는 일반적으로 이진 신호이고 기준 전압들 중 하나에 대응한다. 일련의 기준 전압은 일반적으로 단조롭게 증가 또는 감소하는 일련의 전압이어서, 기준 전압이 FeRAM 셀로부터의 전하 판독에 의해 생성되는 비트 라인 전압에 매칭되는 경우 FeRAM 셀에 대한 일련의 이진 결과 신호는 값이 변경된다(예로, 0에서 1로 또는 1에서 0으로). 그러므로 생성된 결과 신호는 FeRAM 셀로부터 판독된 비트 라인 전압과 FeRAM 셀로부터 판독된 전하 분포를 결정하는 데 사용될 수 있다.
본 발명의 또 다른 측면에 따르면, 집적 회로의 온 칩 회로는 테스트를 수행한다. 온 칩 테스팅에 의해 생성된 결과 신호는 분석용으로 출력될 수 있고 또는 오류 검출용으로 온 칩에서 사용될 수도 있고, 또는 판독 동작 동안 사용되는 기준 전압과 같은 동작 파라미터를 설정하는 온 칩 자기 동조(on-chip self-tuning)에 사용될 수도 있다.
본 발명의 또 다른 실시예는 집적 회로에 관한 것이데, 이 회로는 FeRAM 셀의 어레이, 기준 전압 발생기, 어레이의 비트 라인과 기준 전압 발생기에 연결된 감지 증폭기와 기준 전압 발생기 및 감지 증폭기에 결합된 온 칩 제어 회로를 포함 한다. 온 칩 제어 회로는 기준 전압 발생기와 비트 라인 전압을 감지하는 감지 증폭기를 동작시키고 FeRAM 셀로부터 판독된 전하 분포를 나타내는 데이터를 생성한다. 빠른 동작을 위해, 비트 라인 전압이 기준 전압 발생기로부터의 기준 전압보다 큰지 여부 나타내는 결과 신호가 생성되는 경우 각 감지 증폭기는 비트 라인 전압을 방해하지 않는다. 테스트 모드에 있어서, 온 칩 제어 회로에 의해 기준 전압 발생기는 일련의 기준 전압을 감지 증폭기에 순차적으로 공급하는 한편, 비트 라인 전압은 일정하게 유지된다. 각 기준 전압마다, 각 감지 증폭기는 대응 비트 라인 전압이 기준 전압보다 큰 지 여부를 나타내는 결과 신호를 생성한다.
온 칩 출력 회로는 감지 증폭기로부터 결과 신호를 직접 출력할 수 있다. 결과 신호를 출력하는 대신 또는 그에 더해, 온 칩 조정 회로는 판독 동작용 기준 전압과 같은 동작 파라미터를 선택하는 데 결과 신호를 이용할 수 있다.
상이한 도면에서의 동일한 참조 기호는 유사한 또는 동일한 항목을 나타낸다.
본 발명의 일 측면에 따르면, FeRAM 어레이를 포함하는 집적 회로는 판독 동작 동안 전달된 비트 라인 전하의 분포를 측정할 수 있는 온 칩 회로를 가지고 있다. 이 측정은 "FeRAM with a Single Access/Multiple-Comparison Operation"라는 제목의 공동 소유의 미국 특허 출원 번호 제 10/115,753 호에 설명하는 바와 같이 판독 작용에도 사용되는 비교기형 감지 증폭기를 사용한다. FeRAM 셀로부터 비트 라인으로 전하의 단일 판독에 대해, 감지 증폭기는 비트 라인 전압을 상이한 기준 전압과 여러번 비교한다. 기준 전압은 감지 증폭기로부터의 비교 결과가 비트 라인 전압이 기준 전압과 거의 동일한 경우에 변경되도록 단조로운 단계로 감소 또는 증가된다. (비트 라인 전하는 비트 라인의 측정된 전압과 캐패시턴스의 곱과 동일하다.) 따라서, 분포 측정은 FeRAM 셀의 성능을 수정할 수 있는 반복적인 기록 및 판독 작용없이도 빠르고 정확하게 수행될 수 있다.
반복적인 판독 이후 재기록 또는 리프레시 작용을 피하게 되면 에이징(aging)이 전하 분포 상에 가지고 있는 효과를 정확하게 측정하게 된다. 특히, 각 FeRAM 셀로부터 판독된 전하는 FeRAM 셀의 극성 상태를 이완(relaxation) 또는 에이징(aging) 이후의 전하이고, 이 전하 분포는 FeRAM 어레이의 완화된 또는 에이징된 특성을 반영하나, 측정 동안 리프레시된 데이터의 전하 분포를 반영하지는 않는다. FeRAM에 동일한 데이터 값의 반복적 기록을 피하게 되면 전하 분포에 변화를 줄 수 있는 임프린팅을 또한 피하게 된다. 따라서, 본 명세서에서 설명한 기법을 이용한 전하 분포 측정은 종래의 전하 분포 측정 기법에서는 볼 수 없는 FeRAM 특성을 볼 수 있다.
도 1은 본 발명에 따라 전하 분포 측정을 구현할 수 있는 FeRAM(100)의 일부분을 도시하고 있다. FeRAM(100)은 FeRAM 어레이(120), 감지 증폭기(130), 기준 전압 발생기(140), 전역 출력 드라이버(global output driver)(150) 및 재기록 회로(160)를 포함한다.
FeRAM 어레이(120)는 행 및 열로 구성되는 종래의 FeRAM 셀(110) 어레이이 다. 각 FeRAM 셀(110)은 알려진 기술을 이용하여 제조될 수 있는 강유전체 캐패시터(112) 및 선택 트랜지스터(114)를 포함한다. 비트 라인(122)은 메모리 어레이의 제각기의 열에서 FeRAM 셀(110)의 선택 트랜지스터(114)의 드레인에 연결된다. 워드 라인(124)은 FeRAM 어레이(120)의 제각기의 행에서 선택 트랜지스터(114)의 게이트에 연결되고, 종래의 행 디코더 및 드라이버 회로(도시되어 있지 않음)는 기록, 판독 및 분포 측정 동작 동안 워드 라인(124) 상의 전압(WL0 내지 WLn)을 제어한다. FeRAM 어레이(120)는 지역 및 전역 디코딩 회로(도시되어 있지 않음)를 가지고 있고 데이터 입력 및 출력용으로 지역 어레이에 연결되는 전역 입/출력 라인을 포함하는 데이터 경로를 가지고 있는 메모리 아키텍쳐에서 몇몇 지역 어레이들 중 하나의 어레이일 수 있다.
도 1의 각 감지 증폭기(130)는 대응 비트 라인(122)에 연결되는 비교기형 감지 증폭기이다. 또한, 각 감지 증폭기(130)는, FeRAM 셀로부터 비트 라인(122)까지 판독된 비트 라인 전하의 판독 동작 또는 측정을 위해 다수의 비트 라인(122)들 중 하나를 감지 증폭기(130)에 선택적으로 연결하는 지역 열 디코딩 회로에 연결될 수 있다.
또한, 도 1은 p 채널 트랜지스터(MP1,MP2,MP3,MP4 및 MP5)와 n 채널 트랜지스터(MN1,MN2,MN3 및 MN4)를 포함하는 감지 증폭기(130)의 구현을 예시하고 있다. 트랜지스터(MP1)는 감지 인에이블 신호(SEB)에 따라 감지 증폭기(130)를 활성화 및 비활성화하는 기능을 하고, 공급 전압(VDD)과 트랜지스터(MP2 및 MP3) 사이에 존재한다. 트랜지스터(MP2,MP4 및 MN1)는 트랜지스터(MP1)와 그라운드 사이에서 직렬 로 연결되고, 이와 유사하게 트랜지스터(MP3,MP5 및 MN2)는 트랜지스터(MP1)와 그라운드 사이에서 직렬로 연결된다. 트랜지스터(MN3 및 MN4)는 각각 트랜지스터(MN1 및 MN2)와 병렬로 연결되고, 비교 동작에 대비하여 제각기의 노드(N1 및 N2)를 접지시킴으로써 감지 인에이블 신호(SEB)에 응답한다.
트랜지스터(MP2 및 MP3)의 게이트는 각각 대응 비트 라인(122) 및 기준 전압 발생기(140)로부터 각각 입력 신호(BL 및 REF)를 수신한다. 신호(BL)는 비트 라인 전압이고 FeRAM 셀(10)에서 감지 증폭기(130)에 연결된 비트 라인(22)으로 판독된 전하에 의존한다. 신호(FEF)는 기준 전압 발생기(140)가 설정하는 전압 레벨을 갖는 기준 신호이다. 기준 전압 발생기(140)는 신호(REF)에 대해 일련의 상이한 전압 레벨을 생성할 수 있는 임의의 회로일 수 있다. 또한, 신호(REF)는 외부 회로로부터 입력될 수 있어서 서로 다른 다수(예로 100)의 기준 전압 레벨을 생성할 수 있는 온 칩 기준 전압 발생기를 필요로 하지 않는다.
비트 라인 신호(BL)과 기준 신호(REF) 사이의 전압차는 트랜지스터(MP2 또는 MP3)가 보다 도전성이 있는 지를 결정하고, 이어서 감지 증폭기(130)가 활성화되는 경우 트랜지스터(MP2 및 MP4) 사이의 노드(N1) 상의 전압 또는 트랜지스터(MP3 및 MP5) 사이의 노드(N2) 상의 전압이 보다 빠르게 상승하는 여부에 영향을 준다. 감지 동작 동안 양 트랜지스터(MP4 및 MP5)는 초기에 온 상태이고, 그 결과 트랜지스터(MP4 및 MN3) 사이의 노드로부터의 출력 신호(NB) 및 트랜지스터(MP5 및 MN4) 사이의 노드로부터의 출력 신호(NT)는 초기에 노드(N1 및 N2) 상의 전압 상승에 따른 비율로 각각 상승한다. 트랜지스터(MP4,MP5,MN1 및 MN2)의 게이트는 교차 결합되 어, 트랜지스터(MP4,MP5,MN1 및 MN2)는 출력 신호(NB 및 NT) 사이에서 발생하는 전압 차를 증폭한다. 그 결과, 출력 신호(NT)는 감지 동작이 완료되는 경우 출력 신호(NB)에 상보적이다.
출력 회로(150)는 감지 증폭기(130)로부터 출력 신호(NT)를 수신하고, 출력 인에이블 신호(SOE)에 응답하여 전역 출력 신호(GIO)를 비트 라인 신호(BL)가 기준 신호(REF)의 전압보다 큰 전압을 가지고 있는지 여부를 나타내는 레벨에 이르게 한다. 예시적인 실시예에 있어서, 전역 출력 신호(GIO)는 공급 전압(VDD)으로 사전 충전되고, 출력 인에이블 신호(SOE)가 활성화되는 경우, 출력 회로(150)는 출력 신호(GIO)를 풀다운(pulls down)하고 즉, 출력 신호(NT)의 전압 레벨에 의존하지 않는다. 이하에서 더 자세히 설명되는 바와 같이, 전역 출력 신호(GIO)는 비트 라인 신호(BL)를 기준 신호(REF)의 일련의 전압 레벨과 비교함으로써 얻어진 결과를 나타내는 일련의 이진 값을 순차적으로 나타낸다.
재기록 회로(160)는 상보적인 출력 신호(NB)를 수신하고, 판독 동작의 종료시, 비트 라인(122)을 FeRAM 셀로부터 판독된 데이터 값을 다시 FeRAM 셀에 기록하기 위한 적절한 레벨에 이르게 한다. 도 1에 있어서, 재기록 회로(160)는 상보적 재기록 신호(WB 및 WBB)에 응답하여 비트 라인(122)을 구동하는 삼상 인버터(tri-state inverter)이다. 분포 측정에서, 재기록은 데이터가 단지 분포 측정을 위해 FeRAM 셀에 저장되는 경우 스킵될 수 있다. 또한, 재기록은 비트 라인 전압이 기준 신호(REF)의 전압 레벨 각각에 비교된 후에 수행될 수 있다.
도 2는 특정 FeRAM 셀의 판독으로부터 야기되는 비트 라인 전압 또는 전하를 결정하는 측정 동안 선택된 신호의 타이밍도를 도시하고 있다. 측정에 있어서, 기준 신호(REF)는 비트 라인 상의 상이한 전하에 대응하는 일련의 전압 레벨에 걸쳐 스텝핑한다. 일반적으로, 전압 레벨 범위는 FeRAM 셀의 특성, 특히 FeRAM 셀로부터 판독될 수 있는 비트 라인 전압의 기대 범위(expected range)에 따라 결정될 것이다. 예시적인 실시예에서, 신호(REF)는 약 5 mV씩 100 단계를 갖는 0.5 V에서 0까지의 범위를 가진다. 도 2는 기준 신호가 전압 범위의 상한에서 시작하여 단계적으로 감소하나, 기준 신호는 전압의 하한에서부터 단계적으로 증가하거나 또는 임의의 원하는 패턴으로 변화할 수 있다.
비트 라인 전압(BL)은 FeRAM 셀(10)로부터 비트 라인(122)으로 판독되고 측정되는 동안 일정하게 유지된다. 값 "0"을 저장하는 FeRAM 셀의 전하 분포를 측정하기 위해, 테스팅을 위한 판독 이전에 값 "0"은 모든 FeRAM 셀에 기록된다. 값 "1"을 저장하는 FeRAM 셀의 전하 분포를 측정하기 위해, 테스팅을 위한 판독 이전에 값 "1"은 모든 FeRAM 셀에 기록된다. 이와 달리, FeRAM 셀로부터 비트 라인으로 전하를 판독하는 대신, 비트 라인은 접지되어 감지 증폭기의 동작을 측정 또는 테스트할 수 있다.
감지 증폭기 인에이블 신호(SEB)는 기준 신호(REF)의 전압이 일정하게 유지되는 일련의 간격마다 (로우(low)로) 활성화된다. 신호(SEB)가 활성화된 경우, 측정되는 비트 라인(122)에 연결된 감지 증폭기(130)는 신호(BL 및 REF)를 비교한다. 신호(BL 또는 REF)가 상위 전압에 존재하는 여부에 따라, 노드 전압(NB 또는 NT)은 공급 전압(VDD)으로 상승하고, 다른 노드 전압(NT 또는 NB)은 감지 기간 이후 다시 0 볼트로 설정된다. 반복되는 감지 동작은 FeRAM 셀로부터 판독을 대기할 필요가 없기 때문에, 신호(SEB)의 주기는 전형적으로 약 4 ns 동안 활성 상태이고, 이 주기는 감지 증폭기(130)의 전형적인 구현 및 출력 회로(150)의 동작의 감지 시간(1-2 ns)을 포함하는 데 충분하다.
감지 인에이블 신호(SEB)가 (로우로) 활성화된 후, 감지 출력 인에이블 신호(SOE)는 전형적으로 약 1-2 ns의 짧은 지연 후 (하이로) 활성화된다. 이 지연은 노드 전압(NT 및 NB)이 신호(BL 및 REF)의 비교 결과를 나타내는 레벨로 설정되는 데 충분하다. 그 결과, 출력 회로(150)는 출력 신호(GIO)를 신호(BL 또는 REF)가 보다 큰 전압을 가지고 있는지 여부를 나타내는 이진 레벨에 이르게 한다.
감지 출력 신호(SOE)가 활성화되는 일련의 간격 동안, 출력 신호(GIO)는 전압 비교 결과를 나타내는 일련의 이진 값을 나타낸다. 기준 신호(REF)의 100개의 상이한 전압 레벨로 인해, 신호(GIO)는 상이한 비교 결과를 나타내는 100개의 데이터 비트를 순차적으로 제공한다. 도 2에 도시된 바와 같이, 기준 신호(REF)가 일관되게 스텝 다운(또는 업)하는 경우에 있어서, 비트 라인 신호(BL)와 연관된 비트 스트림은 기준 신호(REF)가 비트 라인 신호(BL)의 전압 아래로 떨어질 때까지 하나의 이진 값(예로, "1")을 갖는다. 이어서, 비트 스트림은 다른 이진 값(예로, "0")을 갖게 되지만, 회로의 노이즈 또는 변형으로 인해 신호(REF 및 BL)가 대략 동일한 전압을 갖는 경우 출력 신호의 이진 값은 교번한다.
다수의 비트 라인에 대한 비트 라인 전압의 측정은 동시에 수행되어 비교 결과를 나타내는 비트 스트림은 병렬로 출력될 수 있다. 병렬 비트 스트림의 수는 일반적으로 병렬로 동작할 수 있는 감지 증폭기의 수에 의해 또는 FeRAM의 전역 데이터 경로의 폭에 의해 제한된다. 본 발명의 바람직한 실시예에서, 64개의 비교가 동시에 행해지고, 64 비트 출력 신호(GIO)<63:0>가 비교 결과를 나타낸다.
출력 신호(GIO)<63:0>가 나타내는 비교 결과는 분석용으로 바로 출력될 수 있지만, 큰 FeRAM에 대한 비트 라인 전하 분포의 완전한 측정은 상당한 양의 데이터 전송을 요구할 수 있다. 특히, 100개의 상이한 기준 레벨에 대해, 64개의 FeRAM 셀의 각 행은 64개의 100 비트 값을 제공한다. 이진 FeRAM의 완전한 전하 분포 측정은 각 FeRAM 셀마다 비트 라인 전압을 두 번 측정하는데, 한번은 FeRAM 셀이 이진값 "0"을 저장하는 때이고 한번은 FeRAM 셀이 이진값 "1"을 저장하는 때이다. 그러므로 4 메가비트 FeRAM에 대한 전하 분포 측정은 8억번 이상의 비교를 수행한다. 64번의 비교를 병렬로 수행하는 경우에도, 전하 분포 측정은 비교 당 평균 시간이 매우 짧지 않는 한 여러 응용에 대해 많은 시간을 소요할 수 있다.
본 발명의 일 측면에 따라, 각 비교에 필요한 시간은 감소되는 데, 그 이유는 다수(예로,100)의 비교는 FeRAM 셀로부터 판독을 한번만 필요로 하기 때문이다. 전류 비교기형 감지 증폭기에 의한 비교 결과 출력의 주기 또는 사이클은 약 8 ns일 수 있다. 이와 대조적으로, 비트 라인 전하에 대한 종래의 측정은 비트 라인 전하가 기준값에 비교될 때마다 FeRAM 셀로부터 전하를 판독하도록 요구해왔다. 종래의 측정에 있어서, 각 비교의 주기 또는 사이클은 판독 시간 및 감지 시간을 포함해야 한다.
결과 신호의 온 칩 프로세싱 또는 압축은 전하 분포의 사정(evaluation)에 대해 총 데이터 출력량을 감소시킬 수 있다. 도 3은 전하 분포를 특징짓는 결과 신호를 압축하는 압축 회로(300)의 블록도이다. 압축 회로(300)는 카운터(310), 한 세트의 카운트 레지스터(320) 및 출력 멀티플렉서(330)를 포함한다.
카운터(210)는 비트 라인 전하가 FeRAM 셀 세트로부터 판독될 때마다 재설정된다. 동시에, 기준 신호(REF)는 자기 자신의 초기 값으로 설정된다. 카운터(210)는 각 출력 신호(GIO)<63:0>가 64 비트의 새로운 비교 결과를 제공할 때마다 카운트 신호(COUNT)<6:0>를 증가시킨다. 그러므로 카운트 신호(COUNT)<6:0>의 값은 기준 신호(REF)의 변화와 일치하고, 출력 신호(GIO)<63:0>가 나타내는 현재의 비교 값에 대응하는 기준 전압 레벨을 나타낸다.
비트 라인 전압의 동시 측정 동안, 데이터 출력 신호(GIO)<63:0>의 각 비트는 서로 다른 비트 라인에 대응하고, 비트 라인 신호(BL)의 전압 혹은 기준 신호(REF)의 전압이 더 큰지를 나타내는 일련의 이진 값을 제공한다. 예시적인 실시예에서, 레지스터(220)는 신호(GIO)<63:0>의 제각기 비트에 대응하는 64개의 레지스터 세트를 포함한다. 카운터 신호(COUNT)<6:0>가 변경될 때 레지스터가 인에이블되는 경우 세트의 각 레지스터는 카운트 신호(COUNT) 값을 래치한다. 신호(GIO)<63:0> 비트는 각 레지스터에 대해 인에이블 신호로서 작용하고, 예시적인 실시예에서, 비트 값 "1"(신호(REF)의 전압이 신호(BL)의 전압보다 더 크다는 것을 나타냄)은 대응 레지스터가 새로운 카운트 값을 래치하도록 인에이블하고, 비트 값 "0"(신호(BL)의 전압이 신호(REF)의 전압보다 더 크다는 것을 나타냄)은 대 응 레지스터에서의 래칭을 디스에이블한다. 본 발명의 이 실시예에서, 일련의 비교가 완료된 후 레지스터에 저장된 카운트 값은, 기준 신호(REF)의 전압이 비트 라인 신호(BL)의 전압보다 큰 마지막 비교에 대응하는 카운트와 동일할 것이다. 따라서, 저장된 값은 메모리 셀로부터 판독된 개략적인 비트 라인 전압을 나타낸다. 그러므로 비트 라인 전압의 테스팅과 연관된 100개의 비트는 필요한 정보가 단지 개략적인 비트 라인 전압인 경우에는 7 비트까지 감소된다.
이와 유사하게 다른 정보도 비트 스트림으로부터 추출될 수 있다. 예를 들어, 제 2 레지스터 세트는 신호(GIO)<63:0>의 각 비트가 0인 처음에만 카운트 값을 래치하도록 연결될 수 있다. 제 2 레지스터 세트의 레지스터의 카운트는 대응 비트 라인의 개략적인 비트 라인 전압의 또 다른 표시(indication)를 기록한다. 비트 라인과 연관된 100 비트 결과 스트림이 결과 스트림이 모두 0을 포함하는 지점까지 모두 1을 포함하도록 분명한 전이(clean transition)가 발생했다면, 제 2 레지스터 세트의 카운트는 제 1 레지스터 세트의 대응 카운트보다 더 클 것이다. 그러나, 100 비트 데이터 스트림의 비트 값이 감지 증폭기(130) 또는 FeRAM의 다른 구성 요소의 성능의 변화를 교대로 표시하는 경우, 제 2 레지스터 세트의 카운트는 제 1 레지스터 세트의 카운트보다 더 작을 것이고, 두 개의 카운트 사이의 차이는 변화의 크기를 제시한다.
전술한 압축 회로의 실시예는 단지 비교 결과를 나타내는 비트 스트림으로부터 특정 정보를 추출하는 하나의 예시적 구조를 제공할 뿐이다.
도 4는 FeRAM에 대한 전형적인 비트 라인 전압 분포를 예시하고 있다. 예시 된 전압 분포는 판독 동안 플립핑되지 않는 분극화를 갖는 각 강유전체 캐패시터에 대응하는 이진 값(예로, "0")에 대한 분포(410) 및 판독 동안 플립핑되는 분극화를 갖는 각 강유전체 캐패시터에 대응하는 이진 값(예로, "1")에 대한 분포(420)를 포함한다. 전하 분포(410) 측정은 먼저 모든 FeRAM 셀에 0을 기록함으로써 수행될 수 있다. 그 다음으로 전하는 각 FeRAM 셀로부터 판독되고, 비트 라인 전압은 위에서 설명한 기법을 이용하여 FeRAM 셀마다 측정된다. 전하 분포(420)를 측정하기 위해, 모든 메모리 셀에 1이 기록되고, 위에서 설명한 기법을 이용하여 측정된 비트 라인 전압을 제공하도록 전하가 다시 FeRAM 셀로부터 판독된다.
도 4에 있어서, 분포(410 및 420)는 분명하게 분리되어 판독 동작용 판독 기준 전압(Vref)의 선택이 가능하다. 판독 동작 동안, 기준값 발생기(140)는 기준 신호(REF)를 기준 전압(Vref)에 설정하고, 감지 증폭기(130)는 FeRAM 셀(110)로부터 판독된 전하로부터 얻어진 비트 라인 신호(BL)를 비교한다. 판독 기준 전압(Vref)보다 큰 신호(BL)는 하나의 이진 값(예로, 1)을 나타내고, 판독 기준 전압(Vref)보다 작은 신호(BL)는 다른 이진 값(예로, 0)을 나타낸다.
본 발명의 일 측면에 따르면, 판독 기준 전압(Vref)과 같은 동작 파라미터는 제조 동안 또는 전원 공급시 자동 테스트(power-up self test)되는 동안 집적 회로의 테스팅의 일부로서 얻어진 비트 라인 전압 분포에 대해 가장 신뢰성 있는 판독 동작을 제공하도록 설정될 수 있다. 그러므로, 판독 기준 전압(Vref)은 제조 동안 각 FeRAM 어레이마다 특별히 설정될 수 있고 FeRAM 셀 피로에 따라 주기적으로 갱신될 수 있다. 판독 비트 라인 전압 또는 전하의 분포 측정에 필요한 시간의 길이 때문에 종래에서는 측정, 분석 및 갱신이 행하여지지 않았다.
도 5는 이진 값 "0"에 대응하는 분포(510)와 이진값 "1"에 대응하는 분포(520) 사이에 확연한 분리가 부족한 비트 라인 전압 또는 전하 분포를 도시하고 있다. 집적 회로의 제조 동안, 도 4 또는 도 5에 예시된 비트 라인 전압 분포를 발견하는 테스트 프로세스는 집적 회로가 결함이 있는지 또는 수리를 필요로하는 지를 결정할 수 있다. 수리 동작은 저장된 값 "1"에 대한 낮은 비트 라인 전압 또는 저장된 값 "0"에 대한 높은 비트 라인 전압을 제공하는 FeRAM 셀을 식별할 수 있고 이들 FeRAM 셀을 상이한 데이터 값에 대응하는 비트 라인 전압을 신뢰성있게 분리하는 판독 기준 전압을 선택하도록 해줄 여분의 셀로 교체할 수 있다.
위의 기법을 이용하여 측정된 도 4의 전하 분포(410 및 420) 및 도 5의 전하 분포(510 및 520)는 FeRAM 대한 에이징을 반영할 수 있다. 특히, 하나의 값이 FeRAM 셀에 기록된 이래로 FeRAM 셀의 강유전체 재료의 분극이 변경된 경우, FeRAM 셀로부터 먼저 판독된 전하는 그 변경을 반영한다. FeRAM 셀로부터 전하를 반복적으로 판독하는 종래의 측정 기법은 FeRAM 셀의 분극 상태를 리프레시하고 에이징의 영향을 제거한다. 본 발명의 일 측면에 따르면, 전하 분포 측정은 FeRAM 셀로부터 판독된 제 1 전하를 측정한다. 이것은 분포 측정을 사용하여 데이터 보유를 테스트한다. 특히, FeRAM은 FeRAM에 데이터를 기록하는 단계와 FeRAM의 전하 분포를 측정하는 단계 사이에서 베이킹(baking)될 수 있거나 또는 그렇지 않을 경우 에이징될 수 있다. 그러므로 에이징 이후의 도 5의 전하 분포와 에이징 이전의 도 4의 전하 분포를 갖는 FeRAM은 FeRAM의 데이터 보존 실패를 나타낼 수 있다.
상술한 분포 측정 기법은 온 칩 테스팅용 집적 회로에서 구현될 수 있다. 예를 들어 도 6은 비휘발성 저장용 내장형 FeRAM을 사용하는 일반적인 메모리 칩 또는 임의 유형의 집적 회로일 수 있는 집적 회로(600)의 블록도이다. 집적 회로(600)는 FeRAM 어레이(120), 감지 증폭기(130), 기준 전압 발생기(140), 출력 드라이버(150) 및 상술한 구조 및 기능을 가지고 있는 압축 회로(300)를 포함한다. 집적 회로(600)는 테스트 제어 회로(610), 파라미터 조정 회로(620) 및 온 칩 제어를 더 구현하고 전하 분포 측정을 사용하는 입/출력 회로(630)를 더 포함한다.
테스트 제어 회로(610)는 스테이트 머신(state machine)또는 전하 분포 측정을 제어하는 기타 다른 잘 알려진 유형의 제어 회로이다. 집적 회로(600)의 테스트 모드에서, 테스트 제어 회로(610)는 FeRAM 어레이(120), 기준 전압 발생기(140) 및 FeRAM 셀로부터 판독된 비트 라인 전압을 측정하는 감지 증폭기(130)를 제어하고 출력, 압축 및/또는 측정 결과의 내부 사용을 제어한다. 특히, 제어 회로(610)는 어느 FeRAM 셀이 전하 분포 측정에 사용될 것인가를 선택한다. 따라서, 전하 분포는 각 FeRAM 어레이(120)마다 개별적으로 측정될 수 있고, 전하 분포 측정은 어레이의 모든 FeRAM 셀을 포함하기보다는 어레이의 샘플링된 FeRAM 셀에 제한될 수 있다.
전하 분포 측정을 위한 다수의 비트 라인 전압 측정은 병렬로 수행될 수 있다. 여기에 대해, 테스트 제어 회로(610)는 FeRAM 어레이(120)들 중 하나가 워드 라인 상에서 FeRAM 셀 세트로부터 전하를 판독하도록 지시하고 그런 다음 기준 전압 발생기(140)가 기준 전압의 스텝핑을 시작하도록 지시한다. 선택된 FeRAM 셀과 연관된 감지 증폭기(130)는 결과 신호를 병렬 비트 스트림으로 동시에 출력한다. 위에서 설명한 바와 같이, 비트 스트림은 외부 분석으로 I/O 회로(630)를 통해 직접 출력될 수 있거나 I/O 회로(630)를 통해 출력되기 전에 압축기(300)에서 압축될 수 있다. 전하 분포 측정이 완료될 때까지, 테스트 제어 회로(610)는 비트 라인 전압 측정을 위한 FeRAM 셀의 다음 세트를 반복적으로 선택한다.
조정 회로(620)는 오류 검출을 위한 또는 동작 파라미터의 설정을 위해 (압축된 또는 이와 다른) 결과 신호를 수신하고 사용할 수 있다. 일 실시예에서, 조정 회로(620)는 판독 동안 플립핑되지 않는 강유전체 캐패시터의 분극에 대응하는 데이터 값(예로, "0")을 저장하는 FeRAM 셀로부터 판독된 가장 높은 비트 라인 전하 또는 전압을 기록하는 제 1 레지스터를 포함한다. 제 2 레지스터는 판독 동안 플립핑되는 강유전체 캐패시터의 분극에 대응하는 데이터 값(예로, "1")을 저장하는 FeRAM 셀로부터 판독된 가장 낮은 비트 라인 전하 또는 전압을 기록한다. 파라미터 조정 회로(620)는 플립핑되지 않는 강유전체 캐패시터의 판독과 연관된 가장 높은 비트 라인 전압이 판독 동안 플립핑된 강유전체 캐패시터와 연관된 가장 낮은 비트 라인 전압보다 크거나 근접할 경우 오류를 검출할 수 있다. 기록된 값 사이의 분리도가 수용가능한 경우, 조정 회로(620)는 두 레지스터의 값 사이에 존재할 판독 동작용 기준 전압을 선택할 수 있다.
앞선 단락은 단지 조정 회로(620)의 예시적인 기능만을 제시할 뿐이다. 조정 회로(620)는 전하 분포 측정의 보다 복잡한 분석을 수행할 수 있다. 예를 들어, 에러 검출 및 기준 전압 설정은 각 FeRAM 어레이(120)마다 개별적으로 수행될 수 있고, 에러 검출 및 파라미터 설정에 사용되는 전하 분포의 특징화는 단지 상이한 데이터 값에 대한 최대 및 최소 비트 라인 전압만을 사용할 수 있다.
집적 회로(600)의 다른 테스트 모드에 있어서, 기준 전압이 일련의 전압 레벨를 통해 스텝핑하는 동안 테스트 제어 회로(610)는 비트 라인을 알려진 전압(예로, 접지)으로 바이어싱하는 것을 제어한다. 이상적인 동작에 있어서, 기준 전압이 위의 알려진 비트 라인 전압으로 상승하는 경우 동시에 테스트되는 감지 증폭기의 출력 신호는 모두 이진 레벨로 변경되어야 한다. 실제 회로는 일반적으로 상이한 감지 증폭기를 동작시키는 데 상이한 기준 전압을 필요로할 것이다. 요구되는 감지 시간 내에 감지 증폭기를 동작시키는 데 비트 라인과 기준 라인 사이에 큰 전압 차가 요구되는 경우 감지 증폭기는 결함이 있는 것으로 식별된다. 동작하는 감지 증폭기의 성능의 범위를 특징짓는 분포는 위에서 설명한 전화 분포 측정과 유사한 방식으로, 특히 감지 증폭기로부터의 출력 신호를 변경하는 데 필요한 기준 전압의 분포를 측정함으로써 결정될 수 있다.
본 발명은 특정 실시예를 참조하여 설명되었지만, 이 설명은 단지 본 발명의 예일뿐 제한으로서 취급되어서는 안된다. 개시된 실시예의 특징들을 다양하게 개조 및 조합이 다음의 청구항에 의해 정의되는 본 발명의 범주 내에 존재한다.
본 발명에 따르면, 본 발명이 제공하는 온 칩 회로를 통해 FeRAM 셀의 전하 분포를 빠르게 측정할 뿐만 아니라 데이터 보유에 대해서도 측정할 수 있다.
Claims (10)
- FeRAM 셀들을 포함하는 집적 회로를 테스트하는 방법에 있어서,(a) 감지 증폭기(130)에 연결된 비트 라인(122) 상의 전압을 설정하는 단계와,(b) 상기 감지 증폭기로의 기준 라인을 일련의 전압으로부터 제 1 또는 다음 전압(REF)으로 바이어싱하는 단계와,(c) 상기 기준 라인 상의 상기 제 1 또는 다음 전압이 상기 비트 라인(122) 상의 전압보다 높은지 여부를 나타내는 출력 신호(NT)를 상기 감지 증폭기(130)로부터 생성하는 단계와,(d) 상기 기준 라인이 상기 일련의 전압 중 마지막 전압 레벨에 바이어싱될 때까지 상기 단계(b) 및 단계(c)를 반복하는 동안 상기 비트 라인(122) 상의 전압을 일정하게 유지하는 단계를 포함하며,상기 비트 라인 상의 전압을 설정하는 단계는 상기 FeRAM 셀들(110) 중 하나에서 상기 비트 라인(122)으로 전하를 판독하는 단계를 포함하되,상기 방법은,(e) 상기 FeRAM 셀들(110) 각각에 대해 상기 단계(a) 내지 단계(d)를 반복하는 단계와,(f) 상기 단계(c)에서 생성된 상기 출력 신호를 이용하여 상기 FeRAM 셀들(110)의 판독에 대한 분포(410,420)를 결정하는 단계를 더 포함하는집적 회로 테스트 방법.
- 삭제
- 제 1 항에 있어서,상기 결정된 분포에 따라 상기 집적 회로의 동작 파라미터를 선택하는 단계를 더 포함하는집적 회로 테스트 방법.
- 제 3 항에 있어서,상기 동작 파라미터는 상기 FeRAM 셀들(110) 중 하나로부터 데이터 값을 판독하는 경우에 상기 기준 라인에 인가된 기준 전압인집적 회로 테스트 방법.
- 제 1 항, 제 3 항 또는 제 4 항에 있어서,상기 FeRAM 셀들(110)에 데이터 값을 기록하는 단계와,상기 데이터 값을 기록하는 단계와 상기 단계(a) 내지 단계(e)를 시작하는 단계 사이에 상기 FeRAM 셀들(110)을 에이징하는(aging) 단계를 더 포함하는집적 회로 테스트 방법.
- 제 1 항에 있어서,상기 비트 라인(122) 상의 전압을 설정하는 단계는 상기 비트 라인(122)을 고정된 전압으로 바이어싱하는 단계를 포함하되,상기 방법은,상기 집적 회로의 각각의 감지 증폭기(130)마다 상기 단계(a) 내지 단계(d)를 반복하는 단계와,상기 출력 신호에 기초하여 상기 감지 증폭기(130)의 성능을 특징짓는 단계를 더 포함하는집적 회로 테스트 방법.
- 삭제
- FeRAM 셀들(110)의 각 열에 결합된 비트 라인(122)을 포함하는 상기 FeRAM 셀들(110)의 어레이와,기준 전압 발생기(140)와,상기 비트 라인(122) 및 상기 기준 전압 발생기에 연결된 감지 증폭기(130)와,상기 기준 전압 발생기(140) 및 상기 감지 증폭기(130)에 결합된 온 칩(on-chip) 제어 회로(610)를 포함하되,상기 온 칩 제어 회로(610)는 상기 기준 전압 발생기(140) 및 상기 감지 증폭기(130)를 테스트 모드에서 동작시켜, 상기 FeRAM 셀들(110)로부터 판독된 전하에 대한 분포를 측정하며,상기 테스트 모드에서, 상기 온 칩 제어 회로(610)는 상기 기준 전압 발생기(140)로 하여금 일련의 기준 전압을 상기 감지 증폭기(130)에 순차적으로 공급하도록 하되, 각 감지 증폭기(130)는 상기 비트 라인(122) 상의 비트 라인 전압을 일정하게 유지하고, 각 기준 전압에 대해 상기 비트 라인 전압이 상기 기준 전압보다 큰지 여부를 나타내는 출력 신호(NT)를 생성하는집적 회로.
- 삭제
- 제 8 항에 있어서,상기 집적 회로의 동작 파라미터를 선택하는 조정 회로를 더 포함하되,상기 조정 회로(620)는 상기 테스트 모드에서 상기 감지 증폭기(130)의 동작 동안 생성된 신호에 기초하여 상기 동작 파라미터를 선택하는집적 회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/158,279 US6590799B1 (en) | 2002-05-29 | 2002-05-29 | On-chip charge distribution measurement circuit |
| US10/158,279 | 2002-05-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030093123A KR20030093123A (ko) | 2003-12-06 |
| KR100930784B1 true KR100930784B1 (ko) | 2009-12-09 |
Family
ID=22567401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030034052A Expired - Fee Related KR100930784B1 (ko) | 2002-05-29 | 2003-05-28 | 집적 회로 테스트 방법 및 집적 회로 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6590799B1 (ko) |
| JP (1) | JP4371706B2 (ko) |
| KR (1) | KR100930784B1 (ko) |
| DE (1) | DE10318608A1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6584007B2 (en) * | 2000-12-29 | 2003-06-24 | Stmicroelectronics, Inc. | Circuit and method for testing a ferroelectric memory device |
| US6952623B2 (en) * | 2002-07-02 | 2005-10-04 | Texas Instruments, Inc. | Permanent chip ID using FeRAM |
| US6714469B2 (en) * | 2002-07-02 | 2004-03-30 | Agilent Technologies, Inc. | On-chip compression of charge distribution data |
| US6785629B2 (en) * | 2002-07-02 | 2004-08-31 | Agilent Technologies, Inc. | Accuracy determination in bit line voltage measurements |
| KR100694418B1 (ko) * | 2004-11-15 | 2007-03-12 | 주식회사 하이닉스반도체 | 메모리 장치의 병렬 압축 테스트 회로 |
| KR100618051B1 (ko) | 2005-09-08 | 2006-08-30 | 삼성전자주식회사 | 전압 글리치를 검출하기 위한 장치와 검출방법 |
| KR100838639B1 (ko) * | 2006-11-07 | 2008-06-16 | 후지쯔 가부시끼가이샤 | 반도체 기억장치의 검사 방법 |
| US7639535B2 (en) * | 2006-11-17 | 2009-12-29 | Intel Corporation | Detection and correction of defects in semiconductor memories |
| US7848899B2 (en) * | 2008-06-09 | 2010-12-07 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing integrated circuit devices |
| JP5485542B2 (ja) * | 2008-12-22 | 2014-05-07 | ローム株式会社 | カウンタ回路およびタイマー回路 |
| CN103123373A (zh) * | 2011-11-21 | 2013-05-29 | 鸿富锦精密工业（深圳）有限公司 | 电气参数测试装置 |
| ITTO20130350A1 (it) | 2013-04-30 | 2014-10-31 | St Microelectronics Srl | Assemblaggio a livello di fetta di un dispositivo sensore mems e relativo dispositivo sensore mems |
| US8928359B2 (en) | 2013-05-08 | 2015-01-06 | Synaptics Incorporated | Charge distribution |
| US9541588B2 (en) | 2013-10-30 | 2017-01-10 | Synaptics Incorporated | Current-mode coarse-baseline-correction |
| US9778804B2 (en) | 2015-06-04 | 2017-10-03 | Synaptics Incorporated | Calibrating charge mismatch in a baseline correction circuit |
| US10930337B2 (en) * | 2018-12-26 | 2021-02-23 | Micron Technology, Inc. | Write techniques for a memory device with a charge transfer device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11273360A (ja) | 1998-03-17 | 1999-10-08 | Toshiba Corp | 強誘電体記憶装置 |
| KR20000031586A (ko) * | 1998-11-07 | 2000-06-05 | 윤종용 | 온-칩 테스트 회로를 구비한 강유전체 메모리 장치 |
| JP2001001482A (ja) * | 1995-01-27 | 2001-01-09 | Kikusui Chemical Industries Co Ltd | 表装材の製造方法、打放し調仕上り感のある表装材 |
| JP2001291385A (ja) * | 2000-04-05 | 2001-10-19 | Nec Corp | 半導体記憶装置並びにその試験装置および試験方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086412A (en) * | 1990-11-21 | 1992-02-04 | National Semiconductor Corporation | Sense amplifier and method for ferroelectric memory |
| JP3727157B2 (ja) * | 1997-11-19 | 2005-12-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置及びその試験方法 |
| US6330180B2 (en) * | 2000-03-24 | 2001-12-11 | Fujitsu Limited | Semiconductor memory device with reduced power consumption and with reduced test time |
| JP3775716B2 (ja) * | 2000-05-25 | 2006-05-17 | シャープ株式会社 | 強誘電体型記憶装置およびそのテスト方法 |
-
2002
- 2002-05-29 US US10/158,279 patent/US6590799B1/en not_active Expired - Fee Related
-
2003
- 2003-04-24 DE DE10318608A patent/DE10318608A1/de not_active Withdrawn
- 2003-05-21 JP JP2003143263A patent/JP4371706B2/ja not_active Expired - Fee Related
- 2003-05-28 KR KR1020030034052A patent/KR100930784B1/ko not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001001482A (ja) * | 1995-01-27 | 2001-01-09 | Kikusui Chemical Industries Co Ltd | 表装材の製造方法、打放し調仕上り感のある表装材 |
| JPH11273360A (ja) | 1998-03-17 | 1999-10-08 | Toshiba Corp | 強誘電体記憶装置 |
| KR20000031586A (ko) * | 1998-11-07 | 2000-06-05 | 윤종용 | 온-칩 테스트 회로를 구비한 강유전체 메모리 장치 |
| JP2001291385A (ja) * | 2000-04-05 | 2001-10-19 | Nec Corp | 半導体記憶装置並びにその試験装置および試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4371706B2 (ja) | 2009-11-25 |
| JP2004030887A (ja) | 2004-01-29 |
| KR20030093123A (ko) | 2003-12-06 |
| DE10318608A1 (de) | 2003-12-24 |
| US6590799B1 (en) | 2003-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6785629B2 (en) | Accuracy determination in bit line voltage measurements | |
| KR100930784B1 (ko) | 집적 회로 테스트 방법 및 집적 회로 | |
| KR101692580B1 (ko) | 메모리 어레이들에서 절단 워드라인들의 검출 | |
| US7403438B2 (en) | Memory array architecture and method for high-speed distribution measurements | |
| CN103069498B (zh) | 存储器阵列中的字线漏电的检测:基于电流的方法 | |
| US7636263B2 (en) | Semiconductor memory having function to determine semiconductor low current | |
| US7939892B2 (en) | Test circuit and method for multilevel cell flash memory | |
| KR101036433B1 (ko) | ＦｅＲＡＭ 장치와 그 장치에 의한 프로세스 및 다중 비교동작 방법 | |
| KR100957389B1 (ko) | 집적 회로 및 집적 회로 테스팅 방법 | |
| US7558149B2 (en) | Method and apparatus to control sensing time for nonvolatile memory | |
| KR20140026449A (ko) | 메모리 어레이에서 절단 워드라인의 검출 | |
| US6646905B2 (en) | Ferroelectric storage device | |
| US6804141B1 (en) | Dynamic reference voltage calibration integrated FeRAMS | |
| CN115588455A (zh) | 检测nvm阵列中的字线漏电和工艺缺陷的电路和方法 | |
| US6816400B2 (en) | Circuit and method for testing a ferroelectric memory device | |
| KR100969124B1 (ko) | 집적 메모리 | |
| US7982466B2 (en) | Inspection method for semiconductor memory | |
| DE102004003357B4 (de) | Dynamische, in FeRAMS integrierte Referenzspannungskalibrierung | |
| JP2004288248A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030528 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20080528 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20030528 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20090720 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20091119 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20091201 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20091201 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |