JP5485542B2 - カウンタ回路およびタイマー回路 - Google Patents
カウンタ回路およびタイマー回路 Download PDFInfo
- Publication number
- JP5485542B2 JP5485542B2 JP2008325425A JP2008325425A JP5485542B2 JP 5485542 B2 JP5485542 B2 JP 5485542B2 JP 2008325425 A JP2008325425 A JP 2008325425A JP 2008325425 A JP2008325425 A JP 2008325425A JP 5485542 B2 JP5485542 B2 JP 5485542B2
- Authority
- JP
- Japan
- Prior art keywords
- polarization
- threshold value
- ferroelectric
- predetermined
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010287 polarization Effects 0.000 claims description 81
- 239000000463 material Substances 0.000 claims description 10
- 230000001186 cumulative effect Effects 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims 5
- 238000012545 processing Methods 0.000 description 12
- 238000005259 measurement Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Description
この態様によれば、イベントの累積発生回数が、所定のしきい値に達したかを判定できる。
この態様によれば、累積経過時間が、所定のしきい値に達したかを判定できる。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
Vdrv1>Vdrv2 (第1状態φ1)
Vdrv2<Vdrv1 (第2状態φ2)
Vdrv1=Vdrv2+Vs (第1状態φ1)
Vdrv2=Vdrv1+Vs (第2状態φ2)
を満たすように駆動電圧を生成する。
Y=X×n
の関係が成り立つ。
1. 外部のプロセッサから指示されたタイミング
2. イベント信号EVTがアサートされるごと
3. 駆動部20が強誘電体10の分極を1回反転させるごと
4. 所定の周期ごと
この場合、図1のカウンタ回路100においては、イベントがXTH(=YTH/n×m)回発生したことを検出でき、図3のタイマー回路102においては、累積経過時間がTTH(=YTH/n×m)に達したことを検出できる。
Claims (4)
- 強誘電体と、
所定のイベントが発生するごとにアサートされるイベント信号を受け、前記イベント信号がアサートされるたびに、(1)前記強誘電体の両端間に第1極性にて所定の電気的信号を印加し、続いて(2)前記強誘電体の両端間に前記第1極性と反対の第2極性にて前記所定の電気的信号を印加する工程を、n回(nは自然数)、繰り返すことにより、前記強誘電体の分極をn回反転させる駆動部と、
前記強誘電体の分極量の測定値S1を所定のしきい値THと比較し、比較結果にもとづいて、前記イベントの発生回数Xが前記しきい値に応じた所定数XTHに達したか否かを判定する判定部と、
を備え、
前記イベントが累積的にX回発生したとき、累積の分極反転回数YはX×nであり、
前記強誘電体は、分極反転回数Yがある値より大きい領域において分極量が減少する疲労特性を有しており、
分極反転回数Yのしきい値YTHを、YTH=XTH×nと定め、前記しきい値THを、前記疲労特性上において、前記分極反転回数Yのしきい値YTHに対応する分極量として定め、
前記判定部は、前記測定値S1が前記しきい値THまで低下すると、前記イベントの発生回数Xが前記所定数XTHに達したと判定することを特徴とする半導体集積回路に集積されるカウンタ回路。 - 強誘電体と、
所定の時間Tpが経過するごとにアサートされるイベント信号を受け、前記イベント信号がアサートされるたびに、(1)前記強誘電体の両端間に第1極性にて所定の電気的信号を印加し、続いて(2)前記強誘電体の両端間に前記第1極性と反対の第2極性にて前記所定の電気的信号を印加する工程を、n回(nは自然数)、繰り返すことにより、前記強誘電体の分極をn回反転させる駆動部と、
前記強誘電体の分極量の測定値S1を所定のしきい値THと比較し、比較結果にもとづいて、累積経過時間Tが前記しきい値THに応じた所定時間TTHに達したか否かを判定する判定部と、
を備え、
前記所定の時間Tpが累積的にX回経過したとき、累積の分極反転回数YはX×nであり、
前記強誘電体は、分極反転回数Yがある値より大きい領域において分極量が減少する疲労特性を有しており、
分極反転回数Yのしきい値YTHを、YTH=TTH/Tp×nと定め、前記しきい値THを、前記疲労特性上において、前記分極反転回数Yのしきい値YTHに対応する分極量として定め、
前記判定部は、前記測定値S1が前記しきい値THまで低下すると、前記累積経過時間Tが前記所定時間TTHに達したと判定することを特徴とする半導体集積回路に集積されるタイマー回路。 - 前記所定のしきい値THは、前記強誘電体の分極量のピーク時の1/2の値であることを特徴とする請求項1に記載のカウンタ回路。
- 前記所定のしきい値THは、前記強誘電体の分極量のピーク時の1/2の値であることを特徴とする請求項2に記載のタイマー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325425A JP5485542B2 (ja) | 2008-12-22 | 2008-12-22 | カウンタ回路およびタイマー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325425A JP5485542B2 (ja) | 2008-12-22 | 2008-12-22 | カウンタ回路およびタイマー回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147987A JP2010147987A (ja) | 2010-07-01 |
JP5485542B2 true JP5485542B2 (ja) | 2014-05-07 |
Family
ID=42567906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008325425A Expired - Fee Related JP5485542B2 (ja) | 2008-12-22 | 2008-12-22 | カウンタ回路およびタイマー回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5485542B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10233100A (ja) * | 1997-02-20 | 1998-09-02 | Matsushita Electron Corp | 半導体メモリ装置及びその検査方法 |
JP4057736B2 (ja) * | 1999-03-18 | 2008-03-05 | 株式会社東芝 | 強誘電体メモリ |
JP2002313100A (ja) * | 2001-04-17 | 2002-10-25 | Toshiba Corp | 強誘電体メモリ及びそのテスト方法 |
JP4230253B2 (ja) * | 2002-05-28 | 2009-02-25 | 富士通株式会社 | 強誘電体キャパシタの設計方法及び評価方法 |
US6590799B1 (en) * | 2002-05-29 | 2003-07-08 | Agilent Technologies, Inc. | On-chip charge distribution measurement circuit |
JP2004310823A (ja) * | 2003-04-03 | 2004-11-04 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置の加速試験方法 |
JP2006228291A (ja) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP4103010B2 (ja) * | 2005-04-01 | 2008-06-18 | セイコーエプソン株式会社 | 半導体ウエハ |
JP2008177389A (ja) * | 2007-01-19 | 2008-07-31 | Seiko Epson Corp | 半導体ウエハ、強誘電体記憶装置、電子機器および強誘電体記憶装置の試験方法 |
-
2008
- 2008-12-22 JP JP2008325425A patent/JP5485542B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010147987A (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4538066B2 (ja) | 乱数生成装置 | |
TWI488163B (zh) | 移位暫存器、使用該移位暫存器之閘極驅動電路與顯示裝置 | |
JP4725418B2 (ja) | 時間計測回路 | |
JP4233205B2 (ja) | リセット装置、半導体集積回路装置および半導体記憶装置 | |
JP6802509B2 (ja) | 半導体集積回路 | |
CN101867358A (zh) | 延迟电路 | |
CN110647063B (zh) | 微型控制器及eft事件防护方法 | |
JP2007243922A (ja) | 発振回路 | |
JP5485542B2 (ja) | カウンタ回路およびタイマー回路 | |
TW201246788A (en) | A power on reset circuit | |
JP5550816B2 (ja) | 最適化された計数能力を有する電子センサ | |
JP5904523B2 (ja) | 単相ブラシレスモータの駆動回路 | |
JP2014011733A (ja) | 遅延回路及び半導体装置 | |
JP5332998B2 (ja) | パワーオンリセット回路および該パワーオンリセット回路を有するモジュールならびに電子回路 | |
JP2007065961A (ja) | 電子制御装置および電子制御方法 | |
TW200922142A (en) | Driving wave generating circuit | |
CN103684462B (zh) | 半导体装置 | |
JP6795759B2 (ja) | リセット回路 | |
WO2024036725A1 (zh) | 监测电路以及存储系统 | |
CN101018048A (zh) | 振荡电路 | |
JP3849757B2 (ja) | 発振回路、電子機器および時計 | |
JP2007249777A (ja) | マイクロコンピュータリセット回路 | |
JP5059801B2 (ja) | 2値化回路 | |
JP5266173B2 (ja) | 半導体装置 | |
TWI630780B (zh) | 積體電路裝置及其設定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5485542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |