[go: up one dir, main page]

KR100902685B1 - 전자 부품 패키지 - Google Patents

전자 부품 패키지 Download PDF

Info

Publication number
KR100902685B1
KR100902685B1 KR1020077026354A KR20077026354A KR100902685B1 KR 100902685 B1 KR100902685 B1 KR 100902685B1 KR 1020077026354 A KR1020077026354 A KR 1020077026354A KR 20077026354 A KR20077026354 A KR 20077026354A KR 100902685 B1 KR100902685 B1 KR 100902685B1
Authority
KR
South Korea
Prior art keywords
component
electrode
substrate
electronic component
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020077026354A
Other languages
English (en)
Other versions
KR20080004602A (ko
Inventor
아츠시 다카노
미츠히로 후루카와
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20080004602A publication Critical patent/KR20080004602A/ko
Application granted granted Critical
Publication of KR100902685B1 publication Critical patent/KR100902685B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/058—Holders or supports for surface acoustic wave devices
    • H03H9/059—Holders or supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6483—Ladder SAW filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명에 따른 전자 부품 패키지는, 부품 기판을 덮는 부품 커버와 부품 기판과의 사이에 형성되는 캐비티 내에 소자를 실장한 전자 부품과, 실장 기판을 구비한다. 부품 커버를 실장 기판에 탑재하여, 전자 부품이 실장 기판에 실장되고, 수지에 의해 몰딩되어 있다. 부품 커버의 실장 기판에 탑재되는 면에, 그라운드 전극 또는 더미 전극의 적어도 한쪽이 마련된다. 이 그라운드 전극 또는 더미 전극의 적어도 한쪽은, 캐비티의 적어도 일부와 대향하는 위치에 마련되어 있다.

Description

전자 부품 패키지{ELECTRONIC COMPONENT PACKAGE}
본 발명은 전자 부품 패키지에 관한 것이다.
도 19는, 종래의 전자 부품 패키지의 일례인 표면 탄성파(이하, "SAW"라고 기재함) 장치의 패키지를 나타낸다. 도 19에 있어서, 이 패키지는, 부품 기판(1101)과, 부품 기판(1101)의 하면에 형성한 인터·디지털·트랜스듀서 전극(이하, "IDT 전극"이라고 기재함)(1102)과, IDT 전극(1102)과 대향하는 부분에 캐비티(1103)를 갖는 부품 커버(1104)와, 부품 커버(1104)와 실장 기판(1105)을 접합하는 외부 전극(1106)을 갖는다.
또, 본 출원의 발명에 관련되는 선행 기술 문헌 정보로서는, 일본 특허 공개 제 2003-110391 호 공보나 일본 특허 공개 제 2001-244785 호 공보가 알려져 있다.
그러나, 종래의 전자 부품 패키지에서는, 압력 충격에 완전히 견뎌낼 수 없다고 하는 문제가 있다. 즉, 부품 커버(1104)에는, 이 부품 커버(1104)와 복수의 IDT 전극(1102)이 접촉하지 않도록, 캐비티(1103)가 마련되어 있기 때문에, 캐비티(1103)가 존재하는 부분의 부품 커버(1104)가 매우 얇아진다. 이 때문에, 이 SAW 장치를 실장 기판(1105) 상에 실장하여 몰드 수지로 피복하는 경우, 부품 커버(1104)와 실장 기판(1105) 사이에 들어간 몰드 수지의 압력이 매우 큰 것에 기인하여 부품 커버(1104)가 손상된다.
본 발명의 전자 부품 패키지는, 부품 기판을 덮는 부품 커버와의 부품 기판과 사이에 형성되는 캐비티 내에 소자가 실장된 전자 부품과, 실장 기판을 구비한다. 부품 커버를 실장 기판에 탑재하여 전자 부품이 실장 기판에 실장되고, 실장 기판에 실장된 전자 부품은 수지에 의해 몰딩되어 있다. 소자는 부품 기판 상에 배치되고, 부품 커버의 실장 기판에 탑재되는 면에 그라운드 전극 또는 더미 전극의 적어도 한쪽이 마련된다. 그라운드 전극 또는 더미 전극의 적어도 한쪽은, 캐비티의 적어도 일부와 대향하는 위치에 마련된다.
도 1은 본 발명의 실시예에 제공되는 안테나 공용기용 표면 탄성파 회로도,
도 2a는 실시예 1에 있어서의 전자 부품 패키지의 단면도,
도 2b는 실시예 1에 있어서의 부품 커버의 하면도,
도 3은 실시예 1에 있어서의 부품 기판의 하면도,
도 4는 실시예 1에 있어서의 전극을 제외한 부품 커버의 하면도,
도 5는 실시예 1에 있어서의 마스크의 상면도,
도 6은 실시예 1에 있어서의 전자 부품의 단면도,
도 7은 실시예 1에 있어서의 복수의 전자 부품이 실장된 경우의 전자 부품 패키지의 사시도,
도 8은 실시예 2에 있어서의 부품 커버의 하면도,
도 9는 실시예 3에 있어서의 전극을 제외한 부품 커버의 하면도,
도 10은 실시예 3에 있어서의 전극을 제외한 부품 커버의 하면도,
도 11은 실시예 4에 있어서의 전극을 제외한 부품 커버의 하면도,
도 12는 실시예 5에 있어서의 SAW 듀플렉서의 패키지의 단면도,
도 13은 실시예 5에 있어서의 부품 기판의 하면도,
도 14a는 실시예 5에 있어서의 부품 기판의 제조 방법을 나타내는 도면,
도 14b는 실시예 5에 있어서의 부품 기판의 제조 방법을 나타내는 도면,
도 14c는 실시예 5에 있어서의 부품 기판의 제조 방법을 나타내는 도면,
도 14d는 실시예 5에 있어서의 부품 기판의 제조 방법을 나타내는 도면,
도 14e는 실시예 5에 있어서의 부품 기판의 제조 방법을 나타내는 도면,
도 14f는 실시예 5에 있어서의 부품 기판의 제조 방법을 나타내는 도면,
도 15a는 실시예 5에 있어서의 부품 커버의 제조 방법을 나타내는 도면,
도 15b는 실시예 5에 있어서의 부품 커버의 제조 방법을 나타내는 도면,
도 15c는 실시예 5에 있어서의 부품 커버의 제조 방법을 나타내는 도면,
도 15d는 실시예 5에 있어서의 부품 커버의 제조 방법을 나타내는 도면,
도 15e는 실시예 5에 있어서의 부품 커버의 제조 방법을 나타내는 도면,
도 15f는 실시예 5에 있어서의 부품 커버의 제조 방법을 나타내는 도면,
도 15g는 실시예 5에 있어서의 부품 커버의 제조 방법을 나타내는 도면,
도 16은 실시예 5에 있어서의 부품 커버의 하면도,
도 17은 실시예 5에 있어서의 SAW 듀플렉서의 단면도,
도 18은 실시예 6에 있어서의 부품 커버의 하면도,
도 19는 종래의 전자 부품 패키지의 단면도,
도면의 주요 부분에 대한 부호의 설명
1 : 실장 기판
2a, 2b, 2c : 신호 전극
3 : 전자 부품(SAW 듀플렉서)
4 : 몰드 수지
5, 37 : 부품 기판
6 : 소자(IDT 전극)
7 : 오목부
8, 32 : 부품 커버
9, 9a : 그라운드 전극
18 : 더미 전극
31 : 접착부
10, 33 : 캐비티
20 : 지주
21 : 돌출벽
22 : 연통로
이하, 본 발명의 실시예를, 안테나 공용기용 표면 탄성파(이하, 표면 탄성파를 "SAW"라고 기재함) 회로로 구성되는 SAW 듀플렉서를 실장한 전자 부품 패키지를 예로 들어 설명한다. 그러나, 본원 발명에서의 전자 부품은 SAW 듀플렉서에 한정되는 것은 아니다.
(실시예 1)
이하, 실시예 1에 대하여 도면을 이용하여 설명한다.
도 1에 도시하는 바와 같이, SAW 듀플렉서는, 수신 단자(12), 안테나 단자(13), 송신 단자(14), 그라운드 단자(11), 및 9개의 인터·디지털·트랜스듀서 전극(이하, "IDT 전극"이라고 기재함)(6)에 의해 구성되어 있다.
도 2a는 전자 부품인 SAW 듀플렉서(3)를 실장한 전자 부품 패키지의 단면도이다. SAW 듀플렉서(3)는, 도 1에 도시하는 SAW 회로가 하면에 형성된 부품 기판(5)과, 부품 기판(5)의 하면 측을 덮고, 또한 부품 기판(5)의 하면에 형성된 IDT 전극(6)과 마주 보는 부분에 오목부(7)를 갖는 부품 커버(8)를 구비하고 있다.
도 2b는 실시예 1에 있어서의 부품 커버의 하면도이다. 도 2b에 도시하는 바와 같이, 부품 커버(8)의 하면에는, 신호 전극(2a), 신호 전극(2b), 신호 전극(2c), 그라운드 전극(9), 더미 전극(18)이 형성되어 있다. 그리고, 신호 전극(2a)은 수신 단자(12)에, 신호 전극(2b)은 안테나 단자(13)에, 신호 전극(2c)은 송신 단자(14)에, 그라운드 전극(9)은 그라운드 단자(11)에 접속되어 있다. 그리고, SAW 듀플렉서(3)는, 부품 커버(8)를 아래로 하여 실장 기판(1)에 실장되어, 몰드 수지(4)로 피복되어 있다.
이하에 실시예 1에 있어서의 전자 부품 패키지의 제조 방법을 설명한다.
도 3은 실시예 1에 있어서의 부품 기판(5)의 하면도이다. 도 3에 도시하는 바와 같이, 부품 기판(5)의 하면에 IDT 전극(6) 등이 형성된다. 부품 기판(5)은 LiTaO3 혹은 LiNbO3, IDT 전극(6)은 알루미늄 등의 금속 재료에 의해 형성된다. 그리고, 이에 따라, 도 1의 SAW 듀플렉서(3)의 회로도에 나타낸 그라운드 단자(11), 수신 단자(12), 안테나 단자(13), 송신 단자(14)가 형성된다. 또, IDT 전극(6)의 양 단부에는, 단락 전극을 평행하게 배치한 반사기를 배치하는 것이 일반적이지만, 본 실시예의 설명에서는 간략화하고 있다.
한편, IDT 전극(6)을 산화나 습기에 의한 부식으로부터 지키기 위하여, 부품 기판(5)의 하면측에는 실리콘제의 부품 커버(8)가 마련된다. 도 4는 신호 전극(2a), 신호 전극(2b), 신호 전극(2c), 그라운드 전극(9), 더미 전극(18)을 제외한 상태에서 부품 커버(8)를 아래에서 본 도면이다. 부품 커버(8)의 상면에는, IDT 전극(6)과 마주 보는 부분에 오목부(7)가 형성되어 있다. 오목부(7)에 의해 서, 부품 커버(8)와 IDT 전극(6) 사이에 도 2a에 나타내는 캐비티(10)를 마련할 수 있어, IDT 전극(6)이 부품 커버(8)와 접촉하는 것을 피할 수 있다. 또, 본 실시예 1에서는, 종래예와 같이 모든 IDT 전극을 하나의 캐비티에 넣는 것이 아니라, 하나 혹은 인접하는 두개의 IDT 전극(6)마다 캐비티(10)가 마련되어 있다. 이와 같이 캐비티(10)를 구성함으로써, 부품 커버(8)가 얇아지는 부분의 면적을 작게 할 수 있다. 그 결과, 외압에 대한 강도를 높일 수 있다. 또, 이 외압에 대한 강도는 캐비티(10)를 작게 할수록 향상되기 때문에, 각 IDT 전극(6)에 캐비티(10)를 마련하여도 좋다. 또한, 부품 커버(8)에는, 신호 전극(2a), 신호 전극(2b), 신호 전극(2c) 및 그라운드 전극(9)과 부품 기판(5)을 접속하기 위한 관통 구멍(16)이 형성된다. 이 관통 구멍(16) 및 오목부(7)는 드라이 에칭 가공에 의해 형성할 수 있다.
도 5는 실시예 1에 있어서의 마스크의 상면도이다. 우선, 도 3에서 나타내는 부품 기판(5)의 하면(IDT 전극(6)이 실장되어 있는 면) 측에 감광성 수지가 도포되고, 다음에 도 5에서 나타내는 것과 같은 마스크(17)가 얹어진다.
도 5의 마스크(17)의 사선 부분은 IDT 전극(6)과 관통 구멍(16)에 상당하는 부분이며, 구멍이 뚫려 있다. 이 때문에, 마스크(17) 상에서부터 노광하여 세정하면, 마스크(17) 상의 사선 부분만 감광성 수지가 경화되어 남고, 흰 부분에는 남지 않는다. 그 후, 마스크(17)가 벗겨져 부품 기판(5)의 하면 전체에 SiO2가 도포되고, 가열된다. 그 후, 감광성 수지가 용해되는 액체에 침지함으로써, 감광성 수지 가 용해되어 탈락하고, 감광성 수지가 없는 부분, 즉 IDT 전극(6)과 관통 구멍(16) 이외의 부분에만 SiO2가 남는다. 이 남은 SiO2를 거쳐서, 부품 기판(5)과 도 4에서 나타내는 부품 커버(8)가 상온에서 직접 원자간 결합된다. 도 6은 이렇게 해서 제조된 SAW 듀플렉서(3)의 단면도이다.
또, 본 실시예 1에서는, 부품 커버(8)를 접착하는 공정은 진공에서 실행하는 것으로 설명하였지만, 부품 커버(8)와 부품 기판(5)은 접착제를 이용하여 접착할 수도 있다. 그 경우에는 질소 분위기 혹은 산소 분위기에서 실시할 수 있다. 또, 산소 분위기에서 실시하는 경우에도, 본 실시예 1에 있어서의 캐비티(10)는 매우 작은 공간이기 때문에, 캐비티(10) 내의 산소량은 미량이다. 따라서, IDT 전극(6) 표면에 얇은 금속 산화 피막이 형성될 뿐, 오히려 산화되기 어렵게 된다고 하는 효과가 있다.
상기한 바와 같이 부품 기판(5)에 부품 커버(8)가 접착된 후, 부품 커버(8)의 하면에 신호 전극(2a), 신호 전극(2b), 신호 전극(2c), 그라운드 전극(9) 등의 전극이 마련되고, IDT 전극(6)과 전기적으로 접속되어 SAW 듀플렉서(3)가 얻어진다. 그 후, SAW 듀플렉서(3)가 실장 기판(1) 상에 실장된다. 이 실장 단계를 이하에 설명한다.
도 2b에서 도시하는 바와 같이, 부품 커버(8)의 하면에 마련된 신호 전극(2a), 신호 전극(2b), 신호 전극(2c), 그라운드 전극(9), 더미 전극(18)은, 도 2a에서 나타내는 바와 같이 실장 기판(1)과 접합된다. 여기서, 더미 전극(18)이 란, 전류를 통과시키지 않는 전극으로서, 전기적으로 하등의 기능을 수행하지 않는 것을 말한다. 이 더미 전극(18)은 도 2a에서 나타내는 바와 같이, 오목부(7)의 하방에 상당하는 부분에도 형성된다. 더미 전극(18)은 복수 마련하여도 좋다. 이와 같이, 오목부(7)의 하방에 상당하는 부분에 더미 전극(18)을 배치하면, 부품 커버(8)의 두께가 오목부(7)에 의해 얇아지더라도, 하기 이유에 의해 외압에 의한 손상을 막을 수 있다.
마지막으로, 몰드 수지(4)로 SAW 듀플렉서(3)를 피복하는 단계를 설명한다. 또한, 설명에 있어서는, 실장 기판(1)에 SAW 듀플렉서(3) 이외에 도 7에 도시하는 바와 같이, 다른 전자 부품(3a), 전자 부품(3b), 전자 부품(3c)이 실장되어 있는 상태에서의 피복을 설명한다. 그러나, 전자 부품(3a), 전자 부품(3b), 전자 부품(3c)이 없는 상태에서 피복하는 경우에도 동일한 단계이다.
우선, SAW 듀플렉서(3)를 포함하는 복수의 전자 부품(3a), 전자 부품(3b), 전자 부품(3c)을 실장한 복합형 전자 부품이 금형에 담겨지고, 다음에 가열·가압한 몰드 수지(4)가 이 금형에 주입되고, 그 후 냉각하여 성형된다. 본 실시예 1에서는, 몰드 수지(4)에는 충전재(filler)를 분산시킨 에폭시 수지를 이용하며, 몰드 수지(4)의 주입 조건은 수지 온도를 175℃, 주입 압력을 50∼100기압으로 하고 있다.
이 몰드 수지(4)를 충전할 때, SAW 듀플렉서(3)에는 매우 큰 압력이 인가되지만, 더미 전극(18)이 실장 기판(1)과 부품 커버(8) 사이의 지주(支柱)가 되기 때문에, 그 압력을 분산할 수 있다. 또, 더미 전극(18)이 있으면, 부품 커버(8)와 실장 기판(1) 사이의 공간이 작아져서, 몰드 수지(4)가 들어가기 어렵게 된다. 그 때문에, 몰드 수지(4)를 충전할 때의 아래로부터 인가되는 압력을 방지할 수 있다. 따라서, 본 실시예 1의 SAW 듀플렉서(3)의 패키지에서는, 외압에 대한 강도가 증대되어, 손상을 막을 수 있다.
또, 본 실시예 1에서는, 오목부(7)의 하방에 상당하는 부분에는 더미 전극(18)을 마련하였지만, 이 부분에는 더미 전극(18) 대신에 그라운드 전극(9)을 마련하여도 좋다. 또한, 더미 전극(18)을 이용하는 경우, 이 더미 전극(18)은 복수 개 이용하여도 좋다.
(실시예 2)
이하, 본 발명에 따른 실시예 2에 대하여 설명한다.
실시예 2와 실시예 1과는, 부품 커버(8)의 하면에 형성하는 전극이 서로 다르다. 그 이외에는 실시예 1과 동일하며, 동일한 개소는 설명을 생략한다. 도 8은 실시예 2에 있어서의 부품 커버(8)의 하면에 형성하는 전극을 나타낸다. 도 8에 나타내는 바와 같이, 실시예 1과 마찬가지로 신호 전극(2a), 신호 전극(2b), 신호 전극(2c)이 형성되며, 신호 전극(2a), 신호 전극(2b), 신호 전극(2c)을 제외한 전면(全面)에 그라운드 전극(19a)이 형성된다. 이 구조로 하면, 그라운드 전극(19a)과 실장 기판(1)의 접촉 면적이 넓기 때문에, 효과적으로 외압을 분산시켜, SAW 듀플렉서(3)의 손상을 막을 수 있다. 또한, 그라운드 전극(19a)이 있음으로써, 부품 커버(8)와 실장 기판(1) 사이로 몰드 수지(4)가 들어가는 양이 줄어들어, 부품 커버(8)의 아래로부터 인가되는 압력을 억제할 수 있다. 또한, 이러한 그라운드 전극(19a)을 이용하면, 실시예 1의 그라운드 전극의 경우와 비교하여, SAW 듀플렉서(3)를 덮는 면적이 커지기 때문에, 그 실드 효과에 의해 SAW 듀플렉서(3)의 주파수 특성을 향상시킬 수 있다.
(실시예 3)
이하, 본 발명에 따른 실시예 3에 대하여 도 9 및 도 10을 이용하여 설명한다. 실시예 3과 실시예 1의 차이점은, 부품 커버(8)의 오목부(7)에, 부품 기판(5)을 향하여 지주(20) 및 돌출벽(21)이 마련되어 있는 점이다. 지주(20) 및 돌출벽(21)은, IDT 전극(6)과 겹치지 않도록 마련되어 있다. 또한, 오목부(7)는 도 9에서 나타내는 바와 같이 복수 개 마련하여도 좋고, 도 10에서 나타내는 바와 같이 복수의 오목부(7)를 일괄하여 오목부(7a)로 하여도 좋다. 또한, 지주(20)나 돌출벽(21)은, 드라이 에칭 가공에 의해 형성할 수 있다. 부품 커버(8)의 구조 이외에는 실시예 1과 마찬가지이므로 설명을 생략한다.
이와 같이 지주(20)나 돌출벽(21)을 마련하는 것에 의해, 오목부(7) 혹은 오목부(7a)에 인가되는 압력을 분산시킬 수 있어, SAW 듀플렉서(3)의 손상을 막을 수 있다.
또, 지주(20)와 돌출벽(21)은, 어느 한쪽만 이용하여도 좋고 둘 모두를 이용하여도 좋다. 또한, 이 지주(20) 및 돌출벽(21)은 복수 개 이용하는 것에 의해 전자 부품 패키지의 강도를 보다 높일 수 있다.
(실시예 4)
이하, 본 발명에 따른 실시예 4에 대하여 도 11을 이용하여 설명한다.
실시예 4와 실시예 1의 차이점은, 부품 커버(8)에 마련된 복수의 오목부(7) 사이에, 도 11에 도시하는 바와 같이, 연통로(22)가 마련되어 있는 것이다. 또, 연통로(22)의 형성 이외에는 실시예 1과 마찬가지이므로 설명을 생략한다.
이와 같이, 캐비티 사이는 연통로(22)에 의해 연결되어 있다. 이에 따라, 일부의 오목부(7)에 인가된 외부로부터의 응력을, 연통로(22)를 통하여 다른 오목부(7)에 분산시킬 수 있어, 결과적으로 전자 부품 패키지의 외압에 대한 강도를 현저히 향상시키는 효과를 갖는다.
또, 연통로(22)는 도 11에서 나타내는 바와 같이, 부품 커버(8)를 드라이 에칭 가공하는 것에 의해서도 형성할 수 있지만, 도 3에서 나타내는 바와 같이, 부품 기판(5)의 하면에 홈(15)을 마련하는 것만으로 형성할 수도 있다.
(실시예 5)
이하, 실시예 5에 대하여 도면과 함께 설명한다.
도 12는 실시예 5에 있어서의, SAW 듀플렉서(3)를 실장한 전자 부품 패키지의 단면도이다.
SAW 듀플렉서(3)는, 도 1에 도시된 SAW 회로가 하면에 형성된 부품 기판(37)과, 부품 기판(37)의 하면에 형성된 내부 그라운드 전극(30) 상의 접착부(31)를 거쳐 접착된 부품 커버(32)로 구성된다. 그리고, 부품 커버(32)와 부품 기판(37)의 하면에 형성된 IDT 전극(6)과의 사이에는 접착부(31)로 둘러싸인 캐비티(33)가 형성되어 있다. 또, 접착부(31)는, 부품 기판(37) 측에 마련된 제 1 접착부(31a)(도 14d 내지 도 14f를 참조)와, 부품 커버(32) 측에 마련된 제 2 접착부(31b)(도 15c 내지 도 15f를 참조)가 접합된 것이다.
도 17은 전자 부품의 단면도이다. 도 17에 도시하는 바와 같이, 부품 커버(32)의 하면에는, 신호 전극(2a)(도 17에는 기재되어 있지 않음, 도 16 참조), 신호 전극(2b), 신호 전극(2c)(도 17에는 기재되어 있지 않음, 도 16 참조), 그라운드 전극(9), 더미 전극(18)(도 17에는 기재되어 있지 않음, 도 16 참조)이 형성되어 있다. 그리고, 신호 전극(2a)은 수신 단자(12)에, 신호 전극(2b)은 안테나 단자(13)에, 신호 전극(2c)은 송신 단자(14)에, 그라운드 전극(9)은 그라운드 단자(11)에 접속되어 있다. 그리고, SAW 듀플렉서(3)는, 부품 커버(32)를 아래로 하여 실장 기판(1)에 실장되어, 몰드 수지(4)로 피복되어 있다.
본 실시예에서는, 부품 기판(37)의 재료로서 LiTaO3, IDT 전극(6)의 재료로서 알루미늄, 부품 커버(32)의 재료로서는 실리콘을 이용하고 있다. 그 밖에, 부품 기판(37)의 재료로서는 LiNbO3, IDT 전극(6)의 재료로서는 알루미늄 이외의 금속도 이용할 수 있으며, 부품 커버(32)의 재료로서는, 유리, 에폭시 등을 이용하는 것도 가능하다.
이하에 본 실시예에 있어서의 전자 부품 패키지의 제조 방법을 설명한다.
도 13은 본 실시예에 있어서의 부품 기판의 하면도이다. 우선 처음에, 도 13에 도시하는 바와 같이, 부품 기판(37)의 하면 전체에 알루미늄이 증착 스퍼터된다. 그 후, 드라이 에칭 가공에 의해 홈(34)이 마련되고, IDT 전극(6)과, 인출 전극으로서의 수신 단자(12)와 안테나 단자(13)와 송신 단자(14) 및 그라운드 단자(11)와, 내부 그라운드 전극(30)이 형성된다. 또, IDT 전극(6)의 양 단부에는, 단락 전극을 평행하게 배치한 반사기를 배치하는 것이 일반적이지만, 본 설명에서는 그것을 간략화하여 나타내고 있다. 도 14a 내지 도 14f는 실시예 5에 있어서의 부품 기판의 제조 방법을 나타내는 단면도이다.
도 14b와 같이 도 14a에 나타내는 부품 기판(37)의 하면 전체에 레지스트(40)가 도포되고, 도 14c와 같이 인출 전극(이들은 수신 단자(12), 안테나 단자(13), 송신 단자(14), 그라운드 단자(11)이지만, 도 14c에는 기재되어 있지 않음, 도 13 참조) 및 내부 그라운드 전극(30)(도 14c에는 기재되어 있지 않음, 도 13 참조)이 부분적으로 보이도록 패터닝된다. 이것은, 다음 단계에 있어서, IDT 전극(6)의 바로 직전까지 알루미늄이 증착되는 것을 방지하여, IDT 전극(6)의 진동 공간을 충분히 확보하기 위함이다. 패터닝된 레지스트의 상면에 도 14d와 같이 알루미늄이 증착되고, 인출 전극 및 그라운드 전극(30)의 하면에 제 1 접착부(31a)가 마련된다. 그 후, 도 14e에 도시하는 바와 같이, 아래로부터 연마되어, 제 1 접착부(31a)의 높이로 가지런히 맞춰진다. 이 때, 증착 후의 표면은 요철이 크기 때문에, 제 1 접착부(31a)의 하면도 약간 연마하여, 표면(하면)을 매끄럽게 해 두는 것이 바람직하다. 이것은, 후술하는, 부품 커버(32)와의 접착성을 높이기 위함이다.
다음에 부품 기판(37)을 알칼리 용액 등에 침지하여, 레지스트가 용해되면, 도 14f와 같이, 제 1 접착부(31a)가 IDT 전극(6)보다 약간 높아지도록 형성된다.
한편, 도 12에 도시하는 바와 같이, IDT 전극(6)을 산화나 습기에 의한 부식으로부터 지키기 위하여, 부품 기판(37)의 하면 측에는 실리콘제의 부품 커버(32)가 마련된다. 이 부품 커버(32)의 제조 방법을, 도 15를 이용하여 이하에 설명한다.
우선, 도 15a와 같이, 부품 커버(32)의 상면 전체에 레지스트(41)가 도포되고, 도 15b와 같이 IDT 전극(6)의 하방에 대응하는 부분(도 16의 점선으로 둘러싼 부분)에 레지스트가 남도록 패터닝된다. 그 후, 도 15c와 같이 부품 커버(32)의 상면 전체에 알루미늄이 증착되어, 제 2 접착부(31b)가 형성된다.
다음에, 도 15d와 같이 부품 커버(32)의 상면을 연마하여, 제 2 접착부(31b)의 높이로 가지런히 맞춰진다. 이 때, 제 1 접착부(31a)와 마찬가지로, 제 2 접착부(31b)의 상면도 약간 연마하여, 표면(상면)을 매끄럽게 해 두는 것이 바람직하다. 그 후, 부품 커버(32)를 알칼리 용액 등에 침지하여, 레지스트를 용해시키면, 도 15e와 같은 부품 커버(32)가 완성된다.
다음에, 이 부품 커버(32)와 부품 기판(37)을 접합하는 방법을 이하에 설명한다.
우선, 도 15f와 같이 부품 기판(37)의 하방에 마련된 제 1 접착부(31a)와, 부품 커버(32)의 상면에 마련된 제 2 접착부(31b)가 접합하도록 위치 결정이 행해진다. 다음에, 제 1 접착부(31a)와 제 2 접착부(31b)의 각각의 접합면은 플라즈마 처리하여 세정된다. 그 후, 200℃로 가열하면서 가볍게 가압하여, 도 15e와 같이 제 1 접착부(31a)와 제 2 접착부(31b)를 직접 원자간 결합시켜, 접착부(31)가 형성된다.
본 실시예는, 접착부(31)에 의해, 부품 커버(32)와 IDT 전극(6) 사이에 캐비티(33)를 형성하고 있다. 캐비티(33)는, 접착부(31)에 의해, 1개 또는 2개의 IDT 전극(6)마다 둘러싸여 있지만, 도 16의 점선 부분에 도시하는 바와 같이, 완전히 분할하여 구획되어 있는 것이 아니라, 도 13에 나타내는 부품 기판(37)의 하면에 마련한 홈(34)의 부분에서 일부 연결된 형상이다.
다음에, 도 17에서 나타내는 바와 같이, 부품 커버(32)에, 인출 전극(도 13)의 수신 단자(12), 안테나 단자(13), 송신 단자(14), 그라운드 단자(11))와 신호 전극(2a), 신호 전극(2b), 신호 전극(2c), 그라운드 전극(9)을 접속하기 위한 관통 구멍(35)이 드라이 에칭 가공에 의해 형성된다. 또한, 내부 그라운드 전극(30)과 그라운드 전극(9)을 접속하기 위한 관통 구멍(35)이 드라이 에칭 가공에 의해 형성된다. 그리고, 그 후, 이 관통 구멍(35)의 내측에 Ti, Ni, Au가 순차적으로 증착되고, 또한 그 증착막의 내부에 땜납이 인쇄되어 충전되어서, 외부 단자 접속부(36)가 형성된다.
그 후, 도 16에 도시하는 바와 같이, 신호 전극(2a), 신호 전극(2b), 신호 전극(2c)과, 그라운드 전극(9)과 더미 전극(18)을 배치하여, 도 15g의 SAW 듀플렉서(3)가 완성된다. 여기서, 더미 전극(18)이란, 전류를 통과시키지 않기 위해 전극으로서, 전기적으로 하등의 기능을 수행하지 않는 것을 말한다. 본 실시예에 있 어서는, 이 더미 전극(18)은 도 16에서 나타내는 바와 같이, 특히 캐비티(33)의 하방에 상당하는 부분에 배치되어 있다. 그리고, 이 더미 전극(18)은 복수 마련되어 있다. 이와 같이, 캐비티(33)의 하방에 상당하는 부분에 더미 전극(18)을 배치하면, 하기 이유에 의해 외압에 의한 SAW 듀플렉서(3)의 손상을 막을 수 있는 것이다.
즉, 도 12와 같이 몰드 수지(4)를 부품 커버(32)와 실장 기판(1) 사이에 충전할 때, SAW 듀플렉서(3)에는 매우 큰 압력이 인가되지만, 더미 전극(18)이 실장 기판(1)과 부품 커버(32) 사이의 지주로 되기 때문에, 그 압력을 분산시킬 수 있다. 또, 더미 전극(18)이 있으면, 부품 커버(32)와 실장 기판(1) 사이의 공간이 작아져서, 몰드 수지(4)가 들어가기 어렵게 되기 때문에, 몰드 수지(4)를 충전할 때의 아래로부터 인가되는 압력을 방지할 수 있다. 따라서, 본 실시예에 있어서의 SAW 듀플렉서(3)의 패키지에서는, 외압에 대한 강도가 증대되어, 그 결과로서, 전자 부품(SAW 듀플렉서(3))의 손상을 막을 수 있다.
또한, 본 실시예에서는, 전술한 바와 같이, 캐비티(33)는 접착부(31)에 의해서 둘러싸여 있지만, 완전히 분할되어 있는 것은 아니며, 도 13의 부품 기판(37) 상에 마련된 홈(34)의 부분에서 일부 연결되어 있다. 이로부터, 캐비티(33)의 일부에 인가된 외부로부터의 응력을, 홈(34)을 통하여 캐비티(33)의 내부 전체에 분산시킬 수 있다. 결과적으로 전자 부품 패키지의 외압에 대한 강도를 현저히 향상시키는 효과를 갖는다. 또, 홈(34)은 도 15a의 패터닝의 단계에서 임의의 형상으로 형성하는 것도 가능하지만, 도 15e의 알루미늄 증착 후에, 드라이 에칭 가공을 실시하여 형성하는 것도 가능하다.
또, 본 실시예에서는, 캐비티(33)의 하방에 상당하는 부분에는 더미 전극(18)을 마련하였지만, 이 부분에는 더미 전극(18) 대신에 그라운드 전극(9)을 마련하여도 좋다.
또한, 본 실시예에서는, 접착부(31)는 인출 전극(도 13의 수신 단자(12), 안테나 단자(13), 송신 단자(14), 그라운드 단자(11)) 및 내부 그라운드 전극(30)의 하면에 마련하였지만, 부품 기판(37)의 하면에 직접 마련하여도 좋다.
또한, 본 실시예에서는, 전자 부품의 저배화(低背化)를 위해, 부품 커버(32)는 부품 기판(37)보다 얇은 것으로 한다. 따라서, 부품 커버(32)는 특히 깨지기 쉬워, 이 부품 커버(32)의 강도를 향상시킬 필요가 있기 때문에, 전술한 바와 같은 구성이 요구된다.
(실시예 6)
이하, 실시예 6에 대하여 도면을 이용하여 설명한다.
본 실시예 6과 실시예 5는, 부품 커버의 하면에 형성하는 전극이 서로 다르다. 그 밖에는 실시예 1과 동일하며, 동일한 개소의 설명을 생략한다. 도 18은 실시예 6에 있어서의, 부품 커버(32)의 하면에 형성하는 전극을 나타낸다. 도 18에 도시하는 바와 같이, 실시예 5와 마찬가지로 신호 전극(2a), 신호 전극(2b), 신호 전극(2c)이 형성되고, 신호 전극(2a)과 신호 전극(2b)과 신호 전극(2c)을 제외한 전면에 그라운드 전극(9a)이 형성된다.
이 구조로 하면, 그라운드 전극(9a)과 실장 기판(1)과의 접촉 면적이 넓기 때문에, 효과적으로 외압을 분산시켜, SAW 듀플렉서(3)의 손상을 막을 수 있다. 또한, 그라운드 전극(9a)이 있음으로써, 부품 커버(32)와 실장 기판(1) 사이로 몰드 수지(4)가 들어가는 양이 줄어들어, 부품 커버(32)의 하방으로부터 인가되는 압력을 억제할 수 있다. 또한, 이러한 그라운드 전극(9a)을 이용하면, 종래의 외부 그라운드 전극의 경우와 비교하여, SAW 듀플렉서(3)를 덮는 면적이 커지기 때문에, 그 실드 효과에 의해서 SAW 듀플렉서(3)의 주파수 특성을 향상시킬 수 있다.
또, 실시예 1 내지 실시예 6에서는 전자 부품으로서 SAW 듀플렉서를 예로 들었지만, 그 밖에 SAW 필터나 MEMS(마이크로·일렉트로·메카니컬·시스템) 압력 센서 등, 부품 기판과 부품 커버 사이에 공간을 유지하고자 하는 전자 부품에 응용이 가능하다.
본 발명에 따른 전자 부품 패키지는, 전자 부품 패키지의 외압에 대한 강도를 향상시켜, 전자 부품의 손상을 방지할 수 있기 때문에, 고압 조건에서의 트랜스퍼 몰드 가공 공정 등에 많이 이용할 수 있다.

Claims (10)

  1. 실장 기판과, 상기 실장 기판 상에 배치된 외부 전극과, 상기 외부 전극을 거쳐 실장된 전자 부품과, 상기 전자 부품을 상기 실장 기판 상에서 피복한 몰드 수지를 구비하되,
    상기 전자 부품은, 부품 기판과, 상기 부품 기판의 제 1 면에 배치되어 있는 소자와, 상기 부품 기판의 제 1 면 측을 덮고 상기 소자 부분에 캐비티를 형성하는 부품 커버를 가지며,
    상기 부품 커버의 상기 전자 부품 측과는 반대측의 면에서의 상기 캐비티에 대향하는 부분에, 그라운드 전극 또는 더미 전극의 적어도 한쪽을 마련하여, 상기 외부 전극과 접속한
    전자 부품 패키지.
  2. 제 1 항에 있어서,
    상기 부품 커버의 상기 부품 기판과 대향하는 표면에 오목부를 구비하고,
    상기 오목부에 의해 상기 캐비티를 형성한
    전자 부품 패키지.
  3. 제 2 항에 있어서,
    상기 캐비티가 복수 마련되고,
    상기 더미 전극은 상기 복수의 캐비티에 대응하는 위치에 복수 마련된
    전자 부품 패키지.
  4. 제 2 항에 있어서,
    상기 부품 커버의 상기 전자 부품 측과는 반대측의 상기 면에, 신호 전극을 더 구비한 전자 부품 패키지.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 오목부에, 상기 부품 기판을 향하여 지주 혹은 돌출벽을 마련한 전자 부품 패키지.
  6. 제 5 항에 있어서,
    상기 지주를 복수개 구비하는 전자 부품 패키지.
  7. 제 1 항에 있어서,
    상기 소자의 주위에 접착부를 구비하고,
    상기 부품 커버는 상기 접착부를 거쳐 상기 부품 기판의 하면 측을 덮고,
    상기 접착부에 의해 상기 부품 기판과 부품 커버 사이에 상기 캐비티를 형성하는
    전자 부품 패키지.
  8. 제 7 항에 있어서,
    상기 캐비티가 복수 마련되고,
    상기 더미 전극은 상기 복수의 캐비티에 대응하는 위치에 복수 마련된
    전자 부품 패키지.
  9. 제 7 항에 있어서,
    상기 부품 커버의 상기 전자 부품 측과는 반대측의 상기 면에, 신호 전극을 더 구비한 전자 부품 패키지.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 캐비티는 복수개 마련되고, 상기 캐비티 사이는 연통로에 의해 연결되어 있는 전자 부품 패키지.
KR1020077026354A 2005-11-02 2006-10-30 전자 부품 패키지 Active KR100902685B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005319057 2005-11-02
JPJP-P-2005-00319057 2005-11-02
JPJP-P-2005-00364598 2005-12-19
JP2005364598 2005-12-19

Publications (2)

Publication Number Publication Date
KR20080004602A KR20080004602A (ko) 2008-01-09
KR100902685B1 true KR100902685B1 (ko) 2009-06-15

Family

ID=38005750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077026354A Active KR100902685B1 (ko) 2005-11-02 2006-10-30 전자 부품 패키지

Country Status (4)

Country Link
US (1) US7622684B2 (ko)
KR (1) KR100902685B1 (ko)
CN (1) CN101091312B (ko)
WO (1) WO2007052598A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361828B1 (ko) * 2007-09-03 2014-02-12 삼성전자주식회사 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
JP4809448B2 (ja) * 2009-02-02 2011-11-09 日本電波工業株式会社 デュプレクサ
TWI417016B (zh) * 2009-08-25 2013-11-21 Cyntec Co Ltd 表面黏著型電子元件
CN103493370B (zh) 2011-04-22 2016-11-23 株式会社村田制作所 双工器及具备该双工器的电路模块
JP6347091B2 (ja) * 2013-03-11 2018-06-27 セイコーエプソン株式会社 センサーユニット、電子機器および運動体
JP6398168B2 (ja) * 2013-10-08 2018-10-03 セイコーエプソン株式会社 実装基板、センサーユニット、電子機器および移動体
US9331669B2 (en) 2014-07-25 2016-05-03 Resonant Inc. High rejection surface acoustic wave duplexer
US9077312B1 (en) * 2014-07-25 2015-07-07 Resonant Inc. High rejection surface acoustic wave filter
KR101706257B1 (ko) * 2015-01-13 2017-02-13 (주)와이솔 압전소자 디바이스
JP6806776B2 (ja) 2016-07-26 2021-01-06 京セラ株式会社 弾性波デバイスおよび通信装置
CN111934649B (zh) * 2020-09-16 2021-02-23 苏州日月新半导体有限公司 集成电路装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261284A (ja) * 1999-03-05 2000-09-22 Kyocera Corp 弾性表面波装置及びその製造方法
JP2002198774A (ja) * 2000-10-17 2002-07-12 Murata Mfg Co Ltd 複合電子部品
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP2005285864A (ja) * 2004-03-26 2005-10-13 Kyocera Corp デバイス装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
JP4510982B2 (ja) * 2000-02-29 2010-07-28 京セラ株式会社 弾性表面波装置
JP2002198744A (ja) * 2000-10-19 2002-07-12 Alps Electric Co Ltd 変調器
JP4691787B2 (ja) * 2001-01-15 2011-06-01 パナソニック株式会社 Ｓａｗデバイス
JP3975430B2 (ja) 2001-09-28 2007-09-12 セイコーエプソン株式会社 弾性表面波装置の製造方法
JP2003158441A (ja) * 2001-11-21 2003-05-30 Toyo Commun Equip Co Ltd 水晶振動子とこれを用いた水晶発振器
US6649446B1 (en) * 2001-11-29 2003-11-18 Clarisay, Inc. Hermetic package for multiple contact-sensitive electronic devices and methods of manufacturing thereof
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP2004110391A (ja) * 2002-09-18 2004-04-08 Toshiba Eng Co Ltd Ｃｒｔオペレーションコンソール装置
JP4233381B2 (ja) * 2003-05-21 2009-03-04 株式会社ルネサステクノロジ 半導体装置とその製造方法
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
JP2005108950A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd セラミックモジュール部品およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261284A (ja) * 1999-03-05 2000-09-22 Kyocera Corp 弾性表面波装置及びその製造方法
JP2002198774A (ja) * 2000-10-17 2002-07-12 Murata Mfg Co Ltd 複合電子部品
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP2005285864A (ja) * 2004-03-26 2005-10-13 Kyocera Corp デバイス装置

Also Published As

Publication number Publication date
CN101091312A (zh) 2007-12-19
WO2007052598A1 (ja) 2007-05-10
US20090071711A1 (en) 2009-03-19
US7622684B2 (en) 2009-11-24
KR20080004602A (ko) 2008-01-09
CN101091312B (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
KR100902685B1 (ko) 전자 부품 패키지
JP5117083B2 (ja) 弾性波デバイスおよびその製造方法
JP6242597B2 (ja) 弾性波デバイス及びその製造方法
US7545017B2 (en) Wafer level package for surface acoustic wave device and fabrication method thereof
JP4811232B2 (ja) 電子部品パッケージ
US7448119B2 (en) Method of producing a surface acoustic wave device
KR20080009626A (ko) 탄성파 디바이스 및 그 제조 방법
KR20040015688A (ko) 탄성파 장치 및 그 제조 방법
KR20040089137A (ko) 압전 부품 및 그 제조 방법
JP2007059470A (ja) 半導体装置およびその製造方法
KR20080048432A (ko) 탄성파 디바이스
JP4984809B2 (ja) 電子部品パッケージ
KR100625717B1 (ko) 전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그제조 방법
JP2006246112A (ja) 弾性表面波デバイスおよびその製造方法
KR100863836B1 (ko) 전자 부품 패키지
JP4760357B2 (ja) 電子部品パッケージ
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
US7652214B2 (en) Electronic component package
JP2008124348A (ja) 電子デバイスおよびその製造方法
JP5716875B2 (ja) 電子部品及び電子モジュール
JP2013251743A (ja) 弾性表面波デバイスとその製造方法
JP2007165949A (ja) 表面弾性波デバイス、表面弾性波デバイスの製造方法、表面弾性波デバイスを搭載した通信端末。
JP2007214169A (ja) 電子部品パッケージ
JP2003037473A (ja) 弾性表面波装置及びその製造方法
US20060049489A1 (en) Surface acoustic wave device and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20071113

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20081126

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090305

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090605

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090605

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20120521

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130520

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140522

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150522

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150522

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20160526

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20170526

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180525

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20190529

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20210526

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20230523

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20240523

Start annual number: 16

End annual number: 16