[go: up one dir, main page]

KR100895312B1 - 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판 - Google Patents

다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR100895312B1
KR100895312B1 KR1020020079692A KR20020079692A KR100895312B1 KR 100895312 B1 KR100895312 B1 KR 100895312B1 KR 1020020079692 A KR1020020079692 A KR 1020020079692A KR 20020079692 A KR20020079692 A KR 20020079692A KR 100895312 B1 KR100895312 B1 KR 100895312B1
Authority
KR
South Korea
Prior art keywords
electrode
wiring
direction control
thin film
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020020079692A
Other languages
English (en)
Other versions
KR20040051979A (ko
Inventor
김희섭
홍성규
양영철
김종래
신경주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020079692A priority Critical patent/KR100895312B1/ko
Priority to US10/733,170 priority patent/US6995394B2/en
Priority to TW092135231A priority patent/TWI354847B/zh
Priority to CNB2003101147876A priority patent/CN100385322C/zh
Priority to JP2003416089A priority patent/JP4601945B2/ja
Publication of KR20040051979A publication Critical patent/KR20040051979A/ko
Application granted granted Critical
Publication of KR100895312B1 publication Critical patent/KR100895312B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

화소 전극의 절개부와 중첩하는 방향 제어 전극을 형성하고, 방향 제어 전극 전압을 스위칭하는 박막 트랜지스터를 기준 전위가 인가되는 유지 전극선에 연결한다. 화소 전극에는 두 개의 박막 트랜지스터를 연결하여 하나는 방향 제어 전극에 초기 전압을 형성할 때 방향 제어 전극용 박막 트랜지스터와 동시에 온 오프되도록 하고, 다른 하나는 화상 신호를 스위칭하도록 한다. 이렇게 하면, 백색을 표시할 때는 물론 적, 녹, 청 단색을 표시할 때에도 텍스쳐가 안정하게 된다
액정표시장치, 절개부, 방향제어전극, 박막트랜지스터

Description

다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판{THIN FILM TRANSISTOR SUBSTRATE FOR MULTI-DOMAIN LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 회로도이고,
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,
도 3, 도 4 및 도 5는 각각 도 2의 III-III'선, IV-IV'선 및 V-V'과 V'-V"에 대한 단면도이고,
도 6 및 도 7은 각각 본 발명의 제2 및 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
본 발명은 액정 표시 장치에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소 영역을 다수의 도메인으로 분할하는 수직 배향 액정 표시 장치에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 색필터(color filter) 등이 형성되어 있는 색필터 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 박막 트랜지스터 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 두 표시판에 대하여 수직으로 배향하고 화소 전극과 그 공통 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.
절개 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 절개 패턴을 형성하여 이들 절개 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.
돌기를 형성하는 방법은 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.
또 다른 방법으로는, 화소 전극에는 절개 패턴을 형성하고 공통 전극 위에는 돌기를 형성하여 절개 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.
이러한 시야각을 넓히기 위한 다양한 방안 가운데 공통 전극에 절개 패턴을 형성하는 방법은, 공통 전극을 패터닝하기 위하여 별도의 마스크가 필요하고, 색 필터 위에 오버코트막이 없는 구조에서는 색 필터의 안료가 액정 물질에 영향을 주 게 되므로 색 필터 위에 오버코트막을 형성하여야 하며, 패터닝된 전극의 가장자리에서 전경이 심하게 발생하는 등의 문제점이 존재한다. 또, 돌기를 형성하는 방법 역시 돌기를 형성하기 위한 별도의 공정을 필요로 하거나 기존의 공정을 변형시켜야 하므로 액정 표시 장치의 제조 방법을 복잡하게 만드는 문제점이 있다. 또한 돌기나 절개부로 인하여 개구율이 감소한다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정이 복잡하지 않으면서 안정한 다중 도메인을 형성하는 액정 표시 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 안정한 다중 도메인을 형성하기 위하여 절개부와 방향 제어 전극의 배치를 최적화하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 방향 제어 전극에 기준 전위를 인가한 상태에서 초기 전압을 형성한다.
구체적으로는, 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 배선, 상기 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제2 배선과 절연되어 교차하고 있는 제3 배선, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있고, 절개부에 의하여 다수의 소부분으로 분할되어 있는 화소 전극, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 소정의 상기 절개부와 중첩하는 소정의 부분을 가지는 방향 제어 전극, 상기 화소 전극, 해당 화소단의 상기 제1 배 선 및 상기 제2 배선과 각각 연결되어 있는 제1 화소 전극용 박막 트랜지스터, 상기 화소 전극, 전단의 상기 제1 배선 및 해당 화소단의 상기 제2 배선과 각각 연결되어 있는 제2 화소 전극용 박막 트랜지스터, 상기 방향 제어 전극, 전단의 상기 제1 배선 및 상기 제3 배선과 각각 연결되어 있는 방향 제어 전극용 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판을 마련한다.
이 때, 상기 제3 배선은 상기 절개부 중 상기 방향 제어 전극과 중첩하지 않는 것과 중첩하는 부분을 포함하고, 상기 제3 배선은 인접하는 두 개의 상기 제1 배선 사이에 2개가 반전 대칭을 이루도록 형성되어 있을 수 있으며, 상기 제3 배선에는 기준 전위가 인가되는 것이 바람직하다.
또, 화소 전극 절개부는 상기 화소 전극을 상하로 양분하는 가로 방향 절개부와 가로 방향 절개부를 중심으로 하여 반전 대칭을 이루는 사선 방향 절개부를 포함하는 것이 바람직하며, 상기 방향 제어 전극은 상기 제2 배선과 동일한 층에 동일한 물질로 형성할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다중 도메인 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 회로도이다.
본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판과, 이와 대향하는 색 필터 표시판 및 이들 사이에 주입되어 있는 액정층으로 이루어져 있다.
박막 트랜지스터 표시판에는 게이트선과 데이터선이 교차하여 화소 영역을 정의하고 있고, 기준 전위(Vcom)가 인가되는 유지 전극선이 게이트선과 나란하게 형성되어 있다. 이 때, 게이트선을 통하여는 주사 신호가 전달되고, 데이터선을 통하여는 화상 신호가 전달되며, 유지 전극선에는 기준 전위가 인가된다.
각 화소 영역에는 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극 및 화소 전극에 드레인 전극이 연결되어 있는 제1 화소 전극용 박막 트랜지스터(T1)와 전단의 게이트선에 연결되어 있는 게이트 전극, 기준 전위가 인가되는 유지 전극선에 연결되어 있는 소스 전극 및 방향 제어 전극에 연결되어 있는 드레인 전극을 가지는 방향 제어 전극용 박막 트랜지스터(T2) 및 전단의 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극 및 화소 전극에 드레인 전극이 연결되어 있는 제2 화소 전극용 박막 트랜지스터(T3)가 하나씩 형성되어 있다.
화소 전극은 색필터 표시판의 공통 전극과 액정 축전기를 형성하고, 그 정전 용량은 CLC로 표시한다. 또, 화소 전극은 유지 전극선에 연결되어 있는 유지 전극과 유지 축전기를 형성하고, 그 정전 용량은 CST로 표시한다. 도 1에서는 CLC + C ST를 C1로 표시한다.
방향 제어 전극은 화소 전극과 용량성 결합을 이루고 있고, 이들 사이의 정전 용량은 C2라고 표시한다.
방향 제어 전극은 색필터 표시판의 공통 전극과 액정 축전기를 형성하고, 그 정전 용량은 CLD로 표시한다. 또, 방향 제어 전극은 게이트선과 기생 축전기를 형성하고, 그 정전 용량은 CDG로 표시한다. 도 1에서는 CLD + CDG를 C3으로 표시한다.
회로도에는 나타내지 못하였으나 본 발명에 따른 액정 표시 장치의 화소 전극은 절개부를 가지며, 이 절개부를 통하여 방향 제어 전극에 의한 전계가 유출될 수 있도록 방향 제어 전극과 절개부가 중첩되어 있다. 절개부를 통하여 유출되는 방향 제어 전극의 전계에 의하여 액정 분자가 선경사(pretilt)를 갖게되고, 선경사를 가지는 액정 분자는 화소 전극의 전계가 인가되면 흐트러짐 없이 신속하게 선경사에 의하여 결정된 방향으로 배향된다.
그런데 방향 제어 전극의 전계에 의하여 액정 분자가 선경사를 가지려면 공통 전극에 대한 방향 제어 전극의 전위차(이하 "방향 제어 전극 전압"이라 한다.)가 공통 전극에 대한 화소 전극의 전위차(이하 "화소 전극 전압"이라 한다.)에 비 하여 소정의 값 이상으로 더 커야 한다.
본 발명에 따른 액정 표시 장치에서는 화소 전극에 본 신호 전압이 인가되기 직전에 유지 전극선 전위를 방향 제어 전극에 인가함과 동시에 화소 전극에는 전단의 화상 신호 전압을 인가하여 방향 제어 전극과 화소 전극 사이에 소정의 전위차를 형성한 후, 본 신호 전압이 화소 전극에 인가되는 시점부터는 방향 제어 전극을 부유 상태로 둠으로써 이러한 조건을 용이하게 만족시킬 수 있다. 그러면 그 이유에 대하여 설명한다.
점 반전 구동을 하는 경우에 있어서, 주어진 화소 전극이 양의 전위로 리프레시(refresh)되는 순간을 생각해 보자. 전단의 게이트에 온(on) 신호가 인가되면 방향 제어 전극용 박막 트랜지스터(T2)와 제2 화소 전극용 박막 트랜지스터(T3)가 턴온되어 방향 제어 전극에는 기준 전위가 인가되고 화소 전극에는 전단 화소의 화상 신호인 음의 전위(점 반전 구동이므로 전단 화소에는 본 화소의 반대 극성 전위가 인가된다.)가 인가될 것이므로, 방향 제어 전극은 화소 전극보다 높은 전위를 가지게 된다. 즉, VDCE > Vp 이다.
이후 방향 제어 전극용 박막 트랜지스터(T2)가 턴오프되면 방향 제어 전극은 부유(floating) 상태가 된다. 따라서 화소 전극 전위가 어떻게 변화하더라도 항상 방향 제어 전극 전위가 화소 전극 전위보다 높은 상태를 유지하게 된다. 즉, 제1 화소 전극용 박막 트랜지스터(T1)가 턴온되어서 화소 전극이 양의 전하로 충전되어 전위가 올라가면 방향 제어 전극의 전위도 화소 전극 전위와 일정한 전위차를 유지 하며 동반 상승하게 된다. 이를 회로 관계식을 이용하여 설명하면 다음과 같다.
회로 내의 축전기 양단의 전압은
Figure 112002041481071-pat00001
(1)
으로 표현된다. 그런데 축전기의 한쪽 전극이 부유 상태에 있다는 것은
Figure 112002041481071-pat00002
의 저항과 직렬로 연결되어 있는 것과 등가이며, 따라서 i=0이고 V_c = V_0 , 즉 축전기 양단의 초기 전압이 그대로 유지된다. 이는 부유 상태에 있는 전극의 전위는 나머지 전극에 인가되는 전위를 따라 상승 또는 하강함을 의미한다.
따라서 음의 전압으로 리프레시(refresh)되는 경우에는 방향 제어 전극이 화소 전극보다 항상 소정의 값만큼 낮은 전위를 유지하게 된다.
반대로 화소 전극이 음의 전위로 리프레시되는 경우에는 전단 화소의 화상 신호가 양극성을 가지게 될 것이므로 방향 제어 전극의 전위가 화소 전극의 전위보다 더 낮아지게 된다. 따라서 공통 전극과의 전위차(전압)는 방향 제어 전극이 화소 전극보다 항상 크게 된다.
도 1을 참고로 하여 방향 제어 전극의 전위를 구하면 다음 수식으로 표현된다. 여기서 Vd1은 해당 화소의 화소 전극 전압이고, -Vd3은 전단 화소의 화소 전극 전압이다.
VDCE ≒ C2(Vd1 + Vd3)/(C2 + C3) (1)
(1)식의 유도 과정은 다음과 같다.
먼저, 전단 게이트선에 온(on) 전압이 인가된 경우, T2와 T3은 온 상태로 되 고 T1은 오프 상태가 된다. 따라서, 방향 제어 전극에는 기준 전위가 인가되어 방향 제어 전극 전압(V[d2])은 0이 된다. 화소 전극에는 전단의 화상 신호 전압(-V[d3])이 인가된다. 따라서, 각 축전기에 충전되는 전하량은 각각 다음과 같다.
Q[3]=C[3]V[d2]=0 (2)
Q[2]=C[2](V[d2]+V[d3])=C[2]V[d3] (3)
Q[1]=C[1]V[d3] (4)
다음, 본단 게이트선에 온(on) 전압이 인가되는 경우, T1은 온 상태로 되고, T2, T3은 오프 상태가 된다. 따라서 방향 제어 전극은 부유 상태에 놓이게 되어 방향 제어 전극에 충전된 전하량은 그대로 유지된다. 따라서,
Q'[2]+Q'[3]=Q[2]+Q[3]=C[2]V[d3] (5)
또, 전압 분배 법칙에 의하여
-Q'[2]/C[2]+Q'[3]/C[3]=V[d1] (6)
이고, 식 (5)과 (6)를 Q'[2]/C[2]에 대하여 정리하면,
Q'[2]/C2={1/(C[2]+C[3])}{-C[3]V[d1]+C[2]V[d3]}=V'[2] (7)
이다. 한편, 전압 분배 법칙에 의하여
V'[2]=VDCE-V[d1] (8)
이므로 (8)식에 (7)식을 대입하여 정리하면 (1)식이 얻어진다.
이러한 구조의 박막 트랜지스터 기판에서는 T2가 데이터선에 연결되지 않기 때문에 방향 제어 전극으로 인하여 데이터선의 부하가 증가하는 것을 방지할 수 있 다.
또한, 방향 제어 전극을 유지 전극에 연결하여 기준 전위를 인가한 상태에서 화소 전극과의 초기 전압을 형성하므로 백색을 표시할 때는 물론 적, 녹, 청 단색을 표시할 때에도 텍스쳐가 안정하게 된다.
그러면, 본 발명의 좀 더 구체적인 실시예를 도 2 내지 도 5를 이용하여 설명한다.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 3, 도 4 및 도 5는 각각 도 2의 III-III'선, IV-IV'선 및 V-V'과 V'-V"에 대한 단면도이다.
본 발명의 제1 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 색필터 표시판(200) 및 이들 두 표시판(100, 200) 사이에 주입되어 기판에 수직으로 배향되어 있는 액정으로 이루어진다.
그러면, 박막 트랜지스터 표시판(100)에 대하여 좀 더 상세히 설명한다.
절연 기판(110) 위에 게이트선(121)이 형성되어 있고, 게이트선(121)과 교차하도록 데이터선(171)이 형성되어 있다.
게이트선(121)과 데이터선(171)은 서로 절연되어 있으며 이들이 교차하여 이루는 화소 영역에는 제1 게이트 전극(123ab),제1 소스 전극(173ab) 및 제1 드레인 전극(175a)의 3단자를 가지는 제1 화소 전극용 박막 트랜지스터와 제1 게이트 전극(123ab), 제1 소스 전극(173ab) 및 제2 드레인 전극(175b)의 3단자를 가지는 제2 화소 전극용 박막 트랜지스터 그리고 제2 게이트 전극(123c), 제2 소스 전극(173c) 및 제3 드레인 전극(175c)을 가지는 방향 제어 전극용 박막 트랜지스터가 각각 하나씩 형성되어 있고, 방향 제어 전극(178)과 화소 전극(190)이 각각 형성되어 있다.
이 때, 제1 화소 전극용 박막 트랜지스터는 화소 전극(190)에 인가되는 본 화상 신호 스위칭하기 위한 것이고, 제2 화소 전극용 박막 트랜지스터와 방향 제어 전극용 박막 트랜지스터는 화소 전극(190)과 방향 제어 전극(178) 사이에 초기 전위차를 형성하기 위한 것이다.
제1 화소 전극용 박막 트랜지스터의 게이트 전극(123ab), 소스 전극(173ab) 및 드레인 전극(175a)은 각각 해당 화소단의 게이트선(121), 데이터선(171) 및 화소 전극(190)에 연결되어 있고, 제2 화소 전극용 박막 트랜지스터의 게이트 전극(123ab), 소스 전극(173ab) 및 드레인 전극(175b)은 각각 전단의 게이트선(121), 해당 화소단의 데이터선(171) 및 화소 전극(190)에 연결되어 있다. 방향 제어 전극용 박막 트랜지스터의 게이트 전극(123c), 소스 전극(173c) 및 드레인 전극(175c)은 각각 전단의 게이트선(121), 유지 전극선(131b) 및 방향 제어 전극(178)에 연결되어 있다. 이 때, 유지 전극선(131b)과 소스 전극(173c)의 연결은 보호막(180) 위에 형성되어 있는 연결부(92)를 통하여 이루어진다.
방향 제어 전극(178)은 액정 분자의 선경사(pre-tilt)를 제어하기 위한 방향 제어 전압을 인가받아 공통 전극(270)과의 사이에 방향 제어 전계를 형성한다. 여기서 방향 제어 전극(178)은 데이터선(171)을 형성하는 단계에서 형성한다.
박막 트랜지스터 표시판(100)에 대하여 각 층 구조까지 고려하여 상세히 설 명한다.
절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있고, 제1 및 제2 게이트 전극(123ab, 123c)이 게이트선(121)에 연결되어 있다. 게이트선(121)의 일단(125)은 외부 회로와의 접촉을 위하여 폭이 확장되어 있다. 또 절연 기판(110) 위에는 제1 및 제2 유지 전극선(131a, 131b)과 제1 내지 제4 유지 전극(133a, 133b, 134a, 134b)이 형성되어 있다. 제1 및 제2 유지 전극선(131a, 131b)은 각 화소 영역에서는 주변부를 따라 굴절되어 있으나 전체적으로는 가로 방향으로 뻗어 있고 제1 및 제2 유지 전극(133a, 133b)은 각각 제1 및 제2 유지 전극선(131a, 131b)으로부터 세로 방향으로 뻗어 있다. 제3 및 제4 유지 전극(134a, 134b)은 세로 방향으로 뻗어 나오다가 굴절되어 사선 방향으로 뻗어 있다. 제1 유지 전극선(131a), 제1 및 제3 유지 전극(133a, 134a)으로 이루어지는 제1 유지 배선과 제2 유지 전극선(131b), 제2 및 제4 유지 전극(133b, 134b)으로 이루어지는 제2 유지 배선은 서로 반전 대칭을 이루고 있다.
게이트 배선(121, 123ab, 123c, 125) 및 유지 전극 배선(131, 133a, 133b, 133c, 133d)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.
게이트 배선(121, 123ab, 123c, 125) 및 유지 전극 배선(131a, 131b, 133a, 133b, 134a, 134b)의 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 비정질 규소 등의 반도체로 이루어진 반도체층(151, 154ab, 154c)이 형성되어 있다. 반도체층(151, 154ab, 154c)은 박막 트랜지스터의 채널을 형성하는 제1 및 제2 채널부 반도체층(154ab, 154c)과 데이터선(171) 아래에 위치하는 데이터선부 반도체층(151)을 포함한다. 반도체층(151, 154ab, 154c)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(161, 163ab, 163c, 165a, 165b, 165c)이 각각 형성되어 있다.
저항성 접촉층(161, 163ab, 163c, 165a, 165b, 165c) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173ab, 173c, 175a, 175b, 175c, 179)이 형성되어 있다. 데이터 배선(171, 173ab, 173c, 175a, 175b, 175c, 179)은 세로 방향으로 형성되어 있으며 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163ab)의 상부까지 연장되어 있는 제1 소스 전극(173ab), 제1 소스 전극(173ab)과 분리되어 있으며 제1 소스 전극(173ab)의 반대쪽 저항성 접촉층(165a, 165b) 상부에 각각 형성되어 있는 제1 및 제2 드레인 전극(175a, 175b), 제2 게이트 전극(123c) 상부에서 대향하고 있는 저항성 접촉층(163c, 165c) 위에 형성되어 있는 제2 소스 전극(173c) 및 제3 드레인 전극(175c)을 포함한다. 데이터선(171)의 일단(179)은 외부 회로와의 접촉을 위하여 폭이 확장되어 있다.
또 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소 영역 내에는 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e)이 형성되어 있다. 이 때, 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e)은 제3 드레인 전극(175c)과 연결되어 있는 줄기부(178)와 줄기부(178)로부터 갈라져 사선 방향으로 뻗어 있는 사선 가지부(178d, 178e), 줄기부(178)로부터 갈라져 가로 방향으로 뻗어 있는 가로 가지부(178c) 및 가로 가지부(178c)로부터 갈라져 사선 방향으로 뻗다가 굴절되어 세로 방향으로 뻗어 있는 굴절 가지부(178a, 178b)로 이루어져 있다.
데이터 배선(171, 173ab, 173c, 175a, 175b, 175c, 179) 및 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.
데이터 배선(171, 173ab, 173c, 175a, 175b, 175c, 179) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(180)이 형성되어 있다.
보호막(180) 위에는 보호막(180)을 관통하는 제1 및 제2 접촉구(181, 182)를 통하여 각각 제1 및 제2 드레인 전극(175a, 175b)과 연결되어 있는 화소 전극(190)이 형성되어 있다.
화소 전극(190)은 가로 방향 절개부(191)와 사선 방향 절개부(192a, 192b, 193a, 193b, 194a, 194b)를 가지고 있다. 가로 방향 절개부(191)는 화소 전극(190)을 상하로 반분하고 있고, 사선 방향 절개부(192a, 192b, 193a, 193b, 194a, 194b)는 가로 방향 절개부(191)를 중심으로 하여 반전 대칭을 이루고 있다. 이 때, 일부 절개부(191, 192a, 192b, 194a, 194b)는 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e)과 중첩하고, 다른 일부 절개부(193a, 193b)는 유지 전극(133a, 133b)과 중첩한다.
보호막(180) 위에는 보호막(180)과 게이트 절연막(140)을 관통하는 접촉구(185)와 보호막(180)을 관통하는 접촉구(186)를 통하여 유지 전극선(131)과 제2 소스 전극(173c)을 연결하는 연결부(92)가 형성되어 있다.
또 보호막(180) 위에는 보호막(180)과 게이트 절연막(140)을 관통하는 접촉구(183, 184)를 통하여 각각 게이트선의 일단(125) 및 데이터선의 일단(179)과 연결되어 있는 보조 접촉 부재(95, 97)가 형성되어 있다.
여기서, 화소 전극(190) 및 보조 접촉 부재(95, 97)는 IZO(indium zinc oxide)로 이루어져 있다. 화소 전극(190) 및 보조 패드(95, 97)는 ITO로 형성할 수도 있다.
이상에서, 화소 전극(190)은 화소 영역을 다수의 도메인으로 분할하기 위한 절개부(191, 192a, 192b, 193a, 193b, 194a, 194b)를 가지며, 이중 일부 절개부(191, 192a, 192b, 194a, 194b)는 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e)과 중첩되어 있다. 즉, 액정 표시 장치를 위에서 바라볼 때 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e)이 절개부(191, 192a, 192b, 194a, 194b)를 통하여 노출되어 보이도록 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e)과 절개부(191, 192a, 192b, 194a, 194b, 195a, 195b)를 배치한다.
절개부(191, 192a, 192b, 193a, 193b, 194a, 194b)는 화소 전극(190)을 다수의 소부분으로 분할하는데, 각 소부분 위에 위치하는 액정의 영역을 도메인이라고 한다. 절개부(191, 192a, 192b, 193a, 193b, 194a, 194b)를 중심으로 하여 양쪽에 위치하는 도메인에서는 전계 인가시 액정의 배향이 서로 다르게 된다. 도메인은 전계 인가시 액정이 배향하는 방향에 따라 4개의 종류로 나뉜다.
또, 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e)은 방향 제어 전극용 박막 트랜지스터에 연결되어 있고, 화소 전극(190)은 제1 및 제2 화소 전극용 박막 트랜지스터에 연결되어 있다.
한편, 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e)은 게이트 배선(121, 123ab, 123c, 125)과 같은 층에 형성할 수도 있다. 또, 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e) 상부의 보호막(180)을 제거하여 트렌치를 형성할 수도 있다.
색필터 표시판(200)에 대하여 좀 더 상세히 설명한다.
유리 등의 투명한 절연 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다.
액정층(3)에 포함되어 있는 액정 분자는 화소 전극(190)과 공통 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 하부 기판(110)과 상부 기판(210)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다.
하부 기판(110)과 상부 기판(210)은 화소 전극(190)이 색필터(230)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소 영역은 절개부(191, 192a, 192b, 193a, 193b, 194a, 194b)에 의하여 다수의 도메인으로 분할된다. 또, 방향 제어 전극(178, 178a, 178b, 178c, 178d, 178e)에 의하여 분할된 도메인 내에서 액정의 배향이 더욱 안정해진다.
위에서는 액정 분자가 음의 유전율 이방성을 가지며 기판(110, 210)에 대하여 수직 배향되어 있는 경우를 예로 들었으나, 양의 유전율 이방성을 가지는 액정 분자를 기판(110, 210)에 대하여 수평 배향하여 액정층(3)을 형성할 수도 있다.
또, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조는 5회의 사진 식각 공정을 통하여 제조한 것이다. 그러나 4회의 사진 식각 공정을 통하여 제조할 수도 있는데, 이 경우에는 데이터 배선과 방향 제어 전극이 비정질 규소층, 저항성 접촉층 및 금속층의 3중층으로 형성되고, 이들 3개층의 평면 패턴이 실질적으로 동일한 모양으로 형성된다는 특징이 있다. 이는 하나의 감광막을 이용하여 비정질 규소층, 저항성 접촉층 및 금속층을 패터닝하기 때문이다.
이상과 같은 액정 표시 장치에서 도메인을 분할하는 역할은 화소 전극이 가지는 절개부가 하고, 방향 제어 전극과 유지 전극이 도메인의 안정성을 강화한다. 따라서 절개부와 방향 제어 전극 및 유지 전극의 배치에 따라 도메인 분할이 이루어지거나 그렇지 못할 수 있으며, 도메인의 안정성 또한 이들의 배치에 의하여 크게 영향받는다.
본 발명의 제1 실시예에서는 제1 소스 전극(173ab)이 단순한 직선 모양으로 형성되어 있으나 채널의 폭을 넓히기 위하여 소스 전극(173ab)의 모양을 변형시킬 수 있다. 그 중 한 예를 제2 실시예로써 설명한다.
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
제2 실시예에서는 제1 소스 전극(173ab)을 W자 모양으로 형성함으로써 제1 및 제2 드레인 전극(175a ,175b)을 감싸는 형태가 되도록 하여 채널의 폭을 증가시킨다. 기타의 구조는 제1 실시예와 동일하다.
한편, 절개부의 모양도 다양하게 변형할 수 있다. 그 중 한 예를 제3 실시예로써 설명한다.
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
제3 실시예에서는 사선 방향 절개부(194a, 194b)가 축소되어 화소 전극(190)의 중앙에서 끝나있고, 194a와 194b와 각각 나란한 사선 방향 절개부(195a, 195b)가 추가되어 있는 점이 제1 실시예와 다르다. 사선 방향 절개부(195a, 195b)도 화소 전극(190)의 중앙에서 끝나있어서 사선 방향 절개부(194a, 194b, 195a, 195b) 양측의 화소 전극(190) 부분을 연결하는 다리가 형성되어 있다. 나머지 구조는 제1 실시예와 동일하다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상과 같이, 방향 제어 전극을 유지 전극에 연결하여 기준 전위를 인가한 상태에서 화소 전극과의 초기 전압을 형성하므로 백색을 표시할 때는 물론 적, 녹, 청 단색을 표시할 때에도 텍스쳐가 안정하게 된다.

Claims (6)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 배선,
    상기 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선,
    상기 제2 배선과 절연되어 교차하고 있는 제3 배선
    상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있고, 절개부에 의하여 다수의 소부분으로 분할되어 있는 화소 전극,
    상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 소정의 상기 절개부와 중첩하는 소정의 부분을 가지는 방향 제어 전극,
    상기 화소 전극, 해당 화소단의 상기 제1 배선 및 상기 제2 배선과 각각 연결되어 있는 제1 화소 전극용 박막 트랜지스터,
    상기 화소 전극, 전단의 상기 제1 배선 및 해당 화소단의 상기 제2 배선과 각각 연결되어 있는 제2 화소 전극용 박막 트랜지스터,
    상기 방향 제어 전극, 전단의 상기 제1 배선 및 상기 제3 배선과 각각 연결되어 있는 방향 제어 전극용 박막 트랜지스터
    를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제3 배선은 상기 절개부 중 상기 방향 제어 전극과 중첩하지 않는 것과 중첩하는 부분을 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제3 배선은 인접하는 두 개의 상기 제1 배선 사이에 2개가 반전 대칭을 이루도록 형성되어 있는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 제3 배선에는 기준 전위가 인가되는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 화소 전극 절개부는 상기 화소 전극을 상하로 양분하는 가로 방향 절개부와 가로 방향 절개부를 중심으로 하여 반전 대칭을 이루는 사선 방향 절개부를 포함하는 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 방향 제어 전극은 상기 제2 배선과 동일한 층에 동일한 물질로 형성되어 있는 박막 트랜지스터 표시판.
KR1020020079692A 2002-12-13 2002-12-13 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판 Expired - Lifetime KR100895312B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020079692A KR100895312B1 (ko) 2002-12-13 2002-12-13 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
US10/733,170 US6995394B2 (en) 2002-12-13 2003-12-11 Thin film transistor panel liquid crystal display
TW092135231A TWI354847B (en) 2002-12-13 2003-12-12 Thin film transistor panel for liquid crystal disp
CNB2003101147876A CN100385322C (zh) 2002-12-13 2003-12-13 用于液晶显示器的薄膜晶体管面板
JP2003416089A JP4601945B2 (ja) 2002-12-13 2003-12-15 多重ドメイン液晶表示装置用薄膜トランジスタ表示板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020079692A KR100895312B1 (ko) 2002-12-13 2002-12-13 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20040051979A KR20040051979A (ko) 2004-06-19
KR100895312B1 true KR100895312B1 (ko) 2009-05-07

Family

ID=32768467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020079692A Expired - Lifetime KR100895312B1 (ko) 2002-12-13 2002-12-13 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판

Country Status (5)

Country Link
US (1) US6995394B2 (ko)
JP (1) JP4601945B2 (ko)
KR (1) KR100895312B1 (ko)
CN (1) CN100385322C (ko)
TW (1) TWI354847B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870005B1 (ko) * 2002-03-07 2008-11-21 삼성전자주식회사 액정 표시 장치
KR100848095B1 (ko) * 2002-05-09 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
KR20040105934A (ko) 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101071257B1 (ko) * 2004-09-17 2011-10-10 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR20060030577A (ko) 2004-10-06 2006-04-11 삼성전자주식회사 박막 트랜지스터 표시판
KR101112540B1 (ko) * 2004-10-25 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
KR101112543B1 (ko) * 2004-11-04 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
JP5000124B2 (ja) 2004-11-12 2012-08-15 三星電子株式会社 表示装置及びその駆動方法
KR101133757B1 (ko) * 2004-11-25 2012-04-09 삼성전자주식회사 액정 표시 장치
KR20060102953A (ko) * 2005-03-25 2006-09-28 삼성전자주식회사 액정 표시 장치
TWI341939B (en) * 2005-04-25 2011-05-11 Au Optronics Corp Multi-domain vertically alignment liquid crystal display and driving method thereof
KR101209051B1 (ko) * 2005-05-04 2012-12-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
CN100445819C (zh) * 2006-03-28 2008-12-24 友达光电股份有限公司 低色偏的液晶显示器及其驱动方法
JP2008300755A (ja) * 2007-06-04 2008-12-11 Ips Alpha Technology Ltd 表示装置
KR101340054B1 (ko) * 2007-06-05 2013-12-11 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
CN100485506C (zh) * 2007-09-29 2009-05-06 友达光电股份有限公司 像素结构及其形成方法与驱动方法
CN100520549C (zh) * 2007-10-11 2009-07-29 友达光电股份有限公司 液晶显示面板
TWI387827B (zh) * 2008-03-12 2013-03-01 Chunghwa Picture Tubes Ltd 多域垂直配向型（ｍｖａ）畫素結構
JP4682279B2 (ja) * 2008-03-21 2011-05-11 奇美電子股▲ふん▼有限公司 液晶表示装置
TWI388909B (zh) * 2008-06-11 2013-03-11 Chimei Innolux Corp 薄膜電晶體陣列基板及其應用與製造方法
TWI384308B (zh) * 2009-07-01 2013-02-01 Au Optronics Corp 顯示裝置及顯示驅動方法
KR101605467B1 (ko) 2009-10-16 2016-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP5078176B2 (ja) * 2010-07-21 2012-11-21 株式会社ジャパンディスプレイセントラル 液晶表示装置
US8405086B1 (en) * 2011-11-04 2013-03-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel structure of display panel and method for manufacturing the same
TWI498220B (zh) * 2012-10-31 2015-09-01 Au Optronics Corp 顯示面板及其製造方法
US9263477B1 (en) * 2014-10-20 2016-02-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tri-gate display panel
KR102818048B1 (ko) * 2020-01-23 2025-06-11 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010007523A (ko) * 1999-06-25 2001-01-26 카네코 히사시 멀티 도메인 액정 표시장치
JP2001083519A (ja) * 1999-09-16 2001-03-30 Toshiba Corp 液晶表示装置
JP2001249350A (ja) * 2000-03-03 2001-09-14 Nec Corp 液晶表示装置及びその製造方法
JP2002122887A (ja) * 2000-06-12 2002-04-26 Nec Corp 液晶表示装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976948B2 (ja) * 1997-10-06 1999-11-10 日本電気株式会社 液晶表示装置、その製造方法およびその駆動方法
JPH11212107A (ja) * 1998-01-26 1999-08-06 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置およびその駆動方法ならびにその製造方法
JP3514219B2 (ja) * 1999-06-25 2004-03-31 日本電気株式会社 マルチドメイン液晶表示装置
JP4882140B2 (ja) * 1999-06-25 2012-02-22 日本電気株式会社 マルチドメイン液晶表示装置
KR100612995B1 (ko) * 2000-03-13 2006-08-14 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR100870005B1 (ko) * 2002-03-07 2008-11-21 삼성전자주식회사 액정 표시 장치
KR100848095B1 (ko) * 2002-05-09 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
KR100910558B1 (ko) * 2002-09-09 2009-08-03 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR100878241B1 (ko) * 2002-09-27 2009-01-13 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010007523A (ko) * 1999-06-25 2001-01-26 카네코 히사시 멀티 도메인 액정 표시장치
JP2001083519A (ja) * 1999-09-16 2001-03-30 Toshiba Corp 液晶表示装置
JP2001249350A (ja) * 2000-03-03 2001-09-14 Nec Corp 液晶表示装置及びその製造方法
JP2002122887A (ja) * 2000-06-12 2002-04-26 Nec Corp 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
TWI354847B (en) 2011-12-21
CN100385322C (zh) 2008-04-30
US20040178409A1 (en) 2004-09-16
JP4601945B2 (ja) 2010-12-22
JP2004199062A (ja) 2004-07-15
KR20040051979A (ko) 2004-06-19
TW200422740A (en) 2004-11-01
US6995394B2 (en) 2006-02-07
CN1515948A (zh) 2004-07-28

Similar Documents

Publication Publication Date Title
KR100895312B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100961941B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR101337260B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR101026810B1 (ko) 다중 도메인 액정 표시 장치
JP5057500B2 (ja) 多重ドメイン液晶表示装置及びそれに用いられる表示板
KR100935667B1 (ko) 액정 표시 장치
KR100853213B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20130034700A (ko) 액정 표시 장치
KR100848095B1 (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
KR102299112B1 (ko) 액정 표시 장치
KR100910558B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR100878241B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 기판
KR100569718B1 (ko) 다중 도메인 액정 표시 장치
KR20110046124A (ko) 액정 표시 장치
KR20160086014A (ko) 액정 표시 장치
KR20050028703A (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 표시판
KR20120036184A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR101122227B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR101071252B1 (ko) 다중 도메인 액정 표시 장치
KR101071253B1 (ko) 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판
KR100984364B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20050016833A (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20050081319A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021213

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20071128

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20021213

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080911

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090331

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090421

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090422

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20120416

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140401

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20160329

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180403

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20190401

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20200402

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20210401

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20230613

Termination category: Expiration of duration