[go: up one dir, main page]

KR100878241B1 - 다중 도메인 액정 표시 장치용 박막 트랜지스터 기판 - Google Patents

다중 도메인 액정 표시 장치용 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100878241B1
KR100878241B1 KR1020020058994A KR20020058994A KR100878241B1 KR 100878241 B1 KR100878241 B1 KR 100878241B1 KR 1020020058994 A KR1020020058994 A KR 1020020058994A KR 20020058994 A KR20020058994 A KR 20020058994A KR 100878241 B1 KR100878241 B1 KR 100878241B1
Authority
KR
South Korea
Prior art keywords
cutout
pixel electrode
electrode
direction control
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020058994A
Other languages
English (en)
Other versions
KR20040027215A (ko
Inventor
홍성규
양영철
김종래
신경주
김희섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020020058994A priority Critical patent/KR100878241B1/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to PCT/KR2002/002057 priority patent/WO2004029709A1/en
Priority to JP2004539602A priority patent/JP4575776B2/ja
Priority to AU2002354253A priority patent/AU2002354253A1/en
Priority to CNB028298160A priority patent/CN100458530C/zh
Priority to US10/527,580 priority patent/US7566901B2/en
Priority to TW092126632A priority patent/TWI245146B/zh
Publication of KR20040027215A publication Critical patent/KR20040027215A/ko
Application granted granted Critical
Publication of KR100878241B1 publication Critical patent/KR100878241B1/ko
Priority to US12/428,205 priority patent/US8058650B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/128—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode field shaping

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판, 절연 기판 위에 형성되어 있는 제1 배선, 절연 기판 위에 형성되어 있으며 제1 배선과 절연되어 교차하고 있는 제2 배선, 제1 배선과 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있고, 절개부에 의하여 다수의 소부분으로 분할되어 있으며, 이들 소부분 사이를 연결하는 다리를 가지는 화소 전극, 제1 배선과 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 소정의 절개부와 중첩하는 소정의 부분을 가지는 방향 제어 전극을 포함하고, 화소 전극 소부분의 가장 긴 두변은 서로 평행하며, 방향 제어 전극과 중첩하는 소정의 절개부는 화소 전극 소부분의 가장 긴 두변 중 하나를 구성하는 박막 트랜지스터 기판을 마련한다.
액정표시장치, 절개부, 방향제어전극, 박막트랜지스터

Description

다중 도메인 액정 표시 장치용 박막 트랜지스터 기판{THIN FILM TRANSISTOR SUBSTRATE FOR MULTI-DOMAIN LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 회로도이고,
도 2a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,
도 2b와 도 2c는 각각 도 2a의 IIb-IIb'선과 IIc-IIc'선에 대한 단면도이고,
도 3a 내지 도 3d는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 과정을 순서대로 나타낸 단면도이고,
도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 5는 도 4의 V-V'선 및 V'-V''선에 대한 단면도이고,
도 6a 내지 도 11b는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 과정을 순서대로 나타낸 배치도 또는 단면도이고,
도 12는 본 발명의 제1 및 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 간략하게 나타낸 구성도이고,
도 13은 본 발명의 제3 실시예에 따른 액정 표시 장치의 회로도고,
도 14는 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고,
도 15는 도 14의 XV-XV'선에 대한 단면도이고,
도 16은 도 14의 XVI-XVI'선에 대한 단면도이고,
도 17은 도 14의 XVII-XVII'선과 XVII'-XVII''선에 대한 단면도이고,
도 18 내지 도 30은 각각 본 발명의 제4 내지 제16 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
본 발명은 액정 표시 장치에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소 영역을 다수의 소 도메인으로 분할하는 수직 배향 액정 표시 장치에 관한 것이다.
액정 표시 장치는 일반적으로 대향 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 대향 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 대향 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되 고 있다.
절개 패턴을 형성하는 방법으로는 화소 전극과 대향 전극에 각각 절개 패턴을 형성하여 이들 절개 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.
돌기를 형성하는 방법은 상하 기판 위에 형성되어 있는 화소 전극과 대향 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.
또 다른 방법으로는, 하부 기판 위에 형성되어 있는 화소 전극에는 절개 패턴을 형성하고 상부 기판에 형성되어 있는 대향 전극 위에는 돌기를 형성하여 절개 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.
이러한 시야각을 넓히기 위한 다양한 방안 가운데 대향 전극에 절개 패턴을 형성하는 방법은, 대향 전극을 패터닝하기 위하여 별도의 마스크가 필요하고, 색 필터 위에 오버코트막이 없는 구조에서는 색 필터의 안료가 액정 물질에 영향을 주게 되므로 색 필터 위에 오버코트막을 형성하여야 하며, 패터닝된 전극의 가장자리에서 전경이 심하게 발생하는 등의 문제점이 존재한다. 또, 돌기를 형성하는 방법 역시 돌기를 형성하기 위한 별도의 공정을 필요로 하거나 기존의 공정을 변형시켜야 하므로 액정 표시 장치의 제조 방법을 복잡하게 만드는 문제점이 있다. 또한 돌기나 절개부로 인하여 개구율이 감소한다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정이 복잡하지 않으면서 안정한 다중 도메인을 형성하는 액정 표시 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 안정한 다중 도메인을 형성하기 위하여 절개부와 방향 제어 전극의 배치를 최적화하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 배선, 상기 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있고, 절개부에 의하여 다수의 소부분으로 분할되어 있으며, 이들 소부분 사이를 연결하는 다리를 가지는 화소 전극, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 소정의 상기 절개부와 중첩하는 소정의 부분을 가지는 방향 제어 전극을 포함하고, 상기 화소 전극 소부분의 가장 긴 두변은 서로 평행하며, 상기 방향 제어 전극과 중첩하는 소정의 상기 절개부는 상기 화소 전극 소부분의 가장 긴 두변 중 하나를 구성하는 박막 트랜지스터 기판을 마련한다.
이 때, 상기 제2 배선과 절연되어 교차하고 있으며, 상기 절개부 중 상기 방향 제어 전극과 중첩하지 않는 절개부와 중첩하는 부분을 가지는 제3 배선을 포함하는 것이 좋고, 상기 제3 배선은 인접하는 두 개의 상기 제1 배선 사이에 2개가 반전 대칭을 이루도록 형성될 수 있으며, 인접하는 두 개의 상기 제1 배선 사이에 위치하는 두 개의 상기 제3 배선은 연결부에 의하여 서로 연결될 수도 있다.
또, 자기 단의 상기 제1 배선, 자기 단의 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제1 박막 트랜지스터, 전단의 상기 제1 배선, 전단의 상기 제2 배선 및 상기 방향 제어 전극과 연결되어 있는 제2 박막 트랜지스터, 전단의 상기 제1 배선, 자기 단의 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제3 박막 트랜지스터를 더 포함할 수 있다.
또, 상기 다리 중 일부는 상기 화소 전극 소부분의 장변 중앙에 형성되어 있고, 상기 다리 중 나머지 일부는 상기 제2 배선과 인접하는 상기 화소 전극의 변과 접하여 형성되거나 상기 다리는 상기 제2 배선과 인접하는 상기 화소 전극의 변과 접하여 형성될 수 있다. 상기 화소 전극 소부분의 일부는 모서리가 모따기 되어 있는 것이 바람직하다.
상기 화소 전극 절개부는 상기 화소 전극을 상하로 양분하는 가로 방향 절개부와 가로 방향 절개부를 중심으로 하여 반전 대칭을 이루는 사선 방향 절개부를 포함하는 것이 바람직하다.
이 때, 사선 방향 절개부는 상기 화소 전극의 일변에서 다른 일변을 향하여 파고 들어가 있으며, 상기 사선 방향 절개부의 종점과 상기 화소 전극의 다른 일변 사이가 상기 다리를 이루는 제1 절개부, 상기 화소 전극의 일변에서 화소 전극 안쪽으로 파고 들어가 있고, 상기 가로 방향 절개부에서 상기 화소 전극 안쪽으로 파고 들어온 다른 사선 방향 절개부와 일직선 위에 놓여 있으며, 이들 두 사선 방향 절개부 사이가 다리를 이루는 제2 절개부, 상기 가로 방향 절개부에서 상기 화소 전극 안쪽으로 파고 들어가 있고 상기 제2 절개부와 일직선 위에 놓여 있는 제3 절 개부, 및 상기 화소 전극의 일변에서 화소 전극 안쪽으로 파고 들어가 있고, 상기 화소 전극의 다른 일변에서 파고 들어온 다른 사선 방향 절개부와 일직선 위에 놓여 있으며, 이들 두 사선 방향 절개부 사이가 다리를 이루는 제4 절개부를 포함할 수 있다.
또, 상기 사선 방향 절개부는 상기 화소 전극의 일변에서 다른 일변을 향하여 파고 들어가 있으며, 상기 사선 방향 절개부의 종점과 상기 화소 전극의 다른 일변 사이가 상기 다리를 이루는 제1 절개부, 굴절되어 있으며 상기 화소 전극 소부분의 장변과 단변을 함께 정의하는 제2 절개부를 포함할 수 있다.
또, 상기 사선 방향 절개부는 상기 화소 전극의 일변에서 다른 일변을 향하여 파고 들어가 있으며, 상기 사선 방향 절개부의 종점과 상기 화소 전극의 다른 일변 사이가 상기 다리를 이루는 제1 절개부, 상기 화소 전극의 일변에서 상기 가로 방향 절개부를 향하여 파고 들어가 있으며, 상기 사선 방향 절개부의 종점과 상기 가로 방향 절개부의 사이가 상기 다리를 이루는 제2 절개부, 및 상기 화소 전극의 일변에서 화소 전극 안쪽으로 파고 들어가 있고, 상기 화소 전극의 다른 일변에서 파고 들어온 다른 사선 방향 절개부와 일직선 위에 놓여 있으며, 이들 두 사선 방향 절개부 사이가 다리를 이루는 제3 절개부를 포함할 수 있고, 상기 제2 절개부 및 상기 제3 절개부는 입구의 폭이 종점의 폭보다 넓을 수 있다.
또, 상기 사선 방향 절개부는 상기 화소 전극의 일변에서 다른 일변을 향하여 파고 들어가 있으며, 상기 사선 방향 절개부의 종점과 상기 화소 전극의 다른 일변 사이가 상기 다리를 이루는 제1 절개부, 상기 화소 전극의 일변에서 상기 가 로 방향 절개부를 향하여 파고 들어가 있으며, 상기 사선 방향 절개부의 종점과 상기 가로 방향 절개부의 사이가 상기 다리를 이루는 제2 절개부, 및 굴절되어 있으며 상기 화소 전극 소부분의 장변과 단변을 함께 정의하는 제3 절개부를 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다중 도메인 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 회로도이다.
본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 기판과, 이와 대향하는 색 필터 기판 및 이들 사이에 주입되어 있는 액정층으로 이루어져 있다. 박막 트랜지스터 기판에는 게이트선과 데이터선이 교차하여 화소 영역을 정의하고 있고, 기준 전위(Vcom)가 인가되는 유지 전극선이 게이트선과 나란하게 형성되어 있다. 이 때, 게이트선을 통하여는 주사 신호가 전달되고, 데이터선을 통하여는 화상 신호가 전달되며, 유지 전극선에는 기준 전위가 인가된다. 각 화소 영역에는 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극 및 화소 전극에 드레인 전극이 연결되어 있는 화소 전극용 박막 트랜지스터(Pixel TFT)와 전단의 게이트선에 연결되어 있는 게이트 전극, 기준 전위가 인가되는 유지 전극선에 연결되어 있는 소스 전극 및 방향 제어 전극에 연결되어 있는 드레인 전극을 가지는 방향 제어 전극용 박막 트랜지스터(DCE TFT)가 하나씩 형성되어 있다. 방향 제어 전극은 화소 전극과 용량성 결합을 이루고 있고, 이들 사이의 정전 용량은 CDP라고 표시한다. 화소 전극은 색 필터 기판의 기준 전극과의 사이에 액정 축전기를 형성하고, 그 정전 용량은 CLC로 표시한다. 또, 화소 전극은 유지 전극선에 연결되어 있는 유지 전극과의 사이에 유지 축전기를 형성하고, 그 정전 용량은 CST로 표시한다.
회로도에는 나타내지 못하였으나 본 발명에 따른 액정 표시 장치의 화소 전극은 절개부를 가지며, 이 절개부를 통하여 방향 제어 전극에 의한 전계가 유출될 수 있도록 방향 제어 전극과 절개부가 중첩되어 있다. 절개부를 통하여 유출되는 방향 제어 전극의 전계에 의하여 액정 분자가 선경사(pretilt)를 갖게되고, 선경사를 가지는 액정 분자는 화소 전극의 전계가 인가되면 흐트러짐 없이 신속하게 선경사에 의하여 결정된 방향으로 배향된다.
그런데 방향 제어 전극의 전계에 의하여 액정 분자가 선경사를 가지려면 기준 전극에 대한 방향 제어 전극의 전위차(이하 "방향 제어 전극 전압"이라 한다.)가 기준 전극에 대한 화소 전극의 전위차(이하 "화소 전극 전압"이라 한다.)에 비하여 소정의 값 이상으로 더 커야 한다. 본 발명에 따른 액정 표시 장치에서는 유지 전극선 전위를 방향 제어 전극에 인가한 후 화소 전극이 충전되는 시점부터는 방향 제어 전극을 부유 상태로 둠으로써 이러한 조건을 용이하게 만족시킬 수 있다. 그러면 그 이유에 대하여 설명한다.
주어진 화소 전극이 양의 전위로 리프레시(refresh)되는 순간을 생각해 보자. 리프레시 전에는 화소가 음의 전위로 충전되어 있을 것이고, 전단의 게이트에 온(on) 신호가 인가되면 방향 제어 전극용 박막 트랜지스터(DCE TFT)가 턴온되어 방향 제어 전극이 화소보다 전위가 높은 기준 전위로 충전된다. 이 때, 화소 전극도 방향 제어 전극과 용량성 결합을 이루고 있으므로 따라서 충전된다. 이 시점에서 방향 제어 전극과 화소 전극 사이의 정전 용량 CDP와 화소 전극과 기준 전극 사이의 정전 용량 CLC는 직렬로 연결되어 있는 상태가 된다. 화소 전극은 음의 전위를 가지고 있었으므로 방향 제어 전극용 박막 트랜지스터(DCE TFT)를 통한 직렬 충전시 방향 제어 전극보다 낮은 전위를 가지게 된다. 즉, VDCE > Vp 이다. 충전 후 방향 제어 전극용 박막 트랜지스터(DCE TFT)가 턴오프되면 방향 제어 전극은 부유(floating) 상태가 된다. 따라서 화소 전극 전위가 어떻게 변화하더라도 항상 방향 제어 전극 전위가 화소 전극 전위보다 높은 상태를 유지하게 된다. 즉, 화소 전극용 박막 트랜지스터(Pixel TFT)가 턴온되어서 화소 전극이 양의 전하로 충전되어 전위가 올라가면 방향 제어 전극의 전위도 화소 전극 전위와 일정한 전위차를 유지하며 동반 상승하게 된다. 이를 회로 관계식을 이용하여 설명하면 다음과 같다.
회로 내의 축전기 양단의 전압은
Figure 112002031809502-pat00001
(1)
로 표현된다. 그런데 축전기의 한쪽 전극이 부유 상태에 있다는 것은
Figure 112002031809502-pat00002
의 저항과 직렬로 연결되어 있는 것과 등가이며, 따라서 i=0이고 V_c = V_0 , 즉 축전기 양단의 초기 전압이 그대로 유지된다. 이는 부유 상태에 있는 전극의 전위는 나머지 전극에 인가되는 전위를 따라 상승 또는 하강함을 의미한다.
따라서 음의 전압으로 리프레시(refresh)되는 경우에는 방향 제어 전극이 화소 전극보다 항상 소정의 값만큼 낮은 전위를 유지하게 된다.
본 발명에서는 DCE TFT를 유지 전극선에 연결하여 기준 전위가 방향 제어 전극에 인가될 수 있도록 한다. 따라서 다음 프레임에 화소 전극에 인가되는 전위의 극성이 무엇이냐에 관계없이 항상 두 전극의 전위가 동일한 극성으로 상승 또는 하강한다. 결국 본 발명은 선 반전 또는 점 반전 등의 구동 방식에 구애받지 않고 적용할 수 있다.
또한 동일한 계조에서는 전후 프레임의 계조에 관계없이 방향 제어 전극과 화소 전극 사이의 전위차의 편차가 없어서 화질의 안정성이 높다.
DCE TFT가 데이터선에 연결되지 않기 때문에 방향 제어 전극으로 인하여 데이터선의 부하가 증가하는 것을 방지할 수 있다.
그러면, 본 발명의 좀 더 구체적인 실시예를 도 2a 내지 2c를 이용하여 설명한다.
도 2a는 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고, 도 2b와 도 2c는 각각 도 2a의 IIb-IIb'선과 IIc-IIc'선에 대한 단면도이다.
본 발명의 제1 실시예에 따른 액정 표시 장치는 하부 기판과 이와 마주보고 있는 상부 기판 및 하부 기판과 상부 기판 사이에 주입되어 기판에 수직으로 배향되어 있는 액정 물질로 이루어진다.
그러면, 하부 기판에 대하여 좀 더 상세히 설명한다.
절연 기판(110) 위에 게이트선(121)이 형성되어 있고, 게이트선(121)과 교차하도록 데이터선(171)이 형성되어 있다. 게이트선(121)과 데이터선(171)은 서로 절연되어 있으며 이들이 교차하여 이루는 화소 영역에는 제1 게이트 전극(123a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)의 3단자를 가지는 화소 전극용 박막 트랜지스터와 제2 게이트 전극(123b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)의 3단자를 가지는 방향 제어 전극용 박막 트랜지스터가 하나씩 형성되어 있고, 방향 제어 전극(178)과 화소 전극(190)이 각각 형성되어 있다. 이 때, 화소 전극용 박막 트랜지스터는 화소 전극(190)을 스위칭하기 위한 것이고, 방향 제어 전극용 박막 트랜지스터는 방향 제어 전극(178)을 스위칭하기 위한 것이다. 화소 전극용 박막 트랜지스터의 게이트 전극(123a), 소스 전극(173a) 및 드레인 전 극(175a)은 각각 해당 화소단의 게이트선(121), 데이터선(171) 및 화소 전극(190)에 연결되어 있다. 방향 제어 전극용 박막 트랜지스터의 게이트 전극(123b), 소스 전극(173b) 및 드레인 전극(175b)은 각각 전단의 게이트선(121), 해당 화소단의 유지 전극선(131) 및 방향 제어 전극(178)에 연결되어 있다. 방향 제어 전극(178)은 액정 분자의 선경사(pre-tilt)를 제어하기 위한 방향 제어 전압을 인가받아 기준 전극(270)과의 사이에 방향 제어 전계를 형성한다. 여기서 방향 제어 전극(178)은 데이터선(171)을 형성하는 단계에서 형성한다.
하부 기판에 대하여 각 층 구조까지 고려하여 상세히 설명한다.
절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있고, 제1 및 제2 게이트 전극(123a, 123b)이 게이트선(121)에 연결되어 있다. 또 절연 기판(110) 위에는 유지 전극선(131)과 유지 전극(133a, 133b, 133c, 133d)이 형성되어 있다. 유지 전극선(131)은 가로 방향으로 뻗어 있고 제1 및 제2 유지 전극(133a, 133b)은 유지 전극선(131)으로부터 세로 방향으로 뻗어 있다. 제3 및 제4 유지 전극(133c, 133d)은 가로 방향으로 형성되어 있고 제1 유지 전극(133a)과 제2 유지 전극(133b)을 연결하고 있다. 게이트 배선(121, 123a, 123b) 및 유지 전극 배선(131, 133a, 133b, 133c, 133d)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.
게이트 배선(121, 123a, 123b) 및 유지 전극 배선(131, 133a, 133b, 133c, 133d)의 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 비정질 규소 등의 반도체로 이루어진 반도체층(151, 154a, 154b, 155)이 형성되어 있다. 반도체층(151, 154a, 154b, 155)은 박막 트랜지스터의 채널을 형성하는 제1 및 제2 채널부 반도체층(154a, 154b)과 데이터선(171) 아래에 위치하는 데이터선부 반도체층(151) 및 방향 제어 전극(178)과 유지 전극(133c, 133d)이 교차하는 부분에서 이들 금속 배선 사이의 절연을 보장하기 위한 교차부 반도체층(155)을 포함한다. 반도체층(151, 154a, 154b, 155)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(161, 163a, 163b, 165a, 165b)이 각각 형성되어 있다.
저항성 접촉층(161, 163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173a, 173b, 175a, 175b)이 형성되어 있다. 데이터 배선(171, 173a, 173b, 175a, 175b)은 세로 방향으로 형성되어 있으며 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163a)의 상부까지 연장되어 있는 제1 소스 전극(173a), 제1 소스 전극(173a)과 분리되어 있으며 제1 게이트 전극(123a)에 대하여 제1 소스 전극(173a)의 반대쪽 저항성 접촉층(165a) 상부에 형성되어 있는 제1 드레인 전극(175a), 제2 게이트 전극(123b) 상부에서 대향하고 있는 저항성 접촉층(163b, 165b) 위에 형성되어 있는 제2 소스 전극(173b) 및 제2 드레인 전극(175b), 데이터선(171)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(도시하지 않음)를 포함한다. 또 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소 영역내에는 다수개의 X자 모양 금속편이 연결되어 이루어진 방향 제어 전극(178)이 형성되어 있다. 이 때, 방향 제어 전극(178)은 제2 드레인 전극(175b)과 연결되어 있다. 데이터 배선(171, 173a, 173b, 175a, 175b) 및 방향 제어 전극(178)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.
데이터 배선(171, 173a, 173b, 175a, 175b) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)에는 제1 드레인 전극을 드러내는 접촉구(181), 게이트 절연막(140)에도 걸쳐 형성되어 있으며 유지 전극선(131)을 드러내는 접촉구(182), 제2 소스 전극(173b)을 드러내는 접촉구(183), 데이터 패드를 드러내는 접촉구(도시하지 않음), 게이트 절연막(140)에도 걸쳐 형성되어 있으며 게이트 패드를 드러내는 접촉 구멍(도시하지 않음)이 형성되어 있다. 이때, 패드를 드러내는 접촉 구멍은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
보호막(180) 위에는 접촉구(181)를 통하여 제1 드레인 전극(175a)과 연결되어 있으며 다수개의 X자 모양 절개부(191)와 직선형 절개부(192)를 가지는 화소 전극(190)이 형성되어 있다. 이 때, 다수개의 X자 모양 절개부(191)는 방향 제어 전 극(178)의 X자 모양 부분과 중첩하고, 직선형 절개부(192)는 제3 및 제4 유지 용량 전극(133c, 133d)과 중첩한다. 방향 제어 전극(178)은 절개부(191)뿐만 아니라 화소 전극(190)의 절개부(191) 주변부와 넓게 중첩하고 있어서 화소 전극(190)과의 사이에 소정의 정전 용량을 가지는 축전기를 형성한다. 또 보호막(180) 위에는 접촉구(182, 183)를 통하여 유지 전극선(131)과 제2 소스 전극(173b)을 연결하는 소스 전극 연결 다리(92)가 형성되어 있다. 또한, 보호막(180) 위에는 접촉구를 통하여 각각 게이트 패드 및 데이터 패드와 연결되어 있는 보조 게이트 패드(도시하지 않음) 및 보조 데이터 패드(도시하지 않음)가 형성되어 있다. 여기서, 화소 전극(190), 소스 전극 연결 다리(92) 및 보조 게이트 및 데이터 패드는 IZO(indium zinc oxide)로 이루어져 있다. 화소 전극(190), 소스 전극 연결 다리(92) 및 보조 패드는 ITO로 형성할 수도 있다.
이상에서, 화소 전극(190)은 화소 영역을 다수의 소도메인으로 분할하기 위한 절개부 패턴(191, 192)을 가지며, 이중 제1 절개부(191)는 방향 제어 전극(178)과 중첩되어 있고, 제2 절개부(192)는 유지 전극(133c, 133d)과 중첩되어 있다. 즉, 액정 표시 장치를 위에서 바라볼 때 방향 제어 전극(178)이 제1 절개부(191)를 통하여 노출되어 보이도록 방향 제어 전극(178)과 제1 절개부(191)를 배열한다. 또, 유지 전극선(131)과 방향 제어 전극(178) 사이에 방향 제어 전극용 박막 트랜지스터를 연결하고, 데이터선(171)과 화소 전극(190) 사이에 화소 전극용 박막 트랜지스터를 연결하며, 화소 전극(190)과 방향 제어 전극(178)은 용량성 결합을 이루도록 배치한다.
한편, 방향 제어 전극(178)은 게이트 배선(121, 123a, 123b)과 같은 층에 형성할 수도 있다. 또, 방향 제어 전극(178) 상부의 보호막(180)을 제거하여 트렌치를 형성할 수도 있다.
상부 기판(210)에 대하여 좀 더 상세히 설명한다.
유리 등의 투명한 절연 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 기준 전극(270)이 형성되어 있다.
액정층(3)에 포함되어 있는 액정 분자는 화소 전극(190)과 기준 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 하부 기판(110)과 상부 기판(210)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다. 하부 기판(110)과 상부 기판(210)은 화소 전극(190)이 색필터(230)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소 영역은 제1 및 제2 절개부(191, 192)에 의하여 다수의 소도메인으로 분할된다. 또, 방향 제어 전극(178)에 의하여 분할된 도메인 내에서 액정의 배향이 더욱 안정해진다.
위에서는 액정 분자가 음의 유전율 이방성을 가지며 기판(110, 210)에 대하여 수직 배향되어 있는 경우를 예로 들었으나, 양의 유전율 이방성을 가지는 액정 분자를 기판(110, 210)에 대하여 수평 배향하여 액정층(3)을 형성할 수도 있다.
이러한 구조의 액정 표시 장치에 있어서 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.
도 3a 내지 도 3d는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트 랜지스터 기판을 제조하는 과정을 순서대로 나타낸 단면도이다.
먼저, 도 3a에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(110) 위에 게이트선(121), 게이트 패드(도시하지 않음) 및 게이트 전극(123)을 포함하는 게이트 배선과 유지 전극선(131) 및 유지 전극(133a, 133b, 133c, 133d)을 포함하는 유지 배선을 형성한다.
다음, 도 3b에 도시한 바와 같이, 게이트 절연막(140), 수소화 비정질 규소층 및 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소층을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 도핑된 비정질 규소층과 비정질 규소층을 차례로 패터닝하여 저항성 접촉층(160a, 160b, 161)과 비정질 규소층(151, 154a, 154b)을 형성한다.
이어, 도 3c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(171), 소스 전극(173a, 173b), 드레인 전극(175a, 175b) 및 데이터 패드(도시하지 않음)를 포함하는 데이터 배선과 방향 제어 전극(178)을 형성한다. 이어, 소스 전극(173a, 173b)과 드레인 전극(175a, 175b)으로 가려지지 않은 저항성 접촉층(160a, 160b)을 식각하여 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이의 반도체층(151)을 드러내고 양쪽으로 분리된 저항성 접촉층(163a, 163b, 165a, 165b)을 형성한다.
이어, 도 3d에 나타낸 바와 같이, 낮은 유전율을 가지며, 평탄화 특성이 우수한 유기 절연 물질을 도포하거나 또는 4.0 이하의 낮은 유전율을 가지는 SiOF, SiOC 등과 같은 저유전율 절연 물질을 화학 기상 증착으로 적층하여 보호막(180)을 형성하고, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(140)과 함께 패터닝하여, 접촉 구멍(181, 182, 183)을 형성한다.
마지막으로, 도 2a에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO 또는 IZO층을 증착하고 마스크를 이용한 사진 식각 공정으로 식각하여 화소 전극(190), 소스 전극 연결 다리(92), 보조 게이트 패드(도시하지 않음) 및 보조 데이터 패드(도시하지 않음)를 형성한다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 5는 도 4의 V-V'선 및 V'-V''선에 대한 단면도이다.
제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 4매 마스크 공정으로 제조한 것으로서 5매 마스크 공정으로 제조한 박막 트랜지스터 기판에 비하여 다음과 같은 특징을 가진다.
데이터선(171), 소스 전극(173a, 173b), 드레인 전극(175a, 175b) 및 데이터 패드(179)를 포함하는 데이터 배선과 방향 제어 전극(178) 하부에 이와 동일한 패 턴으로 접촉층(161, 163a, 163b, 165a, 165b, 168)이 형성되어 있고, 제1 및 제2 소스 전극(173a, 173b)과 제1 및 제2 드레인 전극(175a, 175b) 사이의 채널부가 연결되어 있는 것을 제외하고 비정질 규소층(151, 154a, 154b, 158)도 데이터 배선 및 방향 제어 전극(178)과 동일한 패턴을 가진다. 기타 사항은 5매 마스크 공정에 의한 박막 트랜지스터 기판과 동일하다.
도 4에는 게이트 패드(125), 유지 패드(135) 및 데이터 패드(179)와 함께 보조 게이트 패드(95), 보조 유지 패드(99) 및 보조 데이터 패드(97)가 도시되어 있다.
그러면 이러한 구조적 특징을 가지는 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.
도 6a 내지 도 11b는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 과정을 순서대로 나타낸 배치도 또는 단면도이다.
먼저, 도 6a 및 6b에 도시한 바와 같이, 제1 실시예와 동일하게 Al 또는 Ag 합금 등을 증착하고 사진 식각하여 게이트선(121), 게이트 패드(125), 게이트 전극(123)을 포함하는 게이트 배선과 유지 전극 배선(131, 133a, 133b, 133c, 133d)을 형성한다. (제1 마스크)
다음, 도 7에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소층(150), n형 불순물로 고농도로 도핑된 비정질 규소로 이루어진 접촉층(160)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 Al 또는 Ag 합금 등으로 이루어진 도전체층(170)을 스퍼터링 등의 방법으로 증착하고, 그 위에 감광막(PR)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(PR)에 빛을 조사한 후 현상하여, 도 8a 및 8b에 도시한 바와 같이, 감광막 패턴(PR)을 형성한다. 이때, 감광막 패턴(PR) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이에 위치한 부분은 데이터 배선부(A), 즉 데이터 배선이 형성될 부분에 위치한 부분보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막의 두께와 데이터 배선부(A)에 남아 있는 감광막의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 전자의 두께를 후자의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.(제2 마스크)
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막은 리플로우가 가능한 물질로 이루어진 감광막을 도포하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크를 사용하여 노광한 다음, 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(PR) 및 그 하부의 막들, 즉 도전체층(170), 접촉층(160) 및 반도체층(150)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(150, 160, 170)이 모두 제거되어 게이트 절연막(140)이 드러나야 한다.
먼저, 도 9에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(170)을 제거하여 그 하부의 중간층(160)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(170)은 식각되고 감광막 패턴(PR)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각 의 경우 도전체층(170)만을 식각하고 감광막 패턴(PR)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(PR)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 채널부(C) 감광막의 두께를 두껍게 하여 이 과정에서 채널부(C) 감광막이 제거되어 하부의 도전체층(170)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 9에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층(171, 170a, 170b)과 방향 제어 전극(178)만이 남고 기타 부분(B)의 도전체층은 모두 제거되어 그 하부의 접촉층(160)이 드러난다. 이때 남은 데이터 배선부 도전체 패턴(171, 170a, 170b)은 소스 및 드레인 전극(173a, 173b, 175a, 175b)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(171, 173a, 173b, 175a, 175b, 179)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(PR)도 어느 정도의 두께로 식각된다.
이어, 도 10에 도시한 바와 같이, 기타 부분(B)의 노출된 접촉층(160) 및 그 하부의 비정질 규소층(150)을 채널부(C) 감광막과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(PR)과 접촉층(160) 및 반도체층(150)(반도체층과 접촉층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(140)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(PR)과 반도체층(150)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 식각율로 두 막을 식각할 수 있다. 감광막 패턴(PR)과 반도체층(150)에 대한 식각율이 동일한 경우 채널부(C) 감광막의 두께는 반도체층(150)과 중간층(160)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 10에 나타낸 바와 같이, 채널부(C)의 감광막이 제거되어 소스/드레인용 도전체 패턴(170a, 170b)이 드러나고, 기타 부분(B)의 접촉층(160) 및 반도체층(150)이 제거되어 그 하부의 게이트 절연막(140)이 드러난다. 한편, 데이터 배선부(A)의 감광막 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체층 패턴(151, 154a, 154b, 158)이 완성된다. 반도체층 패턴(151, 154a, 154b, 158)의 위에는 접촉층(161, 160a, 160b, 168)이 형성되어 있다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(170a, 170b)의 채널부(C) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 11a 및 11b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(170a, 170b) 및 그 하부의 소스/드레인용 접촉층 패턴(160a, 160b)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(170a, 170b)과 접촉층 패턴(160a, 160b) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(170a, 170b)에 대해서는 습식 식각으로, 접촉층 패턴(160a, 160b)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(170a, 170b)과 접촉층 패턴(160a, 160b)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(154a, 154b)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(170a, 170b)의 측면은 식각되지만, 건식 식각되는 접촉층 패턴(160a, 160b)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 접촉층(160a, 160b) 및 반도체 패턴(151a, 151b)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(154a, 154b)을 남길 수 있다. 이때, 반도체 패턴(154a, 154b)의 일부가 제거되어 두께가 작아질 수도 있으며 데이터 배선부(A) 감광막(PR)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(140)이 식각되지 않는 조건으로 행하여야 하며, 데이터 배선부(A) 감광막(PR)이 식각되어 그 하부의 데이터 배선(171, 173a, 173b, 175a, 175b, 179) 및 방향 제어 전극(178)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(173a, 173b)과 드레인 전극(175a, 175b)이 분리되면서 데이터 배선(171, 173a, 173b, 175a, 174b, 179)과 그 하부의 접촉층 패턴(161, 163a, 163b, 165a, 165b)이 완성된다.
마지막으로 데이터 배선부(A) 감광막을 제거한다. 그러나, 데이터 배선부(A) 감광막의 제거는 채널부(C) 소스/드레인용 도전체 패턴(170a, 170b)을 제거한 후 그 밑의 접촉층 패턴(160a, 160b)을 식각하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만 을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
다음, 도 4 및 도 5에 도시한 바와 같이, a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 질화규소 등의 무기 절연 물질을 증착하거나 또는 아크릴계 물질 등의 유기 절연 물질을 도포하여 보호막(180)을 형성한다. 이 때, a-Si:C:O 막의 경우에는 기체 상태의 SiH(CH3)3, SiO2 (CH3)4, (SiH)4O4(CH3)4, Si(C2H5O)4 등을 기본 소스로 사용하고, N2O 또는 O2 등의 산화제와 Ar 또는 He 등을 혼합한 기체를 흘리면서 증착한다. 또, a-Si:O:F 막의 경우에는 SiH4, SiF4 등에 O2를 첨가한 기체를 흘리면서 증착한다. 이 때, 불소의 보조 소스로서 CF4를 첨가할 수도 있다.
이어, 도 4 및 도 5에 도시한 바와 같이, 보호막(180)을 게이트 절연막(140)과 함께 사진 식각하여 제1 드레인 전극(175a), 제2 소스 전극(173b), 유지 전극선(131), 게이트 패드(125), 유지 패드(135) 및 데이터 패드(179)를 각각 드러내는 접촉구(181, 182, 183, 184, 185, 186)를 형성한다. 이때, 패드(125, 179, 135)를 드러내는 접촉구(184, 185, 186)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다. (제3 마스크)
마지막으로, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여 드레인 전극(175)과 연결되는 화소 전극(190), 게이트 패드(125)와 연결 된 보조 게이트 패드(95), 데이터 패드(179)와 연결된 보조 데이터 패드(97) 및 제2 소스 전극(173b)과 유지 전극선(131)을 연결하는 소스 전극 연결 다리(92)를 형성한다. (제4 마스크)
이때, 화소 전극(190), 보조 게이트 패드(95), 보조 데이터 패드(97) 및 소스 전극 연결 다리(92)를 IZO로 형성하는 경우에는 식각액으로 크롬 식각액을 사용할 수 있어서 이들을 형성하기 위한 사진 식각 과정에서 접촉구를 통해 드러난 데이터 배선이나 게이트 배선 금속이 부식되는 것을 방지할 수 있다. 이러한 크롬 식각액으로는 (HNO3/(NH4)2Ce(NO3)6/H2 O) 등이 있다. 또한, 접촉부의 접촉 저항을 최소화하기 위해서는 IZO를 상온에서 200℃ 이하의 범위에서 적층하는 것이 바람직하며, IZO 박막을 형성하기 위해 사용하는 표적(target)은 In2O3 및 ZnO를 포함하는 것이 바람직하며, ZnO의 함유량은 15-20 at% 범위인 것이 바람직하다.
한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉구(181, 182, 183, 184, 185, 186)를 통해 드러난 금속막의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
도 12는 도 2a 및 도 4로 표현된 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구성을 간략화하여 표시한 것이다.
이상과 같이 유지 전극선에 연결된 박막 트랜지스터로 방향 제어 전극(178)을 스위칭하고, 데이터선(171)에 연결된 박막 트랜지스터로 화소 전극(190)을 스위 칭하며, 화소 전극(190)과 방향 제어 전극(178)은 용량성 결합을 이루도록 함으로써 동일한 계조에서는 화소 전극(190)과 방향 제어 전극(178) 사이의 전위차의 편차가 없도록 한다. 따라서 안정적인 휘도 구현이 가능하고, 선반전 구동이나 점반전 구동 등 구동 방법에 구애받지 않는다.
본 발명의 제1 및 제2 실시예에서는 방향 제어 전극용 박막 트랜지스터의 소스 전극이 유지 전극선에 연결되어 있으나 이와 달리 전단의 데이터선에 연결할 수도 있다. 이러한 구조에서는 다음과 같은 문제점이 있다.
먼저, 전단의 게이트선(도 1에서 Gate N-1)에 온(on) 전압이 인가됨에 의하여 대각선 방향에 위치하는 화소 전극에 계조 전압이 충전되는 것과 동시에 방향 제어 전극에 초기 전압이 충전된다. 따라서 방향 제어 전극의 초기 전압은 대각선 방향 화소의 계조 전압과 같게 된다. 이 때문에 대각선 방향 화소의 계조에 따라 방향 제어 전극과 화소 전극 사이의 전압차인 VDP가 결정된다. 따라서, 대각선 화소에 블랙(black) 전압 등의 낮은 계조가 인가되는 경우에는 방향 제어 전극의 초기 전압도 동일하게 낮은 값을 가지게 되고, VDP도 낮은 값을 가지게 된다. VDP가 낮다는 것은 방향 제어 전극과 화소 전극 사이의 전압차가 작다는 것으로 이렇게 되면 방향 제어 전극에 의한 횡방향 전계(lateral field)가 약해져 액정의 배열이 불안정하게 되고, 이로 인하여 텍스쳐가 발생하게 된다.
다음, VDP는 대각선 방향 화소의 계조 전압이 CDP와 (CLC+CST )가 직렬 연결되어 있는 회로에 인가되어 분압될 때, CDP에 걸리는 전압으로 결정된다. 따라서, VDP는 CDP가 작을수록 큰 값을 가지게 된다. 따라서 CDP를 작게 하기 위하여 화소 전극과 방향 제어 전극과의 중첩 면적이 최소화되도록 설계하는데, 이렇게 되면 제조 공정에서 발생하는 마스크의 오정렬에 의하여 화질이 민감하게 변화하고, 방향 제어 전극 주변에서 빛샘이 발생할 수도 있다. 전자는 마스크의 오정렬에 의하여 화소 전극과 방향 제어 전극의 중첩 면적이 변화하는데 이러한 변화가 직접적으로 화질에 영향을 미치기 때문이다. 후자는 방향 제어 전극의 초기 전압으로 높은 전압이 인가(대각선 방향 화소에 높은 계조 전압이 인가된 경우)되고, 자기 화소에 블랙 전압이 인가되면 방향 제어 전극의 높은 전압에 의하여 액정이 구동되어 빛이 샐 수 있는 상태가 되는데, 방향 제어 전극의 폭이 좁기 때문에 이를 차단하지 못하여 방향 제어 전극 주변에서 빛샘이 발생한다. 이러한 빛샘이 발생하면 대비비가 낮아진다.
이하에서 설명하는 제3 실시예를 이러한 문제를 해결하고 있다.
도 13은 본 발명의 제3 실시예에 따른 액정 표시 장치의 회로도다.
본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 기판과, 이와 대향하는 색 필터 기판 및 이들 사이에 주입되어 있는 액정층으로 이루어져 있다. 박막 트랜지스터 기판에는 게이트선과 데이터선이 교차하여 화소 영역을 정의하고 있고, 기준 전위(Vcom)가 인가되는 유지 전극선이 게이트선과 나란하게 형성되어 있다. 이 때, 게이트선을 통하여는 주사 신호가 전달되고, 데이터선을 통하여는 화상 신호가 전달되며, 유지 전극선에는 기준 전위가 인가된다. 각 화소 영역에는 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극 및 화소 전극에 드레인 전극이 연결되어 있는 화소 전극용 박막 트랜지스터(Pixel TFT), 전단의 게이트선에 연결되어 있는 게이트 전극, 전단의 데이터선에 연결되어 있는 소스 전극 및 방향 제어 전극에 연결되어 있는 드레인 전극을 가지는 제1 방향 제어용 박막 트랜지스터(DCE TFT1) 및 전단의 게이트선에 연결되어 있는 게이트 전극, 자기 단의 데이터선에 연결되어 있는 소스 전극 및 화소 전극에 연결되어 있는 드레인 전극을 가지는 제2 방향 제어용 박막 트랜지스터(DCE TFT2)가 각각 하나씩 형성되어 있다. 방향 제어 전극은 화소 전극과 용량성 결합을 이루고 있고, 이들 사이의 정전 용량은 CDP라고 표시한다. 화소 전극은 색 필터 기판의 기준 전극과의 사이에 액정 축전기를 형성하고, 그 정전 용량은 CLC로 표시한다. 또, 화소 전극은 유지 전극선에 연결되어 있는 유지 전극과의 사이에 유지 축전기를 형성하고, 그 정전 용량은 CST로 표시한다.
회로도에는 나타내지 못하였으나 본 발명에 따른 액정 표시 장치의 화소 전극은 절개부를 가지며, 이 절개부를 통하여 방향 제어 전극에 의한 전계가 유출될 수 있도록 방향 제어 전극과 절개부가 중첩되어 있다. 절개부를 통하여 유출되는 방향 제어 전극의 전계에 의하여 액정 분자가 선경사(pretilt)를 갖게되고, 선경사를 가지는 액정 분자는 화소 전극의 전계가 인가되면 흐트러짐 없이 신속하게 선경사에 의하여 결정된 방향으로 배향된다.
이러한 구조의 액정 표시 장치에 점 반전 구동을 적용하면, 전단 게이트선(Gate N-1)의 온 신호에 의하여 DCE TFT1과 DCE TFT2가 함께 온되어 방향 제어 전극에는 양(+)극성의 계조 전압이 충전되고, 화소 전극에는 음(-)극성의 계조 전압이 충전된다. 따라서 방향 제어 전극의 초기 전압(VDP)은 Data A와 Data B로부터 인가되는 양극성 계조 전압과 음극성 계조 전압 간의 차가 되므로 DCE TFT2를 형성하지 않은 경우에 비하여 적어도 2배 이상 높은 VDP를 얻을 수 있다. 이후, 자기 단의 게이트선(Gate N)에 온 신호가 인가되어 Pixel TFT가 온될 때는 DCE TFT1과 DCE TFT2는 모두 오프되어 방향 제어 전극이 부유 상태에 있게 되므로 방향 제어 전극 전압은 화소 전극에 충전되는 전압과 VDP만큼의 차를 유지하며 함께 상승하게 된다. 이와 같이, 제3 실시예에 따른 구조는 보다 높은 VDP를 확보함으로써 액정 배열의 안정성을 높여 텍스쳐를 안정화할 수 있다.
또, VDP가 인접한 두 개의 전단 화소의 계조 전압에 의하여 결정되고, CDP의 크기에 별로 영향을 받지 않기 때문에 VDP를 키우기 위하여 CDP를 작게 할 필요가 없어서 방향 제어 전극을 화소 전극과 중첩하도록 충분히 넓게 형성할 수 있다. 따라서 방향 제어 전극 주변에서 발생하는 빛샘을 차단할 수 있으며, 제조 공정에서 발생하는 마스크 오정렬에 크게 영향받지 않는다.
또한, VDP가 커지므로 응답 속도가 향상되어 잔상도 개선된다.
도 13의 구조는 점반전 구동과 선반전 구동 방식에 적용할 수 있고, 기타의 구동 방식에서는 3개의 TFT의 연결을 적절히 변경하여 사용하면 된다.
그러면 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구체적인 예를 도 14 내지 도 17을 참고로 하여 설명한다.
도 14는 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고, 도 15는 도 14의 XV-XV'선에 대한 단면도이고, 도 16은 도 14의 XVI-XVI'선에 대한 단면도이고, 도 17은 도 14의 XVII-XVII'선 및 XVII''-XVII'''에 대한 단면도이다.
본 발명의 제2 실시예에 따른 액정 표시 장치는 하부 기판과 이와 마주보고 있는 상부 기판 및 하부 기판과 상부 기판 사이에 주입되어 기판에 수직으로 배향되어 있는 액정 물질로 이루어진다.
그러면, 하부 기판에 대하여 좀 더 상세히 설명한다.
절연 기판(110) 위에 게이트선(121)이 형성되어 있고, 게이트선(121)과 교차하도록 데이터선(171)이 형성되어 있다. 게이트선(121)과 데이터선(171)은 서로 절연되어 있으며 이들이 교차하여 이루는 화소 영역에는 제1 게이트 전극(123a), 제1 소스 전극(173ab) 및 제1 드레인 전극(175a)의 3단자를 가지는 화소 전극용 박막 트랜지스터와 제2 게이트 전극(123b), 제1 소스 전극(173ab) 및 제2 드레인 전극(175b)의 3단자를 가지는 제1 방향 제어용 박막 트랜지스터 및 제3 게이트 전극(123c), 제2 소스 전극(173c) 및 제3 드레인 전극(175c)의 3단자를 가지는 제2 방향 제어용 박막 트랜지스터가 각각 하나씩 형성되어 있고, 방향 제어 전극(178)과 화소 전극(190)이 각각 형성되어 있다. 제1 소스 전극(173ab)은 화소 전극용 박막 트랜지스터와 제1 방향 제어용 박막 트랜지스터에 공통으로 사용된다. 이 때, 화소 전극용 박막 트랜지스터와 제1 방향 제어용 박막 트랜지스터는 화소 전극(190)을 스위칭하기 위한 것이고, 제2 방향 제어용 박막 트랜지스터는 방향 제어 전극(178)을 스위칭하기 위한 것이다. 화소 전극용 박막 트랜지스터의 게이트 전극(123a), 소스 전극(173a) 및 드레인 전극(175a)은 각각 해당 화소단의 게이트선(121), 데이터선(171) 및 화소 전극(190)에 연결되어 있다. 제1 방향 제어용 박막 트랜지스터의 게이트 전극(123b), 소스 전극(173b) 및 드레인 전극(175b)은 각각 전단의 게이트선(121), 해당 데이터선(171) 및 화소 전극(190)에 연결되어 있다. 제2 방향 제어용 박막 트랜지스터의 게이트 전극(123c), 소스 전극(173c) 및 드레인 전극(175c)은 각각 전단의 게이트선(121), 전단의 데이터선(171) 및 방향 제어 전극(178)에 연결되어 있다. 방향 제어 전극(178)은 액정 분자의 선경사(pre-tilt)를 제어하기 위한 방향 제어 전압을 인가받아 기준 전극(270)과의 사이에 방향 제어 전계를 형성한다. 여기서 방향 제어 전극(178)은 데이터선(171)을 형성하는 단계에서 형성한다.
하부 기판에 대하여 각 층 구조까지 고려하여 상세히 설명한다.
절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있고, 제1 내지 제3 게이트 전극(123a, 123b, 123c)이 게이트선(121)에 연결되어 있다. 게이트선(121)의 일단에는 게이트 패드(125)가 연결되어 있다. 또 절연 기판(110) 위에는 제1 및 제2 유지 전극선(131a, 131b)과 제1 내지 제4 유지 전극(133a, 133b, 134a, 134b)이 형성되어 있다. 제1 및 제2 유지 전극선(131a, 131b)은 각 화소 영역에서는 주변부를 따라 굴절되어 있으나 전체적으로는 가로 방향으로 뻗어 있고 제1 및 제2 유지 전극(133a, 133b)은 각각 제1 및 제2 유지 전극선(131a, 131b)으 로부터 세로 방향으로 뻗어 있다. 제3 및 제4 유지 전극(134a, 134b)은 세로 방향으로 뻗어 나오다가 굴절되어 사선 방향으로 뻗어 있다. 제1 유지 전극선(131a), 제1 및 제3 유지 전극(133a, 134a)으로 이루어지는 제1 유지 배선과 제2 유지 전극선(131a), 제2 및 제4 유지 전극(133b, 134b)으로 이루어지는 제2 유지 배선은 서로 반전 대칭을 이루고 있다. 게이트 배선(121, 123a, 123b, 123c, 125) 및 유지 전극 배선(131, 133a, 133b, 133c, 133d)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.
게이트 배선(121, 123a, 123b, 123c, 125) 및 유지 전극 배선(131a, 131b, 133a, 133b, 134a, 134b)의 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 비정질 규소 등의 반도체로 이루어진 반도체층(151, 154ab, 154c)이 형성되어 있다. 반도체층(151, 154ab, 154c)은 박막 트랜지스터의 채널을 형성하는 제1 및 제2 채널부 반도체층(154ab, 154c)과 데이터선(171) 아래에 위치하는 데이터선부 반도체층(151)을 포함한다. 반도체층(151, 154ab, 154c)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(161, 163ab, 163c, 165a, 165b, 165c)이 각각 형성되어 있다.
저항성 접촉층(161, 163ab, 163c, 165a, 165b, 165c) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173ab, 173c, 175a, 175b, 175c, 179)이 형성되어 있다. 데이터 배선(171, 173ab, 173c, 175a, 175b, 175c, 179)은 세로 방향으로 형성되어 있으며 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163ab)의 상부까지 연장되어 있는 제1 소스 전극(173ab), 제1 소스 전극(173ab)과 분리되어 있으며 제1 소스 전극(173ab)의 반대쪽 저항성 접촉층(165a, 165b) 상부에 각각 형성되어 있는 제1 및 제2 드레인 전극(175a, 175b), 제3 게이트 전극(123c) 상부에서 대향하고 있는 저항성 접촉층(163c, 165c) 위에 형성되어 있는 제3 소스 전극(173c) 및 제3 드레인 전극(175c), 데이터선(171)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(179)를 포함한다. 또 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소 영역 내에는 방향 제어 전극(178, 178a, 178b, 178c)이 형성되어 있다. 이 때, 방향 제어 전극(178, 178a, 178b, 178c)은 제3 드레인 전극(175c)과 연결되어 있고, 밑변이 잘린 V자 모양의 줄기부(178)와 갈매기 모양의 가지부(178a, 178b, 178c)로 이루어져 있다. 데이터 배선(171, 173ab, 173c, 175a, 175b, 175c, 179) 및 방향 제어 전극(178, 178a, 178b, 178c)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.
데이터 배선(171, 173ab, 173c, 175a, 175b, 175c, 179) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)에는 제1 및 제2 드레인 전극(175a, 175b)을 각각 드러내는 접촉구(181, 182), 게이트 절연막(140)에도 걸쳐 형성되어 있으며 게이트 패드(125)를 드러내는 제3 접촉구(183) 및 데이터 패드(179)를 드러내는 제4 접촉구(184)가 형성되어 있다. 이때, 패드(125, 179)를 드러내는 접촉 구멍은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
보호막(180) 위에는 제1 및 제2 접촉구(181, 182)를 통하여 각각 제1 및 제2 드레인 전극(175a, 175b)과 연결되어 있는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 가로 방향 절개부(191)와 사선 방향 절개부(192a, 192b, 193a, 193b, 194a, 194b, 195a, 195b)를 가지고 있다. 가로 방향 절개부(191)는 화소 전극(190)을 상하로 반분하고 있고, 사선 방향 절개부(192a, 192b, 193a, 193b, 194a, 194b, 195a, 195b)는 가로 방향 절개부(191)를 중심으로 하여 반전 대칭을 이루고 있다. 이 때, 일부 절개부(191, 192a, 192b, 194a, 194b, 195a, 195b)는 방향 제어 전극(178, 178a, 178b, 178c)과 중첩하고, 다른 일부 절개부(193a, 193b)는 유지 전극(133a, 133b)과 중첩한다. 또 보호막(180) 위에는 접촉구(183, 184)를 통하여 각각 게이트 패드 및 데이터 패드와 연결되어 있는 보조 게이트 패드(95) 및 보조 데이터 패드(97)가 형성되어 있다. 여기서, 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)는 IZO(indium zinc oxide)로 이루어져 있다. 화소 전극(190) 및 보조 패드(95, 97)는 ITO로 형성할 수도 있다.
이상에서, 화소 전극(190)은 화소 영역을 다수의 소도메인으로 분할하기 위 한 절개부 패턴(191, 192a, 192b, 193a, 193b, 194a, 194b, 195a, 195b)을 가지며, 이중 일부 절개부(191, 192a, 192b, 194a, 194b, 195a, 195b)는 방향 제어 전극(178, 178a, 178b, 178c)과 중첩되어 있다. 즉, 액정 표시 장치를 위에서 바라볼 때 방향 제어 전극(178, 178a, 178b, 178c)이 절개부(191, 192a, 192b, 194a, 194b, 195a, 195b)를 통하여 노출되어 보이도록 방향 제어 전극(178, 178a, 178b, 178c)과 절개부(191, 192a, 192b, 194a, 194b, 195a, 195b)를 배열한다. 또, 방향 제어 전극(178, 178a, 178b, 178c)은 제2 방향 제어용 박막 트랜지스터에 연결되어 있고, 화소 전극(190)은 제1 방향 제어용 박막 트랜지스터와 화소용 박막 트랜지스터에 연결되어 있다.
한편, 방향 제어 전극(178, 178a, 178b, 178c)은 게이트 배선(121, 123a, 123b)과 같은 층에 형성할 수도 있다. 또, 방향 제어 전극(178, 178a, 178b, 178c) 상부의 보호막(180)을 제거하여 트렌치를 형성할 수도 있다.
상부 기판(210)에 대하여 좀 더 상세히 설명한다.
유리 등의 투명한 절연 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 기준 전극(270)이 형성되어 있다.
액정층(3)에 포함되어 있는 액정 분자는 화소 전극(190)과 기준 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 하부 기판(110)과 상부 기판(210)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다. 하부 기판(110)과 상부 기판(210)은 화소 전극(190)이 색필터(230)와 대응하 여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소 영역은 절개부(191, 192a, 192b, 193a, 193b, 194a, 194b, 195a, 195b)에 의하여 다수의 소도메인으로 분할된다. 또, 방향 제어 전극(178, 178a, 178b, 178c)에 의하여 분할된 도메인 내에서 액정의 배향이 더욱 안정해진다.
위에서는 액정 분자가 음의 유전율 이방성을 가지며 기판(110, 210)에 대하여 수직 배향되어 있는 경우를 예로 들었으나, 양의 유전율 이방성을 가지는 액정 분자를 기판(110, 210)에 대하여 수평 배향하여 액정층(3)을 형성할 수도 있다.
또, 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 구조는 4회의 사진 식각 공정을 통하여 제조할 수도 있는데, 이 경우에는 데이터배선과 방향 제어 전극이 비정질 규소층, 저항성 접촉층 및 금속층의 3중층으로 형성되고, 이들 3개층의 평면 패턴이 실질적으로 동일한 모양으로 된다는 특징이 있다. 이는 하나의 감광막을 이용하여 비정질 규소층, 저항성 접촉층 및 금속층을 패터닝하기 때문이다. 이러한 제조 공정에 대하여는 본 발명의 제2 실시예에 대한 설명에 상세히 기술되어 있고, 같은 층의 패턴은 같은 공정 단계에서 형성된다는 원칙을 적용하여 이해될 수 있으므로 구체적인 설명은 생략한다.
이상과 같은 액정 표시 장치에서 도메인을 분할하는 역할은 화소 전극이 가지는 절개부가 하고, 방향 제어 전극과 유지 전극이 도메인의 안정성을 강화한다. 따라서 절개부와 방향 제어 전극 및 유지 전극의 배치에 따라 도메인 분할이 이루어지거나 그렇지 못할 수 있으며, 도메인의 안정성 또한 이들의 배치에 의하여 크게 영향받는다.
이하에서는 안정한 도메인을 얻을 수 있는 절개부, 방향 제어 전극 및 유지 전극의 다양한 배치를 제4 내지 제16 실시예로써 살펴 본다. 따라서, 이하에서는 절개부, 방향 제어 전극 및 유지 전극의 배치에 초점을 맞추어서 설명한다.
또, 이하에서 설명하는 제4 내지 제16 실시예에서 제시하는 절개부, 방향 제어 전극 및 유지 전극의 배치는 앞서 설명한 제1 내지 제3 실시예에 모두 적용할 수 있다.
도 18은 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
먼저, 화소 전극(190)이 가지는 절개부에 대하여 살펴본다.
절개부는 가로 방향 절개부(191)와 사선 방향 절개부(191a, 191b, 192a, 192b, 193a, 193b, 194a, 194b, 195a, 195b)로 나뉜다. 가로 방향 절개부(191)는 화소 전극(190)의 왼쪽 변에서 오른쪽 변을 향하여 파고 들어간 형상이고, 그 입구 부분은 모따기가 되어 있어서 전체적으로 깔대기 모양을 가진다. 가로 방향 절개부(191)는 화소 전극(190)을 상하로 반분하고 있다. 사선 방향 절개부(191a, 191b, 192a, 192b, 193a, 193b, 194a, 194b, 195a, 195b)는 가로 방향 절개부(191)를 중심으로 하여 반전 대칭을 이루고 있으며, 가로 방향 절개부(191)를 중심으로 하여 위쪽에 위치하는 상측 절개부(191a, 192a, 193a, 194a, 195a)와 아래쪽에 위치하는 하측 절개부(191b, 192b, 193b, 194b, 195b)는 실질적으로 90도를 이루는 것이 바람직하다. 일부 사선 절개부(192a, 192b, 193a, 193b)는 화소 전극(190)의 왼쪽 변에서 오른쪽 변을 향하여 파고 들어간 형상이고, 다른 일부 사선 절개부(195a, 195b)는 화소 전극(190)의 오른쪽 변에서 왼쪽 변을 향하여 파고 들어간 형상이며, 또 다른 두 절개부(194a, 194b)는 각각 화소 전극(190)의 윗변과 아랫변에서 오른쪽 변을 향하여 파고 들어간 형상이다. 또, 절개부(191a, 191b)는 각각 가로 ??향 절개부(191)의 중간 부분으로부터 왼쪽 변을 향하여 파고 들어간 형상이다. 이 때, 절개부(192a, 192b, 194a, 194b)는 절개부(191a, 191b, 195a, 195b)와 각각 쌍을 이루어 일직선상에 배치된다. 또, 화소 전극(190)의 우상과 우하의 두 모서리는 사선 방향으로 잘려나가 있어서 각각 절개부(194a, 194b)와 나란한 사선변을 형성한다.
화소 전극(190)은 이들 절개부(191, 191a, 191b, 192a, 192b, 193a, 193b, 194a, 194b, 195a, 195b)에 의하여 8개의 소부분으로 분할되며, 이들 소부분은 각 도메인의 평면 영역을 구획한다. 따라서, 본 실시예에서는 하나의 화소 영역이 8개의 도메인으로 분할되고, 8개의 도메인은 그 내부에 포함되는 액정 분자가 전계 인가시 배향하는 방향에 따라 4개의 종류로 구분된다. 이때, 8개 도메인은 모두 장변 두 개가 서로 평행하여 액정의 배향 속도와 안정성을 극대화할 수 있도록 되어 있다.
화소 전극(190)의 8개 소부분 모두에 화상 신호가 전달되어야 하므로 이들 소부분을 연결하기 위한 다리가 형성되어 있는데, 다리는 절개부(192a, 192b, 194a, 194b)와 절개부(191a, 191b, 195a, 195b)가 마주하는 부분(A, B, C, D)과 절개부(191, 193a, 193b)가 끝나는 우변부에 위치한다. 이들 다리가 위치하는 부분은 도메인 분할이 이루어지지 않는 부분이므로 텍스쳐(texture)의 발생 요인이 되 어 도메인 안정성을 해칠 수 있다. 그런데, 본 실시예에서와 같이 절개부(192a, 192b, 194a, 194b)와 절개부(191a, 191b, 195a, 195b)가 마주하는 부분(A, B, C, D)에 다리를 배치하면, 액정 배향의 안정성이 높은 도메인의 장변 중앙에 다리가 위치하게 되어 다리의 영향력이 크게 감소하고, 따라서 텍스쳐도 발생하지 않는다. 또, 절개부(191, 193a, 193b)가 끝나는 우변부에 위치하는 다리 주변에는 방향 제어 전극(178, 178c)과 유지 전극(133a, 133b)이 인접하여 강한 프린지 필드(fringe field)를 형성함으로써 다리로 인한 텍스쳐 발생을 억제하고 있다. 또 절개부(191, 193a, 193b)가 끝나는 우변부에 위치하는 다리는 방향 제어 전극(178)과 중첩하고 있어서 텍스쳐가 발생하더라도 방향 제어 전극(178)이 가려준다.
다음, 절개부와 방향 제어 전극 및 유지 전극의 상호 배치에 대하여 설명한다.
방향 제어 전극(178, 178a, 178b, 178c)은 일부 절개부(191, 191a, 191b, 192a, 192b, 194a, 194b, 195a, 195b)와 중첩하고, 화소 전극(190)의 일부 소부분의 우변과 다른 일부 소부분의 좌변을 감싸며, 화소 전극(190) 소부분을 연결하는 다리와 중첩하도록 형성되어 있다.
일부 유지 전극(133a, 133b)은 절개부(193a, 193b)와 중첩하고, 화소 전극(190)의 일부 소부분의 좌변부와 중첩한다. 다른 유지 전극(134a, 135b)은 화소 전극(190)의 일부 소부분의 우변부와 중첩한다. 유지 전극선(131a, 131b)은 화소 전극(190)의 상변부 및 하변부 가장자리와 각각 중첩하고, 화소 전극(190)의 우상과 우하의 사선변을 각각 감싸고 있다.
방향 제어 전극(178, 178a, 178b, 178c)과 유지 전극 배선(131, 133a, 133b, 134a, 134b)은 서로 교대로 위치하도록 배치되어 있다.
이상과 같이, 제4 실시예에서는 도메인의 장변 두 개를 서로 평행하게 형성하여 액정의 배향 속도와 안정성을 극대화하고 있고, 액정 배향의 안정성이 높은 도메인의 장변 중앙에 화소 전극의 다리를 위치시켜 다리의 영향력이 크게 감소시킴으로써 텍스쳐 발생을 억제한다. 또, 방향 제어 전극(178, 178c)과 유지 전극(133a, 133b)이 인접하여 강한 프린지 필드(fringe field)를 형성하는 부분에 다리를 배치하여 다리로 인한 텍스쳐 발생을 억제하고 있다.
도 19는 본 발명의 제5 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제5 실시예에서는 절개부(191a, 191b, 193a, 193b)가 굴절되어 있고, 혼자서 도메인의 장변과 단변을 동시에 정의하고 있으며, 절개부(192a, 192b, 195a, 195b)가 생략된다는 점이 제4 실시예(도 18)와 다르다. 제5 실시예에서는 절개부(191a, 191b, 193a, 193b)에 의하여 화소 전극(190)의 각 소부분을 연결하는 다리(A, B, C, D)가 화소 전극(190)의 좌우 변에 형성되는데, 이들 다리 부분이 방향 제어 전극(178, 178a, 178b) 좌우의 프린지 필드의 균형을 맞춰주는 역할을 하여 방향 제어 전극(178, 178a, 178b) 상부에서 발생하는 텍스쳐가 도메인 내부로 밀려들어오는 것을 막아준다.
도 20은 본 발명의 제6 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제6 실시예는 가로 방향 절개부(191)가 모따기된 부분만 남고, 대신 화소 전극(190) 우변에서 좌변을 향하여 파고들어간 별도의 가로 방향 절개부(196)가 형성되어 있는 점 및 절개부(191a, 191b)가 생략되고 절개부(192a, 192b)가 가로 방향 절개부(196)에 인접한 부분까지 연장되어 있는 점이 제4 실시예(도 18)와 다르다.
도 21은 본 발명의 제7 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제7 실시예는 절개부(191a, 191b, 194a, 194b)가 생략되고 절개부(192a, 192b, 195a, 195b)가 연장되어 각각 가로 방향 절개부(191) 및 화소 전극(190)의 좌상과 좌하 모서리에 인접한 부근에서 종료되어 있다는 점, 절개부(192a, 192b)의 입구 및 절개부(194a, 194b)의 입구와 종점이 확장되어 있다는 점이 제4 실시예(도 18)와 다르다. 절개부(192a, 192b, 194a, 194b)가 확장된 부분은 화소 전극(190)의 소부분이 모따기된 것으로서 도메인의 장변과 단변의 연결부 굴절각을 완만하게 한다. 굴절각이 완만해지면 액정 분자의 배향 변화도 완만해져 액정 분자간의 충돌로 인한 텍스쳐가 감소한다.
도 22는 본 발명의 제8 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제8 실시예는 절개부(191a, 191b)가 생략되고 절개부(192a, 192b)가 연장되어 가로 방향 절개부(191)에 인접한 부근에서 종료되어 있다는 점과 절개부(194a, 194b)의 입구 부분에서 화소 전극(190) 소부분이 모따기 되어 있다는 점이 제4 실시예(도 18)와 다르다. 소부분의 단변과 장변의 접경이 모따기 되면 이 부분의 굴 절각이 완만해져 액정 분자간의 충돌로 인한 텍스쳐가 감소한다.
도 23은 본 발명의 제9 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제9 실시예는 절개부(193a, 193b)가 화소 전극(190) 내에서 시작되고 끝난다는 점이 제8 실시예(도 22)와 다르다. 즉, 절개부(193a, 193b) 양쪽 끝 부분 모두에 다리가 형성되어 있다는 점이 제8 실시예와 다른 점이다.
도 24는 본 발명의 제10 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제10 실시예는 제3 실시예로서 제시한 것과 동일한 배치로서 절개부(192a, 192b, 195a, 195b)의 입구 부분(A, B, C, D)에서 화소 전극(190) 소부분이 모따기 되어 있다는 점이 제8 실시예(도 22)와 다르다. 소부분의 단변과 장변의 접경이 모따기 되면 이 부분의 굴절각이 완만해져 액정 분자간의 충돌로 인한 텍스쳐가 감소한다.
도 25는 본 발명의 제11 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제11 실시예는 화소 전극(190) 소부분의 단변을 감싸는 방향 제어 전극(178, 178a, 178b)의 폭이 넓게 형성되어 있는 점이 제10 실시예(도 24)와 다르다. 방향 제어 전극(178, 178a, 178b)의 폭이 넓어지면 방향 제어 전계가 강해져 텍스쳐 발생이 억제된다.
도 26은 본 발명의 제12 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제12 실시예는 유지 전극(133a, 133b)가 연결부(A)에 의하여 서로 연결되어 있다는 점이 제8 실시예(도 22)와 다르다. 상하의 유지 전극(133a, 133b)이 연결되면 유지 배선의 저항이 감소한다.
도 27은 본 발명의 제13 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제13 실시예는 유지 전극(133a, 133b) 연결부(A)가 이웃 화소의 가로 방향 절개부(191)의 입구를 따라 형성되어 있는 점이 제12 실시예(도 26)와 다르다. 이렇게 하면 화소 전극(190)의 모든 소부분 주변에서 유지 전극과 방향 제어 전극이 교대로 배치되므로 도메인의 안정성이 향상된다.
도 28은 본 발명의 제14 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제14 실시예는 제5 실시예(도 19)와 제8 실시예(도 22)의 혼합형으로 절개부(194a, 194b)는 제5 실시예에 따르고, 절개부(191, 192a, 192b, 193a, 193b)는 제8 실시예에 따른다.
도 29는 본 발명의 제15 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제15 실시예는 제14 실시예(도 28)에 소부분의 장변과 단변 접경 모따기를 가미한 것이다.
도 30은 본 발명의 제16 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
제16 실시예는 제8 실시예(도 22)에서 절개부(194a, 194b)의 입구 부분에서 화소 전극(190) 소부분의 모따기가 생략된 것이다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상과 같이, 본 발명에서는 도메인의 장변 두 개를 서로 평행하게 형성하여 액정의 배향 속도와 안정성을 높이고, 절개부와 방향 제어 전극 및 유지 전극의 적절한 배치를 통하여 도메인의 안정성을 더욱 향상시킨다.

Claims (17)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 및 제2 게이트선,
    상기 절연 기판 위에 형성되어 있으며 상기 제1 및 제2 게이트선과 절연되어 교차하고 있는 제1 및 제2 데이터선,
    상기 제1 및 제2 게이트선과 상기 제1 및 제2 데이터선이 교차하여 정의하는 화소 영역에 형성되어 있고, 절개부에 의하여 다수의 분할 영역으로 나누어져 있으며, 이들 분할 영역 사이를 연결하는 다리를 가지는 화소 전극,
    상기 화소 영역에 형성되어 있으며 상기 절개부와 중첩하는 방향 제어 전극을 포함하고, 상기 분할 영역의 가장 긴 두변은 서로 평행하며, 상기 방향 제어 전극과 중첩하는 상기 절개부는 상기 분할 영역의 가장 긴 두변 중 하나를 구성하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 제1 및 제2 데이터선과 절연되어 교차하고 있으며, 상기 절개부 중 상기 방향 제어 전극과 중첩하지 않는 절개부와 중첩하는 부분을 가지는 유지 배선을 포함하는 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 유지 배선은 서로 인접하는 상기 제1 게이트선과 상기 제2 게이트선 사이에서 2개가 반전 대칭을 이루도록 형성되어 있는 박막 트랜지스터 기판.
  4. 제3항에서,
    서로 인접하는 상기 제1 게이트선과 상기 제2 게이트선 사이에 위치하는 두 개의 상기 유지 배선은 연결부에 의하여 서로 연결되어 있는 박막 트랜지스터 기판.
  5. 제1항에서,
    상기 제1 게이트선, 상기 제1 데이터선 및 상기 화소 전극과 연결되어 있는 제1 박막 트랜지스터,
    상기 제1 게이트선 전단인 상기 제2 게이트선, 상기 제1 데이터선 전단인 상기 제2 데이터선 및 상기 방향 제어 전극과 연결되어 있는 제2 박막 트랜지스터,
    상기 제1 게이트선 전단인 상기 제2 게이트선, 상기 제1 데이터선 및 상기 화소 전극과 연결되어 있는 제3 박막 트랜지스터를 더 포함하는 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 다리는 상기 분할 영역의 장변 중앙에 형성되어 있는 제1 부분과, 상기 제1 데이터선과 인접하는 상기 화소 전극의 변에 형성되어 있는 제2 부분을 포함하는 박막 트랜지스터 기판.
  7. 제1항에서,
    상기 다리는 상기 제1 데이터선과 인접하는 상기 화소 전극의 변에 형성되어 있는 박막 트랜지스터 기판.
  8. 제1항에서,
    상기 분할 영역 중의 하나 이상이 모따기 되어 있는 박막 트랜지스터 기판.
  9. 제1항에서,
    상기 화소 전극 절개부는 상기 화소 전극을 상하로 양분하는 가로 방향 절개부와 가로 방향 절개부를 중심으로 하여 반전 대칭을 이루는 사선 방향 절개부를 포함하는 박막 트랜지스터 기판.
  10. 제9항에서,
    상기 사선 방향 절개부는 제1 내지 제4 절개부를 포함하고,
    상기 제1 절개부는 상기 화소 전극의 일변에서 다른 일변을 향하여 파고 들어가 있으며, 상기 제1 절개부의 종점과 상기 화소 전극의 다른 일변 사이에 다리가 형성되어 있고,
    상기 제2 절개부는 상기 화소 전극의 일변에서 상기 화소 전극 안쪽으로 파고 들어가 있고,
    상기 제2 절개부는 상기 가로 방향 절개부에서 상기 화소 전극 안쪽으로 파고 들어온 다른 사선 방향 절개부와 일직선 위에 놓여 있으며, 상기 제2 절개부의 종점과 상기 다른 사선 방향 절개부 사이에 다리가 형성되어 있고,
    상기 제3 절개부는 상기 가로 방향 절개부에서 상기 화소 전극 안쪽으로 파고 들어가 있으며,
    상기 제3 절개부는 상기 제2 절개부와 일직선 위에 놓여 있고,
    상기 제4 절개부는 상기 화소 전극의 일변에서 화소 전극 안쪽으로 파고 들어가 있고,
    상기 제4 절개부는 상기 화소 전극의 다른 일변에서 파고 들어온 다른 사선 방향 절개부와 일직선 위에 놓여 있으며, 상기 제4 절개부의 종점과 상기 다른 사선 방향 절개부 사이에 다리가 형성되어 있는 박막 트랜지스터 기판.
  11. 제9항에서,
    상기 사선 방향 절개부는 제1 절개부 및 제2 절개부를 포함하고,
    상기 제1 절개부는 상기 화소 전극의 일변에서 다른 일변을 향하여 파고 들어가 있으며, 상기 제1 절개부의 종점과 상기 화소 전극의 다른 일변 사이에 다리가 형성되어 있고,
    상기 제2 절개부는 굴절되어 있으며,
    상기 제2 절개부는 상기 분할 영역의 장변과 단변을 함께 정의하는 박막 트랜지스터 기판.
  12. 제9항에서,
    상기 사선 방향 절개부는 제1 내지 제3 절개부를 포함하고,
    상기 제1 절개부는 상기 화소 전극의 일변에서 다른 일변을 향하여 파고 들어가 있으며, 상기 제1 절개부의 종점과 상기 화소 전극의 다른 일변 사이에 다리가 형성되어 있고,
    상기 제2 절개부는 상기 화소 전극의 일변에서 상기 가로 방향 절개부를 향하여 파고 들어가 있으며, 상기 제2 절개부의 종점과 상기 가로 방향 절개부 사이에 다리가 형성되어 있고,
    상기 제3 절개부는 상기 화소 전극의 일변에서 화소 전극 안쪽으로 파고 들어가 있고,
    상기 제3 절개부는 상기 화소 전극의 다른 일변에서 파고 들어온 다른 사선 방향 절개부와 일직선 위에 놓여 있으며, 상기 제3 절개부의 종점과 상기 다른 사선 방향 절개부 사이에 다리가 형성되어 있는 박막 트랜지스터 기판.
  13. 제12항에서,
    상기 제2 절개부 및 상기 제3 절개부는 입구의 폭이 종점의 폭보다 넓은 박막 트랜지스터 기판.
  14. 제9항에서,
    상기 사선 방향 절개부는 제1 내지 제3 절개부를 포함하고,
    상기 제1 절개부는 상기 화소 전극의 일변에서 다른 일변을 향하여 파고 들어가 있으며, 상기 제1 절개부의 종점과 상기 화소 전극의 다른 일변 사이가 상기 다리를 이루고,
    상기 제2 절개부는 상기 화소 전극의 일변에서 상기 가로 방향 절개부를 향하여 파고 들어가 있으며, 상기 제2 절개부의 종점과 상기 가로 방향 절개부의 사이가 상기 다리를 이루고,
    상기 제3 절개부는 굴절되어 있으며,
    상기 제3 절개부는 상기 분할 영역의 장변과 단변을 함께 정의하는 박막 트랜지스터 기판.
  15. 제10항에서,
    상기 제1 절개부는 상기 화소 전극의 좌측상단 또는 좌측하단에서부터 우측하단방향 또는 우측상단방향으로 파고 들어가 있고,
    상기 제2 절개부는 상기 화소 전극의 좌측상단 또는 좌측하단에서부터 상기 가로 방향 절개부를 향하여 파고 들어가 있고,
    상기 화소 전극의 좌측상단에서 상기 제1 절개부의 시작점은 상기 제2 절개부의 시작점보다 위에 있는 박막 트랜지스터 기판.
  16. 제10항에서,
    상기 제3 절개부는 상기 가로 방향 절개부에서 상기 화소 전극의 좌측상단 또는 좌측하단을 향하여 파고 들어가 있는 박막 트랜지스터 기판.
  17. 제10항에서,
    상기 제4 절개부는 상기 화소 전극의 좌측 윗변 또는 좌측 아랫변에서부터 우측하단방향 또는 우측상단방향으로 파고 들어가 있는 박막 트랜지스터 기판.
KR1020020058994A 2002-09-27 2002-09-27 다중 도메인 액정 표시 장치용 박막 트랜지스터 기판 Expired - Fee Related KR100878241B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020020058994A KR100878241B1 (ko) 2002-09-27 2002-09-27 다중 도메인 액정 표시 장치용 박막 트랜지스터 기판
JP2004539602A JP4575776B2 (ja) 2002-09-27 2002-11-05 多重ドメイン液晶表示装置用薄膜トランジスタ基板
AU2002354253A AU2002354253A1 (en) 2002-09-27 2002-11-05 Thin film transistor panel for multi-domain liquid crystal display
CNB028298160A CN100458530C (zh) 2002-09-27 2002-11-05 用于多域液晶显示器的薄膜晶体管阵列板
PCT/KR2002/002057 WO2004029709A1 (en) 2002-09-27 2002-11-05 Thin film transistor panel for multi-domain liquid crystal display
US10/527,580 US7566901B2 (en) 2002-09-27 2002-11-05 Thin film transistor panel for multi-domain liquid crystal display
TW092126632A TWI245146B (en) 2002-09-27 2003-09-26 Thin film transistor panel for multi-domain liquid crystal display
US12/428,205 US8058650B2 (en) 2002-09-27 2009-04-22 Thin film transistor panel for multi-domain liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020058994A KR100878241B1 (ko) 2002-09-27 2002-09-27 다중 도메인 액정 표시 장치용 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20040027215A KR20040027215A (ko) 2004-04-01
KR100878241B1 true KR100878241B1 (ko) 2009-01-13

Family

ID=36610351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020058994A Expired - Fee Related KR100878241B1 (ko) 2002-09-27 2002-09-27 다중 도메인 액정 표시 장치용 박막 트랜지스터 기판

Country Status (7)

Country Link
US (2) US7566901B2 (ko)
JP (1) JP4575776B2 (ko)
KR (1) KR100878241B1 (ko)
CN (1) CN100458530C (ko)
AU (1) AU2002354253A1 (ko)
TW (1) TWI245146B (ko)
WO (1) WO2004029709A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895312B1 (ko) * 2002-12-13 2009-05-07 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100935667B1 (ko) * 2003-03-06 2010-01-07 삼성전자주식회사 액정 표시 장치
TWI379113B (en) 2004-07-07 2012-12-11 Samsung Display Co Ltd Array substrate, manufacturing method thereof and display device having the same
KR101112543B1 (ko) * 2004-11-04 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
US7639333B2 (en) 2005-04-06 2009-12-29 Samsung Electronics Co., Ltd. Display panel and liquid crystal display apparatus including the same
KR101189270B1 (ko) * 2005-04-06 2012-10-15 삼성디스플레이 주식회사 표시판 및 그를 포함하는 액정 표시 장치
JP4895102B2 (ja) * 2005-06-09 2012-03-14 三星電子株式会社 薄膜トランジスタ表示板
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
KR20080010159A (ko) 2006-07-26 2008-01-30 삼성전자주식회사 액정 표시 장치
TWI352846B (en) * 2006-11-03 2011-11-21 Wintek Corp Multi-domain liquid crystal display device
TWI338797B (en) * 2007-05-21 2011-03-11 Hiap L Ong Large-pixel multi-domain vertical alignment liquid crystal using fringe fields
CN101339317B (zh) * 2007-07-04 2010-06-02 胜华科技股份有限公司 多域液晶显示器
EP2083314A1 (en) * 2008-01-24 2009-07-29 TPO Displays Corp. Liquid crystal display device
TWI384308B (zh) * 2009-07-01 2013-02-01 Au Optronics Corp 顯示裝置及顯示驅動方法
CN102314033B (zh) * 2011-09-06 2014-11-19 深圳市华星光电技术有限公司 液晶面板的像素结构及含有该像素结构的液晶面板
CN104090401B (zh) * 2014-06-18 2017-12-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086577A (ko) * 1998-05-29 1999-12-15 김영환 다중 도메인을 갖는 아이 피 에스-브이 에이 모드 액정표시 장치
KR20020000662A (ko) * 2000-06-27 2002-01-05 구본준, 론 위라하디락사 멀티 도메인 액정표시장치 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5599762A (en) 1979-01-26 1980-07-30 Hitachi Ltd Semiconductor memory device
JPH061313B2 (ja) * 1985-02-06 1994-01-05 シャープ株式会社 液晶表示装置
JP2859093B2 (ja) 1993-06-28 1999-02-17 三洋電機株式会社 液晶表示装置
JP3066255B2 (ja) 1994-08-31 2000-07-17 三洋電機株式会社 液晶表示装置
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3514219B2 (ja) 1999-06-25 2004-03-31 日本電気株式会社 マルチドメイン液晶表示装置
KR100379287B1 (ko) 1999-06-25 2003-04-10 닛뽄덴끼 가부시끼가이샤 멀티 도메인 액정 표시장치
JP3656734B2 (ja) * 2000-03-17 2005-06-08 シャープ株式会社 液晶表示装置
TWI278696B (en) * 2002-09-10 2007-04-11 Obayashiseikou Co Ltd Active matrix type vertically aligned mode liquid crystal display and driving method thereof
KR100961941B1 (ko) * 2003-01-03 2010-06-08 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086577A (ko) * 1998-05-29 1999-12-15 김영환 다중 도메인을 갖는 아이 피 에스-브이 에이 모드 액정표시 장치
JPH11352483A (ja) * 1998-05-29 1999-12-24 Hyundai Electronics Ind Co Ltd 多重ドメインを持つ垂直配向液晶表示装置
KR20020000662A (ko) * 2000-06-27 2002-01-05 구본준, 론 위라하디락사 멀티 도메인 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20090200556A1 (en) 2009-08-13
CN100458530C (zh) 2009-02-04
CN1695078A (zh) 2005-11-09
US8058650B2 (en) 2011-11-15
WO2004029709A1 (en) 2004-04-08
US20060138414A1 (en) 2006-06-29
US7566901B2 (en) 2009-07-28
TWI245146B (en) 2005-12-11
AU2002354253A1 (en) 2004-04-19
TW200500700A (en) 2005-01-01
JP2006500634A (ja) 2006-01-05
JP4575776B2 (ja) 2010-11-04
KR20040027215A (ko) 2004-04-01

Similar Documents

Publication Publication Date Title
KR100935667B1 (ko) 액정 표시 장치
KR100895312B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100961941B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100848095B1 (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
KR100910558B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
US8058650B2 (en) Thin film transistor panel for multi-domain liquid crystal display
KR100853213B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20050014414A (ko) 다중 도메인 액정 표시 장치
KR100569718B1 (ko) 다중 도메인 액정 표시 장치
KR101071252B1 (ko) 다중 도메인 액정 표시 장치
KR101071253B1 (ko) 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판
KR100984364B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20100118556A (ko) 액정 표시 장치 및 그의 박막 트랜지스터 표시판
KR20050081319A (ko) 액정 표시 장치
KR20110005766A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020927

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070927

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020927

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080527

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081121

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20111214

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20121214

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20151230

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181017