KR100893939B1 - 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법 - Google Patents
본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100893939B1 KR100893939B1 KR1020070016525A KR20070016525A KR100893939B1 KR 100893939 B1 KR100893939 B1 KR 100893939B1 KR 1020070016525 A KR1020070016525 A KR 1020070016525A KR 20070016525 A KR20070016525 A KR 20070016525A KR 100893939 B1 KR100893939 B1 KR 100893939B1
- Authority
- KR
- South Korea
- Prior art keywords
- bonding pads
- pad
- bonding
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05006—Dual damascene structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
- H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (25)
- 기판;상기 기판 상에 제공된 제1 본딩 패드;상기 제1 본딩 패드와 이격되고 상기 제1 본딩 패드보다 높은 레벨에 위치하는 상부면을 갖는 제2 본딩 패드; 및상기 제1 본딩 패드 및 상기 제2 본딩 패드 사이에 개재되며 상기 제1 본딩 패드 보다 높은 레벨에 위치하는 상부면을 갖는 절연막을 포함하되,상기 제1 본딩 패드 및 상기 제2 본딩 패드는 동일한 레벨에 위치하는 바닥면들을 갖는 본딩 패드 구조체.
- 제 1 항에 있어서,상기 제2 본딩 패드는 상기 제1 본딩 패드와 동일한 레벨에 위치하는 제1 영역 및 상기 제1 본딩 패드보다 높은 레벨에 위치하는 제2 영역을 갖되, 상기 제2 영역은 상기 제1 영역보다 큰 폭을 갖는 것을 특징으로 하는 본딩 패드 구조체.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제2 본딩 패드는 상기 절연막 상부면의 일부분을 덮는 것을 특징으로 하는 본딩 패드 구조체.
- 제 1 항에 있어서,상기 제2 본딩 패드의 측벽 상에 제공된 절연성 스페이서를 더 포함하는 본딩 패드 구조체.
- 제 6 항에 있어서,상기 절연성 스페이서는 상기 제2 본딩 패드의 측벽을 덮으며 상기 제1 본딩 패드의 일부분을 덮는 것을 특징으로 하는 본딩 패드 구조체.
- 기판;상기 기판 상에 제공된 하부 절연막;상기 하부 절연막을 관통하는 제1 본딩 패드들;상기 제1 본딩 패드들 주위의 상기 하부 절연막 상에 제공된 상부 절연막;상기 상부 절연막 및 상기 하부 절연막을 차례로 관통하며 상기 제1 본딩 패드들과 이격되고 상기 제1 본딩 패드들 보다 높은 레벨에 위치하는 상부면을 갖는 제2 본딩 패드들;상기 기판 및 상기 하부 절연막 사이에 개재된 층간절연막; 및상기 층간절연막을 관통하며 상기 제1 본딩 패드들 및 상기 제2 본딩 패드들과 전기적으로 접속된 금속 패턴들을 포함하는 전자 장치.
- 삭제
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 8 항에 있어서,상기 제1 본딩 패드들의 각각은 상기 하부 절연막 상부면의 일부분을 덮는 것을 특징으로 하는 전자 장치.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 8 항에 있어서,상기 상부 절연막은 상기 제1 본딩 패드들의 상부면들의 일부분을 덮는 것을 특징으로 하는 전자 장치.
- 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제 8 항에 있어서,상기 제2 본딩 패드들은 상기 상부 절연막 상부면의 일부분을 덮는 것을 특징으로 하는 전자 장치.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 8 항에 있어서,
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 13 항에 있어서,상기 절연성 스페이서는 상기 제2 본딩 패드들의 측벽들을 덮으며 상기 제1 본딩 패드들의 일부분을 덮는 것을 특징으로 하는 전자 장치.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.기판을 준비하고,상기 기판 상에 하부 절연막을 형성하고,상기 하부 절연막을 관통하는 제1 본딩 패드들을 형성하고,상기 제1 본딩 패드들을 갖는 기판 상에 상부 절연막을 형성하고,상기 상부 절연막 및 상기 하부 절연막을 차례로 관통하는 제2 본딩 패드들을 형성하되, 상기 제2 본딩 패드들은 상기 제1 본딩 패드들과 이격됨과 아울러 상기 제1 본딩 패드들 보다 높은 레벨에 위치하는 상부면을 갖고,상기 제1 본딩 패드들의 상부면들을 노출시키기 위하여 상기 제2 본딩 패드들을 식각마스크로 이용하여 상기 상부 절연막을 식각하는 것을 포함하는 전자 장치의 제조방법.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제 15 항에 있어서,상기 하부 절연막을 형성하기 전에,상기 층간절연막 내에 금속 패턴들을 형성하는 것을 더 포함하되, 상기 금속 패턴들은 상기 제1 본딩 패드들 및 상기 제2 본딩 패드들과 전기적으로 접속하는 것을 특징으로 하는 전자 장치의 제조방법.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제 15 항에 있어서,상기 제1 본딩 패드들은 상기 하부 절연막 상부면의 일부분을 덮도록 형성하는 것을 특징으로 하는 전자 장치의 제조방법.
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제 15 항에 있어서,상기 제2 본딩 패드들은 상기 상부 절연막 상부면의 일부분을 덮도록 형성하는 것을 특징으로 하는 전자 장치의 제조방법.
- 청구항 19은(는) 설정등록료 납부시 포기되었습니다.제 15 항에 있어서,상기 제1 본딩 패드들을 형성하는 것은상기 하부 절연막을 패터닝하여 상기 하부 절연막을 관통하는 제1 패드 홀들을 형성하고,상기 제1 패드 홀들을 갖는 기판 상에 제1 패드 막을 형성하고,상기 제1 패드 막을 패터닝하는 것을 포함하는 전자 장치의 제조방법.
- 청구항 20은(는) 설정등록료 납부시 포기되었습니다.상기 제1 패드 막을 형성한 후에, 상기 제1 패드 막 상에 제1 버퍼 막을 형성하고,상기 제1 패드 막을 패터닝하는 동안에, 상기 제1 버퍼 막을 패터닝하여 상기 제1 본딩 패드들 상에 제1 버퍼 패턴들을 형성하고,상기 제2 본딩 패드들을 식각마스크로 이용하여 상기 상부 절연막을 식각한 후에, 상기 제1 버퍼 패턴들을 제거하는 것을 더 포함하는 전자 장치의 제조방법.
- 청구항 21은(는) 설정등록료 납부시 포기되었습니다.제 15 항에 있어서,상기 제2 본딩 패드들을 형성하는 것은상기 상부 절연막 및 상기 하부 절연막을 패터닝하여 상기 상부 절연막 및 상기 하부 절연막을 관통하는 제2 패드 홀들을 형성하고,상기 제2 패드 홀들을 갖는 기판 상에 제2 패드 막을 형성하고,상기 제2 패드 막을 패터닝하는 것을 포함하는 전자 장치의 제조방법.
- 청구항 22은(는) 설정등록료 납부시 포기되었습니다.제 21 항에 있어서,상기 제2 패드 막을 형성한 후에, 상기 제2 패드 막 상에 제2 버퍼 막을 형성하고,상기 제2 패드 막을 패터닝하는 동안에, 상기 제2 버퍼 막을 패터닝하여 상기 제2 본딩 패드들 상에 제2 버퍼 패턴들을 형성하고,
- 청구항 23은(는) 설정등록료 납부시 포기되었습니다.제 15 항에 있어서,상기 제2 본딩 패드들을 가지며 상기 제1 본딩 패드들의 상부면들이 노출된 기판 상에 스페이서 절연막을 형성하고,상기 스페이서 절연막을 이방성 식각하여 상기 제2 본딩 패드들의 측벽들 상에 절연성 스페이서들을 형성하는 것을 더 포함하는 전자 장치의 제조방법.
- 청구항 24은(는) 설정등록료 납부시 포기되었습니다.제 23 항에 있어서,상기 절연성 스페이서들은 상기 제2 본딩 패드들의 측벽을 덮으면서 상기 제1 본딩 패드들의 일부분을 덮는 것을 특징으로 하는 전자 장치의 제조방법.
- 청구항 25은(는) 설정등록료 납부시 포기되었습니다.제 15 항에 있어서,상기 제2 본딩 패드들을 형성한 후에,상기 제2 본딩 패드들의 측벽 상에 절연성 스페이서들을 형성하는 것을 더 포함하는 전자 장치의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070016525A KR100893939B1 (ko) | 2007-02-16 | 2007-02-16 | 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법 |
US12/010,807 US7745255B2 (en) | 2007-02-16 | 2008-01-30 | Bonding pad structure, electronic device having a bonding pad structure and methods of fabricating the same |
US12/662,608 US20100208441A1 (en) | 2007-02-16 | 2010-04-26 | Bonding pad structure, electronic device having a bonding pad structure and methods of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070016525A KR100893939B1 (ko) | 2007-02-16 | 2007-02-16 | 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080076508A KR20080076508A (ko) | 2008-08-20 |
KR100893939B1 true KR100893939B1 (ko) | 2009-04-21 |
Family
ID=39705955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070016525A Expired - Fee Related KR100893939B1 (ko) | 2007-02-16 | 2007-02-16 | 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7745255B2 (ko) |
KR (1) | KR100893939B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011216771A (ja) * | 2010-04-01 | 2011-10-27 | Rohm Co Ltd | 半導体装置およびその製造方法 |
KR101677739B1 (ko) * | 2010-09-29 | 2016-11-21 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조방법 |
US20220352441A1 (en) * | 2021-04-30 | 2022-11-03 | Meta Platforms Technologies, Llc | Cu pads for reduced dishing in low temperature annealing and bonding |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163635A (ja) * | 1996-11-28 | 1998-06-19 | Sony Corp | プリント配線板 |
JP2001326241A (ja) * | 2000-05-16 | 2001-11-22 | Oki Electric Ind Co Ltd | ボンディングパッド及び半導体チップ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001829A (en) * | 1990-01-02 | 1991-03-26 | General Electric Company | Method for connecting a leadless chip carrier to a substrate |
KR970005240B1 (ko) | 1990-09-22 | 1997-04-14 | 주식회사 엘지화학 | 유화베이스와 그의 제조방법 |
US6794752B2 (en) * | 1998-06-05 | 2004-09-21 | United Microelectronics Corp. | Bonding pad structure |
TWI313507B (en) * | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
TW504792B (en) * | 2001-04-06 | 2002-10-01 | United Microelectronics Corp | Method to form metal fuse |
JP3910598B2 (ja) * | 2004-03-04 | 2007-04-25 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
KR100927256B1 (ko) * | 2004-07-09 | 2009-11-16 | 엘지전자 주식회사 | 제너다이오드가 집적된 발광소자 서브마운트 제작방법 |
US7323406B2 (en) * | 2005-01-27 | 2008-01-29 | Chartered Semiconductor Manufacturing Ltd. | Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures |
-
2007
- 2007-02-16 KR KR1020070016525A patent/KR100893939B1/ko not_active Expired - Fee Related
-
2008
- 2008-01-30 US US12/010,807 patent/US7745255B2/en not_active Expired - Fee Related
-
2010
- 2010-04-26 US US12/662,608 patent/US20100208441A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163635A (ja) * | 1996-11-28 | 1998-06-19 | Sony Corp | プリント配線板 |
JP2001326241A (ja) * | 2000-05-16 | 2001-11-22 | Oki Electric Ind Co Ltd | ボンディングパッド及び半導体チップ |
Also Published As
Publication number | Publication date |
---|---|
US20080197511A1 (en) | 2008-08-21 |
US20100208441A1 (en) | 2010-08-19 |
KR20080076508A (ko) | 2008-08-20 |
US7745255B2 (en) | 2010-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8039963B2 (en) | Semiconductor device having seal ring structure | |
KR100679573B1 (ko) | 반도체 장치의 제조 방법 | |
KR100791080B1 (ko) | 금속 패드 구조체를 갖는 전자 장치 및 그 제조방법 | |
US6372635B1 (en) | Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer | |
US6015751A (en) | Self-aligned connection to underlayer metal lines through unlanded via holes | |
CN112838070A (zh) | 内连线结构、内连线布局结构及其制作方法 | |
US7999392B2 (en) | Multilayer wiring structure, semiconductor device, pattern transfer mask and method for manufacturing multilayer wiring structure | |
US8324731B2 (en) | Integrated circuit device | |
US8030779B2 (en) | Multi-layered metal interconnection | |
KR100787371B1 (ko) | 전극 및 반도체 장치 제조 방법 | |
KR100893939B1 (ko) | 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법 | |
US6429116B1 (en) | Method of fabricating a slot dual damascene structure without middle stop layer | |
KR100871551B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR20030063217A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20050065744A (ko) | 반도체 소자의 금속 배선 구조 및 그 제조 방법 | |
KR101037420B1 (ko) | 반도체 소자의 형성 방법 | |
KR100770541B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100714623B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR101159720B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100591134B1 (ko) | 반도체 소자의 제조 방법 | |
JP3999940B2 (ja) | 半導体装置の製造方法 | |
KR20230153111A (ko) | 컨택 저항 감소를 위한 다층 배선 연결 구조 및 이의 제조방법 | |
KR100712817B1 (ko) | 반도체 장치 및 그 형성 방법 | |
JP4282425B2 (ja) | 銅配線の形成方法および銅配線の形成された半導体ウエハ | |
KR20000044952A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070216 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080115 Patent event code: PE09021S01D |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080729 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20090119 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20090410 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20090413 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |