[go: up one dir, main page]

KR100880326B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100880326B1
KR100880326B1 KR1020060096199A KR20060096199A KR100880326B1 KR 100880326 B1 KR100880326 B1 KR 100880326B1 KR 1020060096199 A KR1020060096199 A KR 1020060096199A KR 20060096199 A KR20060096199 A KR 20060096199A KR 100880326 B1 KR100880326 B1 KR 100880326B1
Authority
KR
South Korea
Prior art keywords
film
amorphous carbon
stress
semiconductor device
compressive stress
Prior art date
Application number
KR1020060096199A
Other languages
English (en)
Other versions
KR20080030295A (ko
Inventor
김정근
정철모
조휘원
명성환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096199A priority Critical patent/KR100880326B1/ko
Priority to US11/747,444 priority patent/US7897504B2/en
Priority to JP2007150421A priority patent/JP2008091863A/ja
Publication of KR20080030295A publication Critical patent/KR20080030295A/ko
Application granted granted Critical
Publication of KR100880326B1 publication Critical patent/KR100880326B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 인장 응력을 가지는 피식각층 상에 비정질 탄소막으로 형성할 때 발생하는 리프팅 현상을 억제하는 반도체 소자의 제조 방법에 관한 것으로, 상기 피식각층 또는 비정질 탄소막의 압축 응력을 완화시키거나 피식각층 및 비정질 탄소막 사이에 압축 응력막을 형성함으로써 리프팅 현상의 발생을 억제하기 때문에, 더욱 미세한 패턴을 형성할 수 있어서 더욱 고집적화 미세화된 반도체 소자의 제조가 가능하다.
리프팅, 비정질 탄소막, CVD 텅스텐, 하드 마스크

Description

반도체 소자의 제조 방법{Method for fabricating semiconductor device}
도 1은 종래 기술에 따라 형성된 비정질 탄소막과 CVD 텅스텐막의 단면을 나타낸 도면이다.
도 2는 종래 기술에 따라 형성된 PVD 텅스텐막과 PE 질화막 및 비정질 탄소막의 단면을 나타낸 도면이다.
도 3은 HDP 산화막과 CVD 텅스텐막 및 Ti-Tin막의 적층막을 포함하는 반도체 소자의 단면을 나타낸 도면이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로 더욱 상세하게는 인장 응력을 가지는 피식각층 상에 비정질 탄소막(amorphous carbon)을 형성할 때 발생하는 리프팅(lifting) 현상을 억제하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 장치가 고집적화되면서 일정한 셀(cell) 면적 상에 고밀도로 반도체 소자들을 형성하여야 하며, 이로 인하여 단위 소자, 예를 들면 트랜지스터, 캐패시터들의 크기는 점차 줄어들고 있다. 특히 플래시 같은 메모리 장치에서 디자인 룰(design rule)이 감소하면서 셀의 내부에 형성되는 반도체 소자들의 크기가 점차 작아지고 있다. 실제로 최근 플래시 메모리 장치의 최소 선 폭은 0.1㎛ 이하로 형성되며, 60nm 이하까지도 요구되고 있다. 따라서 셀을 이루는 반도체 소자들의 제조 공정에 많은 어려움이 발생하고 있으며, 이러한 어려움을 해결하기 위한 기술들이 개발되고 있다.
특히 금속 배선 등의 패턴을 형성하기 위한 공정에서, 종래에는 SiON 등으로 반사 방지막을 형성하고 SiN 등의 질화막으로 하드 마스크를 형성한 후 이를 이용하여 포토 리소그라피 공정을 실시하였다. 하지만 이 경우 60nm 이하의 미세 선폭을 갖는 반도체 소자 제조 공정에서는 한계를 보인다. 이에 따라 60nm 이하의 선폭을 갖는 반도체 소자 제조 공정 시에는 미세 패턴을 형성할 수 있도록 비정질 탄소막(amorphous carbon)을 이용하여 반사 방지막과 하드 마스크를 동시에 형성하여 포토 리소그라피 공정을 실시하는 기술이 제안되고 있다.
하지만 비정질 탄소막을 이용하여 반사 방지막과 하드 마스크를 형성하게 되면 SiON과 SiN으로 반사 방지막과 하드 마스크를 형성할 때에는 발생하지 않았던 리프팅(lifting) 현상이 발생하는 문제가 있다. 이러한 리프팅 현상은 적층막의 응력 집중 계수(KC)와 관련이 있는데, 통상적으로 적층막의 응력 집중 계수가 클수록 계면의 결합력이 낮기 때문에 리프팅 현상이 발생하며 적층막의 응력 집중 계수가 작을수록 계면의 결합력이 높기 때문에 리프팅 현상이 발생하지 않는다. 응력 집중 계수는 막에 가해지는 응력 및 두께의 제곱근에 비례하며, 적층막의 응력 집중 계수는 각각의 막의 응력 집중 계수의 합과 같다. 응력 집중 계수를 수식으로 나타내 면 하기의 식 1과 같다.
[식 1]
KC = Ω×응력×두께0 .5 (Ω=1.46)
아래의 표 1은 종래 기술에 따라 비정질 탄소막과 화학 기상 증착법(Chemical Vapor Deposition; 이하 CVD라 한다)으로 형성한 텅스텐막을 적층하여 형성하였을 때 각각의 막에 대한 응력과 응력 집중 계수 및 상기 적층막에 대한 응력 집중 계수를 나타낸다. 또한 도 1은 상기 적층막에 대한 단면을 나타낸 도면이다.
막 종류 두께(Å) 응력(dyn/cm2) KC (MPa/m0.5)
비정질 탄소막 1500 9.00e8 0.051
CVD 텅스텐막 800 1.5e10 0.619
적층막의 총 KC 0.67
통상적으로 플래시 메모리의 금속 배선으로 널리 사용하는 CVD 텅스텐막의 경우 2000MPa(2e10 dyn/cm2)의 높은 인장응력을 가지고, 비정질 탄소막은 형성 온도가 550℃일 때 90MPA(0.9e9 dyn/cm2)의 높은 인장응력을 가진다. 따라서 플래시 메모리의 금속 배선을 형성하기 위하여 CVD 텅스텐막 상에 비정질 탄소막을 형성하면 높은 인장 응력을 가진 두 막이 적층된다. 그러면 표 1에 나타난 바와 같이 적층막의 응력 집중 계수 값이 상대적으로 크기 때문에, 도 1에 나타난 바와 같이, A부분에서 적층막의 계면에 리프팅 현상이 발생하는 문제점이 있다.
이처럼 리프팅 현상이 발생하는 문제를 해결하기 위하여 인장 응력이 큰 CVD 텅스텐막을 대신하여 물리 기상 증착법(Physical Vapor Deposition; 이하 PVD라 한다)으로 형성한 텅스텐막을 사용하는 기술이 선보이고 있다.
아래의 표 2는 PVD 텅스텐막과 PE 질화막(Plasma Enhanced nitride) 및 비정질 탄소막을 적층하여 형성하였을 때 각각의 막에 대한 응력와 응력 집중 계수 및 상기 적층막에 대한 응력 집중 계수를 나타낸다. 또한 도 2는 상기 적층막에 대한 단면을 나타낸 도면이다.
막 종류 두께(Å) 응력(dyn/cm2) KC (MPa/m0.5)
비정질 탄소막 2000 9.00e8 0.059
PE 질화막 300 -2.60e9 -0.066
PVD 텅스텐막 5.00e9 0.206
적층막의 총 KC 0.199
표 2를 참조하면, 상기와 같은 방법으로 형성한 적층막은 응력 집중 계수 값이 상대적으로 작기 때문에, 도 2에 나타난 바와 같이 리프팅 현상이 발생하지 않는다. 하지만 PVD 텅스텐막 이용하면 금속 콘택을 매립하는 공정이 어렵기 때문에, 상기와 같이 PVD 텅스텐을 사용하여 공정을 실시하려면 종래의 CVD 텅스텐으로 대립하여 금속 콘텍을 형성한 후 PVD 텅스텐을 사용하여 금속 배선을 형성하여야 한다. 따라서 PVD 텅스텐을 이용하는 공정은 공정 수가 증가하여 복잡해지는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 인장 응력이 있는 피식각층 상에 비정질 탄소막을 형성할 때 피식각층 또는 비정질 탄소막의 인장 응력을 완화시키거나 피식각층과 비정질 탄소막 사이에 압축 응력막을 형성함으로써 리프팅 현상이 발생하는 것을 억제하기 위함이다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판상에 피식각층을 형성하는 단계 및 상기 피식각층 상에 비정질 탄소막을 형성하되, 상기 피식각층이 인장 응력을 갖는 경우 상기 비정질 탄소막이 압축 응력을 갖도록 상기 비정질 탄소막을 형성하는 단계를 포함할 수 있다.
상기 비정질 탄소막은 100℃∼400℃의 온도에서 형성할 수 있다.
본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판상에 인장 응력을 가지는 피식각층이 형성되는 단계와, 상기 피식각층 상에 비정질 탄소막을 증착하는 단계 및 상기 피식각층의 인장 응력을 제거하기 위하여 열처리를 실시하는 단계를 포함할 수 있다.
상기 열처리는 아르곤 분위기에서 300℃∼500℃의 온도로 0.5 ∼ 2시간 동안 실시할 수 있다.
상기 열처리는 아르곤 분위기에서 300℃∼500℃의 온도로 1 ∼ 20분 동안 RTA(Rapid Thermal Annealing)로 실시할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판상에 피식각층을 형성하는 단계와 상기 피식각층 상에 소정의 압축 응력을 가지는 압축 응력막을 형성하는 단계 및 상기 압축 응력막 상에 비정질 탄소막을 증착하는 단계를 포함하며, 상기 압축 응력막의 상기 압축 응력으로 인하여 상기 비정질 탄소막의 인장 응력이 완화될 수 있다.
상기 압축 응력막은 PE 나이트라이드(Plasma Enhanced nitride), 옥사이드(oxide), SiON, 스트론튬 산화막(SROx) 중 적어도 어느 하나로 형성하는 반도체 소자의 제조 방법.
상기 피식각층은 도전층일 수 있다.
상기 도전층은 CVD 텅스텐, 알루미늄, TiCl4-TiN, 폴리 실리콘 중 하나로 형성할 수 있다.
이하, 본 발명의 실시예를 설명하고자 한다.
통상적인 낸드 플래시 메모리 공정에서는 텅스텐 실리사이드(WSi) 등으로 게이트 전극을 형성한 후 상부에 질화막, 층간 절연막 등을 형성한 후 금속 배선층/배리어 금속층의 적층막을 형성하고 질화막과 산화막 등으로 하드 마스크막을 형성한다. 이때 상기 층간 절연막으로 PE-TEOS막을 형성하고 상기 적층막으로 CVD 텅스텐막/Ti-Tin막의 적층막을 형성하면, CVD 텅스텐의 인장 응력으로 인하여 CVD 텅스텐막과 Ti-Tin막에서 리프팅 현상이 발생한다. 이때 상기 전체 구조의 응력 집중 계수는 0.67MPa/m0. 5 이다.
반면에 HDP 산화막으로 상기 층간 절연막을 형성하고 상기 적층막으로 CVD 텅스텐막/Ti-Tin막의 적층막을 형성하면, 도 3에서 나타난 바와 같이, CVD 텅스텐막과 Ti-TiN막에서 리프팅이 발생하지 않는데, 이때 상기 전체 구조의 응력 집중 계수는 0.49MPa/m0. 5 이다. 또한 응력 집중 계수가 클수록 리프팅이 발생하므로, 전체 구조의 응력 집중 계수가 0.49MPa/m0.5 이하이면 CVD 텅스텐막 상에서 리프팅이 발생하지 않는다.
따라서 인장 응력을 가지는 막을 적층하여 적층막을 형성할 때 상기 인장 응력을 감소시켜 적층막의 응력 집중 계수를 0.49MPa/m0.5 이하로 감소시킴으로써 리프팅 현상의 발생을 억제할 수 있다. 이를 위하여, 인장 응력을 가지는 피식각층 상부에 하드 마스크 및 반사 방지막으로써 비정질 탄소막을 적층하여 형성할 때, 비정질 탄소막 또는 피식각층의 인장 응력을 완화시키거나 적층막 사이에 압축 응력을 가지는 압축 응력막을 형성함으로써 리프팅 현상의 발생을 억제할 수 있다. 상기 피식각층은 도전층으로 형성하며, 바람직하게는 CVD 텅스텐, 알루미늄, TiCl4-TiN, 폴리 실리콘 중 어느 하나일 수 있다.
이를 각각의 실시예에 따라 상세히 설명하면 다음과 같다.
(실시예 1)
압축 응력을 갖는 비정질 탄소막을 형성한다. 통상적으로 비정질 탄소막은 550℃에서 형성할 때 90MPa 정도의 인장 응력을 가진다. 그런데 이보다 낮은 온도, 바람직하게는 100∼400℃의 온도에서 비정질 탄소막을 형성하면 비정질 탄소막은 압축 응력을 가진다. 예를 들어 300℃에서 비정질 탄소막을 형성하면 330MPa 정도의 압축 응력을 가진다.
따라서 상기 피식각층 상부에 비정질 탄소막을 형성할 때 상기 비정질 탄소막을 100℃∼400℃의 온도로 형성함으로써, 적층막의 리프팅 현상을 억제할 수 있다. 아래의 표 3은 300℃에서 형성한 CVD 텅스텐막과 비정질 탄소막을 적층하여 형성하였을 때 각각의 막에 대한 응력과 응력 집중 계수 및 상기 적층막에 대한 응력 집중 계수를 나타낸다.
막 종류 두께(Å) 응력(dyn/cm2) KC (MPa/m0.5)
비정질 탄소막 2000 -3.30e+09 -0.215
CVD 텅스텐막 800 1.50e+10 0.619
적층막의 총 KC 0.404
표 3을 참조하면, 상기 적층막의 응력 집중 계수는 0.404MPa/m0. 5 으로 리프팅이 발생하지 않는다.
(실시예 2)
피식각층의 인장 응력을 완화하기 위하여 피식각층에 대해 응력 완화 열처리공정을 실시한다. 상기 응력 완화 열처리 공정은 아르곤 분위기에서 300℃∼500℃의 온도로 0.5 ∼ 2시간 동안 실시하거나 아르곤 분위기에서 300℃∼500℃의 온도로 1 ∼ 20분 동안 RTA(Rapid Thermal Annealing)로 실시한다.
(실시예 3)
피식각층과 비정질 탄소막의 적층막 사이에 압축응력을 가지는 막을 형성한다. 압축응력을 가지는 막으로는 PE 나이트라이드(Plasma Enhanced nitride)막, 옥사이드(oxide) 막, SiON 막, 스트론튬 산화막(SROx)등이 사용될 수 있다. 아래의 표 4은 CVD 텅스텐막과 비정질 탄소막 사이에 PE 나이트라이드막을 적층하여 형성하였을 때 각각의 막에 대한 응력과 응력 집중 계수 및 상기 적층막에 대한 응력 집중 계수를 나타낸다.
막 종류 두께(Å) 응력(dyn/cm2) KC (MPa/m0.5)
비정질 탄소막 2000 9.00e+08 0.059
PE 나이트라이드막 300 -2.6e+09 -0.066
CVD 텅스텐막 800 1.5e+10 0.619
적층막의 총 KC 0.338
표 4를 참조하면, 상기 적층막의 응력 집중 계수는 0.338MPa/m0. 5 으로 리프팅이 발생하지 않는다.
그러나, 본 발명은 앞서 설명한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 앞서 설명한 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
본 발명에 따른 반도체 소자의 제조 방법에 따르면, 인장 응력을 가지는 피식각층 상에 하드 마스크 및 반사 방지막으로써 비정질 탄소막을 적층하여 형성할 때 리프팅 현상이 발생하지 않기 때문에 보다 미세한 패턴을 형성할 수 있다. 따라서 보다 고집적화 미세화된 반도체 소자의 제조가 가능하다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 반도체 기판상에 인장 응력을 가지는 피식각층이 형성되는 단계;
    상기 피식각층 상에 비정질 탄소막을 증착하는 단계; 및
    상기 비정질 탄소막을 증착한 뒤 상기 피식각층의 인장 응력을 제거하기 위하여 열처리를 실시하는 단계를 포함하는 반도체 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 열처리는 아르곤 분위기에서 300℃∼500℃의 온도로 0.5 ∼ 2시간 동안 실시하는 반도체 소자의 제조 방법.
  5. 제3항에 있어서,
    상기 열처리는 아르곤 분위기에서 300℃∼500℃의 온도로 1 ∼ 20분 동안 RTA(Rapid Thermal Annealing)로 실시하는 반도체 소자의 제조 방법.
  6. 반도체 기판상에 인장 응력을 가지는 피식각층을 형성하는 단계;
    상기 피식각층 상에 압축 응력을 가지는 압축 응력막을 형성하는 단계; 및
    상기 압축 응력막 상에 비정질 탄소막을 증착하여 적층막을 형성하는 단계를 포함하며,
    상기 압축 응력막의 상기 압축 응력으로 인하여 상기 적층막의 인장 응력이 완화되는 반도체 소자의 제조 방법.
  7. 제6항에 있어서,
    상기 압축 응력막은 PE 나이트라이드(Plasma Enhanced nitride), 옥사이드(oxide), SiON, 스트론튬 산화막(SROx) 중 적어도 어느 하나로 형성하는 반도체 소자의 제조 방법.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서,
    상기 피식각층은 도전층인 반도체 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 도전층은 CVD 텅스텐, 알루미늄, TiCl4-TiN, 폴리 실리콘 중 하나로 형성하는 반도체 소자의 제조 방법.
KR1020060096199A 2006-09-29 2006-09-29 반도체 소자의 제조 방법 KR100880326B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060096199A KR100880326B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 제조 방법
US11/747,444 US7897504B2 (en) 2006-09-29 2007-05-11 Method for fabricating semiconductor device
JP2007150421A JP2008091863A (ja) 2006-09-29 2007-06-06 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096199A KR100880326B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080030295A KR20080030295A (ko) 2008-04-04
KR100880326B1 true KR100880326B1 (ko) 2009-01-28

Family

ID=39261630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096199A KR100880326B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US7897504B2 (ko)
JP (1) JP2008091863A (ko)
KR (1) KR100880326B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974763B1 (ko) 2008-04-01 2010-08-06 기아자동차주식회사 가변 밸브 액츄에이터
JP2010080685A (ja) * 2008-09-26 2010-04-08 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP4970507B2 (ja) 2009-08-27 2012-07-11 株式会社東芝 半導体記憶装置
US11694902B2 (en) 2021-02-18 2023-07-04 Applied Materials, Inc. Methods, systems, and apparatus for processing substrates using one or more amorphous carbon hardmask layers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03190128A (ja) * 1989-12-19 1991-08-20 Hitachi Ltd パターン形成方法
KR20010065175A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675947A1 (fr) * 1991-04-23 1992-10-30 France Telecom Procede de passivation locale d'un substrat par une couche de carbone amorphe hydrogene et procede de fabrication de transistors en couches minces sur ce substrat passive.
JP3334370B2 (ja) * 1994-10-13 2002-10-15 ヤマハ株式会社 半導体デバイス
JP2000106397A (ja) * 1998-07-31 2000-04-11 Sony Corp 半導体装置における配線構造及びその形成方法
JP2002289687A (ja) * 2001-03-27 2002-10-04 Sony Corp 半導体装置、及び、半導体装置における配線形成方法
US6653735B1 (en) * 2002-07-30 2003-11-25 Advanced Micro Devices, Inc. CVD silicon carbide layer as a BARC and hard mask for gate patterning
US6864556B1 (en) * 2002-07-31 2005-03-08 Advanced Micro Devices, Inc. CVD organic polymer film for advanced gate patterning
US6884733B1 (en) * 2002-08-08 2005-04-26 Advanced Micro Devices, Inc. Use of amorphous carbon hard mask for gate patterning to eliminate requirement of poly re-oxidation
US7521304B1 (en) * 2002-08-29 2009-04-21 Advanced Micro Devices, Inc. Method for forming integrated circuit
US7084071B1 (en) * 2002-09-16 2006-08-01 Advanced Micro Devices, Inc. Use of multilayer amorphous carbon ARC stack to eliminate line warpage phenomenon
KR20060009811A (ko) * 2003-05-26 2006-02-01 스미토모덴키고교가부시키가이샤 다이아몬드 피복 전극 및 그의 제조 방법
DE102004052578B4 (de) * 2004-10-29 2009-11-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
US7371634B2 (en) * 2005-01-31 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphous carbon contact film for contact hole etch process
US7842537B2 (en) * 2005-02-14 2010-11-30 Intel Corporation Stressed semiconductor using carbon and method for producing the same
US7164163B2 (en) * 2005-02-22 2007-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with hybrid-strain inducing layer
US7312162B2 (en) * 2005-05-17 2007-12-25 Applied Materials, Inc. Low temperature plasma deposition process for carbon layer deposition
US7312148B2 (en) * 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
US20070200179A1 (en) * 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same
US7588990B2 (en) * 2006-08-31 2009-09-15 Applied Materials, Inc. Dynamic surface annealing of implanted dopants with low temperature HDPCVD process for depositing a high extinction coefficient optical absorber layer
US7442601B2 (en) * 2006-09-18 2008-10-28 Advanced Micro Devices, Inc. Stress enhanced CMOS circuits and methods for their fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03190128A (ja) * 1989-12-19 1991-08-20 Hitachi Ltd パターン形成方法
KR20010065175A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법

Also Published As

Publication number Publication date
US20080081465A1 (en) 2008-04-03
US7897504B2 (en) 2011-03-01
KR20080030295A (ko) 2008-04-04
JP2008091863A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
JP2007073926A (ja) 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法
CN100555637C (zh) 半导体器件及其制造方法
JP4522088B2 (ja) 半導体装置の製造方法
TW200306663A (en) Semiconductor device and method of manufacturing the same
KR20030013626A (ko) 스택형 캐패시터의 제조 방법
US8946044B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR100880326B1 (ko) 반도체 소자의 제조 방법
CN1808717A (zh) 具有铁电电容器的半导体器件及其制造方法
KR100732773B1 (ko) 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
KR100695484B1 (ko) 반도체 소자의 콘택 형성 방법
US7846795B2 (en) Bit line of a semiconductor device and method for fabricating the same
JP2006210511A (ja) 半導体装置
KR100942960B1 (ko) 리닝 방지를 위한 반도체소자 및 그 제조 방법
JP5316406B2 (ja) 半導体装置の製造方法
KR100942966B1 (ko) 텅스텐함유막이 포함된 패턴을 구비한 반도체 소자의제조방법
KR20070009285A (ko) 반도체 소자의 커패시터 및 그 제조 방법
KR101075527B1 (ko) 반도체장치 및 그 제조 방법
KR100517911B1 (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
KR100677773B1 (ko) 반도체 소자의 캐패시터 형성방법
TWI431721B (zh) 降低接觸孔電阻之半導體元件製造方法
KR100865547B1 (ko) 스토리지노드를 갖는 반도체소자의 제조방법
KR100268792B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100487416B1 (ko) 스토리지 콘덴서의 스토리지 노드 베리어 금속층의 제조방법
JP4718193B2 (ja) 半導体装置の製造方法
KR100955932B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060929

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070725

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060929

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080613

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081215

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20111221

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20121224

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee