KR100878435B1

KR100878435B1 - 위상 검출 장치

Info

Publication number: KR100878435B1
Application number: KR1020070087195A
Authority: KR
Inventors: 공정철; 민병운; 장유진; 공승곤; 신상철
Original assignee: 삼성전기주식회사
Priority date: 2007-08-29
Filing date: 2007-08-29
Publication date: 2009-01-13
Anticipated expiration: 2027-08-29
Also published as: US7777527B2; US20090058467A1

Abstract

본 발명은 입력 신호와 기준 신호간의 듀티가 서로 상이해도 두 신호간의 정확한 위상을 검출할 수 있는 위상 검출 장치에 관한 것이다.

본 발명은 입력 펄스 신호의 엣지에 따라 제1 펄스 신호를 발생하고, 사전에 설정된 위상을 갖는 기준 펄스 신호의 엣지에 따라 제2 펄스 신호를 발생하는 펄스 발생부와, 상기 펄스 발생부로부터의 상기 제1 펄스 신호와 상기 제2 펄스 신호간의 위상차를 검출하는 검출부를 포함하는 것을 특징으로 한다.

위상 검출(Phase Detect), 펄스(Pulse), 엣지(Edge)

Description

위상 검출 장치{APPARATUS FOR DETECTING PHASE}

본 발명은 위상 검출 장치에 관한 것으로 보다 상세하게는 입력 신호와 기준 신호간의 듀티가 서로 상이해도 두 신호간의 정확한 위상을 검출할 수 있는 위상 검출 장치에 관한 것이다.

최근 들어, 경박단소화의 이점으로 인해 LCD(Liquid Crystal Display) 제품이 널리 이용되고 있다. 이러한 LCD 제품에는 LCD의 광을 제공하는 백라이트 유닛(Balight Unit)이 채용되며, LCD 제품에는 상술한 백라이트 유닛의 램프 구동을 제어하는 램프 구동 신호와 LCD의 영상에 관여하는 수평 동기 신호 및 수직 동기 신호가 이용된다.

한편, LCD 제품에 이용되는 램프 구동 신호와 수평 및 수직 동기 신호간에 간섭이 발생하면 화면이 흔들리는 워터폴(Waterfall) 현상이 발생하며 이러한 현상을 개선하기 위해 위상 검출 장치를 사용하여 램프 구동 신호와 수평 및 수직 동기 신호간에 간섭이 발생이 발생하지 않도록 LCD 제품에 사용되는 신호를 사전에 설정된 기준 신호에 동기 시킨다.

그러나, 종래의 위상 검출 장치는 입력 신호와 기준 신호간의 위상차를 검출 하는데 있어서, 입력 신호의 듀티와 기준 신호의 듀티가 상이할 경우 입력 신호와 기준 신호간에 동기가 이루어져도 입력 신호와 기준 신호간의 듀티 차만큼을 위상차로 검출하여 정확한 위상을 검출할 수 없는 문제점이 있다.

상술한 문제점을 해결하기 위해, 본 발명의 목적은 입력 신호와 기준 신호간의 듀티가 서로 상이해도 두 신호간의 정확한 위상을 검출할 수 있는 위상 검출 장치를 제공하는 것이다.

상술한 목적을 달성하기 위해, 본 발명의 위상 검출 장치는 입력 펄스 신호의 엣지에 따라 제1 펄스 신호를 발생하고, 사전에 설정된 위상을 갖는 기준 펄스 신호의 엣지에 따라 제2 펄스 신호를 발생하는 펄스 발생부와, 상기 펄스 발생부로부터의 상기 제1 펄스 신호와 상기 제2 펄스 신호간의 위상차를 검출하는 검출부를 포함하는 것을 특징으로 한다.

본 발명의 일 실시형태에 따르면, 상기 펄스 발생부는 상기 입력 펄스 신호의 상승 엣지에 따라 상기 제1 펄스 신호를 발생하는 제1 펄스 발생기와, 상기 기준 펄스 신호의 상승 엣지에 따라 상기 제2 펄스 신호를 발생하는 제2 펄스 발생기를 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 펄스 발생기는 상기 입력 펄스 신호의 신호 레벨을 인버팅하는 제1 인버터와, 상기 제1 인버터로부터의 인버팅된 입력 펄스 신호를 사전에 설정된 시간 동안 지연시키는 제1 딜레이와, 상기 입력 펄스 신호의 신호 레벨과 상기 제1 딜레이로부터의 지연된 입력 펄스 신호의 신호 레벨을 앤드(AND) 연산하는 제1 앤드 게이트(AND GATE)를 가질 수 있고, 상기 제2 펄스 발생기는 상기 기준 펄스 신호의 신호 레벨을 인버팅하는 제2 인버터와, 상기 제2 인버터로부터의 인버팅된 기준 펄스 신호를 사전에 설정된 시간 동안 지연시키는 제2 딜레이와, 상기 기준 펄스 신호의 신호 레벨과 상기 제2 딜레이로부터의 지연된 기준 펄스 신호의 신호 레벨을 앤드(AND) 연산하는 제2 앤드 게이트(AND GATE)를 가질 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 펄스 신호의 듀티와 상기 제2 펄스 신호의 듀티는 동일할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 검출부는 상기 제1 펄스 신호를 입력받는 S단자와 피드백 신호를 입력받는 R단자와 상기 제1 펄스 신호와 상기 피드백 신호의 비교 결과를 출력하는 Q단자를 갖는 제1 RS래치와, 상기 제2 펄스 신호를 입력받는 S단자와 피드백 신호를 입력받는 R단자와 상기 제2 펄스 신호와 상기 피드백 신호의 비교 결과를 출력하는 Q단자를 갖는 제2 RS래치와, 상기 제1 및 제2 RS 래치의 비교 결과를 앤드(AND) 연산하는 앤드 게이트(AND GATE)와, 상기 앤드 게이트로부터의 연산 결과를 사전에 설정된 시간 동안 지연시켜 상기 피드백신호로 제공하는 딜레이를 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 RS 래치의 비교 결과의 신호 레벨을 인버팅하는 제3 인버터와, 상기 제2 RS 래치의 비교 결과의 신호 레벨을 인버팅하는 제4 인버터를 더 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 위상 검출 장치는 상기 제3 인버터로부터의 인버팅된 비교 신호와 상기 제4 인버터로부터의 인버팅된 비교 신호에 따라 사전에 설정된 전류를 충방전하여 상기 제1 펄스 신호와 상기 제2 펄스 신호의 위상차에 해당하는 위상 검출 신호를 출력하는 충방전부를 더 포함할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 충방전부는 사전에 설정된 전류를 갖는 제1 전류원와, 상기 제3 인버터로부터의 인버팅된 비교 신호에 따라 상기 제1 전류원의 전류의 전달 경로를 개폐하는 제1 스위치와, 상기 제1 스위치의 온/오프에 따라 상기 제1 전류원의 전류를 충방전하는 캐패시터와, 상기 제4 인버터로부터의 인버팅된 비교 신호에 따라 상기 캐패시터로부의 방전되는 전류의 경로를 개폐하는 제2 스위치와, 사전에 설정된 전류를 갖는 제2 전류원을 포함할 수 있다.

본 발명에 따르면, 입력 신호와 기준 신호간의 듀티가 서로 달라도 입력 신호와 기준 신호의 엣지에 따른 펄스 신호를 사용하여 위상차를 검출함으로써 입력 신호와 기준 신호간의 위상차를 정확히 검출할 수 있는 효과가 있다.

이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.

도 1은 본 발명의 위상 검출 장치의 구성도이다.

도 1을 참조하면, 본 발명의 위상 검출 장치(100)는 펄스 발생부(110), 검출부(120)를 포함한다.

펄스 발생부(110)는 듀티가 가변되고 소정의 위상을 갖는 입력 펄스 신호(A)를 입력받는 제1 펄스 발생기(111)와, 사전에 설정된 위상 및 듀티를 갖는 기준 펄스 신호(B)를 입력 받는 제2 펄스 발생기(112)를 포함한다.

제1 펄스 발생기(111)는 입력 펄스 신호(A)의 엣지에 따라 제1 펄스 신호를 발생하고, 제2 펄스 발생기(112)는 기준 펄스 신호(B)의 엣지에 따라 제2 펄스 신호를 발생한다.

도 2는 본 발명의 위상 검출 장치에 채용된 펄스 발생기의 구성도이다.

도 2를 참조하면, 제1 펄스 발생기(111)는 제1 인버터(111a)와, 제1 딜레이(111b)와, 제1 앤드 게이트(AND GATE)(111c)를 포함한다.

제1 인버터(111a)는 입력 펄스 신호(A)의 신호 레벨을 인버팅한다. 이후 제1 딜레이(111b)는 제1 인버터(111a)로부터의 인버팅된 입력 펄스 신호를 사전에 설정된 시간 동안 지연시키고, 제1 앤드 게이트(111c)는 입력 펄스 신호(A)의 신호 레벨과 제1 딜레이(111b)로부터의 지연된 입력 펄스 신호의 신호 레벨을 앤드(AND) 연산하여 입력 펄스 신호(A)의 상승 엣지(Rising Edge)에 동기된 제1 펄스 신 호(A`)를 출력한다.

제1 펄스 신호(A`)의 온(ON) 구간은 제1 딜레이(111b)의 지연 시간에 따라 결정된다.

도 2에 도시되지 않았지만, 제2 펄스 발생기(112)는 제1 펄스 발생기(111)와 동일한 기능을 수행하는 제2 인버터, 제2 딜레이 및 제2 앤드 게이트를 포함할 수 있으며, 이에 따라 제2 펄스 발생기(112)는 기준 펄스 신호(B)의 상승 엣지에 동기된 제2 펄스 신호(B`)를 출력할 수 있다. 또한, 상기 제2 딜레이의 지연 시간을 제1 딜레이(111b)의 지연시간과 동일하게 하여 제1 펄스 신호(A`)와 제2 펄스 신호(B`)의 듀티를 동일하게 할 수 있다.

다시 도 1을 참조하면, 검출부(120)는 제1 RS 래치(121) , 제2 RF 래치(122), 제1 인버터(123), 제2 인버터(124), 앤드 게이트(125) 및 딜레이(126)를 포함한다.

제1 RS 래치(121)는 제1 펄스 신호(A`)를 입력받는 S단자, 피드백 신호를 입력받는 R단자 및 제1 펄스 신호(A`)의 신호 레벨과 상기 피드백 신호의 신호 레벨의 논리 결과를 출력하는 Q단자를 구비한다.

마찬가지로, 제2 RS 래치(122)는 제2 펄스 신호(B`)를 입력받는 S단자, 상기 피드백 신호를 입력받는 R단자 및 제2 펄스 신호의(B`)의 신호 레벨과 상기 피드백 신호의 신호 레벨의 논리 결과를 출력하는 Q단자를 구비한다.

제1 인버터(123)는 제1 RS 래치(121)로부터의 출력 신호의 신호 레벨을 인버 팅하고, 제2 인버터(124)는 제2 RS 래치(122)로부터의 출력 신호의 신호 레벨을 인버팅한다.

앤드 게이트(125)는 제1 및 제2 RS 래치(121, 122)로부터의 각 출력 신호를 앤드(AND) 연산하며, 딜레이(126)는 앤드 게이트(125)로부터의 연산 결과를 사전에 설정된 시간 동안 지연시켜 상기 피드백 신호로 제공한다.

한편, 본 발명의 위상 검출 장치(100)는 충방전부(130)를 더 포함할 수 있다.

충방전부(130)는 제1 전류원(131), 제1 스위치(132), 제2 스위치(133), 제2 전류원(134) 및 캐패시터(135)를 포함한다.

제1 전류원(131)는 사전에 설정된 전류를 가지며, 제1 스위치(132)는 제1 인버터(123)로부터의 인버팅된 출력 신호에 따라 제1 전류원(131)으로부터의 전류 전달 경로를 개폐한다. 캐패시터(135)는 제1 전류원(131)으로부터의 전류를 제1 스위치(132)의 스위칭에 따라 충방전하여 입력 펄스 신호(A)와 기준 펄스 신호(B)간의 위상차에 해당하는 위상 검출 신호를 출력한다.

제2 스위치(133)는 제2 인버터(124)로부터의 인버팅된 출력 신호에 따라 캐패시터(135)에 충전된 전류의 방전 경로를 개폐하며, 제2 전류원(134)는 캐패시터(135)로부터의 전류에 해당하는 전류를 갖는다.

도 3은 입력 펄스 신호와 기준 펄스 신호간의 타이밍에 따른 본 발명의 위상 검출 장치의 각 부분의 신호 파형을 나타내는 타이밍 챠트이다.

도 3을 참조하면, 도 3의 (a)는 입력 펄스 신호(A)가 기준 펄스 신호(B)보다 빠른 경우를 나타내고, 도 3의 (b)는 입력 펄스 신호(A)가 기준 펄스 신호(B)보다 느린 경우를 나타내며, 도 3의 (c)는 입력 펄스 신호(A)와 기준 펄스 신호(B)가 락킹(Locking)된 경우를 나타낸다.

도 1 내지 도 3의 (a) 및 (b)를 참조하면, 입력 펄스 신호(A)가 기준 펄스 신호(B)보다 빠른 경우, 또는 입력 펄스 신호(A)가 기준 펄스 신호(B)보다 느린 경우에 정확한 위상차를 검출하며, 도 3의 (c)를 참조하면, 입력 펄스 신호(A)와 기준 펄스 신호(B)의 듀티가 서로 상이하여도 락킹이 정확히 되는 경우 위상차가 존재하지 않는 것을 볼 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.

도 1은 본 발명의 위상 검출 장치의 구성도.

도 2는 본 발명의 위상 검출 장치에 채용된 펄스 발생기의 구성도.

도 3은 입력 펄스 신호와 기준 펄스 신호간의 타이밍에 따른 본 발명의 위상 검출 장치의 각 부분의 신호 파형을 나타내는 타이밍 챠트.

<도면의 주요 부호에 대한 상세한 설명>

100...위상 검출 장치 110...펄스 발생부

111...제1 펄스 발생기 111a...제1 인버터

111b...제1 딜레이 111c...제1 앤드 게이트

112...제2 펄스 발생기 120...검출부

121...제1 RS 래치 122...제2 RS 래치

123...제1 인버터 124...제2 인버터

125...앤드 게이트 126...딜레이

130...충방전부 131...제1 전류원

132...제1 스위치 133...제2 스위치

134...제2 전류원 135...캐패시터

Claims

입력 펄스 신호의 엣지에 따라 제1 펄스 신호를 발생하고, 사전에 설정된 위상을 갖는 기준 펄스 신호의 엣지에 따라 제2 펄스 신호를 발생하는 펄스 발생부; 및

상기 펄스 발생부로부터의 상기 제1 펄스 신호와 상기 제2 펄스 신호간의 위상차를 검출하는 검출부를 포함하고,

상기 펄스 발생부는

상기 입력 펄스 신호의 상승 엣지에 따라 상기 제1 펄스 신호를 발생하는 제1 펄스 발생기; 및

상기 기준 펄스 신호의 상승 엣지에 따라 상기 제2 펄스 신호를 발생하는 제2 펄스 발생기를 포함하며,

상기 제1 펄스 발생기는

상기 입력 펄스 신호의 신호 레벨을 인버팅하는 제1 인버터;

상기 제1 인버터로부터의 인버팅된 입력 펄스 신호를 사전에 설정된 시간 동안 지연시키는 제1 딜레이; 및

상기 입력 펄스 신호의 신호 레벨과 상기 제1 딜레이로부터의 지연된 입력 펄스 신호의 신호 레벨을 앤드(AND) 연산하는 제1 앤드 게이트(AND GATE)를 갖고,

상기 제2 펄스 발생기는

상기 기준 펄스 신호의 신호 레벨을 인버팅하는 제2 인버터;

상기 제2 인버터로부터의 인버팅된 기준 펄스 신호를 사전에 설정된 시간 동안 지연시키는 제2 딜레이; 및

상기 기준 펄스 신호의 신호 레벨과 상기 제2 딜레이로부터의 지연된 기준 펄스 신호의 신호 레벨을 앤드(AND) 연산하는 제2 앤드 게이트(AND GATE)를 갖는 것을 특징으로 하는 위상 검출 장치.
삭제
삭제
제1항에 있어서,

상기 제1 펄스 신호의 듀티와 상기 제2 펄스 신호의 듀티는 동일한 것을 특징으로 하는 위상 검출 장치.
입력 펄스 신호의 엣지에 따라 제1 펄스 신호를 발생하고, 사전에 설정된 위상을 갖는 기준 펄스 신호의 엣지에 따라 제2 펄스 신호를 발생하는 펄스 발생부; 및

상기 펄스 발생부로부터의 상기 제1 펄스 신호와 상기 제2 펄스 신호간의 위상차를 검출하는 검출부를 포함하고,

상기 검출부는

상기 제1 펄스 신호를 입력받는 S단자와 피드백 신호를 입력받는 R단자와 상기 제1 펄스 신호와 상기 피드백 신호의 비교 결과를 출력하는 Q단자를 갖는 제1 RS래치;

상기 제2 펄스 신호를 입력받는 S단자와 피드백 신호를 입력받는 R단자와 상기 제2 펄스 신호와 상기 피드백 신호의 비교 결과를 출력하는 Q단자를 갖는 제2 RS래치;

상기 제1 및 제2 RS 래치의 비교 결과를 앤드(AND) 연산하는 앤드 게이트(AND GATE); 및

상기 앤드 게이트로부터의 연산 결과를 사전에 설정된 시간 동안 지연시켜 상기 피드백신호로 제공하는 딜레이

를 포함하는 것을 특징으로 하는 위상 검출 장치.
제5항에 있어서,

상기 제1 RS 래치의 비교 결과의 신호 레벨을 인버팅하는 제3 인버터; 및

상기 제2 RS 래치의 비교 결과의 신호 레벨을 인버팅하는 제4 인버터

를 더 포함하는 것을 특징으로 하는 위상 검출 장치.
제6항에 있어서, 상기 위상 검출 장치는

상기 제3 인버터로부터의 인버팅된 비교 신호와 상기 제4 인버터로부터의 인버팅된 비교 신호에 따라 사전에 설정된 전류를 충방전하여 상기 제1 펄스 신호와 상기 제2 펄스 신호의 위상차에 해당하는 위상 검출 신호를 출력하는 충방전부를 더 포함하는 것을 특징으로 하는 위상 검출 장치.
제7항에 있어서, 상기 충방전부는

사전에 설정된 전류를 갖는 제1 전류원;

상기 제3 인버터로부터의 인버팅된 비교 신호에 따라 상기 제1 전류원의 전류의 전달 경로를 개폐하는 제1 스위치;

상기 제1 스위치의 온/오프에 따라 상기 제1 전류원의 전류를 충방전하는 캐패시터;

상기 제4 인버터로부터의 인버팅된 비교 신호에 따라 상기 캐패시터로부터 방전되는 전류의 경로를 개폐하는 제2 스위치; 및

상기 캐패시터로부터의 방전 전류에 해당하는 전류를 갖는 제2 전류원

을 포함하는 것을 특징으로 하는 위상 검출 장치.