[go: up one dir, main page]

KR100862926B1 - Fs mode liquid crystal display device and manufacturing method thereof - Google Patents

Fs mode liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
KR100862926B1
KR100862926B1 KR1020070071631A KR20070071631A KR100862926B1 KR 100862926 B1 KR100862926 B1 KR 100862926B1 KR 1020070071631 A KR1020070071631 A KR 1020070071631A KR 20070071631 A KR20070071631 A KR 20070071631A KR 100862926 B1 KR100862926 B1 KR 100862926B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
line
electrode
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070071631A
Other languages
Korean (ko)
Inventor
이원희
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020070071631A priority Critical patent/KR100862926B1/en
Priority to TW097103945A priority patent/TWI414864B/en
Priority to US12/026,248 priority patent/US7663724B2/en
Priority to JP2008024984A priority patent/JP4962337B2/en
Priority to CN2008100081520A priority patent/CN101241278B/en
Application granted granted Critical
Publication of KR100862926B1 publication Critical patent/KR100862926B1/en
Priority to US12/637,227 priority patent/US8134674B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303Apparatus specially adapted to the manufacture of LCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 에프에프에스 모드(Fringe Field Switching, FFS 모드) 액정표시장치 및 그 제조방법에 관한 것으로, 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 및 데이터 라인들에 의해 각 화소 영역이 규정되며, 상기 게이트 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서, 상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 상기 화소 영역 내에는 투명 화소전극과, 절연층을 사이에 두고 상기 화소 영역과 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되는 투명 공통전극을 구비하고, 상기 게이트 라인과 데이터 라인이 형성된 비개구부 영역의 투명 공통전극 상부 또는 하부에 일정 두께의 금속라인이 상기 투명 공통전극과 전기적으로 접속되도록 형성됨으로써, 액정 패널 내의 공통전극선 부하(Vcom Load)를 효과적으로 감소시킬 수 있으며, 공통전극선 부하의 증가에 의한 그리니쉬(Greenish)나 플리커(Flicker) 등의 화면 품위 문제를 효과적으로 해결할 수 있다.The present invention relates to a FFS mode (Fringe Field Switching) liquid crystal display device and a method for manufacturing the same, and includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, the lower substrate is mutually In the FFS mode liquid crystal display device in which each pixel region is defined by gates and data lines formed in the crossing direction, and switching elements are disposed at the intersections of the gates and data lines, an electric field is applied to the liquid crystal layer. The transparent common electrode spaced apart from the transparent pixel electrode in a non-opening region in which the pixel region, the gate line, and the data line are formed with the transparent pixel electrode and an insulating layer interposed therebetween in order to control the amount of light transmission. And an upper portion of the transparent common electrode of the non-opening region in which the gate line and the data line are formed. Since a metal line having a predetermined thickness is electrically connected to the transparent common electrode at a lower portion thereof, it is possible to effectively reduce the Vcom load in the liquid crystal panel, and to increase the common electrode line load. It can effectively solve the problem of screen quality such as Flicker.

Description

에프에프에스 모드 액정표시장치 및 그 제조방법{FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}F s mode liquid crystal display device and manufacturing method therefor {FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 투명 화소전극과 투명 공통전극간 횡전계 방식에 의해 액정을 구동시키는 에프에프에스 모드(Fringe Field Switching; FFS 모드) 모드의 액티브 매트릭스형 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same, and more particularly, to an active matrix of a FFS mode in which a liquid crystal is driven by a transverse electric field method between a transparent pixel electrode and a transparent common electrode. It relates to a type liquid crystal display device and a manufacturing method thereof.

일반적으로, 에프에프에스 모드(Fringe Field Switching Mode; FFS 모드) 액정표시장치는 는 아피에스 모드(In-Plane Switching Mode; IPS 모드) 액정표시장치의 낮은 개구율 및 투과율을 개선시키기 위하여 제안된 것이다.In general, the FFS mode liquid crystal display is proposed to improve the low aperture ratio and transmittance of the In-Plane Switching Mode (IPS mode) liquid crystal display.

이러한 FFS 모드 액정표시장치는 공통전극(상대전극)과 화소전극을 투명한 전도체로 형성하여, IPS 모드 액정표시장치에 비해 개구율 및 투과율을 높이면서, 공통전극과 화소전극 사이의 간격을 상/하부 유리기판들 간의 간격보다 좁게 형성하는 것에 의하여 공통전극과 화소전극 사이에서 프린지 필드가 형성되도록 함으로 써, 전극들 상부에 존재하는 액정 분자들까지도 모두 동작되도록 하여 보다 향상된 투과율을 얻는다. FFS 모드 액정표시장치에 대한 종래 기술은 예를 들어, 본 출원인에 의하여 출원되고 등록된 미국특허번호 제6256081호, 제6226118호 등에 개시되어 있다.The FFS mode liquid crystal display device forms a common electrode (relative electrode) and a pixel electrode with a transparent conductor, thereby increasing the aperture ratio and transmittance as compared with the IPS mode liquid crystal display device, and increasing the gap between the common electrode and the pixel electrode. By forming a fringe field between the common electrode and the pixel electrode by forming a gap smaller than the gap between the substrates, even the liquid crystal molecules existing on the electrodes are operated to obtain a more improved transmittance. Prior arts for FFS mode liquid crystal displays are disclosed, for example, in US Pat. Nos. 6,608,1,6226118 and the like, filed and registered by the present applicant.

이와 같은 종래 기술의 FFS 모드 액정표시장치는 투명 화소전극 및 박막트랜지스터(TFT)가 형성된 하부기판과, 이에 대응하여 적색(R), 녹색(G) 및 청색(B)의 컬러필터 패턴이 교대로 배열되어 이루어진 컬러필터(Color Filter) 및 블랙매트릭스(Black Matrix, BM)로 이루어진 상부기판으로 구성되어 있다.In the conventional FFS mode liquid crystal display, a lower substrate on which a transparent pixel electrode and a thin film transistor (TFT) are formed, and correspondingly, color filter patterns of red (R), green (G), and blue (B) alternately. It consists of an upper substrate consisting of an array of color filters and a black matrix (BM).

여기서, 하부기판은 스위칭(Switching) 역할을 하는 박막트랜지스터(TFT)소자와 투명 화소전극 및 투명 공통전극으로 구성된 다수의 화소를 포함하고 있다.Here, the lower substrate includes a thin film transistor (TFT) device, which serves as a switching, and a plurality of pixels including a transparent pixel electrode and a transparent common electrode.

그리고, 이 화소영역에는 게이트 라인(Gate Line)으로부터 주사신호 공급에 의해 박막트랜지스터(TFT)를 작동시키고, 데이터 라인(Data Line)으로부터 투명 화소전극에 영상신호가 공급된다. 투명 화소전극은 투명 공통전극 사이에 전계를 발생시켜 상부기판 사이에 개재된 액정의 광투과율을 제어하도록 하고 있다.In this pixel region, the thin film transistor TFT is operated by supplying a scan signal from a gate line, and an image signal is supplied to a transparent pixel electrode from a data line. The transparent pixel electrode generates an electric field between the transparent common electrodes to control the light transmittance of the liquid crystal interposed between the upper substrates.

또한, 이러한 FFS 모드를 기반으로 고투과 고개구율을 갖도록 구현된 HFFS(High aperture ratio FFS) 모드 액정표시장치가 본 출원인에 의하여 발표된 논문 "High Performance mobile application with the High aperture ratio FFS(HFFS) Technology"(Dong hun Lim et al, IDW '06: December 6-8, 2006)에 개시되었다.In addition, a high aperture ratio FFS (HFFS) mode liquid crystal display device implemented to have a high permeability and high aperture ratio based on the FFS mode has been published by the present applicant, "High Performance mobile application with the High aperture ratio FFS (HFFS) Technology". (Dong hun Lim et al, IDW '06: December 6-8, 2006).

이러한 HFFS 모드 액정표시장치는 투명 공통전극을 슬릿(Slit)형으로 형성하 고, 게이트 라인과 데이터 라인을 덮도록 하여 신호선(Gate & Data)에 의한 전계를 차단하면, 투명 화소전극과 슬릿형으로 형성된 투명 공통전극이 있는 액정표시영역 (투명화소부)외에는 빛샘이 발생하지 않아 별도의 블랙매트릭스(BM)를 형성하지 않아도 되기 때문에 개구율을 크게 향상시킬 수 있다.In the HFFS mode liquid crystal display, when the transparent common electrode is formed in a slit type and covers the gate line and the data line to block an electric field by the signal lines (Gate & Data), the HFFS mode liquid crystal display forms a transparent pixel electrode and a slit type. Since the light leakage does not occur outside the liquid crystal display region (transparent pixel portion) including the formed transparent common electrode, it is not necessary to form a separate black matrix BM, thereby greatly improving the aperture ratio.

그러나, 이러한 종래의 고투과 고개구율을 갖는 HFFS(High aperture Ratio FFS) 모드 액정표시장치는, 투명한 전도체(ITO)로 형성된 공통전극의 큰 저항 및 커패시턴스(Capacitance)에 의한 부하(Load)가 증가하여 신호 왜곡에 의한 그리니쉬(Greenish)나 플리커(Flicker) 등의 화면 품위 문제가 발생한다. 특히, 화면 표시 면적이 커질수록 부하(Load)가 크게 증가하기 때문에 중대형 사이즈(Size)에서는 적용이 힘들고, 모바일(Mobile) 등의 소형 사이즈에서만 적용이 가능한 문제점이 있다.However, the conventional high aperture ratio FFS (HFFS) mode liquid crystal display device having a high permeability and high aperture ratio has an increased load due to large resistance and capacitance of a common electrode formed of a transparent conductor (ITO). Image quality problems such as Greenish or Flicker occur due to distortion. In particular, as the screen display area increases, the load greatly increases, so it is difficult to apply in a medium-large size, and there is a problem that it can be applied only in a small size such as mobile.

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 게이트 라인과 데이터 라인이 지나가는 비개구부 영역의 투명 공통전극 상에 저저항 금속라인을 형성하여 전기적으로 도통되게 하여 투명 공통전극의 저항을 감소시킴으로써, 액정 패널 내의 공통전극선 부하(Vcom Load)를 효과적으로 감소시킬 수 있으며, 공통전극선 부하의 증가에 의한 그리니쉬(Greenish)나 플리커(Flicker) 등의 화면 품위 문제를 효과적으로 해결할 수 있도록 한 고휘도의 FFS 모드 액정표시장치 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to form a low resistance metal line on a transparent common electrode in a non-opening region through which a gate line and a data line pass, thereby electrically conducting a transparent common electrode. By reducing the resistance of the LCD panel, the common electrode line load (Vcom Load) in the liquid crystal panel can be effectively reduced, and the screen quality problems such as greenish or flicker due to the increase of the common electrode line load can be effectively solved. A high brightness FFS mode liquid crystal display device and a manufacturing method thereof are provided.

본 발명의 다른 목적은 저저항 금속라인의 구조를 엠보 형태로 형성하여 별도의 개구율 감소 없이 외부광에 의한 내부 반사를 통해 투과 효율을 증가시킬 수 있으며, 실외에서도 시인성이 우수한 고휘도의 FFS 모드 액정표시장치 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to form the structure of the low-resistance metal line in the form of embossing to increase the transmission efficiency through internal reflection by external light without reducing the aperture ratio, and high brightness FFS mode liquid crystal display excellent outdoors An apparatus and a method of manufacturing the same are provided.

본 발명의 또 다른 목적은 소형 사이즈(Size)의 액정 패널뿐만 아니라 노트북 어플리케이션(Note Book Application) 등의 중형 사이즈(Size)에서도 개구율 감소나 그리니쉬(Greenish) 등의 화면 품위 문제없이 고휘도가 가능한 고개구율 FFS 구조의 액정 패널에 용이하게 적용할 수 있는 FFS 모드 액정표시장치 및 그 제조방법을 제공하는데 있다.It is still another object of the present invention to provide high brightness without the problem of screen quality reduction such as aperture ratio reduction or Greenish, not only in a small size liquid crystal panel but also in a medium size such as a notebook application. The present invention provides an FFS mode liquid crystal display device and a method of manufacturing the same which can be easily applied to a liquid crystal panel having an aperture ratio FFS structure.

전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 및 데이터 라인들에 의해 각 화소 영역이 규정되며, 상기 게이트 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서, 상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 상기 화소 영역 내에는 투명 화소전극과, 절연층을 사이에 두고 상기 화소 영역과 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되는 투명 공통전극을 구비하고, 상기 게이트 라인과 데이터 라인이 형성된 비개구부 영역의 투명 공통전극 상부 또는 하부에 일정 두께의 금속라인이 상기 투명 공통전극과 전기적으로 접속되도록 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치를 제공하는 것이다.In order to achieve the above object, a first aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and the gate and data lines are formed on the lower substrate so as to cross each other. In the FFS mode liquid crystal display device in which each pixel region is defined by a switching element, and a switching element is disposed at an intersection of the gate and data lines, the pixel region is applied to control an amount of light transmission by applying an electric field to the liquid crystal layer. A transparent common electrode spaced apart from the transparent pixel electrode in a non-opening region in which the pixel region, the gate line, and the data line are formed, having a transparent pixel electrode and an insulating layer interposed therebetween; A metal line having a predetermined thickness is disposed above or below the transparent common electrode of the formed non-opening region. To provide a FFS-mode liquid crystal display device characterized in that is formed so as to be connected to the electrode.

여기서, 상기 게이트 라인과 데이터 라인이 형성된 비개구부 영역의 절연층에 부분 식각을 통해 엠보 형태의 반사패턴이 형성됨이 바람직하다.The embossed reflective pattern may be formed on the insulating layer of the non-opening region in which the gate line and the data line are formed by partial etching.

본 발명의 제2 측면은, 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 및 데이터 라인들에 의해 각 화소 영역이 규정되며, 상기 게이트 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서, 상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 상기 화소 영역 내에는 투명 화소전극과, 절연층을 사이에 두고 상기 화소 영역과 상기 게이트 라인 및 데 이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되는 투명 공통전극을 구비하고, 상기 게이트 라인과 데이터 라인이 형성된 비개구부 영역의 투명 공통전극 상에 엠보 형태의 반사패턴이 형성되며, 상기 반사패턴의 전체 상부면에 일정 두께의 금속라인이 상기 공통전극과 전기적으로 접속되도록 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치를 제공하는 것이다.The second aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each pixel region is formed on the lower substrate by gates and data lines formed to cross each other. A FFS mode liquid crystal display device having a switching element disposed at an intersection of the gate and data lines, comprising: a transparent pixel electrode in the pixel region to apply an electric field to the liquid crystal layer to control light transmission amount; A transparent common electrode spaced apart from the transparent pixel electrode in the non-opening region in which the pixel region, the gate line and the data line are formed with an insulating layer interposed therebetween, and in the non-opening region in which the gate line and the data line are formed. An embossed reflective pattern is formed on the transparent common electrode, and a gold having a predetermined thickness is formed on the entire upper surface of the reflective pattern. Line is to provide a FFS-mode liquid crystal display device characterized in that is formed so as to be connected to the common electrode.

여기서, 상기 반사패턴은 실리콘 질화막(SiNx) 또는 레진(Resin)의 절연물질로 이루어짐이 바람직하다.Here, the reflective pattern is preferably made of an insulating material of silicon nitride (SiNx) or resin (Resin).

바람직하게는, 상기 스위칭 소장에 대응하는 영역에만 상기 상부기판에 블랙매트릭스가 형성된다.Preferably, the black matrix is formed on the upper substrate only in the region corresponding to the switching small intestine.

바람직하게는, 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 대응하는 상기 상부기판에 형성된 컬러필터의 적어도 일부가 개구(Open)되도록 형성된다.Preferably, at least a portion of the color filter formed in the upper substrate corresponding to the non-opening region where the gate line and the data line are formed is formed to be open.

바람직하게는, 상기 금속라인은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-텅스텐(MoW) 중 어느 하나이상 또는 어느 하나 이상의 합금의 저저항 금속물질로 이루어진다.Preferably, the metal line is at least one or any one of copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), titanium (Ti) or molybdenum-tungsten (MoW). It consists of the low resistance metal material of the above alloy.

바람직하게는, 상기 투명 화소전극은 플레이트형으로 형성되며, 상기 투명 공통전극은 슬릿형으로 형성된다.Preferably, the transparent pixel electrode is formed in a plate shape, and the transparent common electrode is formed in a slit shape.

바람직하게는, 상기 투명 화소전극은 상기 투명 공통전극의 아래에 배치된다.Preferably, the transparent pixel electrode is disposed under the transparent common electrode.

바람직하게는, 상기 투명 화소전극은 상기 데이터 라인과 동일 층 상에 배치된다.Preferably, the transparent pixel electrode is disposed on the same layer as the data line.

본 발명의 제3 측면은, 하부기판, 상부기판, 및 상기 기판들 사이에 삽입되는 액정층을 포함하고 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인과 데이터 라인들에 의해 각 화소 영역이 규정되고 상기 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서, 상기 하부기판은, 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계; 상기 게이트 전극을 포함한 게이트 라인을 덮도록 상기 기판 상부에 게이트 절연막, a-Si막 및 n+ a-Si막을 차례로 증착한 후, 상기 게이트 전극 상에 a-Si막 및 n+ a-Si막을 식각하여 액티브 패턴을 형성하는 단계; 상기 게이트 절연막 상에 각 화소영역 내에 배치되게 투명 화소전극을 형성하는 단계; 상기 게이트 절연막 상부 및 상기 게이트 전극 상부의 액티브 패턴 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하여 스위칭 소자를 구성하는 단계; 상기 결과 구조물 상에 절연층을 도포한 후, 상기 화소 영역과 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되도록 투명 공통전극을 형성하는 단계; 및 상기 게이트 및 데이터 라인이 지나가는 비개구부 영역의 투명 공통전극 상에 전기적으로 접속되도록 일정 두께의 금속라인을 형성하는 단계를 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법을 제공하는 것이다.The third aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each pixel region is formed on the lower substrate by gate lines and data lines formed in cross directions. A method of manufacturing a FFS mode liquid crystal display device, wherein the switching element is defined and has a switching element disposed at an intersection of the lines, the lower substrate comprising: forming a gate line including a gate electrode on a substrate; After sequentially depositing a gate insulating film, an a-Si film, and an n + a-Si film on the substrate to cover the gate line including the gate electrode, the a-Si film and the n + a-Si film are etched on the gate electrode to form an active layer. Forming a pattern; Forming a transparent pixel electrode on each of the pixel regions on the gate insulating layer; Forming a switching element by forming a data line including a source / drain electrode on an active pattern on the gate insulating layer and on the gate electrode; After applying an insulating layer on the resultant structure, forming a transparent common electrode to be spaced apart from the transparent pixel electrode in a non-opening region in which the pixel region, the gate line and the data line are formed; And forming a metal line having a predetermined thickness so as to be electrically connected to the transparent common electrode of the non-opening region through which the gate and the data line pass.

여기서, 상기 투명 공통전극을 형성하는 단계와 상기 금속라인을 형성하는 단계 사이에 상기 게이트 라인과 데이터 라인이 지나가는 비개구부 영역의 투명 공통전극 상에 실리콘 질화막(SiNx) 또는 레진(Resin)의 절연물질로 엠보 형태의 반사패턴을 형성하는 단계를 더 포함함이 바람직하다.Here, an insulating material of a silicon nitride film (SiNx) or a resin (resin) is formed on the transparent common electrode of the non-opening region through which the gate line and the data line pass between the forming of the transparent common electrode and the forming of the metal line. The method may further include forming a reflective pattern having an emboss shape.

바람직하게는, 상기 스위칭 소자가 구성된 결과 구조물 상에 절연층을 도포한 후, 상기 화소 영역과 상기 게이트라인 및 데이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되도록 투명 공통전극을 형성하는 단계 이전에 상기 게이트 라인과 데이터 라인이 지나가는 비개구부 영역의 절연층을 부분 식각하여 엠보 형태의 반사패턴을 형성하는 단계를 더 포함한다.Preferably, after applying the insulating layer on the resulting structure of the switching element, the transparent common electrode is formed so as to be spaced apart from the transparent pixel electrode in the non-opening region where the pixel region, the gate line and the data line are formed. The method may further include partially etching the insulating layer of the non-opening region through which the gate line and the data line pass to form an embossed reflective pattern.

본 발명의 제4 측면은, 하부기판, 상부기판, 및 상기 기판들 사이에 삽입되는 액정층을 포함하고 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인과 데이터 라인들에 의해 각 화소 영역이 규정되고 상기 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서, 상기 하부기판은, 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계; 상기 게이트 전극을 포함한 게이트 라인을 덮도록 상기 기판 상부에 게이트 절연막, a-Si막 및 n+ a-Si막을 차례로 증착한 후, 상기 게이트 전극 상에 a-Si막 및 n+ a-Si막을 식각하여 액티브 패턴을 형성하는 단계; 상기 게이트 절연막 상에 각 화소영역 내에 배치되게 투명 화소전극을 형성하는 단계; 상기 게이트 절연막 상부 및 상기 게이트 전극 상부의 액티브 패턴 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하여 스위칭 소자를 구성하는 단계; 상기 결과 구조물 상에 절연층을 도 포한 후, 상기 게이트 및 데이터 라인이 지나가는 비개구부 영역의 절연층 상에 일정 두께의 금속라인을 형성하는 단계; 및 상기 금속라인을 포함한 절연층 상에 상기 화소 영역과 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되도록 투명 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법을 제공하는 것이다.A fourth aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each pixel region is formed on the lower substrate by gate lines and data lines formed in cross directions. A method of manufacturing a FFS mode liquid crystal display device, wherein the switching element is defined and has a switching element disposed at an intersection of the lines, the lower substrate comprising: forming a gate line including a gate electrode on a substrate; After sequentially depositing a gate insulating film, an a-Si film, and an n + a-Si film on the substrate to cover the gate line including the gate electrode, the a-Si film and the n + a-Si film are etched on the gate electrode to form an active layer. Forming a pattern; Forming a transparent pixel electrode on each of the pixel regions on the gate insulating layer; Forming a switching element by forming a data line including a source / drain electrode on an active pattern on the gate insulating layer and on the gate electrode; Coating an insulating layer on the resultant structure, and then forming a metal line having a predetermined thickness on the insulating layer of the non-opening region through which the gate and the data line pass; And forming a transparent common electrode on the insulating layer including the metal line to be spaced apart from the transparent pixel electrode in a non-opening region in which the pixel region, the gate line, and the data line are formed. It is to provide a method of manufacturing a liquid crystal display device.

여기서, 상기 스위칭 소자가 구성된 결과 구조물 상에 절연층을 도포한 후, 상기 금속라인을 형성하는 단계 이전에 상기 게이트 라인과 데이터 라인이 지나가는 비개구부 영역의 절연층을 부분 식각하여 엠보 형태의 반사패턴을 형성하는 단계를 더 포함함이 바람직하다.Here, after applying the insulating layer on the resulting structure of the switching element, before forming the metal line, the insulating layer of the non-opening region through which the gate line and the data line pass through the etching portion of the embossed reflection pattern It is preferable to further include forming a.

바람직하게는, 상기 스위칭 소자에 대응하는 영역에만 상기 상부기판에 블랙매트릭스를 형성시키는 단계를 포함한다.Preferably, the method includes forming a black matrix on the upper substrate only in a region corresponding to the switching element.

바람직하게는, 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 대응하는 상기 상부기판에 형성된 컬러필터의 적어도 일부를 개구(Open)시키는 단계를 더 포함한다.Preferably, the method may further include opening at least a portion of the color filter formed on the upper substrate corresponding to the non-opening region in which the gate line and the data line are formed.

바람직하게는, 상기 금속라인은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-텅스텐(MoW) 중 어느 하나 이상 또는 어느 하나 이상의 합금의 저저항 금속물질로 형성한다.Preferably, the metal line is any one or more of copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), titanium (Ti) or molybdenum-tungsten (MoW). It is formed of a low resistance metal material of the above alloy.

바람직하게는, 상기 투명 화소전극은 플레이트형으로 형성하며, 상기 투명 공통전극은 슬릿형으로 형성한다.Preferably, the transparent pixel electrode is formed in a plate shape, and the transparent common electrode is formed in a slit shape.

이상에서 설명한 바와 같은 본 발명의 FFS 모드 액정표시장치 및 그 제조방법에 따르면, 게이트 라인과 데이터 라인이 지나가는 비개구부 영역의 투명 공통전극 상부 또는 하부에 저저항 금속라인을 상기 투명 공통전극과 전기적으로 접속되도록 형성하여 투명 공통전극의 저항을 감소시킴으로써, 액정 패널 내의 공통전극선 부하(Vcom Load)를 효과적으로 감소시킬 수 있으며, 공통전극선 부하의 증가에 의한 그리니쉬(Greenish)나 플리커(Flicker) 등의 화면 품위 문제를 효과적으로 해결할 수 있는 이점이 있다.According to the FFS mode liquid crystal display device and the manufacturing method thereof of the present invention as described above, a low-resistance metal line electrically above or below the transparent common electrode in the non-opening region through which the gate line and the data line pass. By forming the connection to reduce the resistance of the transparent common electrode, it is possible to effectively reduce the Vcom Load in the liquid crystal panel, the screen such as Greenish or Flicker due to the increase in the common electrode line load There is an advantage that can effectively solve the problem of grace.

또한, 본 발명에 따르면, 저저항 금속라인의 구조를 엠보 형태로 형성하여 별도의 개구율 감소 없이 외부광에 의한 내부 반사를 통해 투과 효율을 증가시킬 수 있으며, 실외에서도 시인성이 우수한 액정표시장치를 구현할 수 있는 이점이 있다.In addition, according to the present invention, by forming the structure of the low-resistance metal line in the form of embossing, the transmission efficiency can be increased through internal reflection by external light without reducing the aperture ratio, and the liquid crystal display device having excellent visibility can be realized even outdoors. There is an advantage to this.

또한, 본 발명에 따르면, 소형 사이즈(Size)의 액정 패널뿐만 아니라 노트북 어플리케이션(Note Book Application) 등의 중형 사이즈(Size)에서도 개구율 감소나 그리니쉬(Greenish) 등의 화면 품위 문제없이 고휘도가 가능한 고개구율 FFS 구조의 액정 패널에 용이하게 적용할 수 있는 이점이 있다.In addition, according to the present invention, not only a liquid crystal panel of a small size, but also a medium size such as a notebook application, a high brightness can be achieved without a problem of reducing the aperture ratio or screen quality such as Greenish. There is an advantage that can be easily applied to the liquid crystal panel of the aperture ratio FFS structure.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으 며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.

(제1 실시예)(First embodiment)

도 1은 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치를 개략적으로 도시한 평면도이고, 도 2는 도 1의 제1 예에 따른 Ⅰ-Ⅰ'선의 단면도이며, 도 3은 도 1의 제1 예에 따른 Ⅱ-Ⅱ'선의 단면도이며, 도 4는 도 1의 제2 예에 따른 Ⅰ-Ⅰ'선의 단면도이며, 도 5는 도 1의 제2 예에 따른 Ⅱ-Ⅱ'선의 단면도이다.1 is a plan view schematically illustrating an FFS mode liquid crystal display device according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II ′ of the first example of FIG. 1, and FIG. FIG. 4 is a cross-sectional view of the II-II 'line according to the first example, FIG. 4 is a cross-sectional view of the II-II' line according to the second example of FIG. 1, and FIG. 5 is a cross-sectional view of the II-II 'line according to the second example of FIG. .

도 1 내지 도 5를 참조하면, 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치는, 크게 서로 대향하여 합착된 상부기판(100) 및 하부기판(200)과, 두 기판과 스페이서(Spacer)(미도시)에 의해 마련된 액정공간에 채워진 액정층(300)을 포함한다.1 to 5, the FFS mode liquid crystal display according to the first exemplary embodiment of the present invention includes an upper substrate 100 and a lower substrate 200 that are largely opposed to each other, two substrates, and a spacer. It includes a liquid crystal layer 300 filled in the liquid crystal space provided by (not shown).

여기서, 상부기판(100)은 통상적으로 컬러 필터 어레이 기판이라고도 하며, 크게 절연성의 기판(110), 블랙매트릭스(Black Matrix)(120) 및 컬러필터(Color Filter)(130) 등으로 구성되어 있다.Here, the upper substrate 100 is commonly referred to as a color filter array substrate, and is mainly composed of an insulating substrate 110, a black matrix 120, a color filter 130, and the like.

블랙매트릭스(120)는 빛의 누설을 방지하기 위한 차광부로서, 기판(110)의 상부에 일정한 간격으로 형성되어 있으며, 일반적으로 적색(R), 녹색(G) 및 청색(B)의 컬러필터 사이를 구분하며, 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다.The black matrix 120 is a light blocking part for preventing the leakage of light, and is formed at regular intervals on the upper portion of the substrate 110 and is generally a color filter of red (R), green (G), and blue (B). It distinguishes between and consists of the photosensitive organic substance with black pigment normally added.

컬러필터(130)는 각 블랙매트릭스(120)의 사이에 적색(R), 녹색(G) 및 청 색(B)의 컬러필터 패턴이 교대로 배열되어 이루어져 있으며, 백라이트 유닛(미도시)으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 수행한다.The color filter 130 is formed by alternately arranging color filter patterns of red (R), green (G), and blue (B) between the black matrices 120 and irradiating from a backlight unit (not shown). To give color to the light passing through the liquid crystal layer 300.

그리고, 하부기판(200)은 통상적으로 박막트랜지스터 어레이 기판이라고도 하며, 절연성의 기판(210) 상에 스위칭 소자인 박막트랜지스터(TFT)가 매트릭스 형태(Matrix Type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트 라인(Gate Line, GL)과 데이터 라인(Data Line, DL)이 형성되어 있다.The lower substrate 200 is also commonly referred to as a thin film transistor array substrate, and a thin film transistor (TFT), which is a switching element, is positioned in a matrix type on the insulating substrate 210, and a plurality of thin film transistors (TFTs) are provided. The gate line (GL) and the data line (Data Line, DL) passing through the () are formed.

이를 구체적으로 설명하면, 하부기판(200)에는 불투명 금속으로 된 게이트 라인(GL)과 데이터 라인(DL)이 수직 교차하도록 배열되어 단위 화소를 형성하고, 이러한 단위 화소 영역 내에는 투명 공통전극(220)과 투명 화소전극(230)이 절연층(240)의 개재 하에 배치되는데, 투명 화소전극(230)은 예컨대, 플레이트 형태로 데이터 라인(DL)과 동일 층에 배치되고, 투명 공통전극(220)은 절연층(240) 상에 증착된 투명 도전층의 패터닝에 의하여 다수의 빗살들을 갖는 형태로 마련되어 투명 화소전극(230)과 소정 영역 중첩된다.Specifically, the lower substrate 200 is arranged so that the gate line GL and the data line DL made of opaque metal vertically cross each other to form a unit pixel, and the transparent common electrode 220 is formed in the unit pixel region. ) And the transparent pixel electrode 230 are disposed under the insulating layer 240, and the transparent pixel electrode 230 is disposed on the same layer as the data line DL in the form of a plate, for example, and the transparent common electrode 220. The silver is formed in a form having a plurality of combs by patterning the transparent conductive layer deposited on the insulating layer 240 and overlaps a predetermined region with the transparent pixel electrode 230.

또한, 게이트 라인(GL) 중 게이트 전극(250) 상에는 게이트 절연막(260)의 개재 하에 a-Si막과 n+ a-Si막이 차례로 증착된 액티브 패턴(270)과, 소오스/드레인 전극(280a,280b)이 마련되어 박막 트랜지스터(TFT)를 형성한다. 드레인 전극(280b)은 투명 화소전극(230)과 전기적으로 접속되어 단위 화소에 데이터 신호가 인가된다.Further, an active pattern 270 in which an a-Si film and an n + a-Si film are sequentially deposited on the gate electrode 250 among the gate lines GL under the gate insulating film 260, and the source / drain electrodes 280a and 280b. ) Is formed to form a thin film transistor (TFT). The drain electrode 280b is electrically connected to the transparent pixel electrode 230 to apply a data signal to the unit pixel.

특히, 투명 공통전극(220)의 저항을 감소시키기 위한 저저항 금속라인(290) 이 게이트 라인(GL)과 데이터 라인(DL)이 형성된 비개구부 영역(또는 불투과 영역)의 투명 공통전극(220) 상에 일정 두께로 형성되어 있으며, 투명 공통전극(220)과 전기적으로 접속된다.In particular, the low resistance metal line 290 for reducing the resistance of the transparent common electrode 220 includes the transparent common electrode 220 of the non-opening region (or impermeable region) in which the gate line GL and the data line DL are formed. It is formed to a predetermined thickness on the), and is electrically connected to the transparent common electrode 220.

이때, 저저항 금속라인(290)의 두께는 가능한 약 수 백 Å 정도 내외로 얇게 하여 금속라인 상에 형성된 투명 공통전극(220)이 단차에 의해 단선되거나, 또는 러빙 단차에 의해 발생되는 빛샘을 최소화시켜야 한다. 단, 액정표시장치의 크기가 증가함에 따라 투명 공통전극(220)의 저항을 줄이기 위해 약 1000Å 정도 이상으로 형성시킬 수 있다.At this time, the thickness of the low-resistance metal line 290 is as thin as about several hundred micrometers to minimize the leakage of the transparent common electrode 220 formed on the metal line by a step or by the rubbing step. You have to. However, as the size of the liquid crystal display increases, the thickness of the transparent common electrode 220 may be formed to about 1000 kΩ or more.

한편, 도 4 및 도 5에 도시된 바와 같이, 저저항 금속라인(290)의 위치는 필요에 따라 투명 공통전극(220)의 하부에 형성될 수도 있다.4 and 5, the location of the low resistance metal line 290 may be formed under the transparent common electrode 220 as necessary.

이러한 저저항 금속라인(290)은 예컨대, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 티타늄(Ti), 또는 몰리브덴-텅스텐(MoW) 중 어느 하나 이상 또는 어느 하나 이상의 합금의 저저항 금속물질로 이루어짐이 바람직하다.The low resistance metal line 290 may be formed of any one of, for example, copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), titanium (Ti), or molybdenum-tungsten (MoW). It is preferably made of a low resistance metal material of the above or any one or more alloys.

상기와 같이 게이트 라인(GL)과 데이터 라인(DL)이 지나가는 비개구부 영역의 투명 공통전극(220) 상부 또는 하부에 전기적으로 접속되도록 저저항 금속라인(290)을 형성하여 투명 공통전극(220)의 저항을 감소시킴으로써, 액정 패널(Panel) 내의 공통전극선 부하(Vcom Load)를 효과적으로 감소시킬 수 있으며, 공통전극선 부하(Vcom Load)의 증가에 의한 그리니쉬(Greenish)나 플리커(Flicker) 등의 화면 품위 문제를 효과적으로 해결할 수 있다.As described above, the low resistance metal line 290 is formed to be electrically connected to the upper or lower portion of the transparent common electrode 220 in the non-opening region through which the gate line GL and the data line DL pass, thereby forming the transparent common electrode 220. By reducing the resistance of the panel, the common electrode line load (Vcom Load) in the liquid crystal panel (Panel) can be effectively reduced, and the screen such as Greenish or Flicker due to the increase of the common electrode line load (Vcom Load) It can effectively solve class problems.

또한, 소형 사이즈(Size)의 액정 패널뿐만 아니라 예컨대, 노트북 어플리케이션(Note Book Application) 등의 중형 사이즈(Size)에서도 개구율 감소나 그리니쉬(Greenish) 등의 화면 품위 문제없이 고휘도가 가능한 고개구율 FFS 구조의 액정 패널에 용이하게 적용할 수 있다.In addition, not only a small size liquid crystal panel, but also a medium size size such as a notebook application, for example, a high-aperture-rate FFS structure capable of high brightness without decreasing aperture ratio or screen quality such as Greenish. It can be easily applied to a liquid crystal panel.

다음으로, 도 1 내지 도 5를 참조하여 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치의 제조방법에 대해서 상세하게 설명한다.Next, a method of manufacturing the FFS mode liquid crystal display device according to the first embodiment of the present invention will be described in detail with reference to FIGS. 1 to 5.

도 1 내지 도 5를 참조하면, 먼저, 하부기판(200)의 제조는 기판(210) 상에 게이트 전극(250)을 포함한 게이트 라인(GL)을 형성한다. 즉, 기판(210) 상에 불투명 금속막의 증착 및 이에 대한 패터닝을 통해 박막 트랜지스터(TFT) 형성부의 기판(210) 부분 상에 게이트 전극(250)을 포함한 게이트 라인(GL)을 형성한다.1 to 5, first, manufacturing of the lower substrate 200 forms a gate line GL including the gate electrode 250 on the substrate 210. That is, the gate line GL including the gate electrode 250 is formed on the portion of the substrate 210 of the thin film transistor TFT forming unit by depositing and patterning an opaque metal film on the substrate 210.

그런 다음, 게이트 전극(250)을 포함한 게이트 라인(GL)을 덮도록 기판(210)의 전체 상부에 게이트 절연막(260)을 증착한 후, a-Si막과 n+ a-Si막을 차례로 증착한 상태에서 이들을 패터닝하여 게이트 전극(250) 상부의 게이트 절연막(260) 부분 상에 액티브 패턴(270)을 형성한다.Then, after the gate insulating film 260 is deposited over the entirety of the substrate 210 to cover the gate line GL including the gate electrode 250, the a-Si film and the n + a-Si film are sequentially deposited. The active patterns 270 are formed on the gate insulating layer 260 on the gate electrode 250 by patterning them.

이후에, 게이트 절연막(260) 상에 투명 도전층의 증착 및 패터닝을 통해 각 화소영역 내에 배치되게 플레이트형 투명 화소전극(230)을 형성한다.Subsequently, the plate-type transparent pixel electrode 230 is formed on the gate insulating layer 260 to be disposed in each pixel region through deposition and patterning of the transparent conductive layer.

그런 다음, 소오스/드레인(Source/Drain)용 금속막을 증착한 후, 이를 패터닝해서 소오스/드레인 전극(280a,280b)을 포함한 데이터 라인(DL)을 형성하고, 이를 통해, 박막 트랜지스터(TFT)를 구성한다. 이때, 드레인 전극(280b)은 투명 화소 전극(230)과 전기적으로 접속되도록 형성한다.Then, the source / drain metal film is deposited, and then patterned to form a data line DL including the source / drain electrodes 280a and 280b, whereby the thin film transistor TFT is formed. Configure. In this case, the drain electrode 280b is formed to be electrically connected to the transparent pixel electrode 230.

이어서, 박막 트랜지스터(TFT)가 형성된 결과 구조물 상에 예컨대, 실리콘 질화막(SiNx) 재질의 절연층(240)을 도포한 후, 투명 화소전극(230)과 적어도 일부가 중첩하도록 빗살 형태를 가진 투명 공통전극(220)을 형성한다.Subsequently, after applying the insulating layer 240 made of, for example, silicon nitride film (SiNx), to the resulting structure on which the thin film transistor TFT is formed, a transparent common having a comb-tooth shape to overlap at least a portion of the transparent pixel electrode 230. The electrode 220 is formed.

이후에, 게이트 라인(GL)과 데이터 라인(DL)이 지나가는 비개구부 영역의 투명 공통전극(220) 상에 전기적으로 접속되도록 예컨대, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 티타늄(Ti), 또는 몰리브덴-텅스텐(MoW) 중 어느 하나 이상 또는 어느 하나 이상의 합금의 저저항 금속물질로 이루어진 저저항 금속라인(290)을 형성한다.Thereafter, for example, copper (Cu), aluminum (Al), and aluminum alloy (AlNd: Aluminum) may be electrically connected to the transparent common electrode 220 in the non-opening region through which the gate line GL and the data line DL pass. Neodymium, Molybdenum (Mo), Titanium (Ti), or Molybdenum-Tungsten (MoW) to form a low-resistance metal line 290 made of a low-resistance metal material of any one or more alloys.

한편, 도 4 및 도 5에 도시된 바와 같이, 투명 공통전극(220)을 형성하기 전에 저저항 금속라인(290)을 먼저 형성한 후, 그 상부 즉, 저저항 금속라인(290)을 포함한 절연층(240) 상에 투명 화소전극(230)과 적어도 일부가 중첩하도록 빗살 형태를 가진 투명 공통전극(220)을 형성할 수도 있다.4 and 5, before forming the transparent common electrode 220, the low resistance metal line 290 is first formed, and then the upper portion, that is, the insulation including the low resistance metal line 290 is formed. A transparent common electrode 220 having a comb-tooth shape may be formed on the layer 240 to overlap at least a portion of the transparent pixel electrode 230.

마지막으로, 블랙매트릭스(120)와 컬러필터(130)를 포함한 상부기판(100)을 하부기판(200)과 대향되도록 일정간격 이격되게 배치시킨 후, 상부기판(100)과 하부기판(200)의 사이에 소정의 스페이서(Spacer)를 통해 액정층(300)을 개재하고 이들을 서로 합착시켜 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치의 제조를 완성한다.Finally, the upper substrate 100 including the black matrix 120 and the color filter 130 is disposed to be spaced apart by a predetermined interval so as to face the lower substrate 200, and then the upper substrate 100 and the lower substrate 200 Manufacturing of the FFS mode liquid crystal display device according to the first embodiment of the present invention is completed by interposing the liquid crystal layer 300 through a predetermined spacer and bonding them together.

(제2 실시예)(2nd Example)

도 6은 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치를 개략적으로 도시한 평면도이고, 도 7은 도 6의 제1 예에 따른 Ⅲ-Ⅲ'선의 단면도이며, 도 8은 도 6의 제1 예에 따른 Ⅳ-Ⅳ'선의 단면도이며, 도 9는 도 6의 제2 예에 따른 Ⅲ-Ⅲ'선의 단면도이며, 도 10은 도 6의 제2 예에 따른 Ⅳ-Ⅳ'선의 단면도이며, 도 11은 도 6의 제3 예에 따른 Ⅲ-Ⅲ'선의 단면도이며, 도 12는 도 6의 제3 예에 따른 Ⅳ-Ⅳ'선의 단면도이다.6 is a plan view schematically illustrating a FFS mode liquid crystal display device according to a second embodiment of the present invention, FIG. 7 is a cross-sectional view taken along line III-III ′ according to the first example of FIG. 6, and FIG. FIG. 9 is a cross-sectional view taken along line IV-IV 'according to the first example, and FIG. 9 is a cross-sectional view taken along line III-III' according to the second example of FIG. 6, and FIG. 10 is a cross-sectional view taken along line IV-IV ′ according to the second example of FIG. 6. 11 is a cross-sectional view taken along line III-III ′ according to the third example of FIG. 6, and FIG. 12 is a cross-sectional view taken along line IV-IV ′ according to the third example of FIG. 6.

도 6 내지 도 12를 참조하면, 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치는, 본 발명의 제1 실시예와 마찬가지로 서로 대향하여 합착된 상부기판(100) 및 하부기판(200)과, 두 기판과 스페이서(Spacer)(미도시)에 의해 마련된 액정공간에 채워진 액정층(300)을 포함한다.6 to 12, the FFS mode liquid crystal display device according to the second embodiment of the present invention, like the first embodiment of the present invention, the upper substrate 100 and the lower substrate 200 which are bonded to face each other. And a liquid crystal layer 300 filled in a liquid crystal space provided by two substrates and a spacer (not shown).

여기서, 상부기판(100)은 통상적으로 컬러 필터 어레이 기판이라고도 하며, 크게 절연성의 기판(110), 블랙매트릭스(120) 및 컬러필터(130) 등으로 구성되는 바, 본 발명의 제1 실시예와 동일한 구성요소들이므로, 이에 대한 구체적인 구성 및 작용 효과에 대한 설명은 생략하기로 한다.Here, the upper substrate 100 is also commonly referred to as a color filter array substrate, and is mainly composed of an insulating substrate 110, a black matrix 120, a color filter 130, and the like. Since the same components, a detailed description of the configuration and operation effects thereof will be omitted.

그리고, 하부기판(200)은 통상적으로 박막트랜지스터 어레이 기판이라고도 하며, 절연성의 기판(210) 상에 스위칭 소자인 박막트랜지스터(TFT)가 매트릭스 형태(Matrix Type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트 라인(Gate Line, GL)과 데이터 라인(Data Line, DL)이 형성되어 있는 바, 본 발명의 제1 실시예와 동일한 구성요소들이므로, 이에 대한 구체적인 구성 및 작용 효과에 대한 설명은 생략하기로 한다.The lower substrate 200 is also commonly referred to as a thin film transistor array substrate, and a thin film transistor (TFT), which is a switching element, is positioned in a matrix type on the insulating substrate 210, and a plurality of thin film transistors (TFTs) are provided. Gate line (GL) and data line (Data Line, DL) passing through the () is formed, since the same components as the first embodiment of the present invention, the specific configuration and effect The description will be omitted.

한편, 본 발명의 제1 실시예와의 차이점을 살펴보면, 투명 공통전극(220)과 저저항 금속라인(290) 사이에 엠보(Embo) 형태의 반사패턴(295)을 추가적으로 형성하여 저저항 금속라인(290)의 구조가 엠보 형태의 반사판으로 형성됨으로써, 별도의 개구율 감소 없이 외부광에 의한 내부 반사를 통해 투과 효율을 증가시킬 수 있다.Meanwhile, referring to the difference from the first exemplary embodiment of the present invention, the reflective pattern 295 having an emboss shape is additionally formed between the transparent common electrode 220 and the low resistance metal line 290 to form a low resistance metal line. Since the structure of 290 is formed of an embossed reflection plate, the transmission efficiency can be increased through internal reflection by external light without additional aperture ratio reduction.

이를 구체적으로 설명하면, 게이트 라인(GL)과 데이터 라인(DL)이 형성된 비개구부 영역(또는 불투과 영역)의 투명 공통전극(220) 상에 예컨대, 실리콘 질화막(SiNx)이나 레진(Resin) 등의 절연물질로 이루어진 엠보 형태의 반사패턴(295)이 형성되어 있다.Specifically, for example, a silicon nitride film (SiNx) or a resin (Resin) may be formed on the transparent common electrode 220 of the non-opening region (or impermeable region) in which the gate line GL and the data line DL are formed. An embossed reflection pattern 295 formed of an insulating material is formed.

그리고, 반사패턴(295)의 전체 상부면에 투명 공통전극(220)의 저항을 감소시키기 위한 저저항 금속라인(290)이 투명 공통전극(220)과 전기적으로 접속되도록 형성되어 있다.The low resistance metal line 290 for reducing the resistance of the transparent common electrode 220 is formed on the entire upper surface of the reflective pattern 295 to be electrically connected to the transparent common electrode 220.

또한, 엠보 형태의 반사패턴(295)에 대응하는 상부기판(100)의 블랙매트릭스(120) 및 컬러필터(130)를 개구(Open)시킴으로써, 외부광의 입사량을 크게 하여 엠보 형태의 반사판인 저저항 금속라인(290)에 의한 난반사를 통해 투과효율을 극대화시킬 수도 있다. 이 경우 블랙매트릭스(120)의 개구 영역은 엠보 형태의 반사판인 저저항 금속라인(290)에 의해 빛샘이 차단되어 콘트라스트(Contrast) 저하 등의 문제를 효과적으로 방지할 수 있다.In addition, by opening the black matrix 120 and the color filter 130 of the upper substrate 100 corresponding to the reflective pattern 295 of the embossing shape, the incident amount of external light is increased to reduce the Through the diffuse reflection by the resistance metal line 290 may be maximized the transmission efficiency. In this case, light leakage is blocked by the low-resistance metal line 290, which is an embossed reflection plate, in the opening area of the black matrix 120, thereby effectively preventing problems such as contrast degradation.

또한, 블랙매트릭스(120) 영역의 일부 또는 전체에는 엠보 형태의 반사패턴(295)이 형성되어 있지 않으며, 투명 공통전극(220)과 저저항 금속라인(290)이 직접적으로 접속(Contact)됨이 바람직하다.In addition, an embossed reflection pattern 295 is not formed in part or the entirety of the black matrix 120, and the transparent common electrode 220 and the low resistance metal line 290 are directly connected to each other. desirable.

즉, 본 발명의 제1 실시예와 마찬가지로 투명 공통전극(220)과 저저항 금속라인(290)은 전기적으로 연결되어 Vcom 저항을 효과적으로 감소시킬 수 있고, 엠보 형태의 반사패턴(295)은 저저항 금속라인(290)의 하부에 형성되어 내부반사 효율을 증가시킬 수 있는 효과를 기대할 수 있다.That is, as in the first embodiment of the present invention, the transparent common electrode 220 and the low resistance metal line 290 are electrically connected to effectively reduce the Vcom resistance, and the reflective pattern 295 having the embossed shape has a low resistance. It can be expected to be formed under the metal line 290 to increase the internal reflection efficiency.

한편, 도 9 및 도 10에 도시된 바와 같이, 엠보 형태의 반사패턴(295)을 추가적으로 형성하지 않고, 게이트 라인(GL)과 데이터 라인(DL)이 지나가는 비개구부 영역(또는 불투과 영역)의 절연층(240)을 부분 식각하여 엠보 형태의 반사패턴(240a)을 형성할 수도 있다.As shown in FIGS. 9 and 10, the non-opening region (or opaque region) through which the gate line GL and the data line DL pass, without additionally forming an embossed reflection pattern 295. The insulating layer 240 may be partially etched to form an embossed reflective pattern 240a.

투명 공통전극(220)은 엠보 형태의 반사패턴(240a)을 포함한 절연층(240) 상에 증착된 투명 도전층의 패터닝에 의하여 다수의 빗살들을 갖는 형태로 마련되어 투명 화소전극(230)과 소정 영역 중첩되도록 형성된다.The transparent common electrode 220 is formed to have a plurality of combs by patterning the transparent conductive layer deposited on the insulating layer 240 including the embossed reflective pattern 240a. The transparent pixel electrode 230 and a predetermined region are provided. It is formed to overlap.

그리고, 투명 공통전극(220)의 저항을 감소시키기 위한 저저항 금속라인(290)이 엠보 형태의 반사패턴(240a) 영역 즉, 게이트 라인(GL)과 데이터 라인(DL)이 형성된 비개구부 영역(또는 불투과 영역)의 투명 공통전극(220) 상에 소정 두께로 형성되어 있으며, 투명 공통전극(220)과 전기적으로 접속된다.In addition, the low resistance metal line 290 for reducing the resistance of the transparent common electrode 220 is an embossed reflection pattern 240a region, that is, a non-opening region in which the gate line GL and the data line DL are formed. Or a predetermined thickness on the transparent common electrode 220 of the non-transmissive region, and is electrically connected to the transparent common electrode 220.

다른 한편, 도 11 및 도 12에 도시된 바와 같이, 저저항 금속라인(290)의 위치는 필요에 따라 투명 공통전극(220)의 하부에 형성될 수도 있다.11 and 12, the location of the low resistance metal line 290 may be formed under the transparent common electrode 220 as necessary.

이러한 저저항 금속라인(290)은 예컨대, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 등의 저저 항 및 고반사 금속물질로 이루어짐이 바람직하다.The low resistance metal line 290 is, for example, low resistance and high reflection metal material such as copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), molybdenum-tungsten (MoW) It is preferably made of.

상기와 같이 게이트 라인(GL)과 데이터 라인(DL)이 지나가는 비개구부 영역의 투명 공통전극(220) 상부 또는 하부에 전기적으로 접속되도록 저저항 금속라인(290)을 형성하여 투명 공통전극(220)의 저항을 감소시킴으로써, 액정 패널(Panel) 내의 공통전극선 부하(Vcom Load)를 효과적으로 감소시킬 수 있으며, 공통전극선 부하(Vcom Load)의 증가에 의한 그리니쉬(Greenish)나 플리커(Flicker) 등의 화면 품위 문제를 효과적으로 해결할 수 있다.As described above, the low resistance metal line 290 is formed to be electrically connected to the upper or lower portion of the transparent common electrode 220 in the non-opening region through which the gate line GL and the data line DL pass, thereby forming the transparent common electrode 220. By reducing the resistance of the panel, the common electrode line load (Vcom Load) in the liquid crystal panel (Panel) can be effectively reduced, and the screen such as Greenish or Flicker due to the increase of the common electrode line load (Vcom Load) It can effectively solve class problems.

또한, 소형 사이즈(Size)의 액정 패널뿐만 아니라 예컨대, 노트북 어플리케이션(Note Book Application) 등의 중형 사이즈(Size)에서도 개구율 감소나 그리니쉬(Greenish) 등의 화면 품위 문제없이 고휘도가 가능한 고개구율 FFS 구조의 액정 패널에 용이하게 적용할 수 있다.In addition, not only a small size liquid crystal panel, but also a medium size size such as a notebook application, for example, a high-aperture-rate FFS structure capable of high brightness without decreasing aperture ratio or screen quality such as Greenish. It can be easily applied to a liquid crystal panel.

또한, 저저항 금속라인(290)의 구조를 엠보 형태로 형성하여 별도의 개구율 감소 없이 외부광에 의한 내부 반사를 통해 투과 효율을 증가시킬 수 있으며, 실외에서도 시인성이 우수한 액정표시 장치를 구현할 수 있다.In addition, by forming the structure of the low resistance metal line 290 in the form of an embossing can increase the transmission efficiency through the internal reflection by the external light without reducing the aperture ratio, it is possible to implement a liquid crystal display device with excellent visibility outdoors. .

다음으로, 도 6 내지 도 12를 참조하여 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치의 제조방법에 대해서 상세하게 설명한다.Next, the manufacturing method of the FFS mode liquid crystal display device according to the second embodiment of the present invention will be described in detail with reference to FIGS. 6 to 12.

도 6 내지 도 12를 참조하면, 먼저, 하부기판(200)의 제조는 절연성의 기판(210) 상에 게이트 전극(250)을 포함한 게이트 라인(GL)을 형성한다. 즉, 기판(210) 상에 불투명 금속막의 증착 및 이에 대한 패터닝을 통해 박막 트랜지스 터(TFT) 형성부의 기판(210) 부분 상에 게이트 전극(250)을 포함한 게이트 라인(GL)을 형성한다.6 to 12, first, in manufacturing the lower substrate 200, a gate line GL including the gate electrode 250 is formed on an insulating substrate 210. That is, the gate line GL including the gate electrode 250 is formed on the portion of the substrate 210 of the thin film transistor TFT forming unit by depositing and patterning an opaque metal film on the substrate 210.

그런 다음, 게이트 전극(250)을 포함한 게이트 라인(GL)을 덮도록 기판(210)의 전체 상부에 게이트 절연막(260)을 증착한 후, a-Si막과 n+ a-Si막을 차례로 증착한 상태에서 이들을 패터닝하여 게이트 전극(250) 상부의 게이트 절연막(260) 부분 상에 액티브 패턴(270)을 형성한다. 다음으로, 게이트 절연막(260) 상에 투명 도전층의 증착 및 패터닝을 통해 각 화소영역 내에 배치되게 플레이트형 투명 화소전극(230)을 형성한다.Then, after the gate insulating film 260 is deposited over the entirety of the substrate 210 to cover the gate line GL including the gate electrode 250, the a-Si film and the n + a-Si film are sequentially deposited. The active patterns 270 are formed on the gate insulating layer 260 on the gate electrode 250 by patterning them. Next, the plate-type transparent pixel electrode 230 is formed on the gate insulating layer 260 to be disposed in each pixel region through deposition and patterning of the transparent conductive layer.

그런 다음, 소오스/드레인(Source/Drain)용 금속막을 증착한 후, 이를 패터닝해서 소오스/드레인 전극(280a,280b)을 포함한 데이터 라인(DL)을 형성하고, 이를 통해, 박막 트랜지스터(TFT)를 구성한다. 이때, 드레인 전극(280b)은 화소전극(230)과 전기적으로 접속되도록 형성한다.Then, the source / drain metal film is deposited, and then patterned to form a data line DL including the source / drain electrodes 280a and 280b, whereby the thin film transistor TFT is formed. Configure. In this case, the drain electrode 280b is formed to be electrically connected to the pixel electrode 230.

이어서, 박막 트랜지스터(TFT)가 형성된 결과 구조물 상에 예컨대, 실리콘 질화막(SiNx) 재질의 절연층(240)을 도포한 후, 투명 화소전극(230)과 적어도 일부가 중첩하도록 빗살 형태를 가진 투명 공통전극(220)을 형성한다.Subsequently, after applying the insulating layer 240 made of, for example, silicon nitride film (SiNx), to the resulting structure on which the thin film transistor TFT is formed, a transparent common having a comb-tooth shape to overlap at least a portion of the transparent pixel electrode 230. The electrode 220 is formed.

이후에, 게이트 라인(GL)과 데이터 라인(DL)이 지나가는 비개구부 영역의 투명 공통전극(220) 상에 통상의 식각 공정에 의해 엠보 형태의 반사패턴(295)을 형성한다. 이때, 반사패턴(295)은 예컨대, 실리콘 질화막(SiNx)이나 레진(Resin) 등의 절연물질로 이루어짐이 바람직하다.Thereafter, an embossed reflection pattern 295 is formed on the transparent common electrode 220 in the non-opening region through which the gate line GL and the data line DL pass, by a conventional etching process. In this case, the reflective pattern 295 is preferably made of an insulating material such as silicon nitride (SiNx) or resin.

그런 다음, 반사패턴(295)의 전체 상부면에 투명 공통전극(220)과 전기적으 로 접속되도록 예컨대, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 티타늄(Ti), 또는 몰리브덴-텅스텐(MoW) 중 어느 하나 이상 또는 어느 하나 이상의 합금의 저저항 금속물질로 이루어진 저저항 금속라인(290)을 형성한다.Then, for example, copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo) to be electrically connected to the transparent common electrode 220 on the entire upper surface of the reflective pattern 295. And a low resistance metal line 290 made of a low resistance metal material of at least one of titanium (Ti) or molybdenum-tungsten (MoW) or at least one alloy.

한편, 도 9 및 도 10에 도시된 바와 같이, 엠보 형태의 반사패턴(295)을 추가적으로 형성하지 않고 즉, 엠보를 형성하기 위한 별도의 추가 마스크 공정 없이 게이트 라인(GL)과 데이터 라인(DL)이 지나가는 비개구부 영역(또는 불투과 영역)의 절연층(240)을 부분 식각하여 엠보 형태의 반사패턴(240a)을 형성한 후, 반사패턴(240a)을 포함한 절연층(240) 상에 증착된 투명 도전층의 패터닝에 의하여 다수의 빗살들을 갖는 형태로 마련되어 투명 화소전극(230)과 소정 영역 중첩되도록 투명 공통전극(220)을 형성할 수도 있다.Meanwhile, as shown in FIGS. 9 and 10, the gate line GL and the data line DL are not formed without additionally forming the embossed reflection pattern 295, that is, without a separate additional mask process for forming the emboss. The insulating layer 240 of the non-opening region (or impervious region) passing through is partially etched to form an embossed reflective pattern 240a, and then deposited on the insulating layer 240 including the reflective pattern 240a. The transparent common electrode 220 may be formed to have a plurality of comb teeth by patterning the transparent conductive layer so as to overlap a predetermined area with the transparent pixel electrode 230.

그런 다음, 투명 공통전극(220)의 저항을 감소시키기 위한 저저항 금속라인(290)을 투명 공통전극(220)과 전기적으로 접속되도록 엠보 형태의 반사패턴(240a) 영역 즉, 게이트 라인(GL)과 데이터 라인(DL)이 형성된 비개구부 영역(또는 불투과 영역)의 투명 공통전극(220) 상에 소정 두께로 형성한다.Then, the low-resistance metal line 290 for reducing the resistance of the transparent common electrode 220 is electrically connected to the transparent common electrode 220 region of the embossed reflective pattern 240a, that is, the gate line GL. And a predetermined thickness on the transparent common electrode 220 of the non-opening region (or opaque region) where the data line DL is formed.

다른 한편, 도 11 및 도 12에 도시된 바와 같이, 투명 공통전극(220)을 형성하기 전에 저저항 금속라인(290)을 먼저 형성한 후, 그 상부에 투명 화소전극(230)과 적어도 일부가 중첩하도록 빗살 형태를 가진 투명 공통전극(220)을 형성할 수도 있다.11 and 12, the low resistance metal line 290 is first formed before the transparent common electrode 220 is formed, and then the transparent pixel electrode 230 and at least a portion thereof are formed on the low resistance metal line 290. A transparent common electrode 220 having a comb tooth shape may be formed to overlap.

마지막으로, 블랙매트릭스(120)와 컬러필터(130)를 포함한 상부기판(100)을 하부기판(200)과 대향되도록 일정간격 이격되게 배치시킨 후, 상부기판(100)과 하부기판(200)의 사이에 소정의 스페이서(Spacer)를 통해 액정층(300)을 개재하고 이들을 서로 합착시켜 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치의 제조를 완성한다.Finally, the upper substrate 100 including the black matrix 120 and the color filter 130 is disposed to be spaced apart by a predetermined interval so as to face the lower substrate 200, and then the upper substrate 100 and the lower substrate 200 The manufacturing of the FFS mode liquid crystal display device according to the second embodiment of the present invention is completed by interposing the liquid crystal layer 300 through a predetermined spacer and bonding them together.

전술한 본 발명에 따른 FFS 모드 액정표시장치 및 그 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although a preferred embodiment of the above-described FFS mode liquid crystal display device and a method of manufacturing the same according to the present invention has been described, the present invention is not limited thereto, and various claims are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible to carry out the transformation to this also belongs to the present invention.

도 1은 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치를 개략적으로 도시한 평면도.1 is a plan view schematically showing an FFS mode liquid crystal display device according to a first embodiment of the present invention;

도 2는 도 1의 제1 예에 따른 Ⅰ-Ⅰ'선의 단면도.2 is a cross-sectional view taken along line II ′ of the first example of FIG. 1.

도 3은 도 1의 제1 예에 따른 Ⅱ-Ⅱ'선의 단면도.3 is a cross-sectional view taken along line II-II 'of the first example of FIG.

도 4는 도 1의 제2 예에 따른 Ⅰ-Ⅰ'선의 단면도.4 is a cross-sectional view taken along line II ′ of the second example of FIG. 1.

도 5는 도 1의 제2 예에 따른 Ⅱ-Ⅱ'선의 단면도.5 is a cross-sectional view taken along line II-II ′ according to the second example of FIG. 1.

도 6은 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치를 개략적으로 도시한 평면도.6 is a plan view schematically illustrating an FFS mode liquid crystal display device according to a second embodiment of the present invention;

도 7은 도 6의 제1 예에 따른 Ⅲ-Ⅲ'선의 단면도.7 is a cross-sectional view taken along line III-III ′ according to the first example of FIG. 6.

도 8은 도 6의 제1 예에 따른 Ⅳ-Ⅳ'선의 단면도.8 is a cross-sectional view taken along a line IV-IV 'according to the first example of FIG.

도 9는 도 6의 제2 예에 따른 Ⅲ-Ⅲ'선의 단면도.9 is a cross-sectional view taken along line III-III ′ according to the second example of FIG. 6.

도 10은 도 6의 제2 예에 따른 Ⅳ-Ⅳ'선의 단면도.10 is a cross-sectional view taken along a line IV-IV 'according to a second example of FIG.

도 11은 도 6의 제3 예에 따른 Ⅲ-Ⅲ'선의 단면도.11 is a cross-sectional view taken along line III-III ′ according to the third example of FIG. 6.

도 12는 도 6의 제3 예에 따른 Ⅳ-Ⅳ'선의 단면도.12 is a cross-sectional view taken along a line IV-IV 'according to a third example of FIG.

Claims (19)

하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 및 데이터 라인들에 의해 각 화소 영역이 규정되며, 상기 게이트 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서,A lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each pixel region is defined by gates and data lines formed in cross directions in the lower substrates. In the FFS mode liquid crystal display device wherein the switching element is arranged at the intersection of the 상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 상기 화소 영역 내에는 투명 화소전극과, 절연층을 사이에 두고 상기 화소 영역과 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되는 투명 공통전극을 구비하고,In order to control the amount of light transmission by applying an electric field to the liquid crystal layer, the transparent pixel electrode is disposed in the pixel region, and the transparent pixel electrode is formed in a non-opening region in which the pixel region, the gate line, and the data line are formed. It is provided with a transparent common electrode spaced apart from, 상기 게이트 라인과 데이터 라인이 형성된 비개구부 영역의 투명 공통전극 상부 또는 하부에 일정 두께의 금속라인이 상기 투명 공통전극과 전기적으로 접속되도록 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.And a metal line having a predetermined thickness is electrically connected to the transparent common electrode above or below the transparent common electrode of the non-opening region in which the gate line and the data line are formed. 제 1 항에 있어서,The method of claim 1, 상기 게이트 라인과 데이터 라인이 형성된 비개구부 영역의 절연층에 부분 식각을 통해 엠보 형태의 반사패턴이 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.And an embossed reflection pattern is formed on the insulating layer of the non-opening region where the gate line and the data line are formed through partial etching. 하부기판, 상부기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 및 데이터 라인들에 의해 각 화소 영역이 규정되며, 상기 게이트 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서,A lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each pixel region is defined by gates and data lines formed in cross directions in the lower substrates. In the FFS mode liquid crystal display device wherein the switching element is arranged at the intersection of the 상기 액정층에 전계를 인가하여 광 투과량을 조절하기 위하여 상기 화소 영역 내에는 투명 화소전극과, 절연층을 사이에 두고 상기 화소 영역과 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되는 투명 공통전극을 구비하고,In order to control the amount of light transmission by applying an electric field to the liquid crystal layer, the transparent pixel electrode is disposed in the pixel region, and the transparent pixel electrode is formed in a non-opening region in which the pixel region, the gate line, and the data line are formed. It is provided with a transparent common electrode spaced apart from, 상기 게이트 라인과 데이터 라인이 형성된 비개구부 영역의 투명 공통전극 상에 엠보 형태의 반사패턴이 형성되며, 상기 반사패턴의 전체 상부면에 일정 두께의 금속라인이 상기 공통전극과 전기적으로 접속되도록 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.An embossed reflective pattern is formed on the transparent common electrode of the non-opening region where the gate line and the data line are formed, and a metal line having a predetermined thickness is electrically connected to the common electrode on the entire upper surface of the reflective pattern. An FFS mode liquid crystal display device, characterized in that. 제 3 항에 있어서,The method of claim 3, wherein 상기 반사패턴은 실리콘 질화막(SiNx) 또는 레진(Resin)의 절연물질로 이루어진 것을 특징으로 하는 FFS 모드 액정표시장치.And the reflective pattern is made of an insulating material of silicon nitride (SiNx) or resin. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 스위칭 소자에 대응하는 영역에만 상기 상부기판에 블랙매트릭스가 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.And a black matrix is formed on the upper substrate only in an area corresponding to the switching element. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 대응하는 상기 상부기판에 형성된 컬러필터의 적어도 일부가 개구(Open)되도록 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.And at least a portion of the color filter formed in the upper substrate corresponding to the non-opening region in which the gate line and the data line are formed is opened. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 금속라인은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-텅스텐(MoW) 중 어느 하나이상 또는 어느 하나 이상의 합금의 저저항 금속물질로 이루어진 것을 특징으로 하는 FFS 모드 액정표시장치.The metal line may be formed of at least one of copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), titanium (Ti), or molybdenum-tungsten (MoW), or any one or more alloys. An FFS mode liquid crystal display comprising a resistive metal material. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 투명 화소전극은 플레이트형으로 형성되며, 상기 투명 공통전극은 슬릿 형으로 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.And the transparent pixel electrode is formed in a plate shape, and the transparent common electrode is formed in a slit type. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 투명 화소전극은 상기 투명 공통전극의 아래에 배치되는 것을 특징으로 하는 FFS 모드 액정표시장치.And the transparent pixel electrode is disposed under the transparent common electrode. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 투명 화소전극은 상기 데이터 라인과 동일 층 상에 배치되는 것을 특징으로 하는 FFS 모드 액정표시장치.And the transparent pixel electrode is disposed on the same layer as the data line. 하부기판, 상부기판, 및 상기 기판들 사이에 삽입되는 액정층을 포함하고 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인과 데이터 라인들에 의해 각 화소 영역이 규정되고 상기 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서,Each pixel region is defined by a gate line and a data line including a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and formed in a direction crossing each other. In the manufacturing method of the FFS mode liquid crystal display device in which a switching element is arrange | positioned, 상기 하부기판은,The lower substrate, 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계;Forming a gate line including a gate electrode on the substrate; 상기 게이트 전극을 포함한 게이트 라인을 덮도록 상기 기판 상부에 게이트 절연막, a-Si막 및 n+ a-Si막을 차례로 증착한 후, 상기 게이트 전극 상에 a-Si막 및 n+ a-Si막을 식각하여 액티브 패턴을 형성하는 단계;After sequentially depositing a gate insulating film, an a-Si film, and an n + a-Si film on the substrate to cover the gate line including the gate electrode, the a-Si film and the n + a-Si film are etched on the gate electrode to form an active layer. Forming a pattern; 상기 게이트 절연막 상에 각 화소영역 내에 배치되게 투명 화소전극을 형성하는 단계;Forming a transparent pixel electrode on each of the pixel regions on the gate insulating layer; 상기 게이트 절연막 상부 및 상기 게이트 전극 상부의 액티브 패턴 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하여 스위칭 소자를 구성하는 단계;Forming a switching element by forming a data line including a source / drain electrode on an active pattern on the gate insulating layer and on the gate electrode; 상기 결과 구조물 상에 절연층을 도포한 후, 상기 화소 영역과 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되도록 투명 공통전극을 형성하는 단계; 및After applying an insulating layer on the resultant structure, forming a transparent common electrode to be spaced apart from the transparent pixel electrode in a non-opening region in which the pixel region, the gate line and the data line are formed; And 상기 게이트 및 데이터 라인이 지나가는 비개구부 영역의 투명 공통전극 상에 전기적으로 접속되도록 일정 두께의 금속라인을 형성하는 단계를 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.And forming a metal line having a predetermined thickness to be electrically connected to the transparent common electrode of the non-opening region through which the gate and the data line pass. 제 11 항에 있어서,The method of claim 11, 상기 투명 공통전극을 형성하는 단계와 상기 금속라인을 형성하는 단계 사이에 상기 게이트 라인과 데이터 라인이 지나가는 비개구부 영역의 투명 공통전극 상에 실리콘 질화막(SiNx) 또는 레진(Resin)의 절연물질로 엠보 형태의 반사패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.Embossing as an insulating material of silicon nitride (SiNx) or resin (Resin) on the transparent common electrode of the non-opening region through which the gate line and the data line pass between forming the transparent common electrode and forming the metal line Forming a reflective pattern of the form further comprising the manufacturing method of the FFS mode liquid crystal display device. 제 11 항에 있어서,The method of claim 11, 상기 스위칭 소자가 구성된 결과 구조물 상에 절연층을 도포한 후, 상기 화소 영역과 상기 게이트라인 및 데이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되도록 투명 공통전극을 형성하는 단계 이전에 상기 게이트 라인과 데이터 라인이 지나가는 비개구부 영역의 절연층을 부분 식각하여 엠보 형태의 반사패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.After applying the insulating layer on the resulting structure of the switching device, and before forming the transparent common electrode to be spaced apart from the transparent pixel electrode in the non-opening region where the pixel region and the gate line and the data line is formed And partially etching the insulating layer of the non-opening region through which the gate line and the data line pass to form an embossed reflection pattern. 하부기판, 상부기판, 및 상기 기판들 사이에 삽입되는 액정층을 포함하고 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인과 데이터 라인들에 의해 각 화소 영역이 규정되고 상기 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서,Each pixel region is defined by a gate line and a data line including a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and formed in a direction crossing each other. In the manufacturing method of the FFS mode liquid crystal display device in which a switching element is arrange | positioned, 상기 하부기판은,The lower substrate, 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계;Forming a gate line including a gate electrode on the substrate; 상기 게이트 전극을 포함한 게이트 라인을 덮도록 상기 기판 상부에 게이트 절연막, a-Si막 및 n+ a-Si막을 차례로 증착한 후, 상기 게이트 전극 상에 a-Si막 및 n+ a-Si막을 식각하여 액티브 패턴을 형성하는 단계;After sequentially depositing a gate insulating film, an a-Si film, and an n + a-Si film on the substrate to cover the gate line including the gate electrode, the a-Si film and the n + a-Si film are etched on the gate electrode to form an active layer. Forming a pattern; 상기 게이트 절연막 상에 각 화소영역 내에 배치되게 투명 화소전극을 형성하는 단계;Forming a transparent pixel electrode on each of the pixel regions on the gate insulating layer; 상기 게이트 절연막 상부 및 상기 게이트 전극 상부의 액티브 패턴 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하여 스위칭 소자를 구성하는 단계;Forming a switching element by forming a data line including a source / drain electrode on an active pattern on the gate insulating layer and on the gate electrode; 상기 결과 구조물 상에 절연층을 도포한 후, 상기 게이트 및 데이터 라인이 지나가는 비개구부 영역의 절연층 상에 일정 두께의 금속라인을 형성하는 단계; 및Applying an insulating layer on the resulting structure, and then forming a metal line having a predetermined thickness on the insulating layer in the non-opening region through which the gate and the data line pass; And 상기 금속라인을 포함한 절연층 상에 상기 화소 영역과 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 상기 투명 화소전극과 이격 배치되며 상기 금속라인과 전기적으로 접속되도록 투명 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.Forming a transparent common electrode on the insulating layer including the metal line, the transparent common electrode being spaced apart from the transparent pixel electrode in the non-opening region in which the pixel region, the gate line and the data line are formed and electrically connected to the metal line. A method of manufacturing an FFS mode liquid crystal display device, characterized in that. 제 14 항에 있어서,The method of claim 14, 상기 스위칭 소자가 구성된 결과 구조물 상에 절연층을 도포한 후, 상기 금속라인을 형성하는 단계 이전에 상기 게이트 라인과 데이터 라인이 지나가는 비개구부 영역의 절연층을 부분 식각하여 엠보 형태의 반사패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.After applying the insulating layer on the resultant structure having the switching element, before forming the metal line, the insulating layer of the non-opening region through which the gate line and the data line pass is etched to form an embossed reflective pattern. The manufacturing method of the FFS mode liquid crystal display device further comprising the step of. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 15, 상기 스위칭 소자에 대응하는 영역에만 상기 상부기판에 블랙매트릭스를 형성시키는 단계를 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.And forming a black matrix on the upper substrate only in a region corresponding to the switching element. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 15, 상기 게이트 라인 및 데이터 라인이 형성된 비개구부 영역에 대응하는 상기 상부기판에 형성된 컬러필터의 적어도 일부를 개구(Open)시키는 단계를 더 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.And opening at least a portion of the color filter formed in the upper substrate corresponding to the non-opening region in which the gate line and the data line are formed. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 15, 상기 금속라인은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-텅스텐(MoW) 중 어느 하나 이상 또는 어느 하나 이상의 합금의 저저항 금속물질로 형성하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.The metal line may be formed of at least one of copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), titanium (Ti), or molybdenum-tungsten (MoW), or any one or more alloys. A method of manufacturing an FFS mode liquid crystal display device, characterized in that it is formed of a resistive metal material. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 15, 상기 투명 화소전극은 플레이트형으로 형성하며, 상기 투명 공통전극은 슬릿형으로 형성하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.The transparent pixel electrode may be formed in a plate shape, and the transparent common electrode may be formed in a slit shape.
KR1020070071631A 2007-02-05 2007-07-18 Fs mode liquid crystal display device and manufacturing method thereof Active KR100862926B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070071631A KR100862926B1 (en) 2007-07-18 2007-07-18 Fs mode liquid crystal display device and manufacturing method thereof
TW097103945A TWI414864B (en) 2007-02-05 2008-02-01 Fringe field switching mode lcd
US12/026,248 US7663724B2 (en) 2007-02-05 2008-02-05 Fringe field switching mode liquid crystal display device
JP2008024984A JP4962337B2 (en) 2007-02-05 2008-02-05 Fringe field switching mode liquid crystal display
CN2008100081520A CN101241278B (en) 2007-02-05 2008-02-05 Fringe field switching mode liquid crystal display device
US12/637,227 US8134674B2 (en) 2007-02-05 2009-12-14 Fringe field switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070071631A KR100862926B1 (en) 2007-07-18 2007-07-18 Fs mode liquid crystal display device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100862926B1 true KR100862926B1 (en) 2008-10-13

Family

ID=40153187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070071631A Active KR100862926B1 (en) 2007-02-05 2007-07-18 Fs mode liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100862926B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219821B1 (en) * 2009-08-17 2013-01-08 하이디스 테크놀로지 주식회사 Fringe field switching mode liquid crystal display and manufacturing method thereof
US9086587B2 (en) 2012-11-01 2015-07-21 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
CN111103734A (en) * 2018-10-25 2020-05-05 京东方科技集团股份有限公司 Array substrate, display panel and display device
CN111240059A (en) * 2020-02-28 2020-06-05 厦门天马微电子有限公司 Display panel and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000338520A (en) 1999-05-26 2000-12-08 Matsushita Electric Ind Co Ltd Liquid crystal display
JP2000347216A (en) * 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd Liquid crystal display device and method of manufacturing the same
KR20010058183A (en) * 1999-12-24 2001-07-05 박종섭 Method of manufacturing lcd having high aperture ratio and high transmittance
KR20020004276A (en) * 2000-07-04 2002-01-16 구본준, 론 위라하디락사 Liquid Crystal Display and Method for manufacturing the same
KR20040012200A (en) * 2002-08-01 2004-02-11 비오이 하이디스 테크놀로지 주식회사 Method for fabricating fringe field switching mode liquid crystal display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000338520A (en) 1999-05-26 2000-12-08 Matsushita Electric Ind Co Ltd Liquid crystal display
JP2000347216A (en) * 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd Liquid crystal display device and method of manufacturing the same
KR20010058183A (en) * 1999-12-24 2001-07-05 박종섭 Method of manufacturing lcd having high aperture ratio and high transmittance
KR20020004276A (en) * 2000-07-04 2002-01-16 구본준, 론 위라하디락사 Liquid Crystal Display and Method for manufacturing the same
KR20040012200A (en) * 2002-08-01 2004-02-11 비오이 하이디스 테크놀로지 주식회사 Method for fabricating fringe field switching mode liquid crystal display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219821B1 (en) * 2009-08-17 2013-01-08 하이디스 테크놀로지 주식회사 Fringe field switching mode liquid crystal display and manufacturing method thereof
US9086587B2 (en) 2012-11-01 2015-07-21 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
CN111103734A (en) * 2018-10-25 2020-05-05 京东方科技集团股份有限公司 Array substrate, display panel and display device
US11392002B2 (en) 2018-10-25 2022-07-19 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate, display panel and display device
CN111240059A (en) * 2020-02-28 2020-06-05 厦门天马微电子有限公司 Display panel and display device

Similar Documents

Publication Publication Date Title
JP4962337B2 (en) Fringe field switching mode liquid crystal display
CN101241278B (en) Fringe field switching mode liquid crystal display device
US9281320B2 (en) Array substrate and liquid crystal display apparatus having the same
CN101097372B (en) Display substrate and display panel having the same
KR101253049B1 (en) Liquid crystal display device and method for fabricating the same
US8357936B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
CN102998863B (en) The array base palte of fringe field switching mode LCD and manufacture method thereof
US20110085121A1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same
CN101482677B (en) Liquid crystal display device and method for manufacturing liquid crystal display device
US7847905B2 (en) FFS mode LCD and method of manufacturing the same
JP2003172923A (en) Transflective / reflective liquid crystal device and electronic equipment using the same
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20100069430A (en) Liquid crystal display device controllable viewing angle and method of fabricating the same
TW500937B (en) Liquid crystal display
KR101044549B1 (en) Fs mode liquid crystal display device and manufacturing method thereof
CN100501545C (en) Liquid crystal display device and manufacturing method thereof
KR100862926B1 (en) Fs mode liquid crystal display device and manufacturing method thereof
JP2009151285A (en) Liquid crystal display device and method for manufacturing the same
KR101469853B1 (en) FFC mode liquid crystal display
KR101010782B1 (en) Fs mode liquid crystal display device and manufacturing method thereof
KR101170950B1 (en) Fringe field switching mode liquid crystal display device
KR19980031798A (en) Planar drive type liquid crystal display device and manufacturing method thereof
KR20090005817A (en) Display board and display panel having same
JP5207947B2 (en) Liquid crystal display device and manufacturing method thereof
KR102056687B1 (en) Liquid Crystal Display Device and Method for Fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070718

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080410

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081006

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081007

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110829

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120906

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130911

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140919

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150918

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160920

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170921

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20181001

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20200928

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210928

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20220926

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20230925

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20240925

Start annual number: 17

End annual number: 17