[go: up one dir, main page]

KR101044549B1 - Fs mode liquid crystal display device and manufacturing method thereof - Google Patents

Fs mode liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
KR101044549B1
KR101044549B1 KR1020080074199A KR20080074199A KR101044549B1 KR 101044549 B1 KR101044549 B1 KR 101044549B1 KR 1020080074199 A KR1020080074199 A KR 1020080074199A KR 20080074199 A KR20080074199 A KR 20080074199A KR 101044549 B1 KR101044549 B1 KR 101044549B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
patterns
slit
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080074199A
Other languages
Korean (ko)
Other versions
KR20090047346A (en
Inventor
전태현
백승준
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to TW097142585A priority Critical patent/TWI422938B/en
Priority to US12/264,713 priority patent/US7847905B2/en
Priority to JP2008284881A priority patent/JP5035915B2/en
Priority to CN2008101764159A priority patent/CN101446717B/en
Publication of KR20090047346A publication Critical patent/KR20090047346A/en
Application granted granted Critical
Publication of KR101044549B1 publication Critical patent/KR101044549B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정층에 전압을 인가하여 광 투과량을 조절하기 위하여 상기 화소영역 내에는 제1 투명전극과 절연층을 사이에 두고 이격 배치되는 복수개의 슬릿을 갖는 제2 투명전극을 구비하는 FFS 모드 액정표시장치에 있어서, 평면적인 배치를 기준으로 제2 투명전극의 각 슬릿의 중앙부 또는 상기 슬릿들 사이 공간의 중앙부에는, 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 너비를 갖는 바(Bar) 형상의 패턴들이 형성되는 FFS 모드 액정표시장치를 제공한다.The present invention provides an FFS mode liquid crystal having a second transparent electrode having a plurality of slits spaced apart from each other with a first transparent electrode and an insulating layer interposed therebetween in order to adjust a light transmission amount by applying a voltage to the liquid crystal layer. In the display device, a bar shape having a predetermined width in a direction substantially parallel to the longitudinal direction of the slit at a center portion of each slit of the second transparent electrode or a center portion of the space between the slits based on a planar arrangement Provided is an FFS mode liquid crystal display in which patterns are formed.

FFS, 액정표시장치, 반사도 FFS, LCD, Reflectivity

Description

에프에프에스 모드 액정표시장치 및 그 제조방법 {FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}F-s mode liquid crystal display and manufacturing method thereof {FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 광시야각 특성을 갖는 에프에프에스(Fringe Field Switching, FFS) 액정표시장치의 투과형 모드에서 실외 가독성(Outdoor Readability) 특성과 화면 품위가 향상되는 FFS 모드 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same. More specifically, the outdoor readability and screen quality of the FFS liquid crystal display device in the transmissive mode are improved. An improved FFS mode liquid crystal display device and a manufacturing method thereof are provided.

일반적으로, 에프에프에스 모드(Fringe Field Switching Mode; FFS 모드) 액정표시장치는 아이피에스 모드(In-Plane Switching Mode; IPS 모드) 액정표시장치의 낮은 개구율 및 투과율을 개선시키기 위하여 제안된 것이다.In general, the FFS mode liquid crystal display is proposed to improve the low aperture ratio and transmittance of the In-Plane Switching Mode (IPS mode) liquid crystal display.

이러한 FFS 모드 액정표시장치는 공통전극과 화소전극을 투명한 전도체로 형성하여, IPS 모드 액정표시장치에 비해 개구율 및 투과율을 높이면서, 공통전극과 화소전극 사이의 간격을 상/하부 유리 기판들 간의 간격보다 좁게 형성하는 것에 의하여 공통전극과 화소전극 사이에서 프린지 필드가 형성되도록 함으로써, 전극들 상부에 존재하는 액정 분자들까지도 모두 동작되도록 하여 보다 향상된 투과율을 얻는다. FFS 모드 액정표시장치에 대한 종래 기술은 예를 들어, 본 출원인에 의하여 출원되고 등록된 미국특허번호 제6256081호, 제6226118호 등에 개시되어 있다.In the FFS mode liquid crystal display, the common electrode and the pixel electrode are formed of a transparent conductor to increase the aperture ratio and transmittance as compared to the IPS mode liquid crystal display, while maintaining the gap between the common electrode and the pixel electrode between the upper and lower glass substrates. By forming a narrower, a fringe field is formed between the common electrode and the pixel electrode, so that all liquid crystal molecules existing on the electrodes can be operated to obtain more improved transmittance. Prior arts for FFS mode liquid crystal displays are disclosed, for example, in US Pat. Nos. 6,608,1,6226118 and the like, filed and registered by the present applicant.

이와 같은 종래 기술의 FFS 모드 액정표시장치는 투명 화소전극과 투명 공통전극 및 박막트랜지스터(TFT)로 구성된 다수의 화소를 포함한 하부기판과, 이에 대응하여 적색(R), 녹색(G) 및 청색(B)의 컬러필터 패턴이 교대로 배열되어 이루어진 컬러필터(Color Filter) 및 블랙매트릭스(Black Matrix, BM)로 이루어진 상부기판으로 구성되어 있다.The conventional FFS mode liquid crystal display device includes a lower substrate including a plurality of pixels including a transparent pixel electrode, a transparent common electrode, and a thin film transistor (TFT), corresponding to red (R), green (G), and blue ( It consists of an upper substrate composed of a color filter and a black matrix (BM), in which the color filter patterns of B) are alternately arranged.

그리고, 투명 화소전극은 투명 공통전극과 전계를 발생시켜 하부기판과 상부기판 사이에 개재된 액정으로 광투과율을 제어하도록 하고 있다.The transparent pixel electrode generates a transparent common electrode and an electric field to control light transmittance with a liquid crystal interposed between the lower substrate and the upper substrate.

한편, 통상적으로 액정표시장치(LCD)는 백라이트를 이용하는 투과형 액정표시장치와 자연광을 광원으로 이용하는 반사형 액정표시장치의 두 종류로 분류할 수 있다. 투과형 액정표시장치는 백라이트를 광원으로 이용하므로 어두운 주변 환경에서도 밝은 화상을 구현할 수 있지만 백라이트 사용에 의해 소비전력이 높고 실외에서는 가독성이 나쁘다는 단점이 있으며, 반사형 액정표시장치는 백라이트를 사용하지 않고 주변환경의 자연광을 이용하기 때문에 소비전력은 작고 실외에서는 사용이 가능하지만 주변환경이 어두울 때에는 사용이 불가능하다는 단점이 있다.On the other hand, a liquid crystal display (LCD) can be generally classified into two types: a transmissive liquid crystal display using a backlight and a reflective liquid crystal display using natural light as a light source. The transmissive liquid crystal display uses a backlight as a light source, so that a bright image can be realized even in a dark environment. However, the use of a backlight has a disadvantage of high power consumption and poor readability outdoors. A reflective liquid crystal display does not use a backlight. Because it uses the natural light of the surrounding environment, the power consumption is small and can be used outdoors, but the disadvantage is that it is impossible to use when the surrounding environment is dark.

이와 같은 종래의 투과형 및 반사형 액정표시장치의 문제점을 해결하기 위하여 본 출원인에 의해 발표된 논문 "A Novel Outdoor Readability of Portable TFT-LCD with AFFS"(K. H. Lee et. al., SID 06, 2006, p1079)에 실내 및 실외에서의 가독성을 모두 향상시킨 투과형 FFS 모드 액정표시장치인 AFFS(Advanced FFS) 모드 액정표시장치가 제안되었다.The paper "A Novel Outdoor Readability of Portable TFT-LCD with AFFS" published by the present applicant to solve the problems of the conventional transmissive and reflective liquid crystal display device (KH Lee et. Al., SID 06, 2006, p1079), an AFFS (Advanced FFS) mode liquid crystal display which is a transmissive FFS mode liquid crystal display having improved readability both indoors and outdoors has been proposed.

하지만, 이러한 액정표시장치도 화소 전극이 슬릿과 바의 경계부에서는 전계가 적절히 형성되어 액정이 원활하게 구동되지만 슬릿과 바(Bar)의 중앙 영역에서는 공통 전극 간의 거리가 멀어지기 때문에 전계의 세기가 약해지고 액정 구동이 원활하지 못하게 되어 디스클리네이션이 발생하는 등의 문제점이 발생하고 있어 이러한 문제점을 해결하기 위한 요구가 계속되고 있는 실정이다. 이러한 요인은 특히 고전압에서 액정의 균일한 배향이 이루어지지 않아 화면 품위를 저하시키게 된다.However, in the liquid crystal display device, the pixel electrode has an electric field formed appropriately at the boundary between the slit and the bar, and the liquid crystal is smoothly driven. However, the distance between the common electrodes is far from the center region of the slit and the bar. As liquid crystal driving is not smooth and disclination occurs, there is a demand for solving such a problem. Such a factor causes a lack of uniform alignment of liquid crystals, especially at high voltages, thereby degrading screen quality.

또한, 실외 시인성 증가를 위해 반사영역을 구성하여 내부반사를 통한 실외 휘도 증가를 구현하고 있지만, 개구 영역을 제외한 나머지 영역을 반사영역으로 활용하기 때문에 반사에 기여하는 영역이 크지 않아 기대효과가 줄어드는 문제점이 있었다.In addition, although the reflection area is configured to increase the outdoor visibility to increase the outdoor brightness through internal reflection, the remaining area except for the opening area is used as the reflection area, so the area contributing to the reflection is not so large that the expected effect is reduced. There was this.

본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 제조 공정을 크게 변화시키지 않고 비교적 단순한 공정 변화를 통해 디스클리네이션 현상을 감소시켜 화면품위를 향상시킬 수 있도록 한 FFS 모드 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to reduce the screening phenomena through a relatively simple process change without significantly changing the manufacturing process, thereby improving the screen quality. It is an object of the present invention to provide a display device and a method of manufacturing the same.

본 발명의 다른 목적은 반사영역을 추가로 확보하여 실외 시인성 향상이 가능한 FFS 모드 액정표시장치 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide an FFS mode liquid crystal display device and a method of manufacturing the same, which further improves outdoor visibility by additionally securing a reflection area.

전술한 목적을 달성하기 위하여 본 발명의 제1 측면은 하부기판, 상부기판 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인과 데이터 라인들에 의해 각 화소영역이 규정되고 상기 게이트 라인과 상기 데이터 라인의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서,In order to achieve the above object, a first aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, wherein the lower substrate has gate lines and data lines formed to cross each other. In the FFS mode liquid crystal display device in which each pixel region is defined by a switching element, and a switching element is disposed at an intersection of the gate line and the data line.

상기 액정층에 전압을 인가하여 광 투과량을 조절하기 위하여 상기 화소영역 내에는 제1 투명전극과 절연층을 사이에 두고 이격 배치되는 복수개의 슬릿을 갖는 제2 투명전극을 구비하되, 평면적인 배치를 기준으로, 상기 제2 투명전극의 상기 각 슬릿의 중앙부 또는 상기 슬릿들 사이공간의 중앙부에는, 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 너비를 갖는 바(Bar) 형상의 패턴들이 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치를 제공한다.In order to control the amount of light transmission by applying a voltage to the liquid crystal layer, the pixel region includes a second transparent electrode having a plurality of slits spaced apart from each other with a first transparent electrode interposed between the insulating layer and a planar arrangement. As a reference, a bar-shaped pattern having a predetermined width in a direction substantially parallel to the longitudinal direction of the slit is formed in the central portion of each of the slits or the central portion of the space between the slits of the second transparent electrode. An FFS mode liquid crystal display device is provided.

바람직하게는, 상기 패턴들은 데이터 라인들을 형성한 물질로 이루어지고, 상기 투명 공통전극은 슬릿형상 또는 플레이트 형상일 수 있다. Preferably, the patterns are made of a material forming data lines, and the transparent common electrode may have a slit shape or a plate shape.

바람직하게는, 패턴들 각각은 기판을 기준으로 상부의 너비가 좁고, 하부의 너비가 넓은 구조를 갖는 것이 바람직하다. Preferably, each of the patterns has a structure in which the upper width is narrow and the lower width is wide with respect to the substrate.

또한, 상기 슬릿의 가장자리 영역에 상기 패턴들을 연결하는 추가의 바(Bar)를 구비할 수 있다. In addition, an additional bar connecting the patterns may be provided at an edge region of the slit.

바람직하게는, 상기 패턴들은 열전도도가 높은 물질로 이루어진다.Preferably, the patterns are made of a material having high thermal conductivity.

본 발명의 제2 측면은 하부기판, 상부기판 및 상기 기판들 사이에 삽입되는 액정층을 포함하고 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인과 데이터 라인들에 의해 각 화소영역이 규정되고 상기 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서, 기판 상에 제1 투명전극을 형성하는 단계; 및 상기 제1 투명전극의 상부에 게이트 라인, 게이트 절연막, 활성층, 데이터 라인, 절연층 및 제2 투명전극을 차례로 형성하는 단계를 포함하되, 상기 데이터 라인을 형성하는 단계에서는, 평면적인 배치를 기준으로, 상기 제2 투명전극의 상기 각 슬릿의 중앙부 또는 상기 슬릿들 사이공간의 중앙부에는, 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 너비를 갖는 바 형상의 패턴들을 데이터 라인들과 함께 형성하는 FFS 모드 액정표시장치의 제조방법을 제공한다.The second aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each pixel region is defined by gate lines and data lines formed in the mutually intersecting direction on the lower substrate. A method of manufacturing an FFS mode liquid crystal display device having a switching element disposed at an intersection of the lines, the method comprising: forming a first transparent electrode on a substrate; And sequentially forming a gate line, a gate insulating film, an active layer, a data line, an insulating layer, and a second transparent electrode on the first transparent electrode, in the forming of the data line, based on a planar layout. In the center portion of each of the slits of the second transparent electrode or the center portion of the space between the slits, bar-shaped patterns having a predetermined width in a direction substantially parallel to the longitudinal direction of the slit are formed together with the data lines. A method of manufacturing a FFS mode liquid crystal display device is provided.

본 발명의 제3 측면은 하부기판, 상부기판 및 상기 기판들 사이에 삽입되는 액정층을 포함하고 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인과 데이터 라인들에 의해 각 화소영역이 규정되고 상기 라인들의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서, 기판 상에 게이트 라인과 소정 너비를 갖는 바 형상의 패턴들을 형성하는 단계; 및 상기 구조상에 게이트 절연막, 활성층, 제 1 투명전극, 데이터 라인, 절연층 및 제2 투명전극을 형성하는 단계를 포함하되, 상기 패턴들을 형성하는 단계는, 평면적인 배치를 기준으로, 상기 제2 투명전극의 상기 각 슬릿의 중앙부 또는 상기 슬릿들 사이공간의 중앙부에, 슬릿의 길이 방향과 실질적으로 평행한 방향으로 형성하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법을 제공한다.A third aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each pixel region is defined by gate lines and data lines formed in cross directions in the lower substrate. A method of manufacturing a FFS mode liquid crystal display device having a switching element disposed at an intersection of the lines, the method comprising: forming bar-shaped patterns having a predetermined width and a gate line on a substrate; And forming a gate insulating layer, an active layer, a first transparent electrode, a data line, an insulating layer, and a second transparent electrode on the structure, wherein the forming of the patterns comprises: a second planar arrangement; A method of manufacturing an FFS mode liquid crystal display device is provided in a center portion of each slit of a transparent electrode or a center portion of a space between the slits in a direction substantially parallel to a longitudinal direction of the slit.

이상에서 설명한 바와 같은 본 발명의 FFS 모드 액정표시장치 및 그 제조방법에 따르면, 액정 구동이 원활하지 못하게 되어 발생하는 디스클리네이션을 현저히 감소시킬 수 있고 특히 고전압에서 액정의 균일한 배향이 이루어지지 않아 화면 품위를 저하되는 문제점을 해결할 수 있는 효과가 있다.According to the FFS mode liquid crystal display device and the manufacturing method thereof of the present invention as described above, it is possible to significantly reduce the declining caused by the liquid crystal drive is not smooth, especially the liquid crystal is not uniformly aligned at high voltage This can solve the problem of deteriorating the screen quality.

또한, 본 발명에 따르면, 데이터 라인 물질을 사용하여 패턴을 형성함으로써 비교적 단순한 공정으로 균일한 색 표현을 가능하게 하는 효과가 있다.In addition, according to the present invention, by forming a pattern using a data line material, there is an effect of enabling uniform color expression in a relatively simple process.

또한, 본 발명에 따르면, 반사영역을 추가로 확보 가능하게 됨으로써 실내 및 실외 가독성이 획기적으로 향상될 수 있는 이점이 있다.In addition, according to the present invention, the reflection area can be additionally secured, so that indoor and outdoor readability can be significantly improved.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to enable those skilled in the art to more fully understand the present invention.

본 발명의 실시예에 따른 액정표시장치는 하부기판, 상부기판, 및 하부기판과 상부기판 사이에 삽입된 액정층을 포함하고, 하부기판에는 액정층에 전압을 인가하기 위하여 상호 교차하는 방향으로 형성되는 전극들에 의해 각 화소 영역이 규정되어 있다.The liquid crystal display according to the exemplary embodiment of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the lower substrate and the upper substrate, and the lower substrate is formed in a direction crossing each other to apply a voltage to the liquid crystal layer. Each pixel region is defined by the electrodes.

(제1 실시예)(First embodiment)

도 1은 본 발명의 일 실시예에 따른 FFS 모드 액정표시장치의 하부기판에 형성된 화소영역의 일부를 도시한 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선의 단면도이다.1 is a plan view illustrating a portion of a pixel area formed on a lower substrate of an FFS mode liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 FFS 모드 액정표시장치는 하부기판(100) 상에 게이트 라인(120)과 데이터 라인(150)이 교차하도록 배열되고, 게이트 라인(120)과 데이터 라인(150)의 교차부에는 스위칭 소자인 박막트랜 지스터(TFT)가 배치되어 있으며, 게이트 라인(120)과 데이터 라인(150)에 의해 규정된 단위 화소영역 내에는 투명 공통전극(110)과 게이트 라인(120)과 소정 각도를 이루는 다수개의 슬릿을 구비한 투명 화소전극(170)이 절연층(160)을 사이에 두고 투명 공통전극(110)과 이격되어 배치된다. 도 1에서는 투명 공통전극(110)을 플레이트 형상으로 제조한 경우를 예로 들어 도시하고 있으나, 투명 공통전극(110)도 다수의 슬릿을 구비하는 형상으로 구성하는 것도 가능함은 물론이다.1 and 2, the FFS mode liquid crystal display according to the exemplary embodiment of the present invention is arranged such that the gate line 120 and the data line 150 cross on the lower substrate 100, and the gate line ( A thin film transistor (TFT), which is a switching element, is disposed at an intersection of the 120 and the data line 150, and a transparent common electrode is formed in the unit pixel region defined by the gate line 120 and the data line 150. A transparent pixel electrode 170 having a plurality of slits formed at a predetermined angle with the gate line 120 is spaced apart from the transparent common electrode 110 with the insulating layer 160 interposed therebetween. In FIG. 1, a case in which the transparent common electrode 110 is manufactured in a plate shape is illustrated as an example, but the transparent common electrode 110 may also be configured in a shape having a plurality of slits.

또한, 투명 화소전극(170)의 다수개의 슬릿은 게이트 라인(120)과 소정의 각도(예를 들어, 2 내지 30 o)를 이루고 있고, 투명 공통전극(110)과 투명 화소전극(170)은 절연층(160)에 의해 서로 절연되어 있으며, 게이트 라인(120)과 활성층(140)의 사이에는 게이트 절연막(130)이 구비되어 있다.In addition, the plurality of slits of the transparent pixel electrode 170 form a predetermined angle (for example, 2 to 30 ° ) with the gate line 120, and the transparent common electrode 110 and the transparent pixel electrode 170 The insulating layer 160 is insulated from each other, and the gate insulating layer 130 is provided between the gate line 120 and the active layer 140.

한편, 게이트 라인(120)과 이격된 화소 가장자리 부분에는 게이트 라인(120)과 평행하게 공통버스라인(122)이 배열되어 있으며, 이러한 공통버스라인(122)은 투명 공통전극(110)과 전기적으로 연결되어 투명 공통전극(110)에 공통신호를 인가한다.On the other hand, the common bus line 122 is arranged parallel to the gate line 120 at the pixel edge portion spaced apart from the gate line 120, and the common bus line 122 is electrically connected to the transparent common electrode 110. Connected to apply a common signal to the transparent common electrode 110.

또한, 하부기판(100)의 상부에는 소정 거리 이격되어 상부기판(미도시)이 형성되어 있으며, 상부기판(미도시)에는 차광영역, 컬러필터 및 오버코트층을 구비하여 하부기판(100)과 다수개의 액정분자를 포함하는 액정층을 사이에 두고 서로 합착된다.In addition, an upper substrate (not shown) is formed on the upper portion of the lower substrate 100 by a predetermined distance, and the upper substrate (not shown) includes a light blocking area, a color filter, and an overcoat layer, and a plurality of lower substrates 100. The liquid crystal layer containing the two liquid crystal molecules is bonded to each other.

제1 실시예에 따르면, 도 1에 도시한 바와 같은 평면적인 배치를 기준으로, 투명 화소전극(170)의 각 슬릿의 중앙부 및 슬릿들 사이(전극들)의 중앙부에는 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 두께를 갖는 바 형상의 패턴들(154)이 형성된다. 도 1의 도시에서는 각 슬릿의 중앙부와 슬릿들 사이의 중앙부 모두에 패턴들(154)이 형성되는 경우를 예로 들어 도시하고 있으나, 실제 적용에 있어서는 각 슬릿의 중앙부 또는 슬릿들 사이의 중앙부 각각에만 패턴들(154)이 형성되는 것도 가능하고 이 경우도 본 발명에 의한 효과가 있다.According to the first embodiment, based on the planar arrangement as shown in FIG. 1, the center portion of each slit of the transparent pixel electrode 170 and the center portion of the slits (electrodes) are substantially in the longitudinal direction of the slit. Bar-shaped patterns 154 having a predetermined thickness in parallel directions are formed. In FIG. 1, the pattern 154 is formed in both the center portion of each slit and the center portion between the slits as an example, but in actual application, the pattern is formed only in the center portion of each slit or the center portion between the slits. It is also possible to form the field 154, and this case also has the effect of the present invention.

패턴(154)은 특별히 한정되지 않은 다양한 물질을 이용하여 제조하는 것이 가능하고, 별도의 증착 공정을 통해서 막을 증착하여 형성하는 것도 가능하나, 본 실시예에서는 데이터 라인을 형성한 금속을 이용하여 제조하는 것이 공정상 간편하다.The pattern 154 may be manufactured using a variety of materials that are not particularly limited, and may be formed by depositing a film through a separate deposition process. In this embodiment, the pattern 154 may be manufactured by using a metal having a data line. It is easy to process.

또한, 최근 LCD 제품은 야외에서의 사용이 늘고 있는데 이 경우는 특히 야외시인성과 소비전력이 중요한 요인이다. 소비전력을 낮추기 위해서는 구동전압을 낮추는 것이 하나의 방법이고 저전압 구동 가능한 방식의 개발이 연구되고 있다. 이러한 관점에서 본 발명의 실시예에서는 슬릿들 사이(전극들)의 중앙부 또는 각 슬릿 사이의 중앙부에 형성된 패턴들은 열전도도가 높은 물질로 형성하는 것이 효과적일 수 있다. 이하 이에 대해 설명한다.In addition, recently, LCD products are being used outdoors, in which case outdoor visibility and power consumption are important factors. In order to reduce power consumption, lowering the driving voltage is one method, and development of a low voltage driving method is being studied. In this regard, in the embodiment of the present invention, the patterns formed in the center portion between the slits (electrodes) or the center portion between the slits may be formed of a material having high thermal conductivity. This will be described below.

슬릿을 구비하는 FFS 모드에서는 액정이 배치된 위치 마다 구동전압이 달라질 수 있다. 즉, 슬릿들 사이의 중앙부 또는 슬릿의 중앙부는 수평전계가 상대적으로 적어서 이 부위에서 액정은 주로 탄성 토크에 의해서 회전되므로 이 부위는 다른 부위에 비해 구동전압이 상대적으로 높다. 따라서, 슬릿들 사이의 중앙부 또 는 슬릿의 중앙부에 상대적으로 열전도도가 높은 물질로 패턴을 형성하게 되면 야외에서의 태양광 등에 의해 온도증가 시 다른 부분 보다 더 빨리 액정온도를 증가시킬 수 있게 되고 이를 통해 구동전압을 감소시킬 수 있게 된다. 즉, 액정온도가 상승하면 구동전압이 감소하는 효과가 있기 때문이다. 또한, 슬릿들 사이의 중앙부 또는 슬릿의 중앙부의 온도가 증가하면 이 부위의 d??n도 최적 치에 가까워지면서 투과율 증가 효과도 가져올 수 있다. In the FFS mode having the slit, the driving voltage may be changed for each position where the liquid crystal is disposed. That is, the center between the slits or the center of the slits has a relatively small horizontal electric field so that the liquid crystal is mainly rotated by the elastic torque in this region, so that the driving voltage is relatively higher than other regions. Therefore, when the pattern is formed of a material having high thermal conductivity in the center between the slits or the center of the slits, the liquid crystal temperature can be increased more quickly than other parts when the temperature increases due to outdoor sunlight. Through this, the driving voltage can be reduced. That is, when the liquid crystal temperature rises, the driving voltage decreases. In addition, when the temperature between the center portion of the slits or the center portion of the slits increases, the d ?? n of this region is also close to the optimum value and can also increase the transmittance.

열전도도가 높은 물질로는 각종 금속, 합금 또는 카본나노튜브 등의 물질을 이용할 수 있다. 예를 들어, 금속의 열전도도는 Al 0.53 cal/cm2/sec/oc, Cu 0.94 cal/cm2/sec/oc, Ni 0.22 cal/cm2/sec/oc, Fe 0.18 cal/cm2/sec/oc 등으로 열전도도가 높다라는 의미는 일반적인 금속 정도의 열전도도(예컨대 0.1 cal/m2/m/sec/oc 이상)를 가지는 것을 의미한다. As a material having high thermal conductivity, various metals, alloys or materials such as carbon nanotubes may be used. For example, the thermal conductivity of the metal is Al 0.53 cal / cm 2 / sec / o c, Cu 0.94 cal / cm 2 / sec / o c, Ni 0.22 cal / cm 2 / sec / o c, Fe 0.18 cal / cm High thermal conductivity of 2 / sec / o c, etc. means that the thermal conductivity of the general metal level (for example, 0.1 cal / m 2 / m / sec / o c or more).

한편, 데이터 라인 물질로 패턴들(154)을 형성하는 경우는 데이터 라인 물질로 금속을 사용하는 경우 상술한 효과를 자연적으로 발휘할 수 있고, 필요에 따라서는 데이터 라인의 물질 보다 열전도도가 높은 별도의 물질을 이용하여 패턴들(154)을 형성하는 경우 상술한 효과를 극대화할 수 있다. Meanwhile, when the patterns 154 are formed of the data line material, when the metal is used as the data line material, the above-described effect may be naturally exerted, and if necessary, a separate thermal material having a higher thermal conductivity than the material of the data line may be used. When the patterns 154 are formed using a material, the above effects may be maximized.

한편, 데이터 라인(150)과 소스 드레인 전극(152)의 증착과 패터닝 시 패턴들(154)을 함께 형성함으로써 추가되는 공정 없이 공정수행이 가능하다. 슬릿과 슬릿들 사이의 거리가 4-8 ㎛ 정도인 경우 디스클리네이션 영역의 효과적인 차단과 개구율 감소의 영향 등을 고려할 때 바 형상의 패턴들(154)은 1-1.5 ㎛ 폭 정도로 형성하는 것이 바람직하지만 패턴들의 폭은 다른 공정 조건만 충복시켜준다면 더 작아도 무방하다. 한편, 패턴들(154)은 슬릿의 가장자리 까지 확장하여 형성함으로써 디스클리네이션 영역을 효과적으로 차단할 수 있게 된다.Meanwhile, when the patterns 154 are formed together with the deposition and patterning of the data line 150 and the source drain electrode 152, the process may be performed without an additional process. When the distance between the slit and the slits is about 4-8 μm, the bar-shaped patterns 154 are preferably formed about 1-1.5 μm wide in consideration of the effective blocking of the disclination area and the influence of the reduction of the aperture ratio. However, the width of the patterns can be smaller if they only cover different process conditions. Meanwhile, the patterns 154 may extend to the edge of the slit to effectively block the disclination region.

패턴들(154)이 형성된 경우 약간의 투과율 감소는 예상할 수 있으나 예컨대 무지개 무아레의 시인성이 현저히 감소한다. 만약 이 패턴들이 규칙적이라 할 지라도 그 간격이 좁기 때문에 빛의 분산 폭은 과도하게 넓어지게 되어 무지개 무아레 시인성은 현저하게 떨어질 수 있게 되는 것이다. 또한, 투과 영역 반사영역이 형성되었기 때문에 반사 후 투과영역으로 산란되어 나오는 빛의 양을 증가시킬 수도 있다.A slight decrease in transmittance can be expected if the patterns 154 are formed but for example the visibility of the rainbow moire is significantly reduced. Even if these patterns are regular, the spacing is so narrow that the spread of light becomes excessively wide, resulting in a marked drop in rainbow moire visibility. In addition, since the transmissive region reflecting region is formed, the amount of light scattered into the transmissive region after reflection may be increased.

도 3은 본 발명의 실시예에 따른 패턴 형상의 일예이다. 도 3에 도시된 패턴의 형상은 삼각형 형상이다. 패턴은 기판을 기준으로 상부의 너비가 좁고, 하부의 너비가 넓은 구조를 가지게 하면, 경사각도 20~70도, 바람직하게는 30~40도의 각도를 가지기 때문에 효과적인 난반사를 일으켜 주시야각에서의 반사휘도를 증가시킬 수 있도록 할 수 있다.3 is an example of a pattern shape according to an embodiment of the present invention. The shape of the pattern shown in Figure 3 is a triangular shape. When the pattern has a structure having a narrow width at the top and a wide width at the bottom of the substrate, the pattern has an angle of inclination of 20 to 70 degrees, preferably 30 to 40 degrees, so that it causes effective diffuse reflection. Can be increased.

또한, 패턴의 사이즈는 슬릿의 간격 보다 작아야 하므로 하부의 너비가 1 내지 3 ㎛, 바람직하게는, 1 내지 1.5 ㎛ 정도로 형성할 수 있으며, 식각에 의한 패턴 형성 시 삼각형, 사다리꼴 등이 가능하다.In addition, since the size of the pattern should be smaller than the interval between the slits, the width of the lower portion may be formed to about 1 to 3 μm, preferably, about 1 to 1.5 μm, and when forming the pattern by etching, triangles, trapezoids, and the like are possible.

한편, 본 발명자들의 연구에 의하면, 소스-드레인 전극을 차광 반사판 형성으로 기존 반사판 영역보다 30% 정도의 반사영역 추가 확보를 기할 수 있고, 실제 적으로 난반사에 기여하는 패턴들의 가장자리의 경사면으로 형성하는 경우 반사영역을 80% 가량 향상될 수 있어, 실외 시인성 향상에 크게 기여할 수 있음을 확인하였다. 도 3의 도시에서도 각 슬릿의 중앙부와 슬릿들 사이(전극들)의 중앙부 모두에 패턴들(154)이 형성되는 경우를 예로 들어 도시하고 있으나, 실제 적용에 있어서는 각 슬릿의 중앙부 또는 슬릿들 사이의 중앙부 각각에만 패턴들(154)이 형성되는 것도 가능함은 전술한 바와 같다.On the other hand, according to the researches of the present inventors, the source-drain electrode can form a light-shielding reflector plate to secure a reflection area of about 30% more than the existing reflector plate area, and is actually formed as an inclined surface of the edges of patterns that contribute to diffuse reflection. In this case, it is confirmed that the reflection area can be improved by about 80%, which greatly contributes to the improvement of outdoor visibility. In FIG. 3, the pattern 154 is formed in both the center of each slit and the center of the slits (electrodes). For example, in the practical application, the center of each slit or between the slits is shown. As described above, the patterns 154 may be formed only in the center portions.

이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 FFS 모드 액정표시장치의 제조방법을 설명한다.Hereinafter, a method of manufacturing an FFS mode liquid crystal display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 and 2.

먼저, 하부기판(100) 상에 투명 도전층을 증착하고 이를 패터닝하여 플레이트 형상의 투명 공통전극(110)을 형성한다.First, a transparent conductive layer is deposited on the lower substrate 100 and patterned to form a transparent common electrode 110 having a plate shape.

또한, 투명 공통전극(110)의 상부에 불투명 금속을 증착한 후, 패터닝을 통해 투명 공통전극(110)의 일측에 게이트 라인(120)을 형성하고, 투명 공통전극(110)의 일부 영역을 덮는 구조로 공통 버스라인(122)을 형성한다.In addition, after the opaque metal is deposited on the transparent common electrode 110, the gate line 120 is formed on one side of the transparent common electrode 110 through patterning, and covers a portion of the transparent common electrode 110. The common bus line 122 is formed as a structure.

다음으로, 패터닝된 투명 공통전극(110)과, 게이트 라인(120) 및 공통버스 라인(122)이 형성된 하부기판(100)의 전면 상에 게이트 절연막(130)을 증착한 후, 게이트 라인(120)의 상부 게이트 절연막(130) 상에 a-Si층과, n+ a-Si층을 연속 증착한 후 패터닝을 통해 활성층(140)을 형성한다.Next, the gate insulating layer 130 is deposited on the entire surface of the patterned transparent common electrode 110, the lower substrate 100 on which the gate line 120 and the common bus line 122 are formed, and then the gate line 120. The active layer 140 is formed by patterning the a-Si layer and the n + a-Si layer on the upper gate insulating layer 130.

또한, 활성층(140)이 패터닝 된 하부기판(100)의 전면 상에 금속층을 증착한 후 패터닝을 통해 데이터 라인(150)과 소스-드레인 전극(152)을 형성한다. 이 때, 후에 형성된 투명 화소전극(170)의 각 슬릿의 중앙부 및 슬릿들 사이 공간의 중앙부에는 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 두께를 갖는 바(Bar)-형상의 패턴들(154)이 형성된다. 데이터 라인(150), 소스-드레인 전극(152), 바(Bar)-형상의 패턴(154) 상부에 절연층(160)을 증착한다.In addition, after the metal layer is deposited on the entire surface of the lower substrate 100 on which the active layer 140 is patterned, the data line 150 and the source-drain electrode 152 are formed through patterning. At this time, the bar-shaped patterns 154 having a predetermined thickness in a direction substantially parallel to the longitudinal direction of the slit at the center of each slit and the center of the space between the slits of the transparent pixel electrode 170 formed later. ) Is formed. An insulating layer 160 is deposited on the data line 150, the source-drain electrode 152, and the bar-shaped pattern 154.

다음으로, 소스-드레인 전극(152)의 일부분이 노출되도록 콘택홀(CN)을 형성한 후 절연층(160) 상에 투명 도전층을 증착한다. 이때, 상기 투명 도전층을 패터닝하여, 콘택홀(CN)을 통해 소스-드레인 전극(152)과 투명 화소전극(170)을 연결하고, 슬릿 형태의 투명 화소전극(170)을 형성한다. 투명 화소전극(170)의 각 슬릿의 중앙부 및 슬릿들 사이 공간의 중앙부에는 바(Bar)-형상의 패턴들(154)이 형성되어 있다.Next, after forming the contact hole CN to expose a portion of the source-drain electrode 152, a transparent conductive layer is deposited on the insulating layer 160. In this case, the transparent conductive layer is patterned to connect the source-drain electrode 152 and the transparent pixel electrode 170 through the contact hole CN to form a transparent pixel electrode 170 having a slit shape. Bar-shaped patterns 154 are formed at the center of each slit of the transparent pixel electrode 170 and the center of the space between the slits.

(비교예)(Comparative Example)

도 4a와 도 4b는 패턴의 유무에 따른 비교예를 설명하기 위하여 고전압에서 개구 영역에서의 액정 구동 형상을 시뮬레이션 한 결과도들이다.4A and 4B are diagrams illustrating simulation results of a liquid crystal driving shape in an opening region at a high voltage to explain a comparative example with or without a pattern.

도 4a를 참조하면, 전극의 슬릿과 바의 중심 영역에서는 액정이 인가된 픽셀전압에 의한 전계의 영향권에서 멀어져서 제대로 회전하지 못하고, 다른 영역과의 불균일한 방향을 보이게 된다. 이러한 결과로 동일 픽셀 내부의 액정 투과율이 달라지게 되고 의도한 색깔을 표현하는 것이 어렵게 되어 화면 품위를 저하시키게 된다.Referring to FIG. 4A, in the center region of the slit and bar of the electrode, the liquid crystal moves away from the influence of the electric field due to the applied pixel voltage, and thus does not rotate properly, and shows a non-uniform direction with other regions. As a result, the liquid crystal transmittance inside the same pixel is changed, and it is difficult to express the intended color, thereby degrading the screen quality.

반면, 도 4b는 투명 화소전극의 각 슬릿 중앙부 및 슬릿들 사이 공간의 중앙 부에는 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 두께를 갖는 바 형상의 패턴(154)이 형성된 상황을 나타내고 있다. 이 경우는, 불안정한 액정 방향을 보이는 각 슬릿과 바의 중심부 영역을 소스-드레인 전극을 사용하여 차폐함으로써 불안정한 영역에 의한 색감 저하를 막고, 화면 품위를 개선시킬 수 있음을 확인 할 수 있다.On the other hand, FIG. 4B illustrates a situation in which a bar-shaped pattern 154 having a predetermined thickness in a direction substantially parallel to the longitudinal direction of the slit is formed in each slit center of the transparent pixel electrode and in the center of the space between the slits. In this case, it is confirmed that the screen quality can be improved by preventing the color deterioration caused by the unstable region by shielding the central regions of the slits and bars showing unstable liquid crystal directions using the source-drain electrodes.

도 5a 및 도 5b는 패턴의 형성 유무에 따라서 디스클리네이션이 감소되는 상황을 설명하기 위한 도면들이다. 비교예를 설명하기 위하여 고전압에서 개구 영역에서의 액정 구동 형상을 시뮬레이션 한 결과도들이다. 패턴이 형성되지 않은 구조에서는, 투명 공통전극(110)과 투명 화소전극(170)에 의하여 형성되는 전계영역에서 전계의 세기가 정상적인 전계 강(强) 영역과 전계의 세기가 약하여 디스클리네이션을 유발하는 전계 약(弱) 영역에서 백라이트 빛이 모두 투과한다. 반면에 패턴들(154)이 형성된 구조에서는, 데이터 라인 물질을 사용하여 전계 약(弱) 영역으로 투과되는 백라이트 빛을 차광함으로써, 균일한 색 표현을 가능하게 한다.5A and 5B are diagrams for describing a situation in which the disclination is reduced depending on whether a pattern is formed. In order to explain the comparative example, the results of the simulation of the liquid crystal drive shape in the opening region at high voltage are shown. In the structure in which the pattern is not formed, in the electric field region formed by the transparent common electrode 110 and the transparent pixel electrode 170, the intensity of the electric field is normal and the strength of the electric field is weak, causing the disclination. All backlight light is transmitted through the weak field. On the other hand, in the structure in which the patterns 154 are formed, by using the data line material to shield the backlight light transmitted through the field weakening area, it is possible to display a uniform color.

한편, 차광막으로 사용되는 패턴들(154)은 반사판으로 활용하게 된다. 도 5b에 도시하고 있는 바와 같이, 실외 반사경로와 같이 반사영역을 보다 확장함으로써, 실외 시인성 증가에 기여할 수 있다.Meanwhile, the patterns 154 used as the light blocking film are used as the reflecting plate. As shown in FIG. 5B, by further expanding the reflection area as in the outdoor reflection path, it is possible to contribute to the increase in outdoor visibility.

(제2 실시예)(2nd Example)

다음으로, 도 6을 참조하여 본 발명의 제2 실시예를 설명한다.Next, a second embodiment of the present invention will be described with reference to FIG.

도 6은 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치의 하부기판에 형성된 화소영역의 일부를 도시한 평면도이다.6 is a plan view illustrating a portion of a pixel area formed on a lower substrate of an FFS mode liquid crystal display according to a second exemplary embodiment of the present invention.

도 6을 참조하여 도 1과의 차이점을 위주로 설명하면, 투명 화소전극(170)의 각 슬릿의 중앙부 및 슬릿들 사이 공간의 중앙부에는 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 두께를 갖는 바(Bar)-형상의 패턴들(154)이 형성되고, 추가로 패턴들(154)은 슬릿의 가장자리에서 슬릿의 길이 방향과 실질적으로 평행한 방향과 수직인 방향으로 각 패턴들(154)이 연결되는 연결-바(bar)(140c)를 추가로 갖는다.Referring to FIG. 6, the difference between FIG. 1 and FIG. 1 will be described. The center portion of each of the slits of the transparent pixel electrode 170 and the center portion of the space between the slits have a predetermined thickness in a direction substantially parallel to the longitudinal direction of the slits. Bar-shaped patterns 154 are formed, and further, the patterns 154 connect each pattern 154 in a direction perpendicular to a direction substantially parallel to the longitudinal direction of the slit at the edge of the slit. Further has a connecting-bar 140c.

추가적인 연결-바(bar)(140c)에 의하면, 슬릿의 가장자리부에서 발생하는 디스클리네이션도 감소시킬 수 있는 장점이 있고, 각 패턴들(154)도 슬릿의 가장자리 까지 확장하여 형성함으로써 디스클리네이션 영역을 효과적으로 차단할 수 있게 된다.According to the additional connection bar (140c), there is an advantage that can reduce the declining occurs at the edge of the slit, and each pattern 154 is also formed by extending to the edge of the slit The area can be blocked effectively.

(제3 실시예)(Third Embodiment)

이하, 본 발명의 제3 실시예를 설명하되, 설명의 편의를 위해 전술한 실시예와의 차이점을 위주로 설명한다.Hereinafter, a third embodiment of the present invention will be described, but for the convenience of description, the following description will focus on differences from the above-described embodiment.

도 7은 본 발명의 제3 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소 영역 일부를 도시한 평면도이고, 도 8은 도 7의 Ⅰ-Ⅰ' 선에 따른 단면도이며, 도 9는 도 7의 Ⅱ-Ⅱ' 선에 따른 단면도이다.FIG. 7 is a plan view showing a portion of a pixel area in a lower substrate of an FFS mode liquid crystal display according to a third exemplary embodiment of the present invention, FIG. 8 is a cross-sectional view taken along the line II ′ of FIG. 7, and FIG. It is sectional drawing along the II-II 'line | wire of 7.

도 7, 도 8 및 도 9를 참조하면, 하부기판(200)에는 불투명 금속으로 된 게이트 라인(G)과 데이터 라인(250)이 수직 교차하도록 배열되어 단위 화소를 형성하 고, 이러한 단위 화소 영역 내에는 투명 공통전극(270)과 투명 화소전극(230)이 절연층(260)의 개재 하에 배치되는데, 투명 화소전극(230)은 예컨대, 플레이트 형태로 데이터 라인(250)과 동일 층에 배치되고, 투명 공통전극(270)은 절연층(260) 상에 증착된 투명 도전층의 패터닝에 의하여 다수의 빗살들을 갖는 형태로 마련되어 투명 화소전극(230)과 소정 영역 중첩된다.7, 8, and 9, in the lower substrate 200, a gate line G made of an opaque metal and a data line 250 are arranged to vertically intersect to form a unit pixel. The transparent common electrode 270 and the transparent pixel electrode 230 are disposed under the insulating layer 260, and the transparent pixel electrode 230 is disposed on the same layer as the data line 250 in the form of a plate, for example. In addition, the transparent common electrode 270 is formed in the form of a plurality of combs by patterning the transparent conductive layer deposited on the insulating layer 260 and overlaps a predetermined region with the transparent pixel electrode 230.

게이트 라인(G) 중 게이트 전극(210) 상에는 게이트 절연막(220)의 게재 하에 a-Si막과 n+a-Si막이 차례로 증착된 액티브 패턴(240)과 소오스/드레인 전극(250a,250b)이 마련되어 박막 트랜지스터(TFT)(T)를 형성한다. 드레인 전극(250b)은 투명 화소전극(230)과 전기적으로 접속되어 단위 화소에 데이터 신호가 인가된다.The active pattern 240 and the source / drain electrodes 250a and 250b in which an a-Si film and an n + a-Si film are sequentially deposited are deposited on the gate electrode 210 in the gate line G under the gate insulating film 220. To form a thin film transistor (TFT) (T). The drain electrode 250b is electrically connected to the transparent pixel electrode 230 to apply a data signal to the unit pixel.

제3 실시예에 따르면, 평면적인 배치를 기준으로, 투명 공통전극(270)의 각 슬릿의 중앙부 및 슬릿들 사이(전극들)의 중앙부에는 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 두께를 갖는 바 형상의 패턴들(254)이 형성된다. 도 7의 도시에서는 각 슬릿의 중앙부와 슬릿들 사이의 중앙부 모두에 패턴들(254)이 형성되는 경우를 예로 들어 도시하고 있으나, 실제 적용에 있어서는 각 슬릿의 중앙부 또는 슬릿들 사이의 중앙부 각각에만 패턴들(254)이 형성되는 것도 가능하고 이 경우도 본 발명에 의한 효과가 있음은 물론이다. According to the third embodiment, based on the planar arrangement, a predetermined thickness is formed at the center of each slit of the transparent common electrode 270 and the center of the slits (electrodes) in a direction substantially parallel to the longitudinal direction of the slit. The bar-shaped patterns 254 having are formed. In FIG. 7, the pattern 254 is formed in both the center portion of each slit and the center portion between the slits as an example. However, in actual application, the pattern is formed only in the center portion of each slit or the center portion between the slits. It is also possible to form the field 254, and in this case as well, there is an effect according to the present invention.

패턴들(254)을 형성하는 물질은 특별히 한정되지 않고 다양하게 적용가능하고, 별도의 층을 따로 증착하여 사용하는 것도 가능하나 예를 들어 게이트 전극을 형성하기 위한 물질을 이용하는 경우 공정을 단순화 할 수 있는 장점이 있다. The material forming the patterns 254 is not particularly limited and can be variously applied, and it is also possible to deposit and use a separate layer separately, for example, when using a material for forming a gate electrode, the process can be simplified. There is an advantage.

도 7, 도 8, 및 도 9를 참조하여 본 발명의 FFS 모드 액정표시장치의 제조방법에 대해서 상세하게 설명한다.7, the manufacturing method of the FFS mode liquid crystal display device of this invention is demonstrated in detail with reference to FIG.

도 7, 도 8, 및 도 9를 참조하면, 하부기판(200) 상에 게이트 전극(210)을 포함한 게이트 라인(G)을 형성한다. 즉, 하부기판(200) 상에 불투명 금속막의 증착 및 이에 대한 패터닝을 통해 박막 트랜지스터(TFT)(T) 형성부의 하부기판(200) 부분 상에 게이트 전극(210)을 포함한 게이트 라인(G)을 형성한다. 게이트 라인(G)을 형성할 때, 향후 형성될 투명 공통전극(270)의 각 슬릿의 중앙부 및 슬릿들 사이(전극들)의 중앙부에는 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 두께를 갖는 바 형상의 패턴들(254)이 함께 형성된다.7, 8, and 9, the gate line G including the gate electrode 210 is formed on the lower substrate 200. That is, the gate line G including the gate electrode 210 is formed on a portion of the lower substrate 200 of the TFT (T) formation part by depositing and patterning an opaque metal film on the lower substrate 200. Form. When forming the gate line G, the center portion of each slit of the transparent common electrode 270 to be formed later and the center portion between the slits (electrodes) have a predetermined thickness in a direction substantially parallel to the longitudinal direction of the slit. Bar-shaped patterns 254 are formed together.

그런 다음, 게이트 전극(210)을 포함한 게이트 라인(G)을 덮도록 전체 상부에 게이트 절연막(220)을 증착한 후, 게이트 절연막(220) 상에 투명 도전층의 증착 및 패터닝을 통해 각 화소영역 내에 배치되게 플레이트형 투명 화소전극(230)을 형성한다.Then, the gate insulating film 220 is deposited on the entire surface to cover the gate line G including the gate electrode 210, and then each pixel region is formed by depositing and patterning a transparent conductive layer on the gate insulating film 220. The plate-shaped transparent pixel electrode 230 is formed to be disposed therein.

다음으로, 기판 결과물 상에 a-Si막과 n+ a-Si막을 차례로 증착한 상태에서 이들을 패터닝하여 게이트 전극(210) 상부의 게이트 절연막(220) 부분 상에 액티브 패턴(240)을 형성한다.Next, the a-Si film and the n + a-Si film are sequentially deposited on the substrate resultant, and then patterned to form an active pattern 240 on the gate insulating film 220 on the gate electrode 210.

그런 다음, 소오스/드레인(Source/Drain)용 금속막을 증착한 후, 이를 패터닝해서 소오스/드레인 전극(250a,250b)을 포함한 데이터 라인(250)을 형성하고, 이를 통해, 박막 트랜지스터(TFT)(T)를 구성한다. 이때, 드레인 전극(250b)은 투명 화소전극(230)과 전기적으로 접속되도록 형성한다.Thereafter, a source / drain metal film is deposited and then patterned to form a data line 250 including the source / drain electrodes 250a and 250b, and through this, the thin film transistor TFT ( Constitute T). In this case, the drain electrode 250b is formed to be electrically connected to the transparent pixel electrode 230.

이어서, 박막 트랜지스터(T)가 형성된 결과 구조물 상에 예컨대 SiNx 재질의 절연층(260)을 도포한 후, 투명 화소전극(230)과 적어도 일부가 중첩되도록 빗살 형태를 가진 투명 공통전극(270)을 형성한다. 이후, 도시하지는 않았으나, 투명 공통전극(270)이 형성된 기판 결과물의 최상부에 배향막을 도포하여 어레이 기판의 제조를 완성한다.Subsequently, after the insulating layer 260, for example, of SiNx material, is coated on the resultant structure in which the thin film transistor T is formed, the transparent common electrode 270 having a comb shape is formed to overlap at least a portion of the transparent pixel electrode 230. Form. Subsequently, although not shown, the alignment layer is coated on the top of the substrate resultant on which the transparent common electrode 270 is formed to complete the fabrication of the array substrate.

전술한 본 발명에 따른 FFS 모드 액정표시장치 및 그 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although a preferred embodiment of the above-described FFS mode liquid crystal display device and a method of manufacturing the same according to the present invention has been described, the present invention is not limited thereto, and various claims are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible to carry out the transformation to this also belongs to the present invention.

도 1은 본 발명의 제1 실시예에 따른 FFS 모드 액정표시장치의 하부기판에 형성된 화소영역의 일부를 도시한 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선의 단면도이다.1 is a plan view showing a portion of a pixel area formed on a lower substrate of an FFS mode liquid crystal display according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 3은 본 발명의 제1 실시예에 따른 패턴 형상의 일예이다.3 is an example of a pattern shape according to the first embodiment of the present invention.

도 4a와 도 4b는 패턴의 유무에 따른 비교예를 설명하기 위하여 고전압에서 개구 영역에서의 액정 구동 형상을 시뮬레이션 한 결과도들이다.4A and 4B are diagrams illustrating simulation results of a liquid crystal driving shape in an opening region at a high voltage to explain a comparative example with or without a pattern.

도 5a 및 도 5b는 패턴의 형성 유무에 따라서 디스클리네이션이 감소되는 상황을 설명하기 위한 도면들이다.5A and 5B are diagrams for describing a situation in which the disclination is reduced depending on whether a pattern is formed.

도 6은 본 발명의 제2 실시예에 따른 FFS 모드 액정표시장치의 하부기판에 형성된 화소영역의 일부를 도시한 평면도이다.6 is a plan view illustrating a portion of a pixel area formed on a lower substrate of an FFS mode liquid crystal display according to a second exemplary embodiment of the present invention.

도 7은 본 발명의 제3 실시예에 따른 FFS 모드 액정표시장치의 하부기판에서 화소 영역 일부를 도시한 평면도이고, 도 8은 도 7의 Ⅰ-Ⅰ' 선에 따른 단면도이며, 도 9는 도 7의 Ⅱ-Ⅱ' 선에 따른 단면도이다.FIG. 7 is a plan view showing a portion of a pixel area in a lower substrate of an FFS mode liquid crystal display according to a third exemplary embodiment of the present invention, FIG. 8 is a cross-sectional view taken along the line II ′ of FIG. 7, and FIG. It is sectional drawing along the II-II 'line | wire of 7.

Claims (15)

하부기판, 상부기판 및 상기 기판들 사이에 삽입된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인과 데이터 라인들에 의해 각 화소영역이 규정되고 상기 게이트 라인과 상기 데이터 라인의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치에 있어서,A lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, wherein each pixel region is defined by gate lines and data lines formed in an intersecting direction on the lower substrate, and the gate lines and the data. In the FFS mode liquid crystal display device in which a switching element is arranged at the intersection of the lines, 상기 액정층에 전압을 인가하여 광 투과량을 조절하기 위하여 상기 화소영역 내에는 제1 투명전극과 절연층을 사이에 두고 이격 배치되는 복수개의 슬릿과 바(bar)을 갖는 제2 투명전극을 구비하되,A second transparent electrode having a plurality of slits and bars spaced apart from each other with a first transparent electrode and an insulating layer interposed therebetween in order to adjust a light transmission amount by applying a voltage to the liquid crystal layer, , 평면적인 배치를 기준으로, 상기 제2 투명전극의 상기 각 슬릿의 중앙부 또는 상기 각 바의 중앙부에는, 디스클리네이션의 시인성을 감소시키기 위하여, 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 너비를 갖는 바(Bar) 형상의 패턴들이 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.Based on the planar arrangement, a predetermined width is provided at the center of each slit or the center of each bar of the second transparent electrode in a direction substantially parallel to the longitudinal direction of the slit in order to reduce visibility of the discretization. An FFS mode liquid crystal display device, wherein bar-shaped patterns are formed. 제 1 항에 있어서,The method of claim 1, 상기 패턴들은 데이터 라인들을 형성한 물질로 이루어진 FFS 모드 액정표시장치.And the patterns are formed of a material forming data lines. 제 1 항에 있어서,The method of claim 1, 상기 제1 투명전극은 슬릿형상 또는 플레이트 형상인 FFS 모드 액정표시장 치.The first transparent electrode is a slit-shaped or plate-shaped FFS mode liquid crystal display device. 제1 항에 있어서,The method according to claim 1, 상기 패턴들 각각은 상기 하부 기판에서 멀어질수록 너비가 좁고 상기 하부 기판에서 가까울수록 넓은 구조를 갖는 FFS 모드 액정표시장치.Each of the patterns has a narrower width as it moves away from the lower substrate, and has a wider structure as it moves closer to the lower substrate. 제1 항에 있어서,The method according to claim 1, 상기 패턴들 각각은 하부의 너비가 1 내지 1.5 ㎛인 FFS 모드 액정표시장치.Each of the patterns is a FFS mode liquid crystal display device having a width of 1 to 1.5 ㎛ in the lower portion. 제1 항에 있어서,The method according to claim 1, 상기 슬릿의 가장자리 영역에 상기 패턴들을 연결하는 추가의 바(Bar)를 구비하는 FFS 모드 액정표시장치.And an additional bar connecting the patterns to an edge region of the slit. 제1 항에 있어서,The method according to claim 1, 상기 각 슬릿의 중앙부 및 상기 각 바의 중앙부에 상기 패턴들이 형성되는 것을 특징으로 하는 FFS 모드 액정표시장치.And the patterns are formed at the center of each slit and at the center of each bar. 제1 항에 있어서,The method according to claim 1, 상기 패턴들은 금속, 합금 또는 카본나노튜브 중 어느 하나의 물질로 이루어진 FFS 모드 액정표시장치.The patterns are FFS mode liquid crystal display device made of a material of any one of metal, alloy or carbon nanotubes. 하부기판, 상부기판 및 상기 기판들 사이에 삽입되는 액정층을 포함하고 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인과 데이터 라인들에 의해 각 화소영역이 규정되고 상기 게이트 라인과 상기 데이터 라인의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서,Each pixel region is defined by a gate line and data lines that include a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and a gate line and data lines intersecting each other on the lower substrate, and the gate line and the data line. In the manufacturing method of the FFS mode liquid crystal display device, the switching element is arranged at the intersection of 상기 하부 기판 상에 제1 투명전극을 형성하는 단계; 및Forming a first transparent electrode on the lower substrate; And 상기 제1 투명전극의 상부에 게이트 라인, 게이트 절연막, 활성층, 데이터 라인, 절연층 및 복수개의 슬릿과 바(bar)를 갖는 제2 투명전극을 차례로 형성하는 단계를 포함하되,And sequentially forming a second transparent electrode having a gate line, a gate insulating film, an active layer, a data line, an insulating layer, and a plurality of slits and bars on the first transparent electrode, 상기 데이터 라인을 형성하는 단계에서는, 평면적인 배치를 기준으로, 상기 제2 투명전극의 상기 각 슬릿의 중앙부 또는 상기 각 바의 중앙부에는, 디스클리네이션의 시인성을 감소시키기 위하여, 슬릿의 길이 방향과 실질적으로 평행한 방향으로 소정 너비를 갖는 바 형상의 패턴들을 데이터 라인들과 함께 형성하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.In the forming of the data line, in the center portion of each slit or the center portion of each bar of the second transparent electrode based on a planar arrangement, the length direction of the slit may be reduced so as to reduce visibility of the disclination. A method of manufacturing an FFS mode liquid crystal display device, comprising forming bar-shaped patterns having a predetermined width in a substantially parallel direction together with data lines. 하부기판, 상부기판 및 상기 기판들 사이에 삽입되는 액정층을 포함하고 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인과 데이터 라인들에 의해 각 화소영역이 규정되고 상기 게이트 라인과 상기 데이터 라인의 교차부에는 스위칭 소자가 배치되어 있는 FFS 모드 액정표시장치의 제조방법에 있어서,Each pixel region is defined by a gate line and data lines that include a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and a gate line and data lines intersecting each other on the lower substrate, and the gate line and the data line. In the manufacturing method of the FFS mode liquid crystal display device, the switching element is arranged at the intersection of 상기 하부 기판 상에 게이트 라인과 소정 너비를 갖는 바 형상의 패턴들을 형성하는 단계; 및Forming bar-shaped patterns having a predetermined width and a gate line on the lower substrate; And 상기 게이트 라인과 상기 바 형상의 패턴들 상에 게이트 절연막, 활성층, 제1 투명전극, 데이터 라인, 절연층 및 복수개의 슬릿과 바(bar)를 갖는 제2 투명전극을 형성하는 단계를 포함하되,Forming a second transparent electrode having a gate insulating layer, an active layer, a first transparent electrode, a data line, an insulating layer, and a plurality of slits and bars on the gate line and the bar-shaped patterns, 상기 패턴들을 형성하는 단계는, 평면적인 배치를 기준으로, 상기 제2 투명전극의 상기 각 슬릿의 중앙부 또는 상기 각 바의 중앙부에, 슬릿의 길이 방향과 실질적으로 평행한 방향으로 형성하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.The forming of the patterns may be performed in a direction substantially parallel to a longitudinal direction of the slit in a central portion of each slit or a center of each bar of the second transparent electrode based on a planar arrangement. A method of manufacturing an FFS mode liquid crystal display device. 제9 항 또는 제10 항에 있어서,The method of claim 9 or 10, 상기 패턴들 각각은 상기 하부 기판에서 멀어질수록 너비가 좁고 상기 하부 기판에서 가까울수록 넓은 구조를 갖는 FFS 모드 액정표시장치의 제조방법.Each of the patterns has a narrower structure as the distance from the lower substrate becomes wider and becomes wider as the distance to the lower substrate becomes closer. 제9 항 또는 제10 항에 있어서,The method of claim 9 or 10, 상기 패턴은 하부의 너비가 1 내지 1.5 ㎛인 FFS 모드 액정표시장치의 제조방법.The pattern is a manufacturing method of the FFS mode liquid crystal display device having a width of 1 to 1.5 ㎛ bottom. 제9 항에 있어서,The method of claim 9, 상기 데이터 라인을 형성하는 단계에서는, 상기 슬릿의 가장자리 영역에, 상기 패턴들을 연결하는 추가의 바(Bar)를 데이터 라인들과 함께 형성하는 단계를 구비하는 FFS 모드 액정표시장치의 제조방법.In the forming of the data line, forming an additional bar, which connects the patterns together with the data lines, at an edge region of the slit. 제9 항 또는 제10 항에 있어서,The method of claim 9 or 10, 상기 각 슬릿의 중앙부 및 상기 각 바의 중앙부에 상기 패턴들을 형성하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조방법.And forming the patterns in the center portion of each slit and the center portion of each bar. 제9 항 또는 제10 항에 있어서,The method of claim 9 or 10, 상기 패턴들은 금속, 합금 또는 카본나노튜브 중 어느 하나의 물질로 이루어진 FFS 모드 액정표시장치의 제조방법.The pattern is a method of manufacturing a FFS mode liquid crystal display device made of any one material of metal, alloy or carbon nanotubes.
KR1020080074199A 2007-11-07 2008-07-29 Fs mode liquid crystal display device and manufacturing method thereof Active KR101044549B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW097142585A TWI422938B (en) 2007-11-07 2008-11-04 Ffs mode lcd and method of manufacturing the same
US12/264,713 US7847905B2 (en) 2007-11-07 2008-11-04 FFS mode LCD and method of manufacturing the same
JP2008284881A JP5035915B2 (en) 2007-11-07 2008-11-05 FFS mode liquid crystal display device and manufacturing method thereof
CN2008101764159A CN101446717B (en) 2007-11-07 2008-11-07 FFS mode LCD and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070113225 2007-11-07
KR20070113225 2007-11-07

Publications (2)

Publication Number Publication Date
KR20090047346A KR20090047346A (en) 2009-05-12
KR101044549B1 true KR101044549B1 (en) 2011-06-27

Family

ID=40742458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080074199A Active KR101044549B1 (en) 2007-11-07 2008-07-29 Fs mode liquid crystal display device and manufacturing method thereof

Country Status (3)

Country Link
KR (1) KR101044549B1 (en)
CN (1) CN101446717B (en)
TW (1) TWI422938B (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182471B1 (en) * 2009-11-12 2012-09-12 하이디스 테크놀로지 주식회사 Fringe field switching mode liquid crystal display device and manufacturing method thereof
US8804081B2 (en) 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
CN102629009B (en) 2011-10-25 2016-02-03 京东方科技集团股份有限公司 Naked eye three-dimensional method for displaying image and device
KR20130114998A (en) 2012-04-10 2013-10-21 삼성디스플레이 주식회사 Liquid crystal display device and method for manufacturing the same
KR102029986B1 (en) 2012-12-13 2019-10-10 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method thereof
CN106970494A (en) * 2016-01-13 2017-07-21 中华映管股份有限公司 Pixel structure and forming method thereof
CN106154665A (en) * 2016-08-15 2016-11-23 昆山龙腾光电有限公司 Dot structure, array base palte and the display floater that collocation negative liquid crystal uses
CN110275357A (en) 2019-06-25 2019-09-24 武汉华星光电技术有限公司 Pixel electrode, array substrate and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293811B1 (en) * 1998-05-29 2001-10-26 박종섭 LCD display device of IP PS mode
KR20050091291A (en) * 2004-03-11 2005-09-15 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device and method of fabricating thereof
KR20070070723A (en) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR20070070727A (en) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 Array board for transverse electric field type liquid crystal display device and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237138B (en) * 2001-11-20 2005-08-01 Hannstar Display Corp Structural arrangement of electrode in an in-plane switching mode wide-view liquid crystal display
CN1310079C (en) * 2003-04-07 2007-04-11 友达光电股份有限公司 Liquid crystal display and manufacturing method thereof
TW594169B (en) * 2003-04-17 2004-06-21 Au Optronics Corp In-plane switching mode liquid crystal display
JP4460465B2 (en) * 2005-01-19 2010-05-12 シャープ株式会社 Liquid crystal display
JP2007293155A (en) * 2006-04-27 2007-11-08 Epson Imaging Devices Corp Liquid crystal display device
JP5061505B2 (en) * 2006-05-25 2012-10-31 日本電気株式会社 Horizontal electric field type active matrix liquid crystal display device
CN100507689C (en) * 2007-03-05 2009-07-01 友达光电股份有限公司 Liquid crystal display and its driving method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293811B1 (en) * 1998-05-29 2001-10-26 박종섭 LCD display device of IP PS mode
KR20050091291A (en) * 2004-03-11 2005-09-15 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device and method of fabricating thereof
KR20070070723A (en) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR20070070727A (en) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 Array board for transverse electric field type liquid crystal display device and manufacturing method thereof

Also Published As

Publication number Publication date
CN101446717B (en) 2012-02-01
CN101446717A (en) 2009-06-03
KR20090047346A (en) 2009-05-12
TW200923522A (en) 2009-06-01
TWI422938B (en) 2014-01-11

Similar Documents

Publication Publication Date Title
JP5035915B2 (en) FFS mode liquid crystal display device and manufacturing method thereof
KR101044549B1 (en) Fs mode liquid crystal display device and manufacturing method thereof
CN101241278B (en) Fringe field switching mode liquid crystal display device
KR101182471B1 (en) Fringe field switching mode liquid crystal display device and manufacturing method thereof
KR100817366B1 (en) Color filter substrate for liquid crystal display device and manufacturing method thereof
KR101219821B1 (en) Fringe field switching mode liquid crystal display and manufacturing method thereof
KR20080071042A (en) Fs mode liquid crystal display device and manufacturing method thereof
US6917406B2 (en) Electrode array structure of IPS-LCD
TW200405101A (en) In-plane switching liquid crystal display with a compensation electrode structure and method of forming the same
CN103488003B (en) Array substrate, array substrate manufacturing method, liquid crystal panel and display device
KR100862926B1 (en) Fs mode liquid crystal display device and manufacturing method thereof
JP4097963B2 (en) IPS-LCD electrode array structure
KR101010782B1 (en) Fs mode liquid crystal display device and manufacturing method thereof
JP2007171740A (en) Liquid crystal device
KR20040056667A (en) In-Plane Switching mode Liquid crystal display device and method for fabricating the same
KR101005131B1 (en) LCD Display
KR100887668B1 (en) Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR101202058B1 (en) Fringe Field Switching mode Liquid Crystal Display and Manufacturing Method Thereof
US8531635B2 (en) Liquid-crystal display apparatus
JP2009098323A (en) Transflective type liquid crystal display panel, manufacturing method of transflective type liquid crystal display panel and electronic equipment
KR20080020883A (en) LCD Display
KR100930968B1 (en) Transmission type liquid crystal display device and manufacturing method thereof
KR100699674B1 (en) IPS LCD array structure
KR100919383B1 (en) FS mode LCD
KR20020037554A (en) IPS mode Liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080729

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100310

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100916

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110620

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110620

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140519

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150518

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160518

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170523

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180517

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190527

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20200526

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20210526

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20230524

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20240527

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20250526

Start annual number: 15

End annual number: 15