[go: up one dir, main page]

KR100838433B1 - 질화갈륨 결정 기판의 제조 방법 및 질화갈륨 결정 기판 - Google Patents

질화갈륨 결정 기판의 제조 방법 및 질화갈륨 결정 기판 Download PDF

Info

Publication number
KR100838433B1
KR100838433B1 KR1020020016387A KR20020016387A KR100838433B1 KR 100838433 B1 KR100838433 B1 KR 100838433B1 KR 1020020016387 A KR1020020016387 A KR 1020020016387A KR 20020016387 A KR20020016387 A KR 20020016387A KR 100838433 B1 KR100838433 B1 KR 100838433B1
Authority
KR
South Korea
Prior art keywords
substrate
gallium nitride
film
single crystal
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020016387A
Other languages
English (en)
Other versions
KR20020076167A (ko
Inventor
시바따마사또모
구로다나오따까
Original Assignee
히다찌 케이블 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다찌 케이블 리미티드 filed Critical 히다찌 케이블 리미티드
Publication of KR20020076167A publication Critical patent/KR20020076167A/ko
Application granted granted Critical
Publication of KR100838433B1 publication Critical patent/KR100838433B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915—Separating from substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

단결정 사파이어 기판과, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판 상에 금속막을 퇴적시켜, 금속막 상에 질화갈륨막을 퇴적시킨 적층 기판을 형성한다. 질화갈륨막의 성장 후에 질화갈륨막은 출발 기판과의 박리가 용이하게 됨으로써, 간편한 방법으로 저 결함 밀도로 불순물 오염이 적은 질화갈륨 결정 기판이 제공된다.
질화갈륨, 출발 기판, 사파이어 기판, 마스크, 반도체 결정 기판,

Description

질화갈륨 결정 기판의 제조 방법 및 질화갈륨 결정 기판{PROCESS FOR PRODUCING GALLIUM NITRIDE CRYSTAL SUBSTRATE, AND GALLIUM NITRIDE CRYSTAL SUBSTRATE}
첨부 도면들과 연관되어 본 발명이 보다 상세하게 설명될 것이다.
도 1은 본 발명의 질화갈륨 결정 기판의 제조 방법을 적용한 질화갈륨 에피택셜 적층 기판의 일 실시예를 나타내는 단면도.
도 2는 본 발명의 질화갈륨 결정 기판의 제조 방법을 적용한 질화갈륨 에피택셜 적층 기판의 다른 실시예를 나타내는 단면도.
도 3은 본 발명의 질화갈륨 결정 기판의 제조 방법을 적용한 질화갈륨 에피택셜 적층 기판의 다른 실시예를 나타내는 단면도.
도 4는 본 발명의 질화갈륨 결정 기판의 제조 방법을 적용한 질화갈륨 에피택셜 적층 기판의 다른 실시예를 나타내는 단면도.
도 5는 본 발명의 질화갈륨 결정 기판을 이용한 발광 소자의 일 실시예를 나타내는 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 단결정 사파이어 C-면 기판(출발 기판)
2 : C-축 배향성 금속막
3 : 질화 알루미늄막
4 : 질화갈륨막, 질화갈륨 단결정 자립 기판(출발 기판)
5,7,8,9 : 적층 기판
6, 31: SiO2 마스크(마스크)
32 : SiO2 마스크의 창(개구부)
33 : 질화갈륨막
34 : 금막
35 : 질화갈륨막, 질화갈륨 단결정 자립 기판
본 발명은, 질화갈륨 결정 기판의 제조 방법 및 질화갈륨 결정 기판에 관한 것이다.
질화갈륨(GaN), 질화인듐 갈륨(InGaN), 질화갈륨 알루미늄(GaAlN) 등의 GaN계 화합물 반도체는, 청색 발광 다이오드(LED)나 레이저 다이오드(LD)용 재료로서 각광을 받고 있다. 또한 GaN계 화합물 반도체는, 광 소자 이외에도 내열성이나 내환경성이 좋기 때문에, 이 특징을 살린 전자 디바이스용 소자의 개발도 행해지고 있다.
그러나 GaN계 화합물 반도체는, 벌크 결정 성장이 어려워, 실용화 할 수 있는 GaN의 기판은 아직 얻어지지 않고 있다. 현재 보편적으로 실용화되어 있는 GaN 성장용의 기판은 사파이어로서, 단결정 사파이어 기판 상에 유기 금속 기상 성장법(MOVPE 법) 등으로 GaN을 에피택셜 성장시키는 방법이 일반적이다.
그런데, 사파이어 기판은 GaN과 격자 상수가 다르기 때문에, 사파이어 기판 상에 직접 GaN을 성장시킨 경우에는 단결정막을 성장시킬 수 없다. 이 문제를 극복하기 위하여, 사파이어 기판 상에 일단 저온으로 A1N이나 GaN의 버퍼층을 성장시켜, 이 저온 성장 버퍼층에서 격자의 일그러짐을 완화시키고, 그 버퍼층 상에 GaN을 성장시키는 방법이 일본 특허공개공보 1988 - 188983호에 개시되어 있다.
그러나, 이 저온 성장 버퍼층을 이용한 GaN의 성장시에도 기판과 결정 사이에 격자 상수의 차가 생겨, GaN은, GaN계 LD를 제조하는 데에 있어서 장애가 될 수 있음을 예상할 수 있는 다수의 결함을 갖는다. 또한, 사파이어 기판과 GaN과의 선팽창 계수 차로 인하여 에피택셜 성장 후에 기판의 휘어짐이 발생하여, 최악의 경우 기판이 깨어져 버린다고 하는 문제도 있다.
이 때문에, GaN 벌크 기판의 개발이 절실히 요망되고 있다.
또한, 대형 벌크 GaN 결정의 성장은 매우 난해하지만, 최근에 와서, HVPE 법 등의 방법으로 GaN의 두꺼운 막을 기판 상에 헤테로 에피택셜 성장시키고, 그 후에 기판을 제거하여 GaN의 자립 기판(free standing substrate)을 얻는 방법이 제안되었다.
그런데, 사파이어 기판 상에 성장한 GaN을 에칭으로 박리하는 기술은 현시점에서 개발되어 있지 않다. 사파이어 기판을 연마하여 기계적으로 제거하는 방법도 시도되고 있으나, 연마 과정에서 기판의 휘어짐이 증가하여, 기판의 깨지는 확률이 높아진다. 이런 이유로 이 방법은 실용화에는 이르지 못하고 있다.
여기서, Jpn. J. App1. Phys. Vol. 38(1999) Pt.2, No.3A에는, 사파이어 기판 상에 HVPE 법으로 GaN을 두껍게 성장시킨 후, 레이저 펄스를 조사하여 GaN막만을 박리시키는 방법이 보고되어 있다. 그러나, 이러한 방법에서도 기판에 크랙이 발생되기 쉽다.
또한, 제거하기 쉬운 기판을 이용하는 방법이 일본 특허공개공보 2000 - 12900호에 개시되어 있다. 이 방법은 GaAs 기판 상에 HVPE 법으로 GaN을 두껍게 성장시킨후 GaAs 기판을 에칭으로 제거한다. 이 방법을 이용하면, 비교적 고수율로 대형의 GaN 기판을 얻을 수 있다. 그러나, 이 방법은 GaN 결정 성장 중에 GaAs 기판이 분해되어, GaN 중에 비소(As)가 불순물로써 혼입되어 버린다고 하는 문제가 있다.
에피택셜 성장 GaN의 결함 밀도 저감을 위해서는, 패터닝된 마스크를 이용한 선택 성장이 효과적이고, 일본 특허공개공보 1998 - 312971호 등에 기술이 개시되어 있다. 기판을 용이하게 박리하는 기술이 없었기 때문에, GaN 자립 기판의 제조에 효과적으로 활용되지는 않는다.
따라서, 본 발명의 목적은, 종래 기술의 문제를 해결하는데 있어서, 간편한 방법으로, 저 결함 밀도로 불순물 오염이 적은 질화갈륨 결정 기판의 제조 방법 및 질화갈륨 결정 기판을 제공하는 것에 있다.
본 발명의 제1 특징에 의해, 질화갈륨 결정 기판의 제조 방법은, 단결정 사파이어 기판과, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판 상에 금속막을 퇴적시키는 단계와, 적층 기판을 형성하기 위해 상기 금속막 상에 질화갈륨막을 퇴적시키는 단계와, 자립 질화갈륨 결정 기판을 얻기 위해 이 질화갈륨막을 퇴적시킨 적층 기판으로부터 상기 출발 기판을 제거하는 단계를 포함한다.
본 발명의 제2 특징에 의해, 질화갈륨 결정 기판의 제조 방법은, 단결정 사파이어 기판과, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판 상에 금속막을 퇴적시키는 단계와, 상기 금속막 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하는 단계와, 적층 기판을 형성하기 위해 상기 선택 성장 영역을 시점으로 사용하여, 이 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 퇴적시키는 단계와, 자립 질화갈륨 결정 기판을 얻기 위해 상기 질화갈륨막을 퇴적시킨 적층 기판으로부터 상기 출발 기판을 제거하는 단계를 포함한다.
본 발명의 제3 특징에 의해 질화갈륨 결정 기판의 제조 방법은, 단결정 사파이어 기판과, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판 상에 금속막을 퇴적시키는 단계와, 이 금속막 상에 질화갈륨막을 퇴적시키는 단계와, 질화갈륨막 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하는 단계와, 상기 적층 기판을 형성하기 위해 이 선택 성장 영역을 시점으로 사용하여, 상기 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 재차 퇴적시키는 단계와, 상기 자립 질화갈륨 결정 기판을 얻기 위해 상기 질화갈륨막을 재차 퇴적시킨 적층 기판으로부터 상기 출발 기판을 제거하는 단계를 포함한다.
본 발명의 제4 특징에 의해, 질화갈륨 결정 기판의 제조 방법은, 단결정 사파이어 기판과, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판 상에, 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하는 단계와, 상기 선택 성장 영역을 시점으로 사용하여, 상기 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 퇴적시키는 단계와, 이 질화갈륨막 상에 금속막을 형성하는 단계와, 적층 기판을 형성하기 위해 이 금속막 상에 질화갈륨막을 재차 퇴적시키는 단계와, 자립 질화갈륨 결정 기판을 얻기 위해 상기 질화갈륨막을 재차 퇴적시킨 적층 기판으로부터 출발 기판을 제거하는 단계를 포함한다.
상기 구성을 갖는 본 발명의 제1 내지 제4 특징에 의한 제조 방법은, 자립 질화갈륨 결정 기판인 출발 기판 상에 금속막을 퇴적시키는 단계와, 적층 기판을 형성하기 위해 상기 금속막 상에 질화갈륨막을 퇴적시키는 단계와, 자립 질화갈륨 결정 기판을 얻기 위해 상기 질화갈륨막을 퇴적시킨 적층 기판으로부터 상기 출발 기판을 제거하는 단계를 더 포함할 수 있다.
상기 구성을 갖는 본 발명의 제1 내지 제4 특징에 의한 제조 방법은, 자립 질화갈륨 결정 기판인 출발 기판 상에 금속막을 퇴적시키는 단계와, 상기 금속막 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하는 단계와, 적층 기판을 형성하기 위해 상기 선택 성장 영역을 시점으로 사용하여, 상기 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 퇴적시키는 단계와, 자립 질화갈륨 결정 기판을 얻기 위해 상기 질화갈륨막을 퇴적시킨 적층 기판으로부터 상기 출발 기판을 제거하는 단계를 더 포함할 수 있다.
상기 구성을 갖는 본 발명의 제1 내지 제4 특징에 의한 제조 방법은, 자립 질화갈륨 결정 기판인 출발 기판 상에 금속막을 퇴적시키는 단계와, 상기 금속막 상에 질화갈륨막을 퇴적시키는 단계와, 상기 질화갈륨막 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하는 단계와, 적층 기판을 형성하기 위해 상기 선택 성장 영역을 시점으로 사용하여, 이 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 재차 퇴적시키는 단계와, 자립 질화갈륨 결정 기판을 얻기 위해 상기 질화갈륨막을 재차 퇴적시킨 적층 기판으로부터 상기 출발 기판을 제거하는 단계를 더 포함할 수 있다.
상기 구성을 갖는 본 발명의 제1 내지 제4 특징에 의한 제조 방법은, 자립 질화갈륨 결정 기판인 출발 기판 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하는 단계와, 상기 선택 성장 영역을 시점으로 사용하여, 상기 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 퇴적시키는 단계와, 상기 질화갈륨막 상에 금속막을 형성하는 단계와, 적층 기판을 형성하기 위해 상기 금속막 상에 질화갈륨막을 재차 퇴적시키는 단계와, 자립 질화갈륨 결정 기판을 얻기 위해 상기 질화갈륨막을 재차 퇴적시킨 적층 기판으로부터 상기 출발 기판을 제거하는 단계를 더 포함할 수도 있다.
상기 제조 방법에서, 상기 금속막은 C-축으로 배향된 금속막인 것이 바람직 하다.
상기 제조 방법에서, 상기 금속막은 알루미늄, 금, 은, 구리, 백금, 철, 니켈, 티타늄, 지르코늄, 하프늄, 및 상기 금속 중 어느 하나를 포함하는 합금으로 구성된 군으로부터 선택된 부재로 형성되는 것이 바람직하다.
상기 제조 방법에서, 상기 금속막의 두께를 10∼1000㎚의 범위 내로 하는 것이 바람직하다.
상기 제조 방법에서, 퇴적시키는 질화갈륨의 두께를 50㎛ 이상으로 하는 것이 바람직하다.
상기 제조 방법에서, 질화 알루미늄은 상기 금속막 상에 퇴적되고, 질화갈륨은 질화 알루미늄 상에 퇴적될 수 있다.
상기 제조 방법에서, 질화갈륨을 퇴적하는 단계의 일부 또는 전부가 HVPE 법에 의해 실행되는 것이 바람직하다.
상기 제조 방법에서, 출발 기판을 제거하는 단계가 상기 금속막을 통해 상기 질화갈륨막을 상기 기판으로부터 박리시키는 단계인 것이 바람직하다.
상기 제조 방법에서, 상기 금속막을 에칭함으로써, 상기 질화갈륨막이 상기 출발 기판으로부터 박리되는 것이 바람직하다.
본 발명에 따르면, 단결정 사파이어 기판과, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판 상에 금속막을 퇴적시키고, 적층 기판을 형성하기 위해 이 금속막 상에 질화갈륨막을 퇴적시킨다. 상기 구성에 의해, 질화갈륨막의 성장후에 상기 질화갈륨 단결정과 상기 출발 기판과의 박리가 용이하게 된다.
또한, 금속막 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역이 형성되고, 선택 성장 영역을 시점으로 사용하여, 선택 성장 영역 및 마스크 영역 상에 질화갈륨막을 퇴적시켜서 적층 기판을 형성하고, 출발 기판이 적층 기판으로 형성되는 구조를 채택함으로써 성장된 질화갈륨 단결정과 출발 기판과의 박리가 용이하게 된다.
또한, 금속막 상에 질화갈륨막을 퇴적시키고, 질화갈륨막 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하고, 선택 성장 영역을 시점으로 사용하여, 선택 성장 영역 및 마스크 영역상에 질화갈륨막을 재차 퇴적시켜 적층 기판을 형성하는 구조를 채택함으로써 성장된 질화갈륨 단결정과 출발 기판과의 박리가 용이하게 된다.
또한, 출발 기판 상에, 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하고, 선택 성장 영역을 시점으로 사용하여 선택 성장 영역 및 마스크 영역 상에 질화갈륨막을 퇴적시키고, 질화갈륨막 상에 금속막을 형성하고, 금속막 상에 질화갈륨막을 재차 퇴적시켜 적층 기판을 형성하는 구조를 채택함으로써 성장된 질화갈륨 단결정과 출발 기판과의 박리가 용이하게 된다.
특히, 자립 질화갈륨 결정 기판인 출발 기판 상에 금속막을 퇴적시키고, 이 금속막 상에 질화갈륨막을 퇴적시켜, 이 질화갈륨막을 퇴적시킨 적층 기판을 형성하는 구조를 채택함으로써 성장된 질화갈륨 단결정과 출발 기판과의 박리가 용이하게 될 뿐만 아니라, 결정 결함이 보다 적어진다.
특히, 자립 질화갈륨 결정 기판인 출발 기판 상에 금속막을 퇴적시키고, 이 금속막 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하고, 이 선택 성장 영역을 시점으로 사용하여 이 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 퇴적시켜, 이 질화갈륨막을 퇴적시킨 적층 기판을 형성하는 구조를 채택함으로써 성장된 질화갈륨 단결정과 출발 기판과의 박리가 용이하게 될 뿐만아니라, 결정 결함이 보다 적어진다.
특히, 자립 질화갈륨 결정 기판인 출발 기판 상에 금속막을 퇴적시키고, 이 금속막 상에 질화갈륨막을 퇴적시키고, 이 질화갈륨막 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성시켜, 이 선택 성장 영역을 시점으로 사용하여, 이 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 재차 퇴적시켜, 이 질화갈륨막을 재차 퇴적시킨 적층 기판을 형성하는 구조를 채택함으로써 성장된 질화갈륨 단결정과 출발 기판과의 박리가 용이하게 될 뿐만아니라, 결정 결함이 보다 적어진다.
특히, 자립 질화갈륨 결정 기판인 출발 기판 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하고, 선택 성장 영역을 시점으로 사용하여 선택 성장 영역 및 마스크 영역 상에 질화갈륨막을 퇴적시키고, 질화갈륨막 상에 금속막을 형성하고, 금속막 상에 질화갈륨막을 재차 퇴적시켜 적층 기판을 형성하는 구조를 채택함으로써 성장된 질화갈륨 단결정과 출발 기판과의 박리가 용이하게 될 뿐만 아니라, 결정 결함이 보다 적어진다.
본 발명의 양호한 실시예가 자세히 설명될 것이다.
본 발명에 의한 질화갈륨 결정 기판을 제조하는 방법은 단결정 사파이어 기판과, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판을 제공하는 단계와, 상기 출발 기판 상에 다음 단계에서 쉽게 제거될 수 있는 금속막을 퇴적하는 단계와, 상기 금속막 상에 질화갈륨막을 퇴적하는 단계를 포함하는 것을 특징으로 한다. 하기의 속성들은 본 발명의 제조 단계에서 활용할 수 있는 금속막들에 필요한 것들이다.
(1) 금속막 상에 질화갈륨의 단결정을 에피택셜 성장시키기 위하여, 금속막은 적어도 C-축으로 배향되어야만 한다((111) 결정 배향된 특정 입방정계 금속막 또는 (0001) 결정 배향된 육방정계 금속의 막은 질화갈륨 또는 사파이어의 C-면 또는 A-면 상에 성장될 수 있다. 또한, 동일한 배향막은 실리콘, 갈륨비소 등의 입방정계 단결정의 (111)면에 성장될 수 있다).
(2) 질화갈륨을 성장시킬 수 있는 온도(500℃ 이상)에서, 융해되거나, 사파이어 기판이나 질화갈륨, 성장 분위기의 암모니아 가스나 수소 가스와 반응하여 C-축 배향이 흐트러지지 않는다.
(3) 금속막은 질화갈륨이 침투하지 않은 산이나 알칼리 등과 반응하여, 용이하게 질화갈륨을 기판으로부터 박리할 수 있다.
상술한 조건(1)∼(3)을 만족할 수 있는 금속으로서는 알루미늄, 금, 은, 구리, 백금, 니켈, 티타늄, 지르코늄, 하프늄 등을 들 수 있다. 이들 금속막을 이용함으로써, 기판과 질화갈륨막과의 격자 상수 차나 특히, 열팽창 계수 차에 기인하는 일그러짐을 완화하여, 성장하는 질화갈륨의 결함 밀도를 저감함과 동시에 휘어짐이 적은 질화갈륨 기판을 제조하는 것이 가능하다.
다음에 금속막을 퇴적시키는 방법은, 증착법이나 스퍼터링법, 각종 CVD법 등이 이용될 수 있다. 금속막은 그 표면이 평탄하고, 또한 기판 표면 전면을 덮고 있는 것이 바람직하다. 그러나 비록 미소한 구멍이 있더라도, 질화갈륨은 구멍을 덮고 금속막의 표면 위에서 성장할 수 있다.
선택 성장에 이용되는 마스크의 재질은, 그 위에 질화갈륨의 결정이 성장하 기 어려운 재질이면 되고, 예를 들면 SiO2나 SiNx 등을 들 수 있다.
이하, 구체적인 수치를 예를 들어 설명하지만, 본 발명은 이것에 한정되는 것이 아니다.
<실시예 1>
출발 기판으로서의 직경 50.8 ㎜(약 2인치)의 단결정 사파이어 C-면 기판 상에, 금속막으로서의 알루미늄막을 O.1㎛의 두께로 증착시켰다. 알루미늄막을 증착시킨 기판은 X선 회절 측정으로 분석되었다. 그 결과, 사파이어의 (0001) 면에 기인하는 회절 피크 뿐만 아니라, 알루미늄의 (111) 면에 기인하는 회절 피크가 관찰되어서, 알루미늄막이 C-축 배향된 것을 입증한다.
이 기판을 MOCVD 로(furnace)(유기 금속 화학 기상 증착로; 도시되지 않음)내에 넣어 650℃로 30분 동안 수소 분위기에서 가열해서, 기판 표면의 클리닝을 행하는 동시에, 알루미늄의 배향도를 향상시킨다. 이어서, 알루미늄막의 기판상에 0.1㎛ 두께 질화 알루미늄막의 성장이 TMA(trimethylaluminum) 및 암모니아를 원료로 하여 동일 로내에서 650℃에서 실행된다. 또한, TMG(trimethylgallium) 및 암모니아를 원료로 하여, 기판 1050℃ 온도에서 기판 상에 질화갈륨막을 1㎛의 두께로 성장시켰다.
이 기판은 HVPE 로내로 옮겨, 기판 표면에 질화갈륨을 300㎛의 두께로 퇴적시켰다. 이 경우에, 암모니아 및 염화갈륨이 성장용 원료로 사용된다. 성장은 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다.
도 1은 적층 기판으로 획득된 질화갈륨 에피택셜 적층 기판의 구조를 도시하는 단면도이다.
특히, 도 1은 본 발명에 의한 질화갈륨 결정 기판의 제조 방법이 적용되는 질화갈륨 에피택셜 적층 기판의 양호한 일 실시예를 도시하는 단면도이다.
이 도에서, 부재번호 1은 출발 기판인 단결정 사파이어 C-면 기판을 나타내고, 부재번호 2는 C-축 배향된 금속막이고, 부재번호 3은 질화 알루미늄막이고, 부재번호 4는 질화갈륨막을 나타낸다.
HVPE 로로부터 꺼낸 적층 기판(5)은 염산 및 과산화수소수의 혼합액에 침적된다. 그 결과로, 알루미늄막은 선택적으로 에칭되고, 질화갈륨막(4)은 단결정 C-면 사파이어 기판(1)으로부터 박리된다. 질화갈륨막(4)의 한 면(그림에서는 하면)에 질화 알루미늄의 박층이 부착되어 있었으므로, 이 박층을 다이아몬드 연마입자를 포함하는 연마액으로 연마하여 제거하였다. 그 결과, 질화갈륨 단결정 자립 기판이 얻어졌다.
질화갈륨 단결정 기판의 휘어짐이 측정되었다. 그 휘어짐의 곡율 반경은 약 4m로 매우 평탄한 것을 확인할 수 있었다. 또한, 얻어진 질화갈륨 단결정 기판의 표면을 원자 현미경(atomic force microscopy)으로 관찰하여, 표면 피트의 밀도를 측정한다. 그 결과, 밀도가 2 ×1 O 5피트/㎠로 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 2>
출발 기판으로서의 직경 50.8 ㎜(약 2인치)의 단결정 사파이어 C-면 기판을 MOCVD 로내에 넣어, TMG와 암모니아를 원료로 하여, 600 ℃에서 질화갈륨막을 50㎚의 두께로 성장시킨다. 이후, 기판 온도를 1050℃로 올려, 질화갈륨막을 1㎛의 두께로 성장시켰다.
이 기판 상에, 금속막으로서의 금막을 O.1㎛의 두께로 증착시켜, X 선 회절 측정을 행하였다. 금막의 (111)면에 기인하는 회절 피크가 관찰되어, 금막이 C-축 배향한 막으로 되어 있는 것이 확인되었다.
이 기판을 재차 MOCVD 로에 넣는다. 이 로에서는, TMA와 암모니아를 원료로 하여, 기판 온도를 850℃ 로 하여 질화 알루미늄막을 0.1㎛의 두께로 성장시킨다. 또한 기판 온도를 1050℃로 올려, 원료를 TMG와 암모니아로 바꾸어, 질화갈륨막을 2㎛의 두께로 성장시켰다.
다음에, 이 기판을 HVPE 로내로 옮겨, 기판 표면에 질화갈륨을 300㎛ 의 두께로 퇴적시켰다. 성장에 이용한 원료는, 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다.
HVPE로로부터 꺼낸 적층 기판을 왕수에 하루밤 동안 침적하여, 금막을 용해 제거함으로써, 사파이어 기판과 질화갈륨막을 박리할 수 있었다. 이와 같이 하여 질화갈륨 단결정 자립 기판이 얻어졌다. 얻어진 질화갈륨 단결정 기판의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 4 ×1O5피트/㎝2로, 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 3>
출발 기판으로 직경 50.8 ㎜(약 2인치)의 단결정 사파이어 C-면 기판이 제공된다. 스퍼터링법으로 금속막으로서의 은막을 기판 상에 200㎚의 두께로 퇴적시켰다. 이 기판을 MOCVD 로내에 넣어, TMG와 암모니아를 원료로 하여, 기판 온도를 600℃로 하여, 은막의 표면에 질화갈륨막을 50㎚의 두께로 성장시켰다. 이후, 기판 온도를 1050℃로 올려, TMG와 암모니아를 원료로 하여 질화갈륨막을 1㎛의 두께로 성장시켰다.
이 기판을 HVPE 로내로 옮겨, 기판 표면에 질화갈륨을 300㎛의 두께로 퇴적시켰다. 이 경우에 성장에 이용한 원료는, 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다.
HVPE 로로부터 꺼낸 적층 기판을 열황산에 침적하여, 은막을 용해 제거함으로써, 사파이어 기판과 질화갈륨막을 박리하였다. 그 결과, 질화갈륨 단결정 자립 기판이 얻어졌다.
얻어진 질화갈륨 단결정 기판의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 9×1O4피트/㎠로 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 4>
실시예 2에 나타낸 방법과 마찬가지의 방법을 이용하여, 출발 기판으로서의 직경 50.8㎜(약 2인치)의 단결정 사파이어의 C-면 기판 상에, MOCVD 법으로 질화갈륨 단결정을 1㎛의 두께로 성장시켰다. 이 기판 상에 금속막으로서의 니켈막을 0.1㎛의 두께로 증착시킨 후, MOCVD 로 내에 넣어, 수소 분위기에서 1200℃로 30분 가열해서, 기판 표면의 클리닝을 행하였다. 이어서, 동일한 로내에서 TMA와 암모니아를 원료로 하여, 1060℃의 온도에서 기판 상에 질화 알루미늄막을 0.1㎛의 두께로 성장시켰다. 이어서 원료를 TMG와 암모니아로 바꾸어, 동일한 로내에서 기판 상에 질화갈륨막을 1㎛의 두께로 성장시켰다.
이 기판을 HVPE 로내로 옮겨, 기판 표면에 질화갈륨을 300㎛의 두께로 퇴적시켰다. 이 경우 성장에 이용한 원료는, 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1060℃, 및 성장 속도 = 85㎛/hr의 조건하에서 실행된다. 성장 동안은 디클로로실란(dichlorosilane)을 도펀트 가스로서 흘려, 질화갈륨 결정 속에 실리콘을 도핑하였다.
HVPE 로로부터 꺼낸 적층 기판을 왕수에 하루밤 동안 침적하여, 니켈막을 용해 제거함으로써, 사파이어 기판과 질화갈륨막을 박리하였다. 그 결과, 질화갈륨 단결정 자립 기판이 얻어졌다.
질화갈륨 단결정 기판의 캐리어 밀도를 Pauw법에 의해 측정한 바, 8 ×1O18㎝-3이었다. 이와 같이 하여, 고 캐리어 밀도의 n형 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
질화갈륨 단결정 기판의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 6×1O5피트/㎝2로, 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 5>
출발 기판으로 직경 50.8㎜(약 2인치)의 단결정 사파이어 C-면 기판이 제공된다. 금속막으로서의 티타늄을 0.1㎛의 두께로 증착하여, 그 기판 상에 산화 방지를 위해 금을 10∼20㎚의 두께로 증착하였다.
이 기판을 MBE 로(molecular beam epitaxy furnace) 내에 넣고, 700℃에서 기판 상에 질화갈륨막을 0.5㎛의 두께로 성장시켰다. 이 기판을 HVPE 로내로 옮겨, 암모니아와 염화갈륨을 원료로 하여, 다시 기판 상에 질화갈륨을 300㎛의 두께로 퇴적시켰다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다.
HVPE 로로부터 꺼낸 적층 기판을 불화 수소산과 질산과의 혼합액에 침적된다. 그 결과, 티타늄층이 선택적으로 에칭되어, 질화갈륨막이 사파이어 기판으로부터 박리되었다. 따라서, 질화갈륨 단결정 자립 기판이 얻어졌다.
질화갈륨 단결정 기판의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 2×1O5피트/㎝2로, 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
높은 결정성을 갖는 질화갈륨 단결정 자립 기판은, 그 상태에서는 성장시에 도입된 열 일그러짐에 의해 크게 휘어져 있고, 그 곡율 반경은 70㎝ 정도이었다. 이 기판을, 평활한 세라믹 정반(도시되지 않음)의 사이에 끼워, 1000℃, 2 시간의 일그러짐 제거 어닐링을 실시하였다. 휘어짐의 곡율 반경이 약 5m까지 저감할 수 있었다.
<실시예 6>
출발 기판으로 직경 50.8㎜(약 2인치)의 실리콘(111) 기판 상에, 금속막으로서의 구리막을 0.1㎛의 두께로 증착시켰다. 이 기판을 M0CVD 로 내에 넣어, 수소 분위기에서 800℃, 30분 가열하여, 기판 표면의 클리닝을 행함과 동시에 배향도를 향상시켰다. 이어서, 동일한 로내에서 TMA와 암모니아를 원료로 하여 800℃에서 구리의 표면에 질화 알루미늄막을 0.1㎛의 두께로 성장시켰다. 또한, 기판 온도를 1050℃로 올려, TMG와 암모니아를 원료로 하여, 질화갈륨막을 1㎛의 두께로 성장시켰다.
이 기판을 HVPE 로내로 옮겨, 기판 표면에 질화갈륨을 300㎛의 두께로 퇴적시켰다. 이 경우에 성장에 이용한 원료는 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다.
HVPE 로로부터 꺼낸 적층 기판을 왕수에 하루밤동안 침적하여, 실리콘 기판과 구리막을 완전하게 용해 제거하였다. 질화갈륨층의 한쪽의 면에는 질화 알루미늄의 박층이 부착되어 있었기 때문에, 이 박층을 다이아몬드연마 입자를 포함하는 연마액을 이용하여 연마하여 제거하였다. 그 결과, 질화갈륨 단결정 자립 기판이 얻어졌다.
질화갈륨 단결정 기판의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 2×1O4피트/㎝2로, 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 7>
출발 기판으로서의 직경 50.8㎜(약 2인치)의 실리콘(111) 기판을 MOCVD 로내에 넣어, 수소 분위기에서 400℃로, TMA를 흘리고, 실리콘 표면에 금속막으로서의 알루미늄의 막을 0.2㎛의 두께로 퇴적시켰다. 이어서, 동일한 로내에서 기판 온도를 600℃로 올리고, TMG와 암모니아를 원료로 하여, 알루미늄막의 표면에 질화갈륨막을 O.O1㎛의 두께로 성장시켰다. 다시 기판 온도를 1050℃로 올려, TMG와 암모니아를 원료로 하여 질화갈륨막을 2㎛의 두께로 성장시켰다.
이 기판을 HVPE 로로 옮겨, 기판 표면에 질화갈륨을 300㎛의 두께로 퇴적시켰다. 이 경우에 성장에 이용한 원료는, 암모니아 및 염화갈륨이다. 성장 조건은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도는 80㎛/hr의 조건하에서 실행된다.
HVPE 로로부터 꺼낸 적층 기판을 왕수에 하루밤동안 침적하여, 실리콘 기판과 알루미늄막을 완전하게 용해 제거하였다. 그 결과, 질화갈륨 단결정 자립 기판이 얻어졌다.
질화갈륨 단결정 기판의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 4×1O4피트/㎝2로, 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 8>
출발 기판으로서의 직경 50.8㎜(약 2인치)의 실리콘(111) 기판을 MOCVD 로 내에 넣어, 수소 분위기에서 기판 온도를 400℃로 하여, TMA를 흘리고, 실리콘 기판 표면에 금속막으로서의 알루미늄의 막을 0.2㎛의 두께로 퇴적시켰다. 이어서, 동일한 로내에서 기판 온도를 600℃로 올리고, TMA와 암모니아를 원료로 하여, 알루미늄막의 표면에 질화 알루미늄막을 0.1㎛의 두께로 성장시켰다. 다시, 기판 온도를 1050℃로 올려, TMG와 암모니아를 원료로 하여, 기판 상에 질화갈륨막을 1㎛의 두께로 성장시켰다.
이 기판을 HVPE 로로 옮겨, 기판 표면에 질화갈륨을 300㎛의 두께로 퇴적시켰다. 이 경우에 성장에 이용한 원료는, 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다.
HVPE 로로부터 꺼낸 적층 기판을 왕수에 하루밤동안 침적하여, 실리콘 기판과 알루미늄막을 완전하게 용해 제거하였다. 그 결과, 질화갈륨 단결정 자립 기판이 얻어졌다.
질화갈륨 단결정 기판의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 5×1O4피트/㎝2로, 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 9>
출발 기판으로서의 직경 50.8㎜(약 2인치)의 실리콘(111) 기판이 제공되고, 기판 상에 금속막으로 은막이 0.1㎛ 두께로 증착된다. 이 기판을 MOCVD 로에 넣어서, 수소 분위기에서 650℃, 30분 가열하여, 기판 표면의 클리닝을 행함과 동시에 배향도를 향상시켰다. 이어서, 동일한 로내에서 TMA와 암모니아를 원료로 하여 650℃에서 은막의 표면에 질화 알루미늄막을 0.02㎛의 두께로 성장시켰다. 또한, 기판 온도를 1050℃로 올려, TMA와 암모니아를 원료로 하여, 질화 알루미늄막을 0.1㎛의 두께로 성장시켰다. 다음으로 원료를 TMG와 암모니아로 바꿔서, 질화갈륨막을 1㎛의 두께로 성장시켰다.
이 기판을 HVPE 로로 옮겨, 기판 표면에 질화갈륨을 400㎛의 두께로 퇴적시켰다. 이 경우에 성장에 이용한 원료는, 암모니아 및 염화갈륨이다. 성장 조건은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다.
HVPE 로로부터 꺼낸 적층 기판을 질산에 하루밤동안 침적하여, 은막을 완전하게 용해 제거하였다. 그 결과, 질화갈륨 단결정 자립 기판이 얻어졌다.
질화갈륨 단결정 기판의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 1×1O5피트/㎝2로, 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 10>
직경이 50.8㎜(약 2인치)의 (111) 결정 배향한 표면을 가진 SOI(silicon on insulator) 기판이 출발 기판으로 제공되고 MBE 로(도시되지 않음)에 위치된다. 이 로 내에서, 기판 온도가 400℃로 높여지고, 알루미늄막이 기판 상의 금속막으로 50㎚ 두께로 퇴적된다. 이후, 플라즈마로 크래킹된 질소(plasma cracked nitrogen)가 동일로 내로 유입되어 알루미늄막의 표면만이 질화된다.
이 기판은 HVPE 로에 넣어져, 질화갈륨이 기판의 표면상에 300㎛ 두께로 퇴적된다. 이 경우에, 성장에 이용한 원료는, 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다.
이와 같이 하여 얻어진 적층 기판을 염산과 과산화수소수와의 혼합액중에 침적한다. 그 결과 알루미늄막이 우선적으로 에칭되어, 질화갈륨층이 SOI 기판으로부터 박리되었다. 얻어진 질화갈륨 단결정 자립 기판의 휘어짐을 측정한 바, 기판의 휘어짐의 곡율 반경은 약 4m로, 매우 평탄한 기판이 얻어진 것을 확인하였다.
<실시예11>
출발 기판으로서의 직경 76.2㎜(약 3인치)의 실리콘(111) 기판 상에, 스퍼터링 장치(도시되지 않음)을 이용하여 금속막으로서의 알루미늄막을 0.1㎛의 두께로 퇴적시켰다. 이 기판을 HVPE 로 내에 넣어, 암모니아 분위기에서 600℃에서 10분 동안 가열하여, 알루미늄막의 표면만을 질화시키고, 이어서, 질화갈륨을 350㎛의 두께로 퇴적시켰다. 성장에 이용한 원료는 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다. 성장 중에 디클로로실란을 도펀트 가스로서 흘려, 질화갈륨 결정 중에 실리콘을 도핑하였다.
HVPE 로로부터 꺼낸 적층 기판을 왕수에 하루밤동안 침적하여, 실리콘 기판과 알루미늄막을 완전하게 용해 제거한다. 또한 질화갈륨 단결정 자립 기판이 얻어졌다.
질화갈륨 단결정 기판의 캐리어 밀도를 측정한 바, 8×1O18㎝-3이었다. 이와 같이 하여, 고 캐리어 밀도의 n형 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 12>
실시예 2에 나타낸 방법에 의해 얻어진 직경 50.8㎜(약 2인치)의 단결정 질화갈륨 기판을 출발 기판으로서 이용하고, 이 단결정 질화갈륨 기판 상에, 금속막으로서의 금막을 0.1㎛의 두께로 증착시킨 것을 MOCVD 로내에 넣어, TMA와 암모니아를 원료로 하여, 기판 온도를 850℃로 하고, 기판 상에 질화 알루미늄막을 0.1㎛의 두께로 성장시킨다. 다시 기판을 1050℃의 온도로 가열하고, 원료를 TMG 및 암모니아로 변경시켜 질화갈륨을 기판 상에 2㎛의 두께로 성장시킨다.
다음으로, 이 기판을 HVPE 로 내에 넣어, 질화갈륨을 300㎛의 두께로 퇴적시켰다. 이 경우 성장에 이용한 원료는 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다.
HVPE 로로부터 꺼낸 적층 기판을 왕수에 하루밤동안 침적하여, 은막을 완전하게 용해 제거함으로써, 밑에있는 질화갈륨 기판은 에피택셜 성장된 두꺼운 질화갈륨막과 박리될 수 있다. 새롭게 얻어진 질화갈륨 단결정 기판의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과 1×1O5피트/㎝2로, 피트의 개수가 밑의 기판에 있는 피트 보다 적고 본 발명에 의한 제조 방법의 반복되는 적용은 높은 결정성을 갖는 질화갈륨의 단결정 기판을 제공한다는 것을 확인하였다.
<실시예 13>
도 2는 본 발명의 질화갈륨 결정 기판의 제조 방법을 적용한 질화갈륨 에피택셜 적층 기판의 다른 양호한 실시예를 나타내는 단면도이다. 도 1 및 2에서, 유사한 부재는 동일한 참조 부재번호로 식별된다.
직경 50.8㎜(약 2인치)의 단결정 사파이어 C-면 기판(1)이 출발 기판으로 제공되고, 금막(2)은 기판 상에 금속막으로 두께 300㎚로 증착된다. SiO2막(6)은 열 CVD로 기판상에 두께 0.5㎛로 퇴적되고, 포토리소그래피 단계에 의해 SiO2막에 <11-20>와 평행하게 스트라이프 형상의 창을 형성하여 금막(2)을 노출시킨다. 창 폭은 약 3㎛이고, 마스크의 폭은 약 7㎛이다. 이 기판을 MOCVD 로에 넣는다. 이 로에서, 질화 알루미늄막(3)을 TMA 및 암모니아를 원료로 하여 금막(2)의 표면상에 기판 온도 800℃로 하여 두께 100㎚로 성장킨다. 다시, 기판 온도를 1050℃로 올려, 질화갈륨막(4)을 TMG 및 암모니아를 원료로 하여 기판 상에 두께 1㎛로 성장시킨다.
질화갈륨은, 처음에 창 부분에서 선택적으로 성장하여, 마스크(6)의 창이 매립되면, 마스크 상에서는 가로방향으로 성장하여 기판 전체 표면을 덮는다. 마침내, 평탄한 표면을 가진 질화갈륨막이 형성된다.
이 기판을 HVPE 로내로 옮겨, 다시 기판 표면에 질화갈륨을 300㎛의 두께로 퇴적시켰다. 이 경우 성장에 이용한 원료는 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다. 성장 종료 후 도 2에 나타내는 적층 기판(7)이 얻어진다.
HVPE 로로부터 꺼낸 적층 기판(7)을 왕수에 침적하여, 금막(2)을 용해 제거함으로써, 단결정 사파이어 C-면 기판(1)과 질화갈륨막(4)을 박리한다. 질화갈륨막(4)의 기판(1)측의 면에 매립되어 있는 SiO2 마스크(6)를 다이아몬드 연마를 이용한 기계 연마로 제거하였다. 그 결과, 질화갈륨 단결정 자립 기판(4)이 얻어진다.
얻어진 질화갈륨 단결정 기판(4)의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 1×1O4피트/㎠로, 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 14>
도 3은 본 발명의 질화갈륨 결정 기판의 제조 방법을 적용한 질화갈륨 에피택셜 적층 기판의 다른 양호한 실시예를 나타내는 단면도이다.
출발 기판으로서의 직경 50.8㎜(약 2인치)의 단결정 사파이어 C-면 기판(1) 상에, 스퍼터링법으로 금속막으로서의 은막(2)을 200㎚의 두께로 퇴적시켰다. 이 기판을 MOCVD 로 내에 넣는다. 이 로에서 TMA와 암모니아를 원료로 하여, 기판 온도를 800℃로 하여, 은막(2)의 표면에 질화 알루미늄막(3)을 150㎚의 두께로 성장시키고, 이어서, 기판 온도를 1050℃로 올려, TMG와 암모니아를 원료로 하여, 기판 상에 질화갈륨막을 두께 1㎛로 성장시켰다. 이 기판 상에, PCVD법으로 SiO2막(6)을 0.6㎛의 두께로 퇴적시켜, 포토리소그래피 단계에 의해, SiO2막에 <1-1OO>와 평행하게 스트라이프 형상의 창을 형성하여 질화갈륨막을 노출시킨다. 마스크(6)로서 SiO2막을 사용하여 질화갈륨막을 퇴적시켰다. 창의 폭은 약 2㎛이고, 마스크의 폭은 약 8㎛ 이다. 이 기판을 HVPE 로 내로 옮긴다. 표면에 질화갈륨(4)을 300㎛의 두께로 퇴적시켰다. 이 경우 성장에 이용한 원료는, 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도는 100㎛/hr의 조건하에서 실행된다. 성장 종료 후 도 3에 나타내는 적층 기판(8)이 얻어졌다.
HVPE 로로부터 꺼낸 적층 기판(8)을 열황산에 침적하여, 은막(2)을 용해 제거함으로써, 단결정 사파이어 C-면 기판(1)과 질화갈륨막(4)을 박리하였다. 그 결과, 질화갈륨 단결정 자립 기판(4)이 얻어졌다. 얻어진 질화갈륨 단결정 기판(4)의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 2×1O4피트/㎝2로, 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판이 얻어진 것을 확인하였다.
<실시예 15>
도 4는 본 발명의 질화갈륨 결정 기판의 제조 방법을 적용한 질화갈륨 에피택셜 적층 기판의 다른 실시예를 나타내는 단면도이다.
실시예 2에 나타낸 방법에 의해 얻어진 직경 50.8㎜(약 2인치)의 단결정 질화갈륨 기판(4)을 출발 기판으로 하고, 이 단결정 질화갈륨 기판(4) 상에, 열 CVD법에 의해 SiO2막(31)을 0.5㎛의 두께로 퇴적하여, 포토리소그래피법에 의해, SiO2막(31)에 <11-20>와 평행하게 스트라이프 형상의 창(32)을 형성하여, 질화갈륨 기판 표면을 노출시킨다. 창(32)의 폭은 약 3㎛, SiO2막(31)으로 이루어지는 마스크의 폭은 약 7㎛이다.
이 기판을 MOCVD 로 내에 넣는다. 이 로에서 기판 온도를 1050℃로 올려, TMG와 암모니아를 원료로 하여 질화갈륨막(33)을 2㎛의 두께로 성장시켰다. 질화갈륨은 우선 창(32)에 선택적으로 성장하여, 마스크의 창이 매립되면, 질화갈륨을 마스크 상에 가로방향으로 성장하여 기판의 전체 표면을 덮는다. 마지막으로 평탄한 표면을 갖는 질화갈륨막(33)으로 된다. 이 기판 상에 금속막으로서의 금막(34)을 0.1㎛의 두께로 증착시킨다. 이 증착된 기판을 HVPE 로 내에 넣어, 기판 면에 질화갈륨(35)을 3OO㎛의 두께로 퇴적시켰다. 성장에 이용한 원료는, 암모니아 및 염화갈륨이다. 성장은, 압력 = 대기압, 기판 온도 = 1050℃, 및 성장 속도 = 80㎛/hr의 조건하에서 실행된다. 성장 종료 후, 적층 기판(9)이 얻어졌다.
HVPE 로로부터 꺼낸 적층 기판(9)을 왕수에 하루밤동안 침적하여 금막(34)을 용해 제거함으로써, 밑에 있는 층의 질화갈륨 에피택셜 성장 기판(4)과 HVPE법으로 에피택셜 성장시킨 질화갈륨막(35)을 박리할 수 있다. 이와 같이 하여 얻어진 질화갈륨 단결정 기판(35)의 표면을 원자 현미경으로 관찰하여, 표면 피트의 밀도를 측정하였다. 그 결과, 밀도가 1×1O5피트/㎝2로, 매우 낮아, 결정성이 높은 질화갈륨 단결정 기판(35)이 얻어진 것을 확인하였다.
<실시예 16>
실시예 15에 나타낸 방법으로 얻어진 n형 질화갈륨 단결정 자립 기판(35) 상에, Si 도핑(n = 5×l017㎝-3) n형 GaN 버퍼층(두께 = 약 2.0㎛)(10), Si 도핑(n = 5×1017㎝-3) n형 Al0.07Ga0.93 N 클래딩층(두께 = 약 1.O㎛)(11), Si 도핑(n = 1×1O17㎝-3) n형 GaN SCH층(두께 = 약 0.1㎛)(12), Si 도핑(또는 넌도핑) In0.2Ga0.8 N/In0.05Ga0.95 N 다중 양자 우물층(30Å/50Å×3)(13), 마그네슘 도핑(p = 2 ×1019㎝-3) p형 Al0.2Ga0.91 N 오버플로우 방지층(두께 = 약 0.02㎛)(14), 마그네슘 도핑(p = 2×1019㎝-3) p형 GaN 차광층(두께 = 약 0.1㎛)(15), 마그네슘 도핑(p = 2×1019㎝-3) p형 Al0.07Ga0.93 N 클래딩층(두께 = 약 0.5㎛)(16) 및 마그네슘 도핑(p = 2×1019㎝-3) p형 GaN 컨택트층(두께 = 약 0.05㎛)(17)을 순차 형성한 LD 구조 기판을 제작하였다.
그 후, 도 5에 도시한 바와 같이 LD 구조 기판의 p 측에 드라이 에칭을 실시하고 폭 약 4㎛, 깊이 약 0.4㎛의 릿지 구조(ridge structure)를 제작하고, 전류 협착(current constriction)을 행하였다. 또한, 릿지의 상부에 Ni/Au 전극을 형성하고, p형 오믹 전극(18)으로 하였다. LD 구조 기판의 자립 GaN 기판측에는 Ti/Al 전극을 전체 표면에 n형 오믹 전극(19)으로 형성한다. 또한, 양단면(end face)에 TiO2/SiO2로 이루어지는 고 반사 코팅(도시하지 않음)을 실시하였다. 소자(20)의 길이는 500㎛로 하였다. 이 소자(20)는 통전된다. 임계치 전류 밀도 4.5kA/㎠, 임계치 전압 5.5V로 실온에서 연속 발진하였다. 또한, 결정 결함이 저감되어 있기 때문에 소자(20)의 수명은 25℃, 30mW 구동 시에 있어서, 5000 시간으로 양호한 특성을 갖게 된다. 또한, 본 발명에 의한 자립 기판을 이용하면, 기판의 휘어짐이 저감되기 때문에, 프로세스 시의 수율이 대폭 개선되어, 80% 이상의 소자로 양호한 특성이 얻어진다.
또한, 도 5는 본 발명의 질화갈륨 결정 기판을 이용한 발광 소자의 일 실시예를 나타내는 단면도이다.
다음에 최적 조건에 대하여 설명한다.
기판 상에 성장시키는 금속막의 두께는, 1O∼1OOO㎚의 범위 내인 것이 바람직하다. 이에 대한 이유는 하기에 설명한다. 이것은 금속막의 두께가 1O㎚보다도 얇게 되면, 금속막이 기판 전체 표면을 덮는 것이 어렵게 된다. 이 경우에 그 위에 성장하는 질화갈륨 결정의 핵 발생이 불균일하게 되어, 질화갈륨막의 결정성이 열화되기 때문이다. 반면에, 금속막의 두께가 1OOO㎚보다도 두껍게 되면, 금속막의 배향성이 흐트러져, 금속막의 상에 성장하는 질화갈륨막의 결정성이 열화되기 때문이다. 금속막의 두께가 1O㎚보다도 얇게 되면, 기판과 질화갈륨층과의 박리가 어렵게 된다.
금속막 상에 성장하는 질화갈륨막의 두께는, 50㎛ 이상인 것이 바람직하다. 이것은 기판을 제거한 후, 질화갈륨막을 자립 기판으로서 이용하는 경우에, 그 질화갈륨막의 두께가 50㎛보다도 얇으면, 기계적 강도가 부족하여 깨어지기 쉽게 되어, 휘어짐 등의 변형을 초래하기 쉽게 되기 때문이다.
여기서, 금속막을 버퍼층으로서 이용함으로써, 기판과 질화갈륨과의 격자 상수 차나 열팽창 계수 차에 기인하는 일그러짐은 대폭 완화할 수 있다. 그러나, 질화갈륨 내의 결함 밀도를 저감하기 위해서는, 기판은 질화갈륨과 격자 상수, 열팽창 계수가 가까운 것일수록 바람직하다. 따라서, 본 발명에 의해 얻어진 질화갈륨 자립 기판을 기판으로서 이용하여, 재차 본 발명을 실시함으로써, 보다 결함 밀도가 낮은 질화갈륨 자립 기판을 얻는 것이 가능하게 된다.
또한, 금속막이 알루미늄으로 형성되는 경우, 알루미늄막 상에, 최초로 성장되는 질화물 결정은, 660℃ 이하의 온도로 성장되는 것이 바람직하다. 알루미늄막을 660℃ 이상의 온도로 가열하면, 알루미늄이 용해되어, 배향성이 흐트러진다. 이경우 알루미늄막 상에 단결정 질화물막이 성장될 수 없다. 일단, 금속 알루미늄막 상에 질화물막이 퇴적되면, 알루미늄막이 용해해도, 그 위에 성장하는 질화갈륨막의 결정성이 흐트러지는 일은 없게 된다. 마찬가지의 이유에 의해, 금속막 상에 최초로 성장되는 질화물 결정의 성장 온도는, 해당 금속의 융점 이하의 온도로 성장되는 것이 바람직하다.
결정 성장 속도가 빠르고, 두꺼운 막을 얻는 것이 용이하기 때문에 질화갈륨막의 성장 방법은 HVPE법(hydride vapor phase epitaxy)을 이용하는 것이 바람직하다. 그러나 MOCVD법(metal-organics chemical vapor deposition) 등의 다른 방법으로도 가능하다. 또한, 복수의 성장 방법의 조합을 포함하는 방법도 사용될 수 있다. 예를 들면, 질화갈륨막의 일부를 MOCVD법으로 성장시킨 후, HVPE법으로 질화갈륨막을 두껍게 성장시키는 방법이 채택될 수도 있다.
또, 상술한 실시예에서는 단결정 사파이어 C-면 기판 또는 실리콘(111) 기판을 이용한 경우를 설명하였다. 또한 단결정 탄화규소의 C-면 기판이나 다결정 탄화규소의 C-축 배향 기판을 이용할 수도 있다. 단결정 반도체 기판에는, Si 이외에, Ge, GaAs, GaP, InP 등을 이용하여도 된다. 금속막 상에 성장시키는 질화갈륨 대신에, 질화 알루미늄갈륨이나 질화갈륨 인듐 등의 3성분 화합물 결정의 단결정 자립 기판을 제작하여도 된다. 마그네슘 등을 도핑한 p형 질화갈륨 기판의 제작에도 응용할 수 있다. 원소 금속막 대신에, NiAl, NiGa, CoAl, CoGa 등의 합금막을 이용할 수도 있다. 금속막 표면에, 계면 활성 효과(surfactant effect)를 갖는 Si 등의 원소를 흡착시키고 나서 질화갈륨막을 성장시켜 결함 밀도를 보다 저감시키는 방법이 채택될 수도 있다. 마스크를 이용한 선택 성장에 관한 것으로, 스트라이프 형상의 창 대신에 점 형상의 창이나 체크 무늬의 창 등을 이용하여도 된다. 금속막 자체에 패터닝을 실시하여, 그 금속막 상에 선택적으로 질화갈륨을 성장시켜, 질화갈륨 중의 결함 밀도를 저감시키는 방법이 채택될 수도 있다.
본 발명의 질화갈륨 결정 기판은, 질화갈륨계 디바이스용의 기판으로서 이용하는 것이 가능하다. 특히, 레이저 다이오드용의 기판으로서 이용함으로써, 결함 밀도가 낮은 양질인 질화갈륨계 결정이 얻어지기 때문에, 신뢰성이 높은 레이저 다이오드가 얻어진다.
이상, 본 발명에 따르면,
(1) 기판의 제거가 용이하게 행할 수 있기 때문에, 대구경이고, 균일한 형태의 질화갈륨 단결정의 자립 기판을 용이하게 얻는 것이 가능하다.
(2) 기판의 제거를 용이하게 행할 수 있기 때문에, 크랙이나 흠결이 없는 질화갈륨 단결정의 자립 기판을 용이하게 얻을 수 있다.
(3) 베이스 기판과 질화갈륨막과의 격자 상수 차나 열팽창 계수 차에 기인하는 일그러짐을 금속막이 완화하기 때문에, 결함 밀도가 낮고, 결정 품질이 좋은 질화갈륨 단결정의 자립 기판을 얻을 수 있다.
(4) 환경 친화적인 재료, 방법으로 질화갈륨 단결정의 자립 기판을 얻는 것이 가능하다.
(5) 결함 밀도가 낮고, 결정 품질이 좋은 질화갈륨 단결정의 자립 기판 상에 고 출력이며 수명이 긴 발광 소자를 제작하는 것이 가능하다.
이상, 본 발명에 따르면, 간편한 방법으로, 결함 밀도가 낮고 불순물 오염이 적은 질화갈륨 결정 기판의 제조 방법 및 그 제조 방법으로 제조된 질화갈륨 결정 기판의 제공을 실현할 수 있다.
본 발명은 양호한 실시예에 관해 특별히 자세히 설명하였지만, 첨부된 특허 청구범위에 기재된 본 발명의 범위내에서 변형 및 수정이 행해질 수 있다는 것이 이해될 것이다.

Claims (14)

  1. 단결정 사파이어 기판, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판 상에 금속막을 퇴적시키는 단계;
    융해되지 않는 상기 금속막의 바로 위에 질화갈륨막을 퇴적시켜 적층 기판을 형성하는 단계; 및
    상기 질화갈륨막이 퇴적된 상기 적층 기판으로부터 상기 출발 기판을 제거하여 자립(free standing) 질화갈륨 결정 기판을 얻는 단계
    를 포함하는 질화갈륨 결정 기판의 제조 방법.
  2. 단결정 사파이어 기판, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판 상에 금속막을 퇴적시키는 단계;
    융해되지 않는 상기 금속막의 바로 위에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하는 단계;
    상기 선택 성장 영역을 시점으로 사용하여, 상기 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 퇴적시켜 적층 기판을 형성하는 단계; 및
    상기 질화갈륨막이 퇴적된 상기 적층 기판으로부터 상기 출발 기판을 제거하여 자립 질화갈륨 결정 기판을 얻는 단계
    를 포함하는 질화갈륨 결정 기판의 제조 방법.
  3. 단결정 사파이어 기판, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판 상에 금속막을 퇴적시키는 단계;
    융해되지 않는 상기 금속막의 바로 위에 질화갈륨막을 퇴적시키는 단계;
    상기 질화갈륨막 상에 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하는 단계;
    상기 선택 성장 영역을 시점으로 사용하여, 상기 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 재차 퇴적시켜 적층 기판을 형성하는 단계; 및
    상기 질화갈륨막이 재차 퇴적된 상기 적층 기판으로부터 상기 출발 기판을 제거하여 자립 질화갈륨 결정 기판을 얻는 단계
    를 포함하는 질화갈륨 결정 기판의 제조 방법.
  4. 단결정 사파이어 기판, 사파이어 기판 상에 성장된 단결정 질화갈륨막을 포함하는 기판, 및 단결정 반도체 기판 중의 어느 하나인 출발 기판 상에, 패터닝된 마스크 재료로 형성된 질화갈륨 선택 성장 영역 및 마스크 영역을 형성하는 단계;
    상기 선택 성장 영역을 시점으로 사용하여, 상기 선택 성장 영역 및 상기 마스크 영역 상에 질화갈륨막을 퇴적시키는 단계;
    상기 질화갈륨막 상에 금속막을 형성하는 단계;
    상기 금속막 상에 질화갈륨막을 재차 퇴적시켜 적층 기판을 형성하는 단계; 및
    상기 질화갈륨막이 재차 퇴적된 상기 적층 기판으로부터 상기 출발 기판을 제거하여 자립 질화갈륨 결정 기판을 얻는 단계
    를 포함하는 질화갈륨 결정 기판의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 출발 기판으로서, 제1항 내지 제4항 중 어느 한 항의 방법으로 제조된 자립 질화갈륨 결정 기판을 이용하는 질화갈륨 결정 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 금속막은 C-축으로 배향된 금속막인 질화갈륨 결정 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 금속막은 알루미늄, 금, 은, 구리, 백금, 철, 니켈, 티타늄, 지르코늄, 하프늄, 및 상기 금속들 중 어느 하나를 포함하는 합금들로 구성된 군으로부터 선택된 부재로 형성되는 질화갈륨 결정 기판의 제조 방법.
  8. 제1항에 있어서,
    상기 금속막은 10∼1000㎚ 범위의 두께를 갖는 질화갈륨 결정 기판의 제조 방법.
  9. 삭제
  10. 제1항에 있어서,
    상기 금속막 상에 질화 알루미늄이 퇴적되고, 상기 질화 알루미늄 상에 질화갈륨이 퇴적되는 질화갈륨 결정 기판의 제조 방법.
  11. 제1항에 있어서,
    상기 질화갈륨을 퇴적시키는 단계의 일부 또는 전부가 HVPE 법(hydride vapor phase epitaxy)에 의해서 행해지는 질화갈륨 결정 기판의 제조 방법.
  12. 제1항에 있어서,
    상기 출발 기판을 제거하는 단계는 상기 질화갈륨막을 상기 금속막을 통해 상기 기판으로부터 박리시키는 단계인 질화갈륨 결정 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 금속막을 에칭함으로써 상기 질화갈륨막이 상기 출발 기판으로부터 박리되는 질화갈륨 결정 기판의 제조 방법.
  14. 삭제
KR1020020016387A 2001-03-26 2002-03-26 질화갈륨 결정 기판의 제조 방법 및 질화갈륨 결정 기판 Expired - Fee Related KR100838433B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00088294 2001-03-26
JP2001088294A JP2002284600A (ja) 2001-03-26 2001-03-26 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板

Publications (2)

Publication Number Publication Date
KR20020076167A KR20020076167A (ko) 2002-10-09
KR100838433B1 true KR100838433B1 (ko) 2008-06-16

Family

ID=18943411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020016387A Expired - Fee Related KR100838433B1 (ko) 2001-03-26 2002-03-26 질화갈륨 결정 기판의 제조 방법 및 질화갈륨 결정 기판

Country Status (6)

Country Link
US (1) US6824610B2 (ko)
EP (1) EP1245702A3 (ko)
JP (1) JP2002284600A (ko)
KR (1) KR100838433B1 (ko)
CN (1) CN1249780C (ko)
TW (1) TW538548B (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2004107114A (ja) * 2002-09-17 2004-04-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP4545389B2 (ja) * 2003-03-26 2010-09-15 日本碍子株式会社 エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法
FR2852974A1 (fr) * 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
JP4457576B2 (ja) 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
JP4390640B2 (ja) * 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法
CN100453712C (zh) * 2003-08-28 2009-01-21 日立电线株式会社 Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
US20070018284A1 (en) * 2003-10-27 2007-01-25 Sumitomo Electric Industries, Ltd. Gallium nitride semiconductor substrate and process for producing the same
TWI234298B (en) * 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
KR100613273B1 (ko) * 2003-12-30 2006-08-18 주식회사 이츠웰 발광 다이오드 및 그 제조 방법
KR101094403B1 (ko) * 2004-01-29 2011-12-15 삼성코닝정밀소재 주식회사 휨이 감소된 사파이어/질화갈륨 적층체
WO2005074048A1 (en) * 2004-01-31 2005-08-11 Itswell Co. Ltd. Free-standing semiconductor substrate and the manufacturing method and manufacturing apparatus thereof
US8174037B2 (en) 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
EP1681712A1 (en) 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
DE102005003884A1 (de) * 2005-01-24 2006-08-03 Forschungsverbund Berlin E.V. Verfahren zur Herstellung von c-plane orientierten GaN-oder AlxGa1-xN-Substraten
JP4817673B2 (ja) * 2005-02-25 2011-11-16 三洋電機株式会社 窒化物系半導体素子の作製方法
DE602006017195D1 (de) * 2005-04-04 2010-11-11 Dowa Holdings Co Ltd Verfahren zur Zucht von GaN-Einkristallen
GB0509328D0 (en) * 2005-05-09 2005-06-15 Univ Nottingham A bulk, free-standing cubic III-N substrate and a method for forming same
CN100561669C (zh) * 2005-05-16 2009-11-18 中国科学院合肥物质科学研究院 氮化镓薄膜材料的制备方法
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
CN100338790C (zh) * 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
US20090081109A1 (en) * 2005-11-17 2009-03-26 Mosaic Crystals Ltd. GaN CRYSTAL SHEET
JP5131889B2 (ja) * 2005-12-06 2013-01-30 学校法人 名城大学 窒化物系化合物半導体素子の製造方法
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
JP4238372B2 (ja) * 2005-12-20 2009-03-18 株式会社 東北テクノアーチ 半導体基板の製造方法及び素子構造の製造方法
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
KR100813561B1 (ko) * 2006-03-14 2008-03-17 주식회사 이츠웰 반도체 기판 및 그 제조방법
JP4860309B2 (ja) * 2006-03-17 2012-01-25 日本碍子株式会社 Ｉｉｉ族窒化物結晶の作製装置およびｉｉｉ族窒化物結晶の積層構造体の作製方法
WO2007122669A1 (ja) * 2006-03-29 2007-11-01 Fujitsu Limited 多結晶ＳｉＣ基板を有する化合物半導体ウエハ、化合物半導体装置とそれらの製造方法
WO2007114033A1 (ja) * 2006-03-31 2007-10-11 Shin-Etsu Handotai Co., Ltd. 発光素子の製造方法、化合物半導体ウェーハ及び発光素子
JP4997502B2 (ja) * 2006-09-20 2012-08-08 国立大学法人東北大学 半導体素子の製造方法
JP4852755B2 (ja) * 2006-09-20 2012-01-11 国立大学法人東北大学 化合物半導体素子の製造方法
KR100843474B1 (ko) * 2006-12-21 2008-07-03 삼성전기주식회사 Ⅲ족 질화물 단결정 성장방법 및 이를 이용하여 제조된질화물 단결정
CN101221898B (zh) * 2007-01-08 2011-05-11 晶能光电（江西）有限公司 用于制造具有高质量表面的金属衬底的方法
US7749325B2 (en) 2007-01-22 2010-07-06 Sumitomo Electric Industries, Ltd. Method of producing gallium nitride (GaN) independent substrate, method of producing GaN crystal body, and method of producing GaN substrate
JP4877241B2 (ja) * 2008-02-01 2012-02-15 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP5014217B2 (ja) * 2008-03-18 2012-08-29 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体およびその製造方法
JP5075692B2 (ja) * 2008-03-18 2012-11-21 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板形成用基板
WO2010074346A1 (ja) * 2008-12-26 2010-07-01 Ｄｏｗａホールディングス株式会社 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP5684551B2 (ja) * 2008-12-26 2015-03-11 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
EP2406341B1 (en) 2009-03-13 2020-04-29 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization using nanodiamond
JP5619901B2 (ja) * 2009-09-10 2014-11-05 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン エピタキシャルリフトオフを用いたフレキシブル光起電力デバイスの製造方法、およびエピタキシャル成長に用いる成長用基板の完全性を保持する方法
JP5515770B2 (ja) * 2009-09-14 2014-06-11 住友電気工業株式会社 窒化物半導体エピタキシャル層の形成方法および窒化物半導体デバイスの製造方法
DE102010027411A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
JP5741042B2 (ja) * 2011-02-14 2015-07-01 富士通株式会社 化合物半導体装置及びその製造方法
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US20120292648A1 (en) * 2011-05-16 2012-11-22 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法
US9236271B2 (en) * 2012-04-18 2016-01-12 Globalfoundries Inc. Laser-initiated exfoliation of group III-nitride films and applications for layer transfer and patterning
JPWO2013176291A1 (ja) * 2012-05-23 2016-01-14 日本碍子株式会社 複合基板、発光素子および複合基板の製造方法
US9252324B2 (en) * 2013-05-30 2016-02-02 Globalfoundries Inc Heterojunction light emitting diode
CN103996607B (zh) * 2014-05-30 2016-10-19 广州市众拓光电科技有限公司 生长在蓝宝石衬底上的金属Al单晶薄膜及其制备方法和应用
CN108368640A (zh) * 2015-05-21 2018-08-03 Ev 集团 E·索尔纳有限责任公司 用于将过生长层施加至晶种层上的方法
KR20190040360A (ko) 2016-09-23 2019-04-17 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 화학적 기계적 평탄화 슬러리 및 이를 형성하는 방법
KR102742153B1 (ko) * 2016-10-21 2024-12-12 삼성전자주식회사 갈륨 질화물 기판의 제조 방법
FR3112238A1 (fr) 2020-07-06 2022-01-07 Saint-Gobain Lumilog Substrat semi-conducteur avec couche d’interface nitruree
CN113078046B (zh) * 2021-03-26 2022-07-29 华厦半导体(深圳)有限公司 一种氮化镓同质衬底及其制备方法
CN114059036B (zh) * 2021-11-23 2023-03-14 南京大学 铁薄膜在辅助剥离金刚石多晶薄膜中的应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2354370A (en) * 1999-07-14 2001-03-21 Arima Optoelectronics Corp Method of epitaxially growing semiconductors on a highly lattice mismatched substrate by melting a buffer layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188983A (ja) 1987-01-31 1988-08-04 Ricoh Co Ltd 半導体発光装置
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
WO1999066565A1 (en) * 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
US6563144B2 (en) * 1999-09-01 2003-05-13 The Regents Of The University Of California Process for growing epitaxial gallium nitride and composite wafers
EP1307903A1 (en) * 2000-08-04 2003-05-07 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6649494B2 (en) * 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
US6589857B2 (en) * 2001-03-23 2003-07-08 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2354370A (en) * 1999-07-14 2001-03-21 Arima Optoelectronics Corp Method of epitaxially growing semiconductors on a highly lattice mismatched substrate by melting a buffer layer

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS LETTERS, Vol.75【14】,1999.10.04, American Institute of Physics, pp 2062-2063 *
Applied physics letters. vol.75, 1999.10.04, pp2062-2063 *
Applied physics letters. vol.75, 1999.10.04, pp2062-2063*

Also Published As

Publication number Publication date
JP2002284600A (ja) 2002-10-03
TW538548B (en) 2003-06-21
CN1249780C (zh) 2006-04-05
CN1378238A (zh) 2002-11-06
EP1245702A2 (en) 2002-10-02
KR20020076167A (ko) 2002-10-09
EP1245702A3 (en) 2005-06-29
US20020175340A1 (en) 2002-11-28
US6824610B2 (en) 2004-11-30

Similar Documents

Publication Publication Date Title
KR100838433B1 (ko) 질화갈륨 결정 기판의 제조 방법 및 질화갈륨 결정 기판
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
JP3139445B2 (ja) ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3631724B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
JP4259591B2 (ja) Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP3662806B2 (ja) 窒化物系半導体層の製造方法
KR20050105516A (ko) 질화갈륨 단결정 기판 및 그 제조방법
WO2003098757A1 (en) Light emitting element structure having nitride bulk single crystal layer
JP2011251905A (ja) ホモエピタキシャルｉｉｉ−ｖ族窒化物品、デバイス、およびｉｉｉ−ｖ族窒化物ホモエピタキシャル層を形成する方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2003112999A (ja) 半導体基板、半導体装置及びそれらの製造方法並びに結晶成長方法
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
JP2002053399A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP2004269313A (ja) 窒化ガリウム結晶基板の製造方法
JP2006290697A (ja) 窒化物半導体基板及びその製造方法
JPH0983017A (ja) エピタキシャルウェハおよびその製造方法
JP3692452B2 (ja) 窒化ガリウム単結晶厚膜の製造方法
JP2003077841A (ja) 窒化物半導体基板、及びその成長方法
JP4561784B2 (ja) Ｉｉｉ族窒化物結晶の製造方法
JP4720914B2 (ja) Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
JP5076094B2 (ja) Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
JP2003332244A (ja) 窒化物半導体基板の製造方法
JP4232326B2 (ja) 低欠陥窒化物半導体の成長方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020326

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20050906

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070111

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020326

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071108

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080513

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080609

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080609

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110527

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120521

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130524

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140522

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150515

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160517

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170522

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190320