KR100822992B1 - Nanowire Field Effect Transistor and Manufacturing Method Thereof - Google Patents
Nanowire Field Effect Transistor and Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR100822992B1 KR100822992B1 KR1020070026721A KR20070026721A KR100822992B1 KR 100822992 B1 KR100822992 B1 KR 100822992B1 KR 1020070026721 A KR1020070026721 A KR 1020070026721A KR 20070026721 A KR20070026721 A KR 20070026721A KR 100822992 B1 KR100822992 B1 KR 100822992B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrodes
- thin film
- metal thin
- pair
- nanowire
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 230000005684 electric field Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 52
- 230000005669 field effect Effects 0.000 claims description 39
- 239000010408 film Substances 0.000 claims description 19
- 229920000642 polymer Polymers 0.000 claims description 19
- 238000004528 spin coating Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 238000004720 dielectrophoresis Methods 0.000 abstract description 9
- 230000008569 process Effects 0.000 description 11
- 230000008021 deposition Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000002245 particle Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 238000001962 electrophoresis Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000002086 nanomaterial Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000000979 dip-pen nanolithography Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
- H10D62/118—Nanostructure semiconductor bodies
- H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
도1a 내지 도1c는 본 발명의 나노선 전계효과 트랜지스터 제조방법을 보여주는 단면도이다.1A to 1C are cross-sectional views illustrating a method for manufacturing a nanowire field effect transistor according to the present invention.
도2a와 도2b는 본 발명의 나노선 전계효과 트랜지스터 제조방법에서 나노선을 전극 사이에 정렬시키는 유전영동 현상을 설명하기 위한 개념도이다.2A and 2B are conceptual views for explaining a phenomenon of dielectrophoresis in which nanowires are aligned between electrodes in the nanowire field effect transistor manufacturing method of the present invention.
도3은 본 발명의 나노선 전계효과 트랜지스터 제조방법에서 사용될 수 있는 전극 형상의 일례를 나타낸 평면도이다.Figure 3 is a plan view showing an example of the electrode shape that can be used in the nanowire field effect transistor manufacturing method of the present invention.
도4a 내지 도4c는 본 발명의 나노선 전계효과 트랜지스터 제조방법에 추가적으로 실시될 수 있는 공정을 나타내는 단면도이다.4A to 4C are cross-sectional views illustrating a process that may be additionally performed in the method for manufacturing a nanowire field effect transistor according to the present invention.
도4d는 본 발명의 나노선 전계효과 트랜지스터 제조방법에 의하여 제조된 나노선 전계효과 트랜지스터의 광학현미경 사진이다.Figure 4d is an optical micrograph of the nanowire field effect transistor prepared by the method for manufacturing a nanowire field effect transistor of the present invention.
도5a와 도5b는 본 발명에 의하여 제작된 나노선 전계효과 트랜지스터의 전기적 특성 측정결과를 보여주는 그래프이다.5a and 5b are graphs showing the electrical property measurement results of the nanowire field effect transistor manufactured by the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
110: 기판 130: 전극 형성 홈110: substrate 130: electrode forming groove
140,160: 금속박막 전극 150: 나노선140, 160: metal thin film electrode 150: nanowires
170: 고분자 절연막 180: 게이트 전극170: polymer insulating film 180: gate electrode
본 발명은 나노선 전계효과 트랜지스터와 그 제조 방법에 관한 것으로, 더욱 상세하게는 나노선의 정렬방법을 개선하고 고분자 절연막을 이용한 나노선 전계효과 트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to a nanowire field effect transistor and a method of manufacturing the same, and more particularly, to a nanowire field effect transistor using a polymer insulating film and improving the alignment method of the nanowire.
현재의 반도체 제조기술은 고집적화를 통한 대량생산 및 생산비용 절감을 기본으로 하고 있으나, 이와 같은 고직접화기술은 명백한 한계를 가지고 있으며, 이러한 한계는 관련 주요 과학기술분야에 차세대 반도체소자기술의 개발이라는 중대한 사명을 안겨주고 있다. The current semiconductor manufacturing technology is based on mass production and cost reduction through high integration. However, such a high-integration technology has obvious limitations, and this limitation is related to the development of next-generation semiconductor device technology in related major science and technology fields. It is a great mission.
반도체 소자의 크기 감소와 집적도의 증가는 나노소재와 나노소자에 대한 관심과 연구에 대한 동기가 되었다. 나노소재와 나노소자기술은 다양한 분야에서 광범위하게 적용되고 그 분야의 기술을 획기적으로 발전시키고 있다. Increasing the size and integration of semiconductor devices has motivated interest and research in nanomaterials and nanodevices. Nanomaterials and nanodevice technology are widely applied in various fields, and technology of the field is greatly developed.
실리콘 기반의 반도체 기술에 있어서의 나노기술은 종래의 리소그래피로 대표되는 기존의 탑-다운(top-down) 방식과 새로운 바텀-업(bottom-up) 방식으로 대별된다. 탑-다운 방식은 포토마스크를 이용하여 기판위에 패턴을 새기는 포토리소 그래피 방법이 대표적이나, 이런 방법으로 제작되는 선의 폭은 점점 감소되어 가공가능한 선의 폭이 한계에 이르고 있는 상황이다. 왜냐하면, 탑-다운 방식의 경우에는 제조 가능한 가장 작은 형태의 크기 한계가 사용되는 도구의 정밀도에 직접적으로 좌우되게 되기 때문이다.Nanotechnology in silicon-based semiconductor technology is roughly divided into conventional top-down and new bottom-up methods represented by conventional lithography. In the top-down method, a photolithography method in which a pattern is engraved on a substrate using a photomask is typical, but the width of lines produced in this manner is gradually decreasing, and the width of processable lines is reaching a limit. This is because in the case of the top-down method, the smallest size limit that can be manufactured depends directly on the precision of the tool used.
이러한 탑-다운방식의 대안으로 바텀-업 방식이 대두되고 있는데, 바텀-업 방식은 개별 원자 혹은 분자들을 그들이 있어야 할 곳에 정확히 위치시키거나 자기조립되도록 하는 기술을 의미한다. 이러한 바텀-업 방식에 의해 만들어지는 대표적인 구조물은 나노선(nano-wire)이다. 나노선은 단면의 지름이 수 나노미터에서 수백 나노미터 정도인 극미세선으로 현재 나노기술 분야에서 가장 효율적인 분야 가운데 하나로 평가되고 있다. 나노선은 일반적으로 기판위에 스핀 코팅(spin coating)등의 방법으로 촉매입자를 얇게 도포하고, 촉매가 도포된 기판을 전기로에 넣고 화학기상증착(CVD; Chemical Vapor Deposition) 방법으로 성장시킨다. 예컨대, 카본 나노 튜브(CNT; Canbon nanotube)와 같은 나노물질을 성장시키기 위해서는 촉매와 탄화수소 가스가 반응하여 성장되도록 하는 것이다. 현재 나노선 제조기술은 촉매의 크기나 양을 조절하여 소재의 길이를 자유자재로 조절할 수 있고 두께도 5 나노미터에서 수백 나노미터까지 조절할 수 있는 수준에 까지 도달해 있다. An alternative to the top-down approach is the bottom-up approach, which refers to a technology that allows individual atoms or molecules to be positioned or self-assembled exactly where they should be. The representative structure made by this bottom-up method is a nano-wire. Nanowires are extremely fine wires with cross-section diameters ranging from a few nanometers to hundreds of nanometers, and are considered one of the most efficient fields in nanotechnology. Nanowires are generally coated with a thin layer of catalyst particles by spin coating or the like on a substrate. The nanowires are placed in an electric furnace and grown by chemical vapor deposition (CVD). For example, in order to grow nanomaterials such as carbon nanotubes (CNTs), catalysts and hydrocarbon gases are reacted and grown. Current nanowire manufacturing technology can control the length of the material freely by adjusting the size or amount of catalyst, and the thickness has reached the level that can be adjusted from 5 nanometers to several hundred nanometers.
일단 성장된 나노선을 소자 제작에 이용하는 방법으로는 성장된 기판위에 소자를 제작하는 방법과 성장된 나노선을 기판으로부터 분리시킨 후 소자를 제작하는 방법으로 크게 나눌 수 있다.The method of using the grown nanowires for device fabrication can be roughly divided into a method of manufacturing a device on a grown substrate and a method of manufacturing a device after separating the grown nanowires from the substrate.
나노선을 성장된 기판으로부터 일단 분리시켜 소자를 제작하는 방법으로 제 작되는 대표적인 소자는 나노선 전계효과 트랜지스터(nanowire field-effect transistor)가 있다. 나노선을 이용한 전계효과 트랜지스터의 경우는 나노선의 전기적 특성을 이용하여 트랜지스터 자체로 이용되기도 하며, 나노선의 표면 환경에 따른 표면 민감도를 이용한 바이오센서와 케미컬 센서 등에 이용될 수도 있다. A typical device manufactured by a method of manufacturing a device by separating a nanowire from a grown substrate is a nanowire field-effect transistor. Field effect transistors using nanowires can be used as transistors themselves by using the electrical properties of nanowires, or biosensors and chemical sensors using surface sensitivity according to the surface environment of nanowires.
나노선 전계효과 트랜지스터의 일반적인 제작방법은 기판에 나노선을 성장시키고 이를 화학적으로 안정한 휘발성 용액에 넣고 음파진동으로 떼어내어 나노선이 들어있는 용액을 소자제작에 사용될 기판에 떨어뜨리고 포토리소그래피 방법으로 전극을 형성하는 공정을 포함한다. 이러한 반도체 나노선으로는 Si, Ge, GaAs, InAs, GaN, InSb, GaP, GaMnN, GaMnP, ZnO, ZnMnO 등이 이용될 수 있다. 이 때 나노선이 무작위로 배열된다면 나노선 양 끝에 전극이 형성되었는지를 알기 어렵고, 전극에 연결되는 나노선의 개수가 일정하지 않아 소자의 전기적 특성을 제어하기 어려워지며 소자 수율 또한 극히 낮다.The general method of manufacturing nanowire field effect transistors is to grow nanowires on a substrate, put them in a chemically stable volatile solution, remove them by sonic vibration, and drop the solution containing nanowires onto a substrate to be used for device fabrication. It includes a step of forming a. Such semiconductor nanowires may be Si, Ge, GaAs, InAs, GaN, InSb, GaP, GaMnN, GaMnP, ZnO, ZnMnO, or the like. At this time, if the nanowires are randomly arranged, it is difficult to know whether electrodes are formed at both ends of the nanowires, and because the number of nanowires connected to the electrodes is not constant, it is difficult to control the electrical characteristics of the device and the device yield is extremely low.
따라서 나노선 전계효과 트랜지스터의 제작을 위해서는 나노선의 배열을 제어하는 방법이 필요하며, 현재 나노선의 배열을 제어하기 위한 여러 방법이 보고되어 있으나 다음의 두 가지 방법이 대표적이라 할 수 있다.Therefore, in order to fabricate a nanowire field effect transistor, a method of controlling the arrangement of the nanowires is required. Currently, various methods for controlling the arrangement of the nanowires have been reported, but the following two methods are representative.
첫째는, 마이크로 유동채널(micro fluidic channel)을 이용한 방법으로 나노선 용액이 이동할 수 있는 통로를 PDMS(Polydimethylsioxane)를 이용하여 제작한 후 기판위에 이 PDMS 주형을 덮고 나노선 용액이 지나가도록 하여 나노선을 방향성 있게 배열한다(Y. Huang, X. Duan, Q. Wei, and C. M. Lieber Science 291, 630, 2001).First, a method using a micro fluidic channel is used to prepare a passage through which a nanowire solution can be moved using polydimethylsioxane (PDMS), and then cover the PDMS template on a substrate and allow the nanowire solution to pass. Are arranged directionally (Y. Huang, X. Duan, Q. Wei, and CM Lieber Science 291, 630, 2001).
둘째는, 딥-펜 나노리소그래피(Dip-pen nanolithography) 방법으로 원자힘 현미경(Atomic Force Microscope)의 탐침에 사용되는 팁을 용액에 담그고, 기판 위에 용액이 담긴 탐침으로 이용하여 원하는 패턴을 새기고, 패턴이 완성된 후 나노선 용액을 패턴위에 떨어뜨리게 되면 나노선은 패턴이 새겨진 부분에 자리하게 된다.Second, dip-pen nanolithography method is used to dip the tip used for the Atomic Force Microscope probe into the solution, and use the solution as a probe on the substrate to engrave the desired pattern. After this is completed, the nanowire solution is dropped onto the pattern, and the nanowire is placed in the patterned area.
이러한 방법들에 의해 나노선을 방향성 있게 배열할 수는 있지만 정렬하는데 걸리는 시간이 오래 걸리거나, 재현성 있게 배열할 수 없다는 단점이 있어서 대량생산에 적합하지 않으며 소자의 전기적 특성을 제어하여 완성시키기 어렵다. Although these methods can be used to directionally arrange nanowires, they can take a long time to align or cannot be reproducibly arranged.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 나노선의 정렬방법을 개선시키고 생산수율을 높이며 대량생산에 적합한 나노선 전계효과 트랜지스터의 제조방법을 제공하는데 있다.An object of the present invention for solving the above problems is to provide a method for producing a nanowire field effect transistor suitable for improving the alignment method of nanowires, increasing the production yield and mass production.
본 발명의 다른 목적은 나노선의 정렬방법을 개선시키고 생산수율을 높이며 대량생산에 적합한 나노선 전계효과 트랜지스터를 제공하는데 있다.Another object of the present invention is to provide a nanowire field effect transistor that is suitable for mass production by improving the alignment method of nanowires, increasing the production yield.
상기 목적을 달성하기 위한 본 발명은, 기판 상에 식각을 통하여 한 쌍의 전극이 형성될 홈들을 형성하는 단계, 한 쌍의 전극이 형성될 홈들에 금속박막을 증착하여 한 쌍의 전극을 형성하는 단계 및 한 쌍의 전극에 전압을 인가하여 비균일 전기장의 형성으로 인한 유전영동을 포함하는 전기화학적 힘에 의해 한 쌍의 전극간에 반도체 나노선을 정렬하는 단계를 포함한 것을 특징으로 하는 나노선 전계효과 트랜지스터의 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method of forming a pair of electrodes by forming a groove on which a pair of electrodes are to be formed through etching on a substrate, and depositing a metal thin film in the grooves on which the pair of electrodes is to be formed. Nanowire field effect comprising applying a voltage to a pair of electrodes and aligning the semiconductor nanowires between the pair of electrodes by an electrochemical force including dielectric action due to the formation of a non-uniform electric field. A method of manufacturing a transistor is provided.
여기에서, 증착되는 금속박막의 높이가 주변의 기판의 높이와 같도록 금속박막을 증착할 수 있다. Here, the metal thin film may be deposited such that the height of the deposited metal thin film is equal to the height of the surrounding substrate.
여기에서, 반도체 나노선을 정렬하는 단계 이후에 한 쌍의 전극위에 금속박막을 추가로 증착하는 단계를 더 포함할 수 있다.Here, the method may further include depositing a metal thin film on the pair of electrodes after aligning the semiconductor nanowires.
또한 여기에서, 금속박막을 추가로 증착하는 단계 이후에 추가로 증착된 금속박막과 나노선 위에 고분자 절연체를 이용하여 고분자 절연막을 형성하는 단계를 더 포함할 수 있다. 이 경우에, 고분자 절연막을 형성하는 단계는 스핀 코팅에 의하여 이루어질 수 있다.In addition, the method may further include forming a polymer insulating film using the polymer insulator on the additionally deposited metal thin film and the nanowire after the step of further depositing the metal thin film. In this case, the step of forming the polymer insulating film may be performed by spin coating.
또한 여기에서, 형성된 고분자 절연막의 상부에 게이트 전극을 상기 정렬된 나노선의 길이방향 중심부에 위치시키는 단계를 더 포함할 수 있다.In addition, the method may further include placing a gate electrode on the center of the longitudinal direction of the aligned nanowires on the formed polymer insulating film.
상기 다른 목적을 달성하기 위해 본 발명은 상기한 나노선 전계효과 트랜지스터의 제조 방법에 의하여 제조된 나노선 전계효과 트랜지스터를 제공한다. In order to achieve the above another object, the present invention provides a nanowire field effect transistor manufactured by the method for manufacturing a nanowire field effect transistor.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도1a 내지 도1c는 본 발명의 나노선 전계효과 트랜지스터 제조방법을 보여주는 단면도이다.1A to 1C are cross-sectional views illustrating a method for manufacturing a nanowire field effect transistor according to the present invention.
도1a에서 보여지는 바와 같이, 기판(110)상의 산화막(112)을 식각하여 마주보는 한 쌍의 전극이 형성될 홈(130)들을 형성시킨다. 이 과정에서는 포토리소그래피 공정이 이용될 수 있다.As shown in FIG. 1A, the
다음 단계로, 도1b에서 보여지는 바와 같이, 한 쌍의 전극이 형성될 홈(130)에 금속박막(140)을 식각한 깊이만큼 증착시킨다. 증착된 금속박막(140)은 전극으로서 기능하게 된다. 금속박막(140)의 증착은 스퍼터링(sputtering), 진공 증착법(vacuum evaporation) 및 이온 플레이팅(ion-plating) 등의 방법을 통하여 이루어질 수 있으며, 일반적으로 금속박막은 Al, Ti, Nb, Ni, Cr, Au, Pt, Pd 등의 금속이 이용될 수 있다. Next, as shown in FIG. 1B, the metal
여기에서 금속박막(140)의 증착은 형성된 홈(130)들 주변의 기판(110)높이와 형성된 금속박막(140)의 높이가 동일해지도록 이루어지도록 하는 것이 바람직하다. 기판(110) 높이와 형성된 금속박막(140)의 높이가 동일하지 않을 경우에는 다음 단계에서 이루어질 나노선의 정렬과정에서 나노선이 금속박막 전극(140)간에만 연결되어 기판(110)과는 공극이 생길 수 있기 때문이다. 기판(110) 높이와 형성된 금속박막(140)의 높이가 동일할 경우에는 나노선이 전극과 기판에 모두 부착되어 견고하게 결합될 수 있다. The deposition of the metal
다음 단계로, 도1c에서 보여지는 바와 같이, 형성된 한 쌍의 금속박막(140) 전극 간에는 나노선(150)을 유전영동(dielectrophoresis)을 이용하여 정렬시킨다. 유전영동은 비균일한 전기장이 인가되어있는 유전매질내에서 유전입자가 유도쌍극모멘트를 가지게 되면 전기장구배(electric field gradient)가 큰 쪽으로 이동하게 되는 현상을 의미한다.Next, as shown in FIG. 1C, the
이를 위하여, 형성된 한 쌍의 전극(140)간에는 전압을 인가하게 되는데 유전영동 현상을 일으키기 위해서는 교류전압을 인가하게 된다. 즉, 한 쌍의 전극(140)에 교류전류가 가해지도록 장치와 연결한 다음 교류전류를 가하고 나노선이 담긴 용액을 기판 위에 떨어뜨리면 용액 내에서 비균일 전기장 구배가 형성되어 유전영동 현상을 포함한 전기화학적 힘에 의하여 나노선(150)은 마주보는 전극(140)사이에 정렬하게 된다. To this end, a voltage is applied between the formed pair of
이때, 형성된 한 쌍의 전극간에 인가되는 전압은 교류(AC) 단독이 될 수도 있으며, 직류(DC)와 교류(AC)를 모두 포함한 전압이 될 수도 있다. 본 발명은 교류전압에 의한 유전영동 현상에 의해서 나노선을 정렬시키는 것을 목적으로 하고 있으나, 직류전압의 인가에 의한 전기영동(electrophoresis) 현상에 의해 나노선 입자가 정렬되는 경우를 배제하는 것은 아니다.In this case, the voltage applied between the formed pair of electrodes may be alternating current (AC) alone, or may be a voltage including both direct current (DC) and alternating current (AC). The present invention aims to align nanowires by a phenomenon of electrophoresis by AC voltage, but does not exclude a case where nanowire particles are aligned by electrophoresis phenomenon by application of DC voltage.
도2a와 도2b는 본 발명의 나노선 전계효과 트랜지스터 제조방법에서 나노선을 전극사이에 정렬시키는 유전영동 현상을 설명하기 위한 개념도이다.2A and 2B are conceptual views for explaining a phenomenon of dielectrophoresis in which nanowires are aligned between electrodes in the nanowire field effect transistor manufacturing method of the present invention.
도2a에서 보여지는 바와 같이, 나노선 입자(230)의 유전상수(dielectric constant)가 용액의 유전상수보다 큰 경우에는 전기장의 변화가 심한 쪽으로 정렬하게 된다. 한편, 도2b에서 보여지는 바와 같이, 나노선 입자(240)의 유전상수가 용액의 유전상수보다 작은 경우에는 전기장의 변화가 약한 방향으로 정렬하게 된다.As shown in FIG. 2A, when the dielectric constant of the
따라서, 도2a 및 도2b를 통하여 설명된 유전영동의 방법에 의하여 나노선들 을 두 개의 전극(210,220)간에 정렬시켜 배열하는 것이 가능하게 된다. Accordingly, it is possible to arrange the nanowires by aligning the two
또한, 도1b를 통하여 설명된 바와 같이, 기판(110) 높이와 형성된 금속박막(140)의 높이가 동일하게 가공된 경우에는 나노선(150)이 전극(140)과 기판(110)에 모두 부착되어 단단하게 결합될 수 있음은 앞서 설명된 바와 같다. In addition, as described with reference to FIG. 1B, when the height of the
도3은 본 발명의 나노선 전계효과 트랜지스터 제조방법에서 사용될 수 있는 전극 형상의 일례를 나타낸 평면도이다.Figure 3 is a plan view showing an example of the electrode shape that can be used in the nanowire field effect transistor manufacturing method of the present invention.
도1a 내지 도1b를 통하여 설명된 공정에 의해 형성되는 전극(140)의 모양은 유전영동에 의하여 정렬되는 나노선(150)의 집중도를 높이기 위해서 전극패턴의 형상을 삼각형으로 하여 나노선(150)이 전극(140)의 모서리에 가까운 쪽으로 집중하여 이동하도록 하는 것이 바람직하다. 왜냐하면, 나노선(150)들은 전기장의 방향과 수평하게 정렬되어 전극(140)과는 수직하게 부착되게 되므로, 전극 패턴의 형상을 돌출된 삼각형이 되도록 형성하게 되면 모서리에 수직으로 부착되어 나노선 입자의 집중도를 높일 수 있기 때문이다. 한편, 전극 패턴의 형상은 삼각형이외의 다른 형상이 사용될 수도 있다. 예컨대, 전극패턴의 형상을 서로 마주보고 있는 기다란 막대의 형태로 하게 되면 여러 개의 나노선이 전극사이에 배열되게 되어, 작은 공간에 나노선을 배열시키는 것이 가능하여, 나노선 전계효과 트랜지스터 제조에 있어서 가능한 문제점인 낮은 소자의 생산수율과 집적화 문제가 해결될 수 있다. The shape of the
도4a는 본 발명의 나노선 전계효과 트랜지스터 제조방법에 추가적으로 실시될 수 있는 공정을 나타내는 단면도이다.Figure 4a is a cross-sectional view showing a process that can be additionally carried out in the method for manufacturing a nanowire field effect transistor of the present invention.
도4a에 나타난 바와 같이, 도1a 내지 도1c의 나노선 전계효과 트랜지스터 제 조방법에 의하여 나노선(150)이 전극(140)사이에 정렬된 이후에 나노선(150) 위에 다시 금속박막(160)을 증착시킬 수 있다. 일반적으로 나노선(150)이 전극(140)위에 위치하게 되면 나노선(150)과 금속박막(140)사이에 접촉저항이 매우 크게 된다. 따라서 전기적 측정과 분석에 매우 불리하게 되므로 나노선(150)을 정렬한 다음 그 위에 금속박막(160)을 증착하는 공정이 추가로 실시될 수 있다. 이 경우, 금속박막(160)의 증착은 스퍼터링(sputtering), 진공 증착법(vacuum evaporation) 및 이온 플레이팅(ion-plating) 등의 방법을 통하여 이루어질 수 있으며, 일반적으로 금속박막은 Al, Ti, Nb, Ni, Cr, Au, Pt, Pd 등의 금속이 이용될 수 있음은 금속박막(140)의 증착과 같다. As shown in FIG. 4A, after the
상기 도4a에 도시된 구조는 나노선 전계효과 트랜지스터 제작에 많이 이용되는 백-게이트형(back-gate) 나노선 전계효과 트랜지스터의 구조로서 이용될 수 있다.The structure shown in FIG. 4A may be used as a structure of a back-gate nanowire field effect transistor that is widely used for fabricating a nanowire field effect transistor.
도4b는 본 발명의 나노선 전계효과 트랜지스터 제조방법에 추가적으로 실시될 수 있는 공정을 나타내는 단면도이다.Figure 4b is a cross-sectional view showing a process that can be additionally carried out in the method for manufacturing a nanowire field effect transistor of the present invention.
도4b에 나타난 바와 같이, 도4a에서 설명된 정렬된 나노선(150)위에 금속박막(160)의 증착이후에 고분자 절연막(170)이 추가로 증착될 수 있다. 본 발명에 이용된 고분자 절연막의 경우, 종래의 무기 절연막에 비해 증착이 쉽다는 장점이 있다. 일반적으로 무기 절연막은 스퍼터링이나 화학기상증착의 방법으로 증착되어 진다. 두 방법 모두 고가의 장비를 필요로 하고, 진공상태에서 작업하게 되므로 시간과 비용이 많이 들게 된다. 특히, 화학기상증착의 방법은 고온에서 이루어지게 되 므로 나노선의 특성이 변하거나, 나노선 위에 증착된 금속박막이 열에 의해 변하게 되어 나노선 특성에 영향을 주거나 절연막의 특성에 영향을 줄 수 있다. 반면, 고분자 절연막은 스핀코팅의 방법으로 쉽게 정착이 가능하고 비교적 낮은 온도에서 경화가 이루어지며 증착시간 또한 짧다는 장점이 있다.As shown in FIG. 4B, a
도4c는 본 발명의 나노선 전계효과 트랜지스터 제조방법에 추가적으로 실시될 수 있는 공정을 나타내는 단면도이다.4C is a cross-sectional view illustrating a process that may be additionally performed in the method for manufacturing a nanowire field effect transistor according to the present invention.
도4c에 나타난 바와 같이, 고분자 절연막(170)의 증착 이후에 최종적으로 고분자 절연막(170)의 위에 게이트 전극(180)이 증착될 수 있다. 이러한 구조는 나노선(150)의 위쪽에 게이트 전극(180)에 위치하므로 탑게이트(top-gate)형 나노선 전계효과 트랜지스터라 한다. 나노선(150) 위에 게이트 전극(180)이 위치하게 되므로 게이트 전압은 나노선 위쪽에서 가해지게 된다. 특히 본 발명에 있어서는 도1a 내지 도1c를 통하여 설명된 유전영동을 이용한 나노선 정렬방법을 이용함으로써, 탑게이트형 나노선 전계효과 트랜지스터의 제작시 게이트전극(180)을 나노선(150) 위에 위치시킬 경우, 나노선이 정렬되어 있어 위치를 알고 있으므로, 나노선 길이방향의 중앙부에 게이트 전극(180)을 형성하는 것을 쉽게 할 수 있다는 장점이 있다.As shown in FIG. 4C, after the deposition of the
도4d는 본 발명의 나노선 전계효과 트랜지스터 제조방법에 의하여 제조된 나노선 전계효과 트랜지스터의 광학현미경 사진이다.Figure 4d is an optical micrograph of the nanowire field effect transistor prepared by the method for manufacturing a nanowire field effect transistor of the present invention.
도3을 통하여 설명된 바와 같이, 도4d에 나타난 전극(140)은 삼각형의 형상으로 형성되어 있으며, 소스 전극(source electrode)과 드레인 전극(drain electrode)으로 각각 구분되어 있다. 이 두 전극의 사이에 나노선(150)들이 정렬되 어 있음을 알 수 있다. 나노선(150)의 위에 도4b를 통하여 설명된 공정에 의하여 고분자 절연막(170)이 증착될 수 있으며, 나노선(150) 사이에 위치한 것으로 보여지는 금속전극 도4c를 통하여 설명된 공정에 의하여 형성된 게이트 전극(180)이다.As described with reference to FIG. 3, the
도5a와 도5b는 본 발명에 의하여 제작된 나노선 전계효과 트랜지스터의 전기적 특성 측정결과를 보여주는 그래프이다.5a and 5b are graphs showing the electrical property measurement results of the nanowire field effect transistor manufactured by the present invention.
도5a는 소스-드레인 전압(VDS)의 변화에 따른 소스-드레인 전류(ID)의 변화를 게이트 전압(VG)을 각각 변화시키며 측정한 그래프이며, 도5b는 게이트 전압(VG)의 변화에 따른 소스-드레인 전류(ID)의 변화를 소스-드레인 전압(VDS)을 변화시키며 측정한 그래프이다.FIG. 5A is a graph measuring the change of the source-drain current I D according to the change of the source-drain voltage V DS by changing the gate voltage V G , respectively. FIG. 5B is a gate voltage V G. The change in the source-drain current I D with the change of the source-drain voltage V DS is measured.
도5a와 도5b를 통하여 나타난 바와 같이, 게이트 전압(VG)이 증가함에 따라 소스-드레인 전류(ID)가 증가하게 되며 이는 전형적인 n형 전계효과 트랜지스터의 특성을 보여주는 것이다. 즉, 고분자 절연막을 이용한 나노선 전계효과 트랜지스터 역시도 일반적으로 사용되는 무기절연막을 이용한 전계효과 트랜지스터에서 보여지는 전기적 특성과 유사한 경향을 보이는 것을 알 수 있다. 이를 통하여, 고분자 절연막이 나노선 전계효과 트랜지스터의 제작에 이용되어 질 수 있음을 알 수 있다.As shown in FIGS. 5A and 5B, as the gate voltage V G increases, the source-drain current I D increases, which shows characteristics of a typical n-type field effect transistor. That is, it can be seen that the nanowire field effect transistor using the polymer insulating film also has a similar tendency to the electrical characteristics shown in the field effect transistor using the inorganic insulating film which is generally used. Through this, it can be seen that the polymer insulating film can be used to fabricate the nanowire field effect transistor.
상기와 같은 본 발명에 따르면, 나노선 전계효과 트랜지스터의 제조방법에 있어서 나노선의 정렬을 유전영동의 방법을 이용하여 제어함으로써 나노선을 원하는 위치에 배열하는 것이 가능하여 게이트 전극을 나노선의 길이방향의 중심부에 위치시키는 것이 용이하다는 장점이 있다. 또한, 전극의 형성 후에 나노선을 정렬시키고 그 위에 금속박막을 추가적으로 증착하는 공정에 의해서 나노선과 금속박막사이의 접촉저항을 개선하여 전기적 특성을 개선시킬 수 있게 된다. 또한, 게이트 전극을 올리기 위해서 고분자 절연막을 사용함으로써 종래의 무기 절연막을 사용할 경우에 필요한 고가의 장비 및 작업 비용을 개선시킬 수 있다는 효과가 있다.According to the present invention as described above, in the method of manufacturing a nanowire field effect transistor, it is possible to arrange the nanowire at a desired position by controlling the alignment of the nanowires using a method of dielectrophoresis, so that the gate electrode is arranged in the longitudinal direction of the nanowire. The advantage is that it is easy to locate in the center. In addition, by forming the electrode and aligning the nanowires and further depositing a metal thin film thereon, it is possible to improve the electrical properties by improving the contact resistance between the nanowires and the metal thin film. In addition, by using the polymer insulating film to raise the gate electrode, there is an effect that it is possible to improve the expensive equipment and operation cost required when using the conventional inorganic insulating film.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070026721A KR100822992B1 (en) | 2007-03-19 | 2007-03-19 | Nanowire Field Effect Transistor and Manufacturing Method Thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070026721A KR100822992B1 (en) | 2007-03-19 | 2007-03-19 | Nanowire Field Effect Transistor and Manufacturing Method Thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100822992B1 true KR100822992B1 (en) | 2008-04-16 |
Family
ID=39571782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070026721A KR100822992B1 (en) | 2007-03-19 | 2007-03-19 | Nanowire Field Effect Transistor and Manufacturing Method Thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100822992B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101066432B1 (en) | 2009-08-25 | 2011-09-21 | 창원대학교 산학협력단 | Air gap FET manufacturing method using self-aligning method, air gap FET manufactured using the manufacturing method, and sensor element using the air gap FET |
| CN103531482A (en) * | 2013-10-31 | 2014-01-22 | 中国科学院上海微系统与信息技术研究所 | Production method of graphene field-effect transistor |
| CN104409558A (en) * | 2014-12-21 | 2015-03-11 | 浙江理工大学 | Manufacturing method of nano-photoelectric device based on CdS (Cadmium Sulfide) nano-rods |
| CN108872151A (en) * | 2017-09-29 | 2018-11-23 | 郑州大学 | It is a kind of based on T shape to and nano wire pair optical sensor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285822A (en) | 2004-03-26 | 2005-10-13 | Fujitsu Ltd | Semiconductor device and semiconductor sensor |
| KR20050122299A (en) * | 2004-06-24 | 2005-12-29 | 한국기계연구원 | Patterning of nano material using dielectrophoresis |
| KR20060020570A (en) * | 2004-08-30 | 2006-03-06 | 삼성전기주식회사 | Method for manufacturing field emission emitter electrode using self-assembly of carbon nanotubes and field emission emitter electrode manufactured accordingly |
| KR20060029547A (en) * | 2004-10-02 | 2006-04-06 | 삼성전자주식회사 | n-type carbon nanotube field effect transistor having n-type carbon nanotube and manufacturing method thereof |
-
2007
- 2007-03-19 KR KR1020070026721A patent/KR100822992B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285822A (en) | 2004-03-26 | 2005-10-13 | Fujitsu Ltd | Semiconductor device and semiconductor sensor |
| KR20050122299A (en) * | 2004-06-24 | 2005-12-29 | 한국기계연구원 | Patterning of nano material using dielectrophoresis |
| KR20060020570A (en) * | 2004-08-30 | 2006-03-06 | 삼성전기주식회사 | Method for manufacturing field emission emitter electrode using self-assembly of carbon nanotubes and field emission emitter electrode manufactured accordingly |
| KR20060029547A (en) * | 2004-10-02 | 2006-04-06 | 삼성전자주식회사 | n-type carbon nanotube field effect transistor having n-type carbon nanotube and manufacturing method thereof |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101066432B1 (en) | 2009-08-25 | 2011-09-21 | 창원대학교 산학협력단 | Air gap FET manufacturing method using self-aligning method, air gap FET manufactured using the manufacturing method, and sensor element using the air gap FET |
| CN103531482A (en) * | 2013-10-31 | 2014-01-22 | 中国科学院上海微系统与信息技术研究所 | Production method of graphene field-effect transistor |
| CN103531482B (en) * | 2013-10-31 | 2016-02-03 | 中国科学院上海微系统与信息技术研究所 | The manufacture method of graphene field effect pipe |
| CN104409558A (en) * | 2014-12-21 | 2015-03-11 | 浙江理工大学 | Manufacturing method of nano-photoelectric device based on CdS (Cadmium Sulfide) nano-rods |
| CN108872151A (en) * | 2017-09-29 | 2018-11-23 | 郑州大学 | It is a kind of based on T shape to and nano wire pair optical sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Li et al. | Molecular electronics: creating and bridging molecular junctions and promoting its commercialization | |
| US7964143B2 (en) | Nanotube device and method of fabrication | |
| KR101181097B1 (en) | Structure for holding fine structure, semiconductor device, tft driving circuit, panel, display, sensor and their manufacturing methods | |
| Park et al. | Individually addressable and flexible pressure sensor matrixes with ZnO nanotube arrays on graphene | |
| US20080135826A1 (en) | Controlled nanowire in permanent integrated nano-templates and method of fabricating sensor and transducer structures | |
| US8057863B2 (en) | Electrostatic force assisted deposition of graphene | |
| KR101050142B1 (en) | Method for manufacturing nanowire multichannel FET device | |
| Li et al. | Precise alignment of single nanowires and fabrication of nanoelectromechanical switch and other test structures | |
| CN101540287A (en) | A method for manufacturing a back-gate ZnO multi-nanowire channel field-effect transistor | |
| KR100822992B1 (en) | Nanowire Field Effect Transistor and Manufacturing Method Thereof | |
| WO2008057121A2 (en) | Carbon nanotube interdigitated sensor | |
| Parmar et al. | A demonstration of the mechanical sensing capability of individually contacted vertical piezoelectric nanowires arranged in matrices | |
| Beheshti et al. | Patterned electromagnetic alignment of magnetic nanowires | |
| Carrara et al. | Methods to fabricate nanocontacts for electrical addressing of single molecules | |
| US11322702B1 (en) | Electrical devices having radiofrequency field effect transistors and the manufacture thereof | |
| WO2004096699A1 (en) | Method of manufacturing a nanoscale conductive device | |
| Van Hoang et al. | Growth of segmented gold nanorods with nanogaps by the electrochemical wet etchingtechnique for single-electron transistor applications | |
| TW202208273A (en) | Method for depositing nanostructures on a substrate and nanostructure arrays | |
| KR101319612B1 (en) | Method of Laterally Growing Carbon Nano Tubes and Field Effect Transistor Using The Same | |
| KR101029566B1 (en) | Method for manufacturing nanowire transistor using metal thin film and nanowire transistor manufactured thereby | |
| KR102059349B1 (en) | 3d nano structure manufacturing method and 3d nano device manufacturing method | |
| Huang et al. | Fabricating Methods and Materials for Nanogap Electrodes | |
| WO2007067838A2 (en) | One dimensional nanostructure spiral inductors | |
| KR20110019551A (en) | Nanowire transistor manufacturing method | |
| Zhang et al. | Advances in nanodevices and nanofabrication: selected publications from Symposium of Nanodevices and Nanofabrication in ICMAT2011 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070319 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20080325 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20080410 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20080410 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20110411 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120330 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130329 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140326 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140326 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20170309 |