[go: up one dir, main page]

KR100805210B1 - 전극이 있는 기판 및 그 제조방법 - Google Patents

전극이 있는 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100805210B1
KR100805210B1 KR1020027002241A KR20027002241A KR100805210B1 KR 100805210 B1 KR100805210 B1 KR 100805210B1 KR 1020027002241 A KR1020027002241 A KR 1020027002241A KR 20027002241 A KR20027002241 A KR 20027002241A KR 100805210 B1 KR100805210 B1 KR 100805210B1
Authority
KR
South Korea
Prior art keywords
substrate
film
electrode
conductive film
oxide conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020027002241A
Other languages
English (en)
Other versions
KR20020041414A (ko
Inventor
가네꼬나오미
와끼다나오히데
사타니히로시
우에무라쓰요시
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20020041414A publication Critical patent/KR20020041414A/ko
Application granted granted Critical
Publication of KR100805210B1 publication Critical patent/KR100805210B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31786—Of polyester [e.g., alkyd, etc.]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Insulated Conductors (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

합성수지 기판에 적합한 저온에서의 투명도전막의 형성방법을 개시(開示)한다.
본 발명의 전극이 있는 기판의 제조방법에서는, 기판 상에 비정질 또는 비정질을 주체로 하는 산화물 도전막을, 그 결정화 온도 이하의 온도에서 형성한 후, 형성된 산화물 도전막을 가열하여 결정화한다. 산화물 도전막은 필요에 따라 이 결정화의 전 또는 후에 있어서 전극의 형상으로 가공된다.
산화물 도전막, 결정화, 비정질, 전극이 있는 기판, 투명도전막

Description

전극이 있는 기판 및 그 제조방법{SUBSTRATE HAVING ELECTRODE ATTACHED THERETO AND METHOD FOR PREPARATION THEREOF}
본 발명은 전극을 표면에 구비한 기판에 관한 것이며, 더욱 상세하게는 기판상에 전극을 형성하는 방법의 개량에 관한 것이다.
일반적으로, 액정디스플레이(LCD), 일렉트로크로믹디스플레이(ECD), 플라즈마디스플레이(PDP), 일렉트로루미네센트디스플레이(ELD) 등의 표시소자나 Metal-In sulator-Semiconductor(MIS)형의 태양전지에 있어서는, 유리 등으로 이루어지는 기판의 표면에 투명전극이 형성된다.
은(銀) 등의 금속을 사용하면 저(低)저항이며 투명한 막을 얻는 것은 가능하지만, 충분한 광투과율을 확보하기 위해서는 두께가 10nm 정도의 매우 얇은 막인 것이 요구된다. 그와 같은 얇은 막은 전극패터닝 등의 후(後)공정에서 흠집이 나기 쉬우므로 취급하는데 어려움이 있다.
그래서, 기판상에 형성하는 투명전극에는, 금속에 비해 비(比)저항치가 크지만 높은 경도(硬度)를 가지며 산화열화에 의한 기능 저하의 염려가 작은 산화아연, 산화인듐, 주석이 첨가된 산화인듐(ITO) 등의 산화물 도전재료가 사용되고 있다.
특히, ITO로 이루어지는 막은 비(比)저항치가 낮으므로 널리 사용되고 있다. ITO는 산화인듐 In2O3의 In3＋석에 치환한 Sn4＋가 캐리어전자(電子)를 발생시킨다. 그 결정구조는 산화인듐과 마찬가지로 입방정(立方晶) bixbyite형이다.
ITO막의 형성에는 일반적으로 대면적 기판에 저(低)저항의 막을 비교적 저온에서 형성할 수 있는 스퍼터링이 채용되고 있다. 스퍼터링에 의해 형성되는 막의 특성은, 그 형성시의 기판온도에 의존한다. 약 200℃ 이상의 고온에서 형성된 막은 미세결정의 집합체로 이루어지는 이른바 다결정막이다.
그와 같은 고온에서 형성된 막에서는, 특정 영역마다 그 내부의 미세결정의 배향방향이 거의 동일한 도메인을 구성하고 있다. 250℃가 가장 투명성과 저(低)저항치를 겸비한 막이 얻어지는 기판온도로 되어 있다.
한편, 저온에서 형성된 막은, 비정질(非晶質)이거나 비정질상(相)을 주체로 하고, 그 안에 결정미세입자가 점재(點在)하는 구조를 갖는다. 비정질막은 전극으로 가공할 때의 에칭성이 우수한 한편, 다결정막에 비해 도전성, 투명성 등의 기본특성이 열화된다. 또, 내(耐)약품성이나 내부식성도 열화된다.
비정질상과 결정상(結晶相)이 혼재하고 있는 막에서는, 양 상(相)사이에서 에칭속도가 크게 다르므로, 막 패터닝의 직선성은 낮다. 또한, 예를 들면 비정질상에 결정입자가 분산하고 있는 경우에는, 결정상만이 에칭되지 않고 잔사(殘渣)로서 남아 불량의 원인이 된다.
또, 비정질상을 주체로 하므로 도전성, 투과율, 내약품성, 내부식성, 내구성 등의 제반 특성이 열화된다.
예를 들면 일본국 특개평4(1992)-48516호 공보에는, 투명전극으로서 에칭의 패터닝성이 우수한 특정방향으로 배향한 ITO막 및 산화인듐막을 사용하는 것이 제안되고 있다.
상기 공보에는 에칭의 패터닝성이 우수한 전극재료로서 비정질막도 제안되고 있다. 이 중, 비정질막은 에칭성이 우수한 한편, 도전성, 투명성 등의 기본특성이 열화된다.
또, 일본국 특개평8(1996)-94230호 공보에는, 에칭성이 우수한 투명도전막으로서 스퍼터법을 이용하여 180∼350℃의 기판온도에서 형성한 랜덤배향한 다결정 ITO막이 제안되고 있다.
상기와 같이 종래에는, 기판 온도를 200℃ 이상의 고온으로 설정한 스퍼터링에 의해 전극용 다결정막을 형성하고 있었다. 따라서, 막 형성시에 유리 등의 200℃ 이상의 고온에 견딜 수 있는 재료로 이루어지는 기판을 사용할 필요가 있었다.
근래, 경량이며 또한 잘 깨지지 않는다는 이점 때문에, 유리제의 기판 대신 합성수지제의 기판을 사용하는 시도가 이루어지고 있다. 그러나, 합성수지 기판의 내열온도는 겨우 180℃이다. 따라서, 그 표면에 ITO, 산화아연 등의 산화물로 이루어지는 투명도전막을 200℃ 이상의 고온에서 형성할 수 없다.
즉, 합성수지 기판 상에 형성되는 전극은, 상기의 비정질상 및 결정상이 혼재한 막과 비정질막 중의 어느 하나였다.
일본국 특개평9(1997)-61836호 공보에는 스퍼터가스 내에 H2O를 혼입시킴으로써, 비정질상 내에 분산하는 결정입자의 분산밀도가 낮고, 에칭성이 우수한 ITO박막을 합성수지 기판 상에 형성하는 방법이 제안되고 있다. 그러나, 이 막도 고온에서 형성된 다결정박막에 비하여 도전성이나 투명성이 열화된다.
또, 일본국 특개평5(1993)-346575호 공보에는, 합성수지 기판 상에 그 기판의 열변형온도 이하에서 ITO막을 증착에 의해 형성하고, 그 막을 공기 중에서 소성하여 그 산화도를 조정함으로써 저항치를 개선하는 방법도 제안되고 있다. 그러나, 이 방법에 의해 얻어지는 막의 비(比)저항, 투과율 등의 기본특성은 불충분하다.
합성수지제의 기판을 사용하는 경우 뿐만 아니라, 동일 기판 상에 유기재료로 이루어지는 컬러필터층이나 발광층을 형성하는 경우에는, 마찬가지로 가열온도는 제한된다.
예를 들면, 초(超)토션네마틱(STN)방식의 컬러LCD의 전극으로서의 투명도전막은, 유기재료로 이루어지는 컬러필터 상에 형성된다. 이 투명도전막을 형성할 때의 기판온도는 컬러필터재료의 존재 때문에 약 200℃ 이하로 제한된다.
따라서, 비(比)저항, 투과율, 에칭성 등이 우수한 도전막을 저온에서 형성하는 방법이 요구되고 있었다.
또, 기판과 그 표면에 형성된 도전박막과의 사이의 열팽창계수의 차로 인하여 기판에 휨이 발생하기 쉽다. 휨이 발생하면 형성된 도전박막을 전극으로 가공할 때의 정밀도가 저감된다.
휨은 도전박막의 형성온도가 높아짐에 따라 커진다. 즉, 저온 형성에서는 기판의 휨은 작지만 한편으로 충분한 특성을 가진 막은 얻을 수 없다. 또, 기판 상에 투명도전막, 아모르퍼스실리콘층 및 알루미늄 전극층이 적층된 아모르퍼스실리콘 (a-Si)태양전지, 기판 상에 1쌍의 전극층과 그들에 협지된 유기발광층이 적층된 유기ELD 등에 있어서는, 도전박막에 적층하여 형성되는 다른 층의 가공정밀도도 저감시킨다.
즉, 높은 배선밀도나 안정된 내부저항치를 얻기 위해서는, 이와 같은 휨의 저감이 불가피하다. 특히, 옥외에 설치되는 a-Si태양전지에 있어서는, 높은 신뢰성 및 내구성이 요구되므로 이 문제는 심각하다.
합성수지 기판의 경우에는 유리기판에 비해 더욱 휨이 발생하기 쉽다. 그러므로, 종래에는 합성수지 기판상에의 도전박막의 형성은 실온에서 150℃의 비교적 저온에서 행해지고 있었다. 표시패널의 소형화, 경량화 및 광투과율 향상의 요구에 대응하기 위해서는, 기판 두께의 저감이 요구된다.
한편, 회로의 내부저항을 저감하기 위해, 전극 등의 도전막 두께의 증대가 요구되고 있다. 즉, 기기의 소형화나 성능향상에 따라 기판의 휨이 그것에 수반하여 발생하는 균열 등과 함께 더욱 심각한 문제가 된다.
일본국 특개2000-222944호 공보에는 박막의 균열을 방지하는 것을 목적으로 서, 저(低)응력이며 저(低)저항의 ITO막을 형성하는 방법이 제안되고 있다.
이 방법은 기판온도를 200℃ 정도로 하는 것이 전제로 되고 있어, 아크방전플라스마를 사용한 이온플레이팅에 의해 다각주(多角柱)형상의 결정입자의 집합체 로 이루어지는 다결정막이 형성되게 하고 있다.
이 방법은 균열의 억제에는 효과적이라도, 기판을 고온으로 가열하므로 휨의 억제에는 효과는 얻을 수 없다. 또, 합성수지제의 기판을 사용한 저온에서의 막형성에 적용하는 것은 곤란하다.
따라서, 비(比)저항, 투과율, 에칭성 등이 우수한 도전박막을 기판의 변형을 수반하지 않고 저온에서 형성할 수 있는 방법이 요구되고 있었다.
(발명의 개시)
본 발명은 이상의 문제점을 해결하는 것으로서, 합성수지 기판을 사용한 경우에 특히 유용한 비(比)저항, 투과율, 내약품성, 내부식성, 패터닝성, 밀착성 등의 제반 특성이 우수한 도전막을 저온에서 형성하는 방법을 제공하는 것을 목적으로 한다.
본 발명은, 또한 그 형성에 의해 발생하는 기판의 휨이 작은 도전막의 형성방법을 제공하는 것을 목적으로 한다.
본 발명의 전극이 있는 기판의 제조방법에서는, 기판상에 비정질 또는 비정질을 주체로 하는 산화물 도전막을 그 결정화 온도 이하의 온도에서 형성한 후, 형성된 산화물 도전막을 가열하여 결정화한다.
산화물 도전막은 이 결정화의 전 또는 후에 필요에 따라 전극의 형상으로 가공된다.
본 발명에서는 막형성보다 후의 공정에서 막 중의 결정을 성장시키므로, 저온에서 막을 형성할 수 있다. 형성된 막에 생기는 응력은 그 형성시의 기판의 변형량 즉 기판온도에 의존한다.
더욱 저온에서 막을 형성하는 것이 기판의 휨 억제에 효과적이다. 바람직하게는 150℃ 이하의 온도에서 막을 형성하면, 기판의 열변형에 의한 투명도전막의 내부 응력이 작으므로, 휨이 작고 밀착성이 우수한 신뢰성이 높은 전극이 있는 기판이 얻어진다.
특히 변형되기 쉬운 합성수지 기판을 사용하는 경우에는, 막을 상온에서 형성하면 기판의 휨을 대폭으로 작게 할 수 있다.
산화물 도전막의 결정화는 산화물 도전막에 가열함으로써 행해진다. 결정화는 반드시 결정화 온도 이상에서 행할 필요는 없다.
바람직하게는, 그 이하의 온도에서 행하는 것도 가능하지만, 처리에 요하는 시간의 관점에서 기판의 유리전이온도 등 내열온도 이하로서 150∼200℃의 범위 내의 온도에서 행해진다.
물론, 막의 형성시의 기판온도 이상인 것이 바람직하다. 산화물 도전막을 결정화하는 공정은 산소를 함유하는 환경하 또는 산소를 함유하지 않는 환경하의 어느 쪽에서도 행해진다.
기판 상에 형성되는 산화물 도전막은, 예를 들면 인듐산화물 또는 그 일부를 주석에 의해 치환된 인듐산화물(ITO)로 이루어진다. 저온에서 더욱 효과적으로 산화물 도전막을 결정화하기 위해서는, 막의 산화주석 함유량을 5중량％ 미만으로 한다. 주석의 첨가량을 작게 하면 결정화 온도가 낮아지므로, 저온에서 더욱 효과적인 결정화처리가 가능해진다.
종래의 스퍼터링에 의한 박막의 제조에 의하면 산화 주석 함유량을 낮게 하면 저항율이 높아지지만, 본 발명에 의하면 막 형성 후의 처리에 의해 막이 결정화되므로, 낮은 산화주석함유량이라도 낮은 저항율의 ITO막을 얻을 수 있다.
결정화 후의 단결정입자의 크기는, 기판 상에 형성 직후의 막의 결정상태 즉 비정질 내에 분산하는 미세결정입자의 크기 및 분산밀도에 의해 결정된다.
투과율, 도전성, 에칭성 등이 우수하고 내부응력이 작은 평균입경이 20∼ 300nm이며 배향방향이 무질서한 다결정막을 형성하기 위해서는, 기판 상에 형성된 단계에서 비정질상 내에 평균입경이 200nm 이하의 결정입자가 분산된 구조를 갖는 산화물 도전막을 사용하면 된다.
비정질 내에 분산하는 결정입자의 크기 및 분산밀도는, 그 막형성시의 기판온도, 가스압력, 제막(製膜)속도 등의 조건에 따라 조정하는 것이 가능하다. 이들 조건은 전극을 구성하는 재료에 의해 결정된다.
본 발명은, 특히 저온에서의 막형성이 요구되는 합성수지 기판을 사용한 전극이 있는 기판의 제조에 유용하다.
기판의 표면에는 기판과 그 표면에 형성하는 전극과의 사이의 열팽창율의 차로 인한 응력을 완화하기 위한 막으로서, 유기재료로 이루어지는 바탕층을 형성하는 것이 바람직하다.
형성된 전극의 표면에, 다시 합성수지를 함유하는 투명피막을 형성하면, 기판의 휨 억제에 효과적이다. 또, 그 체적저항율이 102∼1012Ωㆍcm 이하이면, 전극의 기능을 거의 손상하지 않는다.
투명피막을 형성함으로써, 온도변화에 대해서도 기판의 휨이 발생하기 어려워지므로, 본 발명의 기판을 LCD, 유기ELD 등의 표시패널용 기판에 사용하면, 넓은 온도범위에서 양질의 표시가 가능해진다.
그리고, 전극을 덮는 투명피막을 배설함으로써 후공정에서의 전극의 손상을 방지할 수 있으므로, 전극 재료로서 산화물 도전체 이외에도 금속 등 다른 도전재료를 사용할 수도 있다.
특히, 투명전극 또는 반투명전극으로서 사용되는 매우 얇은 금속막의 경우에는, 그 표면에 형성된 막은 후(後) 공정에서의 금속막의 손상을 방지하는 보호막으로서도 기능한다.
예를 들면, 전극 표면에 형성하는 투명피막에 레지스트를 사용한다. 즉, 형성된 도전막 상에 광경화성 수지를 함유하는 레지스트층을 형성하고, 도전막을 가공하고자 하는 전극패턴에 대응한 영역의 레지스트층을 노광에 의해 경화시켜 투명피막을 형성한 후에, 경화한 투명피막을 레지스트로서 도전막을 에칭한다.
이 에칭에 의해 도전막은 전극으로 가공되는 동시에 전극을 덮은 전극과 거의 일치한 형상의 투명피막이 형성된다. 이로써, 새로운 공정을 부가하지 않고 투명피막을 형성할 수 있다. 또한, 레지스트 박리공정을 생략할 수 있다.
도전재 분말이 분산된 광경화성 수지를 사용하면, 원하는 체적저항치의 투명 도전막을 얻을 수 있다.
투명피막의 두께를 0.5∼5㎛로 하면, 예를 들면 그것이 형성된 기판을 액정패널에 사용한 경우에서도 양호한 표시가 가능하다.
본 발명의 전극이 있는 기판은, 기판과 기판 상에 배설된 산화물 도전막으로 이루어지는 전극을 구비하고, 전극은 평균입경이 25nm 이상, 바람직하게는 40nm 이상으로서, 표면 관찰에 의해 그 경계가 확인될 수 있는 최대 구성 단위가 결정인 다결정막, 즉 그 배향방향이 거의 일치한 결정의 집합체인 이른바 도메인을 갖지 않은 다결정막으로 이루어진다.
그와 같은 막에서는, 종래의 그레인을 갖는 투명도전막과 비교하여 도전막에 발생하는 응력이 작아지므로, 막의 응력에 의한 크랙, 파쇄(破碎)가 잘 발생하지 않는다. 또, 기판의 휨이 작다.
특히, X선 해석(解析)에 의해 구한 평균 결정입자직경이 20nm 이상인 명료한 회절피크가 확인된 도전막은, 비정질의 그것과 비교하여 저항치가 낮고, 투과율 특성, 내약품성 및 내부식성이 우수하다. 또, 불균일한 변형이 없고, 패터닝의 직선성이 우수하다. 바람직하게는 결정의 평균입경이 300nm 이하이다.
전극의 두께가 15nm 미만으로 얇으면, 가열에 의한 결정화의 진행이 현저하게 느리다. 한편, 두께가 1,500nm를 넘는 두꺼운 막은 결정화를 고온에서 실시하면, 균열이나 파쇄가 일어나기 쉬워진다.
또, 결정화에 의해 막의 표면의 기복이 심해진다. 따라서, 충분한 도전성을 확보하면서 막의 균열이나 기판의 휨을 더욱 효과적으로 방지하기 위해, 바람직하 게는 형성하는 산화물 도전막의 두께는 15∼1,500nm이고, 더욱 바람직하게는 50∼ 500nm이다.
전극 표면의 고저차가 20nm 이하이면, 안정된 특성의 소자가 얻어진다. 산화물 도전막에는, 바람직하게는 산화주석 함유량이 5중량％ 미만인 ITO가 사용된다.
전극의 표면을 피복하여 합성수지를 함유하는 체적저항율이 102∼1012Ωㆍcm의 투명피막을 배치하면 전극의 보호에 효과적이다.
또, 기판이 합성수지로 이루어지는 경우에는, 전극 표면을 피복함으로써 서로 가까운 열팽창율을 갖는 합성수지의 사이에 전극이 협지되므로, 열팽창에 의한 기판의 변형을 억제할 수 있다.
흠집나기 쉬운 금속전극의 보호막으로서 기능시키기 위해서는, 그 두께는 0.5㎛ 이상인 것이 바람직하다. 또, 표시패널에 사용하여 그 화질에 영향을 주지 않기 위해서는, 바람직하게는 두께를 5㎛ 이하로 한다.
체적저항율의 기준으로서는 막두께 5㎛이며 1012Ωㆍcm 이하인 것이 바람직하다. 그리고, 투명전극에 금속막을 사용하는 경우에는, 바람직하게는 금속막의 두께는 20nm 이하, 더욱 바람직하게는 10nm 이다.
도 1은 본 발명의 일 실시예의 전극이 있는 기판을 사용한 액정표시패널의 구성을 나타낸 개략 종단면도이다.
도 2는 상기 실시예에서 얻어진 ITO박막의 표면을 나타낸 주사전자현미경 사진이다.
도 3은 본 발명의 다른 실시예의 전극이 있는 기판을 사용한 액정표시패널의 구성을 나타낸 개략 종단면도이다.
도 4는 본 발명의 또 다른 실시예의 전극이 있는 기판을 사용한 액정표시패널의 구성을 나타낸 개략 종단면도이다.
도 5는 본 발명의 또 다른 실시예의 전극이 있는 기판을 사용한 액정표시패널의 구성을 나타낸 개략 종단면도이다.
도 6a 및 6b는 각각 전극이 있는 기판 제조의 일공정에서의 기판의 상태를 나타낸 개략 종단면도이다.
도 7은 유기EL 표시패널의 구성을 나타낸 개략 종단면도이다.
도 8은 비교예에서 형성된 ITO박막의 표면을 나타낸 주사전자현미경 사진이다.
(도면의 주요부분에 대한 부호의 설명)
1 : 액정표시패널 2a : 어레이기판
2b : 대향기판 3, 103 : 액정층
4 : 스페이서 5a, 5b, 105, 205 : 기판
6a, 6b : 바탕층 7a, 7b : 전극
8a, 8b, 108a, 108b : 배향막 10 : 완충층
11 : 컬러필터층 12 : 수지층
13 : 절연층 100, 208 : 도전성 피막
101, 101a, 101b : 전극이 있는 기판
102 : 금속막 102a, 202 : 투명전극
102b : 반투명전극 109 : 편광판
200 : 발광영역 204 : 발광층
205 : 전자수송층 206 : 정공 주입층
다음, 본 발명의 바람직한 실시예를 도면을 사용하여 상세하게 설명한다. 또한 다음의 실시예에서는, 전극이 있는 기판으로서 액정표시패널용 기판을 예로 설명한다.
(실시예 1)
본 실시예의 전극이 있는 기판을 사용한 액정표시패널을 도 1에 나타낸다.
도 1에 나타낸 바와 같이, 액정표시패널(1)은 서로 대향한 1쌍의 기판, 즉 어레이기판(2a) 및 대향기판(2b)과 양 기판 사이에 협지된 액정층(3)을 갖는다. 양 기판(2a) 및 (2b)의 간격은 구형(球形)의 스페이서(4)에 의해 일정하게 유지되고 있다.
어레이기판(2a)은 기판(5a)과 그 대향기판(2b)과 마주보는 면에 배치된 가스배리어막으로서의 바탕층(6a), 투명도전재로 이루어지는 막형의 전극(7a) 및 폴리이미드 등으로 이루어지는 배향막(8a)을 갖는다.
마찬가지로, 대향기판(2b)은 기판(5b), 가스배리어막으로서의 바탕층(6b), 전극(7b) 및 배향막(8b)을 갖는다.
기판(5a) 및 (5b)는 모두 두께가 0.4mm로서 유리전이온도가 190℃의 아크릴수지로 이루어진다. 바탕층(6a) 및 (6b)는 모두 스퍼터링에 의해 형성된 두께가 20nm의 산화규소막으로 이루어진다. 전극(7a) 및 (7b)는 모두 산화주석을 5중량％ 함유하는 두께가 150nm의 ITO막으로 이루어진다.
기판(5a)의 표면에 표 1에 표시한 조건으로 스퍼터링에 의해 기판의 표면에 산화주석을 5중량％ 함유하는 ITO로 이루어지는 두께 150nm의 막을 형성하였다.
즉, 아르곤 및 산소가 도입된 압력 3.0 ×10-3Torr(≒0.4Pa)의 분위기 하에서, 기판(5a)을 가열하지 않고 그 표면에 스퍼터링에 의해 6nm／분의 비율로 막을 형성하였다.
주사전자현미경(SEM)을 사용한 관찰에 의하면, 형성된 ITO막은 비정질상 중에 입경이 20∼60nm의 미세결정입자가 분산된 구조를 갖는 것이 확인되었다. 또, X선 해석에 의하면 명확한 회절피크는 확인되지 않았다.
그 위에 막이 형성된 기판을 진공 중에서 180℃로 1시간 열처리하였다.
X선 해석에 의하면 열처리 후의 막으로부터의 명확한 회절피크가 획인되고, 또한 막에는 평균입경이 240nm의 결정입자가 포함되는 것이 명백해졌다.
본 실시예의 막 표면의 SEM사진을 도 2에 나타낸다. SEM을 사용한 관찰에 의하면, 막은 결정입자의 집합체 즉 다결정막으로서, 요철의 고저차(高低差)가 20 nm 이하의 평탄한 표면을 갖는 것이 확인되었다.
막의 표면에는 결정입자 사이의 경계는 확인되어도, 결정입자가 거의 동일방향으로 배향한 영역, 이른바 도메인의 경계는 확인되지 않았다.
본 실시예의 막의 체적저항율은 3.6 ×104Ωㆍcm이며, 파장 400nm의 광에 대한 투과율은 83％였다. 또, 막은 우수한 내(耐)알카리성을 나타냈다. 막 형성후의 기판(5a)에 휨은 거의 확인되지 않고, 또 막과 기판(5a)의 사이에 높은 밀착성이 확인되었다.
기판(5a) 상에 형성된 막을 에칭에 의해 전극(7a)의 패턴으로 가공하였다. 이때, 막은 정세(精細)한 패턴으로 정밀도 양호하게 가공되었다.
비교예로서 실시예 1과 같은 조성으로서, 가열에 의한 결정화처리를 하지 않은 막의 특성을 마찬가지로 평가한 그 결과를 표 1에 나타낸다.





※ 1Torr ＝ 133.22Pa
실시예 1 비교예 1 비교예 2
막형성 ㆍ두께(nm) ㆍ기판온도(℃) ㆍ도입가스 ㆍ압력(Torr※) ㆍ속도(nm／min) 150 - Ar, O2 3.0 ×10-3 6 130 100 Ar, O2 3.0 ×10-3 6.5 140 150 Ar, O2 2.0 ×10-3 7.5
결정화처리 ㆍ온도(℃) ㆍ시간(Hr) ㆍ분위기 180 1 진공중 - - - - - -
막특성 ㆍ체적저항율(Ωㆍcm) ㆍ투과율(％) at 400nm ㆍ결정입경(nm) ㆍ도메인 ㆍ내알카리성 ㆍ신뢰성 3.6 ×104 83 240 없음 양호 양호 5.0 ×104 60 없음 없음 나쁨 나쁨 2.2 ×104 80 30 있음 양호 보통
기판특성 ㆍ휨 ㆍ밀착성 ㆍ패터닝성 소 양호 양호 소 양호 양호 대 나쁨 나쁨
기판온도 100℃에서 형성한 비교예 1의 막은, X선 해석에 의해 거의 회절패턴은 확인되지 않은 비정질이다. 따라서, 투과율 및 내알카리성이 열화된다.
기판온도 150℃에서 형성한 비교예 2의 막은, 도 8에 나타낸 바와 같이, 입경이 30nm인 다결정막으로서 체적저항율, 투과율, 내알카리성 등이 우수하지만, 기판의 휨이 크고 또 기판과 막과의 밀착성이나 패턴성이 열화된다.
즉, 본 실시예에 의하면, 체적저항율, 투과율, 내약품성, 내부식성, 패터닝성, 밀착성 등의 제반 특성이 우수한 도전막을 저온에서 형성할 수 있고, 또한 막을 형성함으로써 생기는 기판의 휨을 작게 할 수 있다.
실시예 2
본 실시예에서는 컬러액정표시패널용 기판을 예로 들어 본 발명을 설명한다.
본 실시예의 전극이 있는 기판을 사용한 컬러액정표시패널의 구성의 개략을 도 3에 나타낸다. 도면에 나타낸 바와 같이, 기판(5a)의 양면 및 (5b)의 양면에는 각각 예를 들면 산화규소로 이루어지는 바탕층(6a) 및 (6b)가 형성되어 있다.
기판(5a)의 기판(5b)과 대향한 면에는 완충층(10)을 사이에 두고 투명도전재로 이루어지는 전극(7a)이 형성되어 있다.
한편, 기판(5b)의 기판(5a)과 대향한 면에는 유기재료로 이루어지는 컬러필터층(11)이 형성되어 있다. 컬러필터층(11)의 위에는 평탄한 표면을 형성하기 위한 수지층(12)을 사이에 두고 전극(7b)이 형성되어 있다.
두께가 0.2mm이고 유리전이온도가 170℃의 에폭시수지로 이루어지는 기판 (5a)을 사용하여 어레이기판(2a)을 제작하였다.
기판(5a)을 폴리실라잔원료용액(동연(東燃)주식회사 제품)에 침지한 후, 120℃에서 1시간 및 95℃, 80％RH에서 3시간 열처리하여 기판(5a)의 표면에 두께 30nm의 산화규소로 이루어지는 바탕층(6a)을 형성하였다.
이어서, 기판(5a)의 한쪽 면에 시클로올레핀계 수지원료용액을 스핀코팅법으로 도포하고, 160℃에서 3시간 가열하여 두께 1㎛의 완충층(10)을 형성하였다.
완충층(10)이 형성된 기판(5a)의 표면에 표 2에 표시한 조건의 스퍼터링에 의해 산화주석을 3중량％ 함유하는 ITO막을 형성하였다.
즉, 분위기가스로서 아르곤이 도입된 압력 5.0 ×10-3Torr(≒0.67Pa)의 분위기 하에서, 기판(5a)을 80℃로 가열하면서 그 표면에 스퍼터링에 의해 7nm／분의 비율로 두께가 210nm의 ITO막을 형성하였다.
한편, 기판(5a)과 동일한 기판(5b)의 표면에 기판(5a)과 동일하게 하여 표면에 산화규소로 이루어지는 바탕층(6b)을 형성한 후, 기판(5b)의 한쪽 표면에 인쇄 및 160℃에서 5시간의 열처리에 의해 컬러필터층(11)을 형성하였다.
그 후, 기판(5b)을 아크릴계 수지원료용액에 침지하고, 또한 160℃에서 3시간 열처리하여 평탄화를 위한 수지층(12)을 형성하였다. 컬러필터층(11)이 형성된 측의 기판(5b)의 표면에 기판(5a)과 동일하게 하여 두께가 210nm의 ITO막을 형성하였다.
기판(5a) 상에 형성된 ITO막 및 (5b)상에 형성된 그것은, 비정질상에 결정입경이 30nm∼120nm 정도의 미세결정입자가 분산하고 있는 구조를 가지고, X선 회절피크는 확인되지 않았다.
그후, 대기 중에 160℃에서 3시간의 열처리를 실시함으로써, ITO막은 평균 결정계 입자직경이 200nm 이상이며, 또한 표면의 요철(凹凸)의 고저차가 20nm 이하이며 도메인의 경계가 없는 다결정막으로 전화(轉化)하였다.
얻어진 막의 특성 및 기판의 특성을 실시예 1과 동일하게 평가한 그 결과를 표 2에 나타낸다.
※ 1Torr ＝ 133.22Pa
실시예 2
막형성 ㆍ두께(nm) ㆍ기판온도(℃) ㆍ도입가스 ㆍ압력(Torr※) ㆍ속도(nm／min) 210 80 Ar 5.0 ×10-3 7
결정화처리 ㆍ온도(℃) ㆍ시간(Hr) ㆍ분위기 160 3 대기중
막특성 ㆍ체적저항율(Ωㆍcm) ㆍ투과율(％) at 400nm ㆍ결정입경(nm) ㆍ도메인 ㆍ내알카리성 ㆍ신뢰성 3.5 ×104 8 ＞200 없음 양호 양호
기판특성 ㆍ휨 ㆍ밀착성 ㆍ패터닝성 소 양호 양호
실시예 3
본 실시예에서는 다른 구성의 컬러액정표시패널용 기판을 예로 들어 본 발명을 설명한다.
본 실시예의 전극이 있는 기판을 사용한 컬러액정표시패널의 구성의 개략을 도 4에 나타낸다. 어레이 기판(2a)은 실시예 2에서 사용한 것과 동일하다. 한편, 대향기판(2b)은 어레이기판(2a)에 대향하는 면에만 평탄화를 위한 수지층(12)이 형성되어 있다.
또, 그 상면에는 어레이기판(2a) 위에 형성되어 있는 것과 동일한 완충층(10)이 형성되어 있다.
두께가 0.35mm이고 유리전이온도가 200℃의 실리콘래더계의 경화성 규소수지로 이루어지는 기판(5a) 및 (5b)를 사용하여 어레이기판(2a) 및 대향기판(2b)을 각각 제작하였다.
어레이기판(2a)은 다음과 같이 하여 제작하였다. 기판(5a)의 양면에 스퍼터링에 의해 두께가 15nm의 산화규소로 이루어지는 바탕층(6a)을 형성하였다.
이어서, 기판(5a)의 한쪽 표면에 실시예 2와 동일하게 하여 시클로올레핀계 수지로 이루어지는 두께 1㎛의 완충층(10)을 형성하였다. 완충층(10)이 형성된 기판(5a)의 표면에 표 2에 표시한 조건의 스퍼터링에 의해 산화주석을 7중량％ 함유하는 ITO막을 형성하였다.
즉, 분위기가스로서 아르곤 및 산소가 도입된 압력 5.0 ×10-3 Torr(≒0.67 Pa)의 분위기 하에서, 기판(5a)을 120℃로 가열하면서 그 표면에 스퍼터링에 의해 6nm／분의 비율로 두께가 120nm의 ITO막을 형성하였다.
한편, 대향기판(2b)은 다음과 같이 하여 제작하였다. 기판(5a)과 동일하게 하여 기판(5b)의 양면에 산화규소로 이루어지는 바탕층(6b)을 형성한 후, 기판(5b)의 한쪽 표면에 인쇄 및 170℃에서 5시간의 열처리에 의해 컬러필터층(11)을 형성 하였다.
이어서, 컬러필터층(11)의 위에 시클로올레핀계 수지원료용액을 스핀코팅법으로 도포하고, 170℃에서 3시간 가열하여 두께 1㎛의 완충층(10)을 형성하였다.
완충층(10)이 형성된 기판(5b)의 표면에 스퍼터링에 의해 두께가 15nm의 절연층(13)을 형성하고, 또한 그 위에 기판(5a)과 동일하게 하여 산화주석을 7중량％ 함유하는 ITO막을 형성하였다.
기판(5a) 상에 형성된 ITO막 및 (5b)상에 형성된 그것은, 비정질상에 결정입경이 60nm∼180nm 정도의 미세결정입자가 분산하고 있는 구조를 가지며, 명확한 X선 회절피크는 확인되지 않았다.
그 후, 진공 중에 170℃에서 1시간의 열처리를 실시함으로써, ITO막은 평균 결정계 입경이 100nm이며, 표면의 요철(凹凸)의 고저차가 20nm 이하이며 도메인의 경계가 없는 다결정막으로 전화하였다.
얻어진 막의 특성 및 기판의 특성을 실시예 1과 동일하게 평가한 그 결과를 표 3에 나타낸다.





※ 1Torr ＝ 133.22Pa
실시예 3
막형성 ㆍ두께(nm) ㆍ기판온도(℃) ㆍ도입가스 ㆍ압력(Torr※) ㆍ속도(nm／min) 120 120 Ar,O2 5.0 ×10-3 7
결정화처리 ㆍ온도(℃) ㆍ시간(Hr) ㆍ분위기 160 3 진공중
막특성 ㆍ체적저항율(Ωㆍcm) ㆍ투과율(％) at 400nm ㆍ결정입경(nm) ㆍ도메인 ㆍ내알카리성 ㆍ신뢰성 3.4 ×104 82 100 없음 양호 양호
기판특성 ㆍ휨 ㆍ밀착성 ㆍ패터닝성 소 양호 양호
실시예 4
기판(5a) 및 (5b)로서 두께 0.4mm의 유리기판을 사용하여 실시예 1과 동일한 어레이기판(2a) 및 대향기판(2b)을 제작하였다.
그리고, 바탕층(6a) 및 (6b)의 두께를 200nm로 하고, ITO막의 두께를 200nm로 하였다.
얻어진 막의 특성 및 기판의 특성을 표 4에 나타낸다. 아울러, 비교예 3 및 4로서 동일 유리기판을 사용하여, 비교예 1 및 2와 마찬가지로 각각 막을 형성하였다. 제작한 이들 막의 특성 및 기판의 특성을 표 4에 나타낸다.
실시예 5
기판(5a) 및 (5b)로서 두께 0.55mm의 유리기판을 사용하여 실시예 2와 동일한 어레이기판(2a) 및 대향기판(2b)을 제작하였다. 그리고, 형성하는 ITO막의 두께를 140nm로 하였다.
얻어진 막의 특성 및 기판의 특성을 표 4에 나타낸다.
실시예 6
기판(5a) 및 (5b)로서 두께 0.55mm의 유리기판을 사용하여 실시예 3과 동일한 어레이기판(2a) 및 대향기판(2b)을 제작하였다. 그리고, 형성하는 ITO막의 두께를 90nm로 하였다.
얻어진 막의 특성 및 기판의 특성을 표 4에 나타낸다.





※ 1Torr ＝ 133.22Pa
실시예 4 실시예 5 실시예 6 비교예 3 비교예 4
막형성 ㆍ두께(nm) ㆍ기판온도(℃) ㆍ도입가스 ㆍ압력(Torr※) ㆍ속도(nm／min) 200 - Ar, O2 3.0 ×10-3 6 140 80 Ar 5.0 ×10-3 7 90 120 Ar, O2 5.0 ×10-3 7 130 100 Ar, O2 3.0 ×10-3 6.5 140 150 Ar, O2 2.0 ×10-3 7.5
결정화처리 ㆍ온도(℃) ㆍ시간(Hr) ㆍ분위기 180 1 진공중 160 3 대기중 160 3 진공중 - - - - - -
막특성 체적저항율(Ωㆍcm) ㆍ투과율(％) at 400nm ㆍ결정입경(nm) ㆍ도메인 ㆍ내알카리성 ㆍ신뢰성 3.6 ×104 83 240 없음 양호 양호 3.5 ×104 80 ＞200 없음 양호 양호 3.4 ×104 82 100 없음 양호 양호 5.0 ×104 60 없음 없음 나쁨 나쁨 2.2 ×104 80 30 있음 양호 보통
기판특성 ㆍ휨 ㆍ밀착성 ㆍ패터닝성 소 양호 양호 소 양호 양호 소 양호 양호 소 양호 양호 대 나쁨 나쁨
상기 실시예에서 나타낸 바와 같이, 본 발명에서는 스퍼터링 등에 의해 저온에서 기판 상에 비정질 또는 명확한 X선 회절피크가 관측되지 않을 정도의 결정입자를 함유하는 도전막을 형성하고, 다시 그 막을 열처리에 의해 다결정막에 첨가함으로써, 기판의 휨을 저감하고 또한 저온에서 양호한 특성을 나타내는 도전막을 형성하는 것이 가능해진다.
실시예 7
본 실시예에서는 더욱 효과적으로 기판의 휨을 억제할 수 있는 전극이 있는 기판에 대하여 설명한다.
본 실시예의 전극이 있는 기판의 개략을 도 5에 나타낸다.
합성수지제의 기판(105)의 표면에 형성된 투명전극(102a)은 그것과 거의 일치한 형상을 가진 도전성 피막(100)에 의해 피복되어 있다.
다음과 같이 하여, 도 5에 나타낸 전극이 있는 기판(101a) 및 (101b)를 형성하였다. 아크릴수지로 이루어지는 두께가 0.2mm이며 한 변이 30cm의 정방형 기판(105)의 표면에, 기판을 가열하지 않은 스퍼터링에 의해 도 6a에 나타낸 바와 같이 팔라듐 및 동(銅)을 각각 약 1중량％ 함유하는 은합금으로 이루어지는 두께가 10nm의 투명한 금속막(102)을 형성하였다.
얻어진 금속막(102)의 투과율(파장 400nm)은 90％이며, 그 시트저항치는 약 3Ω／cm2였다. 이 저항치는 기판온도 250℃에서 형성된 ITO다결정막의 그것보다 낮다. 투과율은 조금 나쁘지만 충분히 사용에 견딜 수 있다.
형성된 금속막(102)의 위에 ITO의 직경이 수nm의 초미립자 50중량％가 분산한 아크릴계 포지티브형 레지스트를 도포한 후, 도포한 레지스트를 노광하고 다시 170℃로 가열하여 도 6b에 나타낸 바와 같이 형성하고자 하는 투명전극(102a)의 패턴에 거의 일치한 형상을 가진 두께가 1㎛의 레지스트로 이루어지는 도전성 피막 (100)을 형성하였다.
이 도전성 피막(100)은 그곳에 분산한 ITO미립자에 의해 1010Ωㆍcm의 낮은 체적저항율을 나타낸다. 그 투과율은 95％이다.
패턴형성된 도전성 피막(100)을 마스크에 사용하고 또한 아세트산, 인산, 질산 및 물을 함유하는 에칭액을 사용하여 금속막(102)을 패터닝하여, 스트라이프형의 투명전극(102a)을 형성하였다.
도전성 피막(100)은 합성수지를 주체로 하므로 합성수지로 이루어지는 기판 (105)과 선(線)팽창계수가 거의 동등하고, 또 금속막은 투명성을 확보하기 위해 얇으므로 가열하여도 기판(105)의 휨이 억제된다. 얻어진 기판(101)은 실온(25℃)에서는 휨은 발견되지 않았다.
동일한 수지 기판에, 기판온도 140℃에서 두께 100nm의 ITO막을 형성하면, ITO막은 30Ω／cm2의 낮은 시트저항치를 나타냈지만, 그것이 형성된 기판에 실온 하에서 5mm정도의 휨이 확인되었다.
이와 같은 큰 휨이 발생하면, ITO막의 패터닝 공정이나 표시 패널에 조립하는 공정 전에, 휨을 교정(矯正)하는 공정이 필요하다. 또, 양산 설비에서의 기판의 반송에서도, 휨에 대응하기 위해 특수한 치구가 필요해지는 등, 취급이 매우 어렵다.
한편, 본 발명에 의하면 실온하 또한 가열시에서도 휨이 작으므로, 제조공정이 대폭으로 용이해진다. 그리고, 금속막의 형성은 100℃ 이하로서 더욱 상온에 가까운 것이 바람직하다. 그리고, 막두께가 얇은 경우에는 약간 높은 온도에서도 휨을 작게 할 수 있다.
얻어진 전극이 있는 기판을 사용하여 도 7에 나타낸 단순 매트릭스 액정표시패널을 조립하였다. 기판(105a)의 표면에 상기와 동일하게 하여 투명전극(102a) 및 도전성 피막(100)을 형성하였다.
마찬가지로 기판(105b)의 표면에 두께가 40nm의 반투명전극(102b) 및 도전성 피막(100)을 형성하였다.
그리고, 투명전극(102b)의 투과율은 30％로서, 그 반사율은 55％이다. 1쌍의 기판(101a) 및 (101b)의 표면에 각각 폴리이미드로 이루어지는 두께가 50nm의 배향막(108a) 및 (108b)를 도포 및 러빙에 의해 제작한 후, 이들을 4㎛의 간격을 두고 끼워 맞춰 양자의 사이에 액정재료를 주입하여 액정층(103)을 형성하였다.
이 적층체의 양면에 각각 편광판(109)을 접합하여, 반투과형의 액정패널을 얻었다.
얻어진 액정패널을 구동한 바, 기판의 변형이 작으므로 셀두께의 불균일 등이 억제되므로, 종래의 ITO막을 전극에 사용하여 합성수지 기판을 기판에 사용한 액정패널보다 넓은 온도범위에서, 또한 액정패널 표면에 대하여 40°에서 70°까지의 넓은 시야각 범위에서 양호한 화질이 표시되었다.
그리고, 도전성 피막(100)의 체적저항율은 1010Ωㆍcm이고, 그 막두께는 1㎛이므로, 액정층(103)에 비하여 그 임피던스는 작다. 막두께가 두꺼워도 전압분할에 의한 화질열화가 거의 없다.
피막(100)의 체적저항율이 대개 1012Ωㆍcm 이하라면 화질 열화는 작다. 저항치는 더욱 작은 편이 바람직하다. 현 상황에서는 수지 피막으로 102Ωㆍcm 이하의 것을 얻는 것은 곤란하다.
그와 같은 저(低)저항의 유기도전재료라면, 피막(100)에 사용하지 않더라도 전극으로서 사용할 수 있다.
또, 박막 금속전극을 덮는 수지 피막에 본 실시예와 같이 레지스트 수지를 사용함으로써, 휨의 억제에 더하여 공정의 간략화도 가능해진다. 물론, 레지스트가 아니라도 도전성과 투명성을 구비한 수지 피막이라면, 필연적으로 수지 기판과 열팽창율이 근접하므로 기판의 휨 억제에 효과가 있다.
또, 수지피막 내에 안료를 분산시켜, 특정색의 광만을 투과시키도록 해도 된다.
또한, 유기 EL소자를 기판 상에 형성하는 경우에 더욱 효과적이다. 유기 EL소자기판의 경우, 통상 도 7에 나타낸 바와 같이, 기판(205) 상에 ITO 등으로 이루어지는 투명전극(202)을 형성한 후, 다시 그 위에 발광영역(200)으로서 발광층 (204)과 함께 유기물로 이루어지는 전자수송층(205) 및 정공(正孔)주입층(206)을 형성한다.
그 후에, 알루미늄 등으로 이루어지는 반사전극(207)을 형성한다. 도전성 피막(208)은, 예를 들면 이 반사전극의 형성시의 레지스트로서 형성하면 된다. 수지 기판의 사용은 저온에서도 가능한 발광영역(200)의 형성에는 문제가 없지만, 비 교적 고온으로 가열되는 ITO막 등의 투명전극(202)의 형성에 있어서는, 그 비대칭구조도 포함하여 휨이 발생하기 쉽다. 오히려, 액정표시패널의 경우보다 온도에 의존한 휨의 문제는 심각하다.
본 발명은 수지기판을 사용하여 넓은 온도범위에서 휨이 적고 신뢰성이 우수한 EL표시소자를 실현할 수 있다. 그리고, 구동전류가 큰 EL소자에 있어서는, 액정표시소자에 비해 체적저항율이 낮은 수지 피막, 최소한 1010Ωㆍcm 이하의 피막이 요구된다.
또, 투명전극에 금속박막을 사용하는 경우에는 그 막두께를 20nm 이하, 바람직하게는 10nm 이하로 한다.
본 발명에 의하면, 저온에서 제반 특성이 우수한 투명 도전막을 형성할 수 있다. 또, 막의 형성시에 그것이 형성되는 기판의 휨을 억제할 수 있다. 따라서, 신뢰성이 우수한 경량의 표시장치를 제공하는 것이 가능해진다.

Claims (30)

  1. 기판 및 상기 기판 상에 배설된 산화물 도전막으로 이루어지는 전극을 구비하고, 상기 전극은 평균입경이 25nm 이상의 다결정으로 이루어지고, 표면 관찰에 의해 그 경계가 확인될 수 있는 최대 구성단위가 결정(結晶)인 것을 특징으로 하는 전극이 있는 기판.
  2. 제1항에 있어서, 상기 결정의 평균입경이 40nm 이상인 것을 특징으로 하는 전극이 있는 기판.
  3. 제1항에 있어서, 상기 결정의 평균입경이 300nm 이하인 것을 특징으로 하는 전극이 있는 기판.
  4. 제1항에 있어서, 상기 전극의 두께가 50∼500nm인 것을 특징으로 하는 전극이 있는 기판.
  5. 제1항에 있어서, 상기 전극의 표면의 고저차가 20nm 이하인 것을 특징으로 하는 전극이 있는 기판.
  6. 제1항에 있어서, 상기 산화물 도전막이 주석이 첨가된 인듐산화물로 이루어 지는 것을 특징으로 하는 전극이 있는 기판.
  7. 제6항에 있어서, 상기 산화물 도전막의 산화주석 함유량이 5중량％ 미만인 것을 특징으로 하는 전극이 있는 기판.
  8. 제1항에 있어서, 상기 기판과 상기 산화물 도전막의 사이에 유기재료로 이루어지는 바탕막을 또한 구비하는 것을 특징으로 하는 전극이 있는 기판.
  9. 제1항에 있어서, 상기 기판이 합성수지로 이루어지는 것을 특징으로 하는 전극이 있는 기판.
  10. 제9항에 있어서, 상기 전극의 표면에 합성수지를 포함하는 체적저항율이 102∼1012Ωㆍcm의 투명피막을 또한 구비하는 것을 특징으로 하는 전극이 있는 기판.
  11. 제10항에 있어서, 상기 투명피막의 두께가 0.5∼5㎛인 것을 특징으로 하는 전극이 있는 기판.
  12. 제10항에 있어서, 상기 전극의 두께가 0nm 보다 크고 20nm 이하인 것을 특징으로 하는 전극이 있는 기판.
  13. 기판 상에 비정질 또는 비정질을 주체로 하는 산화물 도전막을 그 결정화 온도 이하의 온도에서 형성하는 공정 및
    상기 산화물 도전막을 가열하여 결정화하는 공정을 포함하는 전극이 있는 기판의 제조방법,
  14. 제13항에 있어서, 상기 산화물 도전막을 형성하는 공정에서, 상기 산화물 도전막을 150℃ 이하의 온도로 가열하는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  15. 제13항에 있어서, 상기 산화물 도전막을 결정화하는 공정에서, 상기 산화물 도전막을 상기 결정화 온도 이하의 온도로 가열하는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  16. 제13항에 있어서, 상기 산화물 도전막을 결정화하는 공정에서, 상기 산화물 도전막을 상기 기판의 유리전이온도 이하의 온도로 가열하는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  17. 제13항에 있어서, 상기 산화물 도전막을 결정화하는 공정이 산소가 풍부한 환경하에서 행해지는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  18. 제13항에 있어서, 상기 산화물 도전막이 일부를 주석에 의해 치환된 인듐산화물로 이루어지는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  19. 제18항에 있어서, 상기 산화물 도전막의 산화주석 함유량이 5중량％ 미만인 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  20. 제13항에 있어서, 상기 기판 상에 형성되는 상기 산화물 도전막에서는, 비정질상(相) 중에 평균입경이 200nm 이하의 결정입자가 분산하고 있는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  21. 제13항에 있어서, 상기 산화물 도전막을 결정화하는 공정에서, 상기 산화물 도전막을 평균입경이 20nm 이상에서 배향방향이 무질서한 결정의 집합체로 전화(轉化)하는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  22. 제21항에 있어서, 상기 결정의 평균입경이 300nm 이하인 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  23. 제13항에 있어서, 상기 산화물 도전막의 두께가 0nm 보다 크고 500nm 이하인 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  24. 제13항에 있어서, 상기 기판이 합성수지로 이루어지는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  25. 제13항에 있어서, 상기 기판은, 상기 막을 형성하고자 하는 표면에 유기재료로 이루어지는 바탕막을 구비하는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  26. 제13항에 있어서, 결정화에 의해 형성된 상기 막 중의 결정입자의 평균입경이 20∼300nm의 범위 내인 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  27. 제13항에 있어서, 상기 전극의 표면에 합성수지를 함유하는 체적저항율이 102∼1012Ωㆍcm의 투명피막을 형성하는 공정을 또한 포함하는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  28. 제27항에 있어서, 형성된 상기 산화물 도전막 상에 광경화성 수지로 이루어지는 층을 형성하고, 상기 산화물 도전막을 가공하고자 하는 전극패턴에 대응한 영역의 상기 층을 노광에 의해 경화시켜 상기 투명피막을 형성한 후에, 경화한 상기 투명피막을 레지스트로서 상기 산화물 도전막을 에칭함으로써, 상기 산화물 도전막을 상기 전극으로 가공하는 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  29. 제27항에 있어서, 상기 투명피막의 두께가 0.5∼5㎛인 것을 특징으로 하는 전극이 있는 기판의 제조방법.
  30. 제27항에 있어서, 상기 전극의 두께가 0nm 보다 크고 20nm 이하인 것을 특징으로 하는 전극이 있는 기판의 제조방법.
KR1020027002241A 2000-07-19 2001-07-19 전극이 있는 기판 및 그 제조방법 Expired - Fee Related KR100805210B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00218527 2000-07-19
JP2000218527 2000-07-19
JP2000293812 2000-09-27
JPJP-P-2000-00293812 2000-09-27
JP2000305823 2000-10-05
JPJP-P-2000-00305823 2000-10-05

Publications (2)

Publication Number Publication Date
KR20020041414A KR20020041414A (ko) 2002-06-01
KR100805210B1 true KR100805210B1 (ko) 2008-02-21

Family

ID=27344111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027002241A Expired - Fee Related KR100805210B1 (ko) 2000-07-19 2001-07-19 전극이 있는 기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US6677062B2 (ko)
KR (1) KR100805210B1 (ko)
WO (1) WO2002007171A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI231054B (en) * 2003-03-13 2005-04-11 Showa Denko Kk Light-emitting diode and its manufacturing method
WO2005012993A1 (ja) * 2003-07-31 2005-02-10 Sanyo Electric Co., Ltd. エレクトロクロミック表示装置
JP2005049770A (ja) * 2003-07-31 2005-02-24 Sanyo Electric Co Ltd エレクトロクロミック表示装置
US7075103B2 (en) * 2003-12-19 2006-07-11 General Electric Company Multilayer device and method of making
US7550769B2 (en) * 2004-06-11 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and semiconductor device
KR101112541B1 (ko) * 2004-11-16 2012-03-13 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
US7372610B2 (en) 2005-02-23 2008-05-13 Sage Electrochromics, Inc. Electrochromic devices and methods
US7649666B2 (en) * 2006-12-07 2010-01-19 E Ink Corporation Components and methods for use in electro-optic displays
TWI452703B (zh) * 2007-11-16 2014-09-11 Semiconductor Energy Lab 光電轉換裝置及其製造方法
EP2075850A3 (en) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
KR20100036495A (ko) * 2008-09-30 2010-04-08 삼성전자주식회사 탈 이온화장치 및 이에 사용되는 전극 모듈 및 그 제조방법
DE102008054219A1 (de) * 2008-10-31 2010-05-06 Osram Opto Semiconductors Gmbh Organisches strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines organischen strahlungsemittierenden Bauelements
JP5866765B2 (ja) * 2010-04-28 2016-02-17 ソニー株式会社 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、ならびに電子機器
JP5753445B2 (ja) 2010-06-18 2015-07-22 株式会社半導体エネルギー研究所 光電変換装置
TWI547746B (zh) * 2010-07-13 2016-09-01 元太科技工業股份有限公司 顯示器
JP5720278B2 (ja) * 2011-02-07 2015-05-20 ソニー株式会社 導電性素子およびその製造方法、情報入力装置、表示装置、ならびに電子機器
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
US8687026B2 (en) * 2011-09-28 2014-04-01 Apple Inc. Systems and method for display temperature detection
JP2016171268A (ja) 2015-03-16 2016-09-23 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779003A (ja) * 1993-06-30 1995-03-20 Kyocera Corp 半導体素子の製法
JPH0961836A (ja) * 1995-08-23 1997-03-07 Hitachi Ltd 液晶ディスプレイ
JPH09185062A (ja) * 1995-12-27 1997-07-15 Canon Inc 表示素子
JPH09185045A (ja) * 1995-12-28 1997-07-15 Canon Inc 液晶素子の製造方法
JPH09283468A (ja) * 1996-04-18 1997-10-31 Sony Corp 低抵抗導電膜の作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63231318A (ja) * 1987-03-19 1988-09-27 Seiko Epson Corp 液晶表示装置
JPH0448516A (ja) 1990-06-14 1992-02-18 Fujitsu Ltd 透明電極の形成方法
JP3058509B2 (ja) 1992-06-16 2000-07-04 シャープ株式会社 液晶表示素子の製造方法
JP3202362B2 (ja) * 1992-07-21 2001-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3213790B2 (ja) * 1995-01-13 2001-10-02 株式会社日立製作所 液晶表示装置及びその製造方法
EP0782039A3 (en) * 1995-12-27 1998-06-17 Canon Kabushiki Kaisha Display device and process for producing same
EP0924777A3 (en) * 1997-10-15 1999-07-07 Canon Kabushiki Kaisha A method for the formation of an indium oxide film by electro deposition process or electroless deposition process, a substrate provided with said indium oxide film for a semiconductor element, and a semiconductor element provided with said substrate
JP2000022944A (ja) 1998-06-30 2000-01-21 Ricoh Co Ltd 画像処理装置
JP3723366B2 (ja) 1999-01-27 2005-12-07 住友重機械工業株式会社 Ｉｔｏ透明導電膜付き基板およびｉｔｏ透明導電膜の成膜方法
JP2000238178A (ja) * 1999-02-24 2000-09-05 Teijin Ltd 透明導電積層体
US6175830B1 (en) * 1999-05-20 2001-01-16 Evresearch, Ltd. Information management, retrieval and display system and associated method
EP1067425B1 (en) * 1999-07-09 2008-12-17 Hewlett-Packard Company, A Delaware Corporation Liquid crystal device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779003A (ja) * 1993-06-30 1995-03-20 Kyocera Corp 半導体素子の製法
JPH0961836A (ja) * 1995-08-23 1997-03-07 Hitachi Ltd 液晶ディスプレイ
JPH09185062A (ja) * 1995-12-27 1997-07-15 Canon Inc 表示素子
JPH09185045A (ja) * 1995-12-28 1997-07-15 Canon Inc 液晶素子の製造方法
JPH09283468A (ja) * 1996-04-18 1997-10-31 Sony Corp 低抵抗導電膜の作製方法

Also Published As

Publication number Publication date
US20040104121A1 (en) 2004-06-03
WO2002007171A1 (fr) 2002-01-24
US7250326B2 (en) 2007-07-31
KR20020041414A (ko) 2002-06-01
US20020197460A1 (en) 2002-12-26
US6677062B2 (en) 2004-01-13

Similar Documents

Publication Publication Date Title
KR100805210B1 (ko) 전극이 있는 기판 및 그 제조방법
JP5352878B2 (ja) 表示用基板及びその製造方法並びに表示装置
KR101081871B1 (ko) 투명도전막 및 그것을 이용한 투명 도전성 기재
KR101844134B1 (ko) 전도성 구조체, 이의 제조방법 및 전도성 구조체를 포함하는 전극
JP2010079240A (ja) 反射防止膜及びその製造方法、並びに表示装置
JP4896854B2 (ja) 透明導電膜の製造方法
CN1108539C (zh) 有源矩阵液晶显示器
US20070228369A1 (en) Substratum with conductive film and process for producing the same
KR20090063946A (ko) 산화인듐주석 타겟 및 이를 이용한 투명 도전막의 제조방법
KR102127545B1 (ko) 전도성 구조체, 이의 제조방법 및 전도성 구조체를 포함하는 전극
US20140349070A1 (en) Reflective anode electrode for use in an organic electroluminescent display and method for making the same
US20110102722A1 (en) Indium tin oxide sputtering target and transparent conductive film fabricated using the same
WO2016163323A1 (ja) 透明導電フィルムおよび表示デバイス
JP4970668B2 (ja) 電極付き基板の製造方法
JP3725908B2 (ja) 導電性積層体
KR20130021333A (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
JPH10239697A (ja) 透明導電膜付き基板およびその製造方法
JPH09234816A (ja) 透明導電性積層体
WO1999007027A1 (fr) Elements a deux bornes et a couche mince, procede de production de ceux-ci, et affichage a cristaux liquides
JP3850865B2 (ja) 導電性積層体
JPH10208554A (ja) 透明導電膜及びそれを用いた液晶素子
JP4819211B2 (ja) ガラス積層物を含む電気的または電子的モジュールの製造法
KR101188967B1 (ko) 표시용 기판 및 그 제조방법과 표시장치
KR101828646B1 (ko) 알루미늄 패턴 및 이의 제조 방법
KR102699962B1 (ko) 차열필름 및 이를 포함하는 가변 윈도우

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20020221

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060718

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070829

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071231

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080214

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110126

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120119

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130117

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140120

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150120

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160105

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170103

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180104

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190107

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20200107

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20211124