[go: up one dir, main page]

KR100797208B1 - 특히 전자 공학, 광전자 공학 및 광학용 기판을 형성하는분리 가능한 반도체 조립체의 제조 프로세스 - Google Patents

특히 전자 공학, 광전자 공학 및 광학용 기판을 형성하는분리 가능한 반도체 조립체의 제조 프로세스 Download PDF

Info

Publication number
KR100797208B1
KR100797208B1 KR1020047011375A KR20047011375A KR100797208B1 KR 100797208 B1 KR100797208 B1 KR 100797208B1 KR 1020047011375 A KR1020047011375 A KR 1020047011375A KR 20047011375 A KR20047011375 A KR 20047011375A KR 100797208 B1 KR100797208 B1 KR 100797208B1
Authority
KR
South Korea
Prior art keywords
layer
interfacial
semiconductor
support
manufacturing process
Prior art date
Application number
KR1020047011375A
Other languages
English (en)
Other versions
KR20040077776A (ko
Inventor
파브리스 르떼르트르
브루노 기슬랑
올리비에르 레이싸끄
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20040077776A publication Critical patent/KR20040077776A/ko
Application granted granted Critical
Publication of KR100797208B1 publication Critical patent/KR100797208B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/823—Materials of the light-emitting regions comprising only Group II-VI materials, e.g. ZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 박막 층(22)과 같은 제1 층을 포함하는 반도체 기반 조립체(10, 12, 22, 30)의 제조 프로세스를 제안하고 있다. 프로세스는, 두 층 중의 하나(22) 상에만 계면 층(26)을 형성하는 단계와, 계면 층이 형성되는 층과 다른 노출된 층을 서로 접촉시키는 단계를 포함하고, 계면 층(26)은 노출된 층에서 재료의 함수로서 선택되어 소정 범위 내의 온도에 노출된 후에 인가되는 응력의 작용 하에서 분리될 수 있는 결합 계면을 형성한다. 전자 공학, 광전자 공학 또는 광학에 있어서 지지체로부터 분리될 수 있는 기판의 제조에 적용된다.

Description

특히 전자 공학, 광전자 공학 및 광학용 기판을 형성하는 분리 가능한 반도체 조립체의 제조 프로세스{PROCESS FOR PREPARATION OF SEPARABLE SEMICONDUCTOR ASSEMBLIES, PARTICULARLY TO FORM SUBSTRATES FOR ELECTRONICS, OPTOELECTRONICS AND OPTICS}
본 발명은 전자 공학, 광전자 공학 또는 광학장치용 반도체 기판의 제조에 관한 것이다.
두꺼운 지지체 상에 필름 또는 박막 층으로 구성된 기판이 공지되어 있다.
전자 공학, 광전자 공학 또는 광학 부품은 이러한 기판 박막(thin film)에 제조되며, 이러한 박막은 적어도 몇몇 제조 단계 후, 지지체로부터 분리되며, 필요하다면 다른 지지체 위에 적용되도록 되어 있다.
이를 이루기 위해서, 최근에 지지체로부터 유용 박막 층을 분리하기 위한 기술이 개발되고 있다. 이에 의해, "에피택셜 리프트 오프(epitaxial lift off)" 기술은 분류상 3족 및 5족 원소의 영역으로 잘 알려져 있으며, 지지체와 박막 층 사이에 또다른 박막 층을 삽입하는 것으로 구성되며, 다른 박막 층은 희생 층(sacrificial layer)으로 칭하며, 이 희생 층은 에피택시에 의해 제조된다.
실제로, 희생 층은 제1 에피택시 작업에 의해 지지체 상에 만들어지며, 또한 에피택시에 의해 유용 박막 층이 만들어진다.
희생 층은 또한 지지체와 유용 박막 층에 대해 선택적으로 에칭될 수 있도록 만들어지며, 예컨대 AlAs 희생 층이 GaAs 지지체와 AlGaAs의 유용 층 사이에 만들어진다.
이 공지된 기술에서, 헤테로 에피택시(hetero-epitaxy)에 의해 얻어진 박막 희생 층은 단결정이며, 얇다. 그 특징은 성장이 일어나는 지지체의 재료에 따른다.
에피택셜 리프트 오프 기술은 마이크로전자공학 국제 심포지움(1998년)에서 M.Sickmiller 등에 의해 발표된 논문 "Ultra-high efficiency light-emitting diodes through epitaxial lift-off packaging"에 기술되어 있으며, 그 가능성은 지지체 표면과 약 수 입방 센티미터의 박막 층과 면적으로 증명되고 있다.
그러나, 보완의 실험이 상당히 큰 면적 예컨대, 산업용 기판으로 사용되는 약 수백 ㎠의 면적을 위한 이 기술의 가능성에 대한 의심을 버리게 하였다.
분리 가능한 결합(bond)을 만드는 또 다른 방법은 지지체와 박막 층 사이의 분자 결합 및 이후, 적시에 결합 계면에서 분리하게 하는 것으로 구성될 수 있다.
이러한 형식의 결합 중 얻어지는 결합력은 상이한 매개변수(주로, 표면 거칠기, 표면의 친수성(hydrophilic property), 재료 간의 화학적 친화력(chemical affinity), 재료의 변형력(creepability), 온도, 등)를 따른다. 일부 경우에서, 이와 같은 분리가 고려될 수 있다.
그러나, 이러한 형식의 결합 이후 박막 층에 적용되는 열적 부담(thermal budget)이 크다면, 즉, 일부의 처리(특히, MOCVD 기술을 이용한 에피택시)의 온도가 1000℃ 내지 1100℃에 도달하거나 또는 이를 상당히 초과할 수 있는 LED용 기판의 제조 중인 경우, 결합 계면 상의 이 열적 부담의 영향은 계면을 상당히 보강할 필요가 있으며, 불가능하지는 않지만 분리는 더 어려워지게 될 것이다.
더 구체적으로, LED용 기판 제조시, 이와 같은 고온을 필요로 하는 지지체/박막 어셈블리 상에서 열처리, 특히, 질화물 또는 다른 것이 에피택시에 의해 증착되기 전에 표면을 준비하기 위해서 수소 분위기 하에서의 열 산화 단계 또는 표면 평활화(smoothing) 단계를 실행할 필요가 있으며, 이들 단계는 1150℃ 이상의 온도에서 실행된다.
따라서, 예컨대, 분자 결합이 2개의 산화물 층 사이에서 실행된다면, 예컨대, 지지체와 탄화규소(SiC)로 만들어진 박막 층에 부가된다면, 이러한 온도는 결합력이 적어도 2 J/㎡에 도달하도록 상당히 증가되어, 분리는 불가능해질 것이다.
본 발명은 청색, 녹색 또는 자외선(UV) LED와 같은 LED용 기판을 제조하기 위한 분리 가능한 결합 계면을 제공하기 위한 것이며, 기판은 고온(1100℃ 내지 1150℃ 또는 이 이상)에서 처리 후 분리 가능하게 유지된다.
이에 의해, 제1 면에 따른 본 발명은 전자 공학, 광전자 공학 또는 광학 장치용 지지체 층과 같은 제1 층 및 박막 층과 같은 제2 층을 구비하는 조립체에 기반을 둔 반도체를 준비하는 방법을 제안하며, 상기 방법은,
- 2개 층 중 하나의 층 상에만 계면 층을 형성하는 단계,
- 계면 층에 형성된 층과 다른 노출 층을 서로 접촉시키는 단계를 포함하며, 계면 층은 소정 온도 범위 내에서 노출된 후 가해지는 응력 작용 하에서 분리될 수 있는 결합 계면을 형성하도록 노출 층의 재료에 따라 선택되는 것을 특징으로 한다.
일 실시예에서, 적어도 노출된 층은 탄화규소로 만들어지며, 이 경우, 계면 층은 산화규소와 질화규소를 포함하는 그룹으로부터 선택된 재료로 만들어진다.
본 발명의 일 적용에 따르면, 층들 중 하나는 에피택셜 성장에 의한 기판의 형성을 위해 배엽층(germ layer)을 형성하고, 다른 층은 배엽층에 대해 임시 지지체 층을 형성한다.
분리 응력은 기계적 응력이 바람직하다.
제2 실시예에 따르면, 본 발명은 전자 공학, 광전자 공학 또는 광학 장치용 지지체와 박막 층을 포함하며, 주어진 범위 내에서 고온 처리되도록 설계된 반도체를 기초로한 조립체를 준비하는 방법을 제공하며, 상기 방법은
접촉을 형성함으로써 지지체와 박막 층 사이에 분리 가능한 계면을 형성하고 서로 화학적으로 반응하도록 충분히 작은 화학 반응성(ability)을 갖는 2개의 계면 재료 사이에 분자 결합을 형성하는 단계를 포함하며, 2개의 계면 재료가 접촉된 후, 상기 고온에 상기 조립체의 노출은 상기 2개의 계면 재료가 노출 후 응력을 인가함으로써 분리될 수 있도록 충분히 약한 결합을 야기시키는 것을 특징으로 한다.
바람직하게는, 서로 화학적으로 반응하도록 계면 재료의 낮은 퍼텐셜(potential)의 결과 상기 계면 재료의 고유의(intrinsical) 약한 상호 화학적 친화 력(weak intrinsic mutual chemical affinity) 및/또는 2개의 계면 재료 중 적어도 하나의 낮은 변형력을 갖게 한다.
제1 실시예에서, 2개의 계면 재료는 상이하며, 지지체 상에 부가된, 박막 층 재료에 직접적으로 부가된 계면 층 재료가 각각 구성된다. 특히, "부가 층(add on layer)"은 산화 층과 같이 지지체의 표면 두께(superficial thickness)의 화학 변형 또는 증착에 의해 만들어진 층을 의미한다.
제2 실시예에서, 2개의 계면 재료는 상이하며, 지지체 상에 박막 층의 재료에 의해 직접 부가된 계면 층 재료로 각각 구성된다.
몇몇 가능성이 재료에서 고려될 수 있다:
- 계면 부가 층을 제조하는 재료는 반-도전(semi conducting) 산화물 및 반-도전 질화물로 구성된 군으로부터 선택되며, 한편 상이한 재료는 반-도전 탄화물이며, 바람직하게는 단결정이고,
- 2개의 계면 재료는 Si3N4와 같은 반-도전 질화물이며,
- 2개의 계면 재료는 각각 반-도전 질화물과 반-도전 산화물이다.
상기 언급된 반도체는 통상 실리콘이다.
이로운 점으로, 적어도 하나의 계면 재료는 고유하게(intrinsically) 거친 표면을 가지며, 즉, 어떠한 거칠기 처리 없이 재료의 판매 형태의 표면 거칠기가 1Årms 이상이며, 통상 약 4Årms 내지 5 Årms이다. 이는 지지체 재료 자체일 수 있으며, 또는 박막 층 자체의 재료일 수도 있다. 이와 같은 고유의 거친 재료의 통상적인 예는, 탄화규소이며, 현재 4 Årms 미만의 거칠기로 시판 중이다. 선택적으로, 고유의 거친 표면은 덜 거친 표면 상에 증착에 의해 얻어질 수 있으며, 이러한 형식의 증착은 본래 4Årms 내지 5 Årms 만큼 높을 수 있는 거칠기를 갖는 불완전 표면 상태가 되게 한다.
일 실시예에서, 조립체는:
- 탄화규소 기판,
- 단결정 탄화규소로 만들어진 유용 층,
- 산화규소와 질화규소를 구비하는 그룹 사이에서 선택된 재료로부터 만들어지며, 유용 층과 마주하는 기판의 면 위에 또는 기판과 마주하는 유용 층의 면 위에 부가되는 계면 층을 구비할 수도 있다.
제3 실시예에 따르면, 본 발명은 발광 다이오드(light emitting diode) 특히, 청색 LED와 같은 광전자 구성 부품을 만들기 위한 기판의 준비 방법을 제공하며, 이는 선행 항 중 어느 한 항에 따른 조립체의 준비방법, 조립체의 유용 층의 3면 상에 에피택시에 의한 적어도 하나의 기판 층의 제조 및, 조립체의 계면에 기판으로부터 형성된 에피택시 층(들) 상의 유용 층의 분리를 포함한다.
에피택시된 층(들)은 반도체 금속 질화물에 기반을 둔 반도체 재료로부터 만들어진다.
제4 실시예에 따르면, 본 발명은 전자 공학, 광전자 공학 및 광학용 지지체와 박막 층을 구비하며, 주어진 범위 내에서 고온에 견디도록 설계된 반도체 기반 조립체의 준비 방법을 기술하며, 상기 방법은 일반적으로 2개의 평면 사이의 접촉 과 분자 결합에 의해 지지체와 박막 층 사이 분리 가능한 계면을 만드는 단계를 구비하며, 적어도 하나의 평면은 상기 평면으로부터 약간의 경사를 갖는 결정학상의 주된 평면에 대해 단결정 재료의 표면이며, 이에 의해 상기 면은 2개의 계면 재료가 접촉된 후 상기 고온에서 조립체의 노출이 충분히 약한 결합을 생성할 정도의 거칠기를 가지므로, 면은 상기 노출 후 응력의 적용에 의해 분리될 수 있다.
이점으로는, 이 약간의 경사는 현재 시판중인 탄화규소의 경우에 3°와 8°사이이다. 통상, 이러한 재료에 대해, 결정의 (0001)축에 대한 표면의 디스오리엔테이션(disorientaion)은 (1120) 방향 또는 (1100) 방향을 따라 이루어지는 것이 바람직하지만, 다른 방향도 가능하다.
다른 예에서, 본 발명의 목적 및 이점은 본 발명의 바람직한 실시예의 하기의 상세한 설명에 의해 명확해 질 것이다.
도 1a 내지 도 1e는 본 발명의 제1 실시예에 따른 방법의 단계를 도시하는 도면,
도 2a 내지 도 2e는 본 발명의 제2 실시예에 따른 방법의 단계를 도시하는 도면이다.
분리 가능한 기판 상에 에피택시 단계를 포함하는 본 발명의 예시적 실시예에 대해 설명한다. 이들 예시는 구리 또는 다이아몬드와 같은 양호한 열 전도 재료로 만들어진 기판 위에 에피택시된 층의 부가에 기인하여 더욱 양호한 열 방산 (heat dissipation) 또는 방사된 광의 더욱 양호한 적출(extraction)을 위해, 박막 층의 청색, 녹색 또는 자외(UV) LED의 제조에 적용된다.
이 예시에서, 고려되는 에피택셜 스택은 GaN형 금속 질화물과 AlN, GaAlN, GaAlInN 등과 같은 유도체 및 일반적으로 더 큰 갭의 금속 질화물로부터 형성된 반도체에 기초한다.
제1 예시적 실시예는 도 1a 내지 도 1e에 도시된다. 우선, 도 1a를 참조하면, 제1 단계는 다결정 탄화규소(SiC) 또는 4H 또는 6H 단결정 SiC, 또는 사파이어로 만들어진 고체 지지체(10)를 준비한다. 또한, 산화규소(SiO2)로 만들어진 계면 층(26)을 갖는 바람직하게는 4H 또는 6H 단결정의 탄화규소(SiC)로 만들어진 기부(donating) 기판(20)을 구비하는 조립체도 준비된다.
이후, 하나 또는 다수 종류의 기체에 대한 주입(implantation) 단계가 산화물 층(26)을 만들기 위한 단계 이전 또는 이후에, 주어진 평균 깊이에서 기판(20)에 적용된다. 이 주입은 산화물 층과 기판(20)의 나머지에 인접한 박막 층(22)을 제거한 취성 평면(24)을 생성한다(FR-A-2 681 472호에 기술된 형식의 기술인 SmartCut?).
도 1b는 지지체(10)의 탄화규소가 산화물 층(26)에 직접 접촉하도록 지지체(10)와 조립체(20, 22, 26) 사이의 분자 결합을 도시한다.
또한, 상기 설명한 바와 같이, 시판 중인 SiC의 4 Årms 내지 5 Årms의 거칠기를 갖도록 만들어진 (SiC 측의) SiC/SiO2 결합 계면은, 4H 또는 6H형 SiC의 Si 면 또는 C면 상에 결합이 이루어지는지의 여부에 관계없이 본질적으로 거친 계면을 형성하는 것에 유의한다. 이에 의해, SiC의 거칠기 처리가 필요하지 않다.
또한, Sic가 통상 1150℃ 이하의 온도에서 약간만 산화되는 것을 고려하면, 다른 것에 대한 결합면들 중의 하나의 반응성은 (반응성이 아래에 보이는 것과 동일하지 않더라도, Si 면과의 접촉 및 C 면과의 접촉에 대해) 제한되고, 어느 경우에는 둘 다 SiO2으로 만들어진 두 결합면에 대한 얻어진 반응성보다 훨씬 낮다.
고온에서 SiO2/SiO2 결합면을 강화시키는 것은 Si-O-Si 실록산 결합의 전개에 의해 또한 접촉 표면의 변형에 의해 설명된다고 생각된다. SiC/SiO2 결합면의 경우에, SiC 면의 화학적 안정성은 이들 결합이 고려한 온도에서 매우 많이 형성하지 않거나 전혀 형성하지 않는 것을 의미한다.
그러나 이 점에 있어서, 관련된 면과 SiO2 사이의 화학적 반응성에 기인하여, 4H 또는 6H SiC 결정의 C 또는 Si면이 산화물과 접촉하는지에 따라 다른 거동이 관찰될 수 있다는 것이 추가되어야 한다. 따라서, C 면보다 산화 반응성이 덜 반응하는 Si면을 이용하는 것이 바람직하므로, 이것에 의해 결합 에너지는 가해진 열 에너지의 함수로서 매우 느리게 증가한다.
또한, SiC의 특성은, SiO2 층과 접촉하는 그 면이 (SiO2 자체는 변형할 수 있더라도) 변형하지 않고 SiO2 와의 화학적 반응성이 제한되어, 도 1b의 조립체가 1150℃ 이상의 온도가 되더라도 결합의 연약함을 유지할 수 있다.
일 변형 실시예에 의하면, 기부 기판(20)은, 층(22)이 견본이 되는 이것의 면이 구조의 주된 결정학적인 면들 중의 하나에 대해 약간 경사진다. 이 경사는 3°과 8°사이가 바람직하다. 이와 같이, 이동되는 층(22)인 자유면은 이 면 상에 결정의 연속적인 오프셋(offset)에 관련된 단계들을 가져, 요구된 분리 가능한 본성에 이바지하는 거칠기를 증가시킬 수 있다.
도 1b에 도시되는 바와 같은 접촉 후에, Smart-Cut 기술 및 파생 기술에 의한 원래 공지의 방법으로, 기판(20)의 큰 덩어리는 열적 부담 및/또는 적절한 기계적 응력을 적용함으로써 제거되어, 산화물 층(26) 위에 SiC의 박막 층(22)만이 남는다. 분명히, 박막 층(22)은 다른 적절한 박층화 기술에 의해 만들어질 수 있다.
후속 단계는, 한번 또는 여러번의 에피택시 퇴적 동작에 의해, 예를 들면 종래의 본래 LED들을 제조하는 방식으로, 상술한 질화물과 같은 재료의 스택(30)을 이 박막 층(22)의 상부에 퇴적하여 배엽층을 형성하는 것으로 이루어진다.
따라서, 배엽층(22)은, 특히 폴리싱, 어닐링, 스무딩 어닐링(예를 들면 수소 하), 희생 산화(형성된 산화물의 박칭이 제거됨), 에칭, 스무딩 표면 처리 등에 의해 먼저 제작된다.
에피택시된 층들의 스택을 만드는데 사용될 수 있는 다른 재료들 중에서, 사용될 수 있는 일부의 재료는 특히 GaN(gallium nitride), AlN(aluminium nitride), AlGaN(aluminium and gallium nitride), GaInN(gallium and indium nitride) 등이고, 배엽층(22)은, 예를 들면, 단결정 SiC, Si(111) 사파이어, 단결정 GaN, NdGaO2(neodymium and gallium oxide), 또는 LiGaO2(lithium and gallium oxide)로 구성되어 있다.
선택된 지지 재료(10)는, 예를 들면, 다결정 또는 단결정 SiC, 사파이어, 또는 다결정 AlN 또는 GaN일 수 있다.
두께의 점에서 보면, 지지 재료(10)는, 예를 들면 수 백 마이크로미터(통상 300㎛)일 수 있고, 배엽층(22)의 두께는 0.1 내지 1㎛ 일 수 있다.
계면 층(26)은 1㎛의 두께이다.
유용 층을 만드는데 이용되는 에피택시는 당해 기술분야의 숙련된 자에게 잘 알려진 기술을 이용하여 행해질 수 있고, 특히 MBE(Molecular Beam Epitaxy) 기술 또는 MOCVD(Metallo-Organic Chemical Vapour Deposition) 기술이 이용될 수 있다.
제1 경우에, 에피택셜 성장 온도는 드물게 600℃를 초과하는 반면에, 이 온도는 제2 경우에는 1050℃ 내지 1100℃로 높을 수 있다.
여기에서는, 후자의 경우에, 전술한 바와 같은 1050℃ 내지 1100℃ 이하의 온도에서 강도를 많이 증가시키지 않는 분자 결합 계면에 기인하여, 알 수 있는 바와 같이 이 계면이 이것의 나중 분리에 이바지하는 연약함을 유지하는 것에 유의하는 것이 중요하다.
이 스택(30)은 도 1d에 도시되어 있다.
마지막으로 도 1e를 참조하면, 스택(30), 박막 층(20), 및 산화물 층(26)으로 구성된 조립체는 지지체(10)와 산화물 층(26) 사이의 SiC/계면에서 지지체(10) 로부터 분리되고, 이 계면은 전술한 바와 같이 제한되는 결합력을 포함하고 있다.
특히, 이 분리는, 예를 들면 블레이드를 사용하여, 수동 또는 로보토 제어에 의해, 기계적 응력 및/또는 전단 응력 및/또는 구부림 응력의 적용에 의해 행해질 수 있다.
이 프로세스의 끝의 적절한 표면 처리 후에, 지지체(10)는 재사용 가능하고, 기부 기판도 재사용 가능하고 전술한 바와 같이 가스 종의 주입 단계와 SiO2 층을 퇴적하는 단계가 행해진다.
도 2a 내지 도 2e는, 도 1a 내지 도 1e의 프로세스와 유사한 프로세스를 도시하고 있는데, 본질적인 차이점은, 분리 가능한 계면에 참여하는 산화물 층(SiO2)이 소스 기판(20) 대신에 지지체(10) 상에 이루어지는 것이고, 이 경우에 이 산화물 층은 참조부호 12로 표시된다. 따라서, 소스 기판(20)이 SiC로 만들어지면, 산화물 층(12)과 소스 기판(20) 간의 분자 결합(도 2b)은 도 1a 내지 도 1e의 경우의 산화물 층(26)과 지지체(10) 간과 유사한 분리 가능성을 갖는다.
도 2c 및 도 2d는 도 1c 및 도 1d와 유사한 박층화 단계와 에피택시에 의해 스택을 제조하는 단계를 도시한다.
이 제2 예에서는, 산화물 층(12)과 소스 기판(20) 사이에서 분리가 일어나고, 결과의 산출물이 도 2e에 도시되어 있다.
본 발명에 대해 많은 변형이 이루어질 수 있다. 특히, 분리 가능한 결합 계면의 약화된 분자 결합은 이 질화규소(Si3N1)의 두 층 간의 결합을 각각 지지체(10) 와 소스 기판(20)에 퇴적시킴으로써 얻어질 수 있다. 특히, (표면 열 산화에 의해 자주 만들어지는 산화물 층들과 달리) 퇴적 기술을 이용하여 반드시 만들어지는 이러한 층들에 의해, 이러한 유형의 퇴적은 반드시 최종 자유면의 레벨 고유의 특정 거칠기를 생성한다. 또한, Si3N4는 SiO2보다 높은 온도에서 변형된다.
다른 변형에 의하면, 지지체(10)나 소스 기판(20) 상에 퇴적된 SiO2 층과 소스 기판(20)이나 지지체(10) 상에 퇴적된 Si3N4 층 간의 결합이 이루어질 수 있다.
다시 한번, 고온에서도, 두 층 간에는 강하지 않은 실록산 유형 또는 다른 유형의 결합이 형성되고, 결합은 처리 후에 분리 가능하게 된다.
또 다른 변형에 의하면, SiO2 층은 지지체(10)나 소스 기판(20) 상에 제공되고, 다른 측 상에는 적절한 고유의 거칠기를 갖는 재료가, 어떠한 특별한 거칠기 처리 없이, SiO2 층과 거친 층 간의 결합력이 요구 온도에서 적당히 발현되도록 제공될 수 있어, 결합이 분리 가능하게 된다.
예를 들면, 이 고유하게 거친 층은 비정질이나 다결정 실리콘의 퇴적에 의해 이루어질 수 있다.
이 점에서, 결합이 이루어지는 재료가 서로 다르게 될 필요가 없다.
예를 들면, SiC 상에 SiC의 직접 결합이 이루어질 수 있어, 결합의 양 측 상의 고유의 거칠기, 이것과 화학적으로 반응하는 그 낮은 능력 및 그 낮은 변형력을 이용한다. 변형으로서, 그리고 필요하면, SiC 층은 박막 층이나 지지체 층 상에 퇴적되어 고유의 거칠기를 증가시킬 수 있다.
다른 예에 의하면, 여러 가지 가능성으로 Si 상에 Si의 직접 결합이 이루어질 수 있다.
-(특히 지지체에 대해) 다결정 Si를 사용하여 결정 입계에 관련된 이것의 고유의 거칠기로 이익을 얻음;
-추가로, 또는 변형으로서, 지지체 층과 박막 층 중 어느 한 층 상에 또는 두 층 모두에 Si의 계면 층을 퇴적시키는 것이 가능하여, 전술한 바와 같이 증가된 고유의 거칠기를 발생시킨다.
또 다른 예에 의하면, SiC의 박막 층은 사파이어 지지체 상에 직접 퇴적될 수 있다.
당해 기술분야의 숙련된 자에게는 상기에 제공된 설명에 기초하여 다른 예들을 용이하게 생각할 수 있다.
본 발명은 전술한 것 이외에 각종 반도체 기반 조립체의 제조, 특히 갈륨 비소(AsGa)의 제조에 적용 가능하다.

Claims (33)

  1. 전자 공학, 광전자 공학 또는 광학에 적용하기 위해, 지지층과 같은 제1 층과 박층과 같은 제2 층을 포함하는 반도체 기반 조립체의 제조 프로세스에 있어서, 상기 조립체는 소정 범위 내의 고온으로 처리되도록 의도된 것이고,
    -상기 두 층 중의 하나의 층에만 계면 층을 형성하는 단계,
    -상기 계면 층이 형성되는 층과 다른 노출된 층을 서로 접촉시키는 단계를 포함하고,
    상기 계면 층의 재료는, 상기 계면 층과 상기 다른 노출된 층 사이의 결합 계면에서의 결합력을 고유하게 제한하기 위해, 상기 고온에 노출되는 동안에는 상기 결합 계면이 결합 상태를 유지하도록, 그리고 상기 조립체가 1100℃ 이상의 고온에 노출된 후에 상기 결합 계면이 응력의 작용 하에서 분리될 수 있도록, 상기 노출된 층의 재료의 함수로서 선택되는, 제조 프로세스.
  2. 제1항에 있어서, 적어도 노출된 층은, 탄화규소, 바람직하게 단결정 탄화규소로 만들어지는 것을 특징으로 하는 제조 프로세스.
  3. 제2항에 있어서, 상기 계면 층은 산화규소와 질화규소를 포함하는 군으로부터 선택된 재료로 만들어지는 것을 특징으로 하는 제조 프로세스.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 층들 중의 하나는 에피택셜 성장에 의한 기판의 형성을 위해 배엽층(germ layer)을 형성하고, 다른 층은 이 배엽층에 대해서 임시 지지층을 형성하는 것을 특징으로 하는 제조 프로세스.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 응력은 기계적인 응력인 것을 특징으로 하는 제조 프로세스.
  6. 전자 공학, 광전자 공학 또는 광학에 적용하기 위해 지지체와 박층을 포함하고, 소정 범위 내의 고온으로 처리되도록 의도되고 있는 반도체 기반 조립체의 제조 프로세스로서, 서로 화학적으로 반응하도록 충분히 낮은 화학 반응성(ability)을 갖는 2계면 재료 간의 접촉과 분자 결합에 의해 지지체와 박층 간에 분리 가능한 계면을 이루는 단계를 포함하고, 상기 접촉에 후속하여 상기 고온에 상기 조립체를 노출시킨 후에, 2재료 간의 결합 계면은 이들이 응력의 인가에 의해 분리될 수 있도록 충분히 약한 것을 특징으로 하는 제조 프로세스.
  7. 제6항에 있어서, 서로 화학적으로 반응하는 계면 재료들의 낮은 반응성은 상기 계면 재료들의 약한 고유의 상호 화학적 친화력에 기인하는 것을 특징으로 하는 제조 프로세스.
  8. 제6항에 있어서, 서로 화학적으로 반응하는 계면 재료들의 낮은 반응성은 두개의 계면 재료 중의 적어도 하나의 낮은 변형력에 기인하는 것을 특징으로 하는 제조 프로세스.
  9. 제7항에 있어서, 서로 화학적으로 반응하는 계면 재료들의 낮은 반응성은 두개의 계면 재료 중의 적어도 하나의 낮은 변형력에 기인하는 것을 특징으로 하는 제조 프로세스.
  10. 제6항에 있어서, 상기 2 계면 재료는 상이한 것을 특징으로 하는 제조 프로세스.
  11. 제10항에 있어서, 2개의 다른 계면 재료는 지지체에 더해진 계면 층의 재료 및 직접 박층의 재료에 의해 각각 구성되는 것을 특징으로 하는 제조 프로세스.
  12. 제10항에 있어서, 2개의 다른 계면 재료는, 박층에 더해진 계면 층의 재료, 및 직접 지지 재료에 의해 구성되는 것을 특징으로 하는 제조 프로세스.
  13. 제11항에 있어서, 상기 더해진 계면 층의 재료는 산화물 반도체와 질화물 반도체를 포함하는 군 중에서 선택되고, 상기 상이한 재료는 탄화물 반도체인 것을 특징으로 하는 제조 프로세스.
  14. 제12항에 있어서, 상기 더해진 계면 층의 재료는 산화물 반도체와 질화물 반도체를 포함하는 군 중에서 선택되고, 상기 상이한 재료는 탄화물 반도체인 것을 특징으로 하는 제조 프로세스.
  15. 제13항에 있어서, 상기 질화물 반도체는 단결정인 것을 특징으로 하는 제조 프로세스.
  16. 제14항에 있어서, 상기 질화물 반도체는 단결정인 것을 특징으로 하는 제조 프로세스.
  17. 제6항에 있어서, 상기 2 계면 재료는 질화물 반도체인 것을 특징으로 하는 제조 프로세스.
  18. 제6항에 있어서, 상기 2 계면 재료 중 하나는 질화물 반도체이고 다른 하나는 산화물 반도체인 것을 특징으로 하는 제조 프로세스.
  19. 제13항에 있어서, 상기 반도체는 실리콘인 것을 특징으로 하는 제조 프로세스.
  20. 제14항에 있어서, 상기 반도체는 실리콘인 것을 특징으로 하는 제조 프로세스.
  21. 제15항에 있어서, 상기 반도체는 실리콘인 것을 특징으로 하는 제조 프로세스.
  22. 제16항에 있어서, 상기 반도체는 실리콘인 것을 특징으로 하는 제조 프로세스.
  23. 제17항에 있어서, 상기 반도체는 실리콘인 것을 특징으로 하는 제조 프로세스.
  24. 제18항에 있어서, 상기 반도체는 실리콘인 것을 특징으로 하는 제조 프로세스.
  25. 제6항에 있어서, 상기 계면 재료들 중 적어도 하나는 고유하게 거친 면을 가지는 것을 특징으로 하는 제조 프로세스.
  26. 제25항에 있어서, 상기 고유하게 거친 계면 재료는 지지 재료 자체로 만들어지는 것을 특징으로 하는 제조 프로세스.
  27. 제25항에 있어서, 상기 고유하게 거친 계면 재료는 박층 재료 자체로 만들어지는 것을 특징으로 하는 제조 프로세스.
  28. 제25항에 있어서, 상기 고유하게 거친 계면 재료는 덜 주름진 면 위의 계면 재료의 퇴적으로 만들어지는 것을 특징으로 하는 제조 프로세스.
  29. 제6항에 있어서, 이 조립체는,
    -탄화규소 기판,
    -탄화규소로 만들어진 유용 층,
    -산화규소와 질화규소를 포함하는 군으로부터 선택되고, 박층을 면하는 기판의 면에 또는 기판을 면하는 박층의 면에 더해지는 계면 층을 포함하는 것을 특징으로 하는 제조 프로세스.
  30. 발광 다이오드들(LED), 특히 청색 LED들과 같은 광전자 부품을 제조하기 위한 기판의 제조 프로세스로서, 지지체 상에 박층을 포함하는 조립체를 얻기 위해 청구항 6 내지 청구항 29 중 어느 한 항에 기재된 프로세스의 실시, 이 조립체의 박층의 자유면 상의 에피택시에 의한 적어도 하나의 기판층의 제조, 및 조립체의 계면에서 지지체로부터 에피택시된 층들이 형성된 박층의 분리를 포함하는 것을 특징으로 하는 제조 프로세스.
  31. 제30항에 있어서, 에피택시된 층(들)은 반-도전 금속 질화물 기반 반도체 재료들로부터 만들어지는 것을 특징으로 하는 제조 프로세스.
  32. 전자 공학, 광전자 공학 및 광학에 적용하기 위해, 처리된 박층을 포함하는 반도체 기반 구조체의 제조 프로세스에 있어서,
    -2개의 대략 평면 간의 접촉과 분자 결합에 의한 지지체와 박층 간의 계면의 설치에 의해, 상기 지지체와 상기 박층을 포함하는 반도체 기반 조립체를 제조하고, 상기 2면 중의 적어도 하나는 단결정 재료의 면이고, 주된 결정학적인 면이 상기 표면의 평면에 대해 약간의 경사를 갖는 단계,
    -박층의 처리 중에 주어진 범위의 고온에 조립체를 노출시키는 단계,
    -응력을 인가하여 지지체로부터 처리된 박층을 분리하고, 상기 2 계면 재료 간의 주된 결정학적인 면의 상기 약간의 경사가 이러한 분리를 가능하게 하는 충분히 약한 결합을, 고유하게, 가능하게 하는 단계를 포함하는 것을 특징으로 하는 제조 프로세스.
  33. 제32항에 있어서, 상기 약간의 경사는 3°과 8°사이인 것을 특징으로 하는 제조 프로세스.
KR1020047011375A 2002-01-22 2003-01-21 특히 전자 공학, 광전자 공학 및 광학용 기판을 형성하는분리 가능한 반도체 조립체의 제조 프로세스 KR100797208B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0200748A FR2835095B1 (fr) 2002-01-22 2002-01-22 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR0200748 2002-01-22
PCT/IB2003/000424 WO2003063214A2 (en) 2002-01-22 2003-01-21 Process for preparation of separable semiconductor assemblies, particularly to form substrates for electronics, optoelectronics and optics

Publications (2)

Publication Number Publication Date
KR20040077776A KR20040077776A (ko) 2004-09-06
KR100797208B1 true KR100797208B1 (ko) 2008-01-22

Family

ID=27589545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047011375A KR100797208B1 (ko) 2002-01-22 2003-01-21 특히 전자 공학, 광전자 공학 및 광학용 기판을 형성하는분리 가능한 반도체 조립체의 제조 프로세스

Country Status (9)

Country Link
US (1) US7256101B2 (ko)
EP (1) EP1468444A2 (ko)
JP (1) JP4854925B2 (ko)
KR (1) KR100797208B1 (ko)
CN (1) CN100444318C (ko)
AU (1) AU2003201755A1 (ko)
FR (1) FR2835095B1 (ko)
TW (1) TWI267186B (ko)
WO (1) WO2003063214A2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2858461B1 (fr) 2003-07-30 2005-11-04 Soitec Silicon On Insulator Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
FR2860178B1 (fr) * 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
WO2006029651A1 (en) 2004-09-16 2006-03-23 S.O.I.Tec Silicon On Insulator Technologies Method of manufacturing a silicon dioxide layer
EP1681712A1 (en) 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
DE112006001751B4 (de) * 2005-07-06 2010-04-08 International Rectifier Corporation, El Segundo Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
KR20070038793A (ko) * 2005-10-07 2007-04-11 에피밸리 주식회사 반도체 소자의 제조 방법
US20070194342A1 (en) * 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
KR100828029B1 (ko) * 2006-12-11 2008-05-08 삼성전자주식회사 스택형 반도체 장치의 제조 방법
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
WO2012033551A1 (en) 2010-09-10 2012-03-15 Versatilis Llc Methods of fabricating optoelectronic devices using layers detached from semiconductor donors and devices made thereby
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
EP2645431A1 (en) 2012-03-28 2013-10-02 Soltec Manufacture of multijuntion solar cell devices
EP2645428A1 (en) 2012-03-28 2013-10-02 Soitec Manufacture of multijuntion solar cell devices
EP2645430A1 (en) * 2012-03-28 2013-10-02 Soitec Manufacture of multijunction solar cell devices
EP2645429A1 (en) 2012-03-28 2013-10-02 Soitec Manufacture of multijunction solar cell devices
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6500378B2 (ja) * 2014-09-22 2019-04-17 株式会社Sumco 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ
DE102014219792A1 (de) * 2014-09-30 2016-03-31 Technische Universität Berlin Optoelektronisches Bauelement
CN105428223B (zh) * 2015-12-09 2017-12-29 西安电子科技大学 一种改善SiC/SiO2界面态密度的方法
US11996285B2 (en) 2019-02-28 2024-05-28 The Board Of Trustees Of The Leland Stanford Junior University Silicon-carbide-on-insulator via photoelectrochemical etching
CN115513172B (zh) * 2022-11-22 2023-04-28 广东芯粤能半导体有限公司 半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0898307A1 (fr) 1997-08-19 1999-02-24 Commissariat A L'energie Atomique Procédé de traitement pour le collage moléculaire et le décollage de deux structures

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6171931B1 (en) * 1994-12-15 2001-01-09 Sgs-Thomson Microelectronics S.R.L. Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
DE19958803C1 (de) * 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
EP2270875B1 (de) * 2000-04-26 2018-01-10 OSRAM Opto Semiconductors GmbH Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0898307A1 (fr) 1997-08-19 1999-02-24 Commissariat A L'energie Atomique Procédé de traitement pour le collage moléculaire et le décollage de deux structures

Also Published As

Publication number Publication date
CN100444318C (zh) 2008-12-17
CN1771583A (zh) 2006-05-10
US7256101B2 (en) 2007-08-14
FR2835095B1 (fr) 2005-03-18
WO2003063214A8 (en) 2004-09-10
FR2835095A1 (fr) 2003-07-25
JP4854925B2 (ja) 2012-01-18
JP2005516393A (ja) 2005-06-02
TWI267186B (en) 2006-11-21
US20050020031A1 (en) 2005-01-27
EP1468444A2 (en) 2004-10-20
WO2003063214A3 (en) 2003-11-27
KR20040077776A (ko) 2004-09-06
TW200308076A (en) 2003-12-16
WO2003063214B1 (en) 2004-01-29
WO2003063214A2 (en) 2003-07-31
AU2003201755A1 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
KR100797208B1 (ko) 특히 전자 공학, 광전자 공학 및 광학용 기판을 형성하는분리 가능한 반도체 조립체의 제조 프로세스
KR100905977B1 (ko) 광전자 적용 기판 제조방법
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
TWI240434B (en) Method to produce semiconductor-chips
US6391799B1 (en) Process for fabricating a structure of semiconductor-on-insulator type in particular SiCOI
CN100435278C (zh) 具有受控机械强度的可拆除基片及其生产方法
CN1471733A (zh) GaN基的半导体元件的制造方法
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JP2004508720A (ja) Ｉｉｉ−ｖ窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ
CN107624197A (zh) 通过预图案化台面进行的减轻应变的外延剥离
US10553426B2 (en) Method for obtaining a semi-polar nitride layer on a crystalline substrate
CN103403839A (zh) 用于制造薄膜半导体本体的方法和薄膜半导体本体
US20050048736A1 (en) Methods for adhesive transfer of a layer
EP2669961A2 (en) Method of manufacturing thin-film bonded substrate used for semiconductor device
US20100012947A1 (en) PROCESS FOR MAKING A GaN SUBSTRATE
US7446346B2 (en) Semiconductor substrate for optoelectronic components and method for fabricating it
US8658446B2 (en) Method for fabricating semiconductor substrate for optoelectronic components
KR20040042675A (ko) 반도체 레이저 다이오드의 스크라이빙 방법
KR20070042617A (ko) 반도체 레이저 다이오드의 거울면 형성방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20040722

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060314

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070523

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071023

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110104

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120102

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160104

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180110

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190102

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20200102

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20230102

Start annual number: 16

End annual number: 16