[go: up one dir, main page]

KR100792982B1 - 전기광학소자의 제조방법 - Google Patents

전기광학소자의 제조방법 Download PDF

Info

Publication number
KR100792982B1
KR100792982B1 KR1020010016163A KR20010016163A KR100792982B1 KR 100792982 B1 KR100792982 B1 KR 100792982B1 KR 1020010016163 A KR1020010016163 A KR 1020010016163A KR 20010016163 A KR20010016163 A KR 20010016163A KR 100792982 B1 KR100792982 B1 KR 100792982B1
Authority
KR
South Korea
Prior art keywords
thin film
electric
film
metal
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020010016163A
Other languages
English (en)
Other versions
KR20010095037A (ko
Inventor
마에다요이찌로
나카무라노부히로
이시가노부아키
이노우에카즈노리
Original Assignee
미츠비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시덴키 가부시키가이샤 filed Critical 미츠비시덴키 가부시키가이샤
Publication of KR20010095037A publication Critical patent/KR20010095037A/ko
Application granted granted Critical
Publication of KR100792982B1 publication Critical patent/KR100792982B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

게이트전극(1) 등으로 이루어지는 금속박막 또는 소스전극(7) 및 드레인전극 (6) 등으로 이루어지는 금속박막으로서, 금속으로 이루어지는 층(1a)과 금속에 질소원자를 첨가한 층(1b)을 가지는 금속박막을 사용함으로써 저저항 배선재료를 사용하여도 화소전극(11)과 이들 전극과의 접속부에서 콘택트저항이 높아져서 표시불량이 발생하는 문제가 없는 전기광학소자를 제조한다.
전기광학소자, TFT-LCD, 금속박막, 저저항 배선재료

Description

전기광학소자의 제조방법{METHOD FOR MANUFACTURING ELECTRO-OPTIC ELEMENT}
도 1은 본 발명의 실시형태 1에 관련된 표시화소의 주요부를 나타내는 단면설명도이다.
도 2는 본 발명의 실시형태 1 및 3에 관련된 제1 금속박막으로 형성된 TCP 단자접속부의 단면설명도이다.
도 3은 본 발명의 실시형태 1∼4에 관련된 표시화소 및 일본 특허공개 평10-268353호 공보에 개시된 표시화소의 평면설명도이다.
도 4는 본 발명의 실시형태 2에 관련된 표시화소의 주요부를 나타내는 단면설명도이다.
도 5는 본 발명의 실시형태 2 및 3에 관련된 제2 금속박막으로 형성된 TCP 단자접속부의 단면설명도이다.
도 6은 본 발명의 실시형태 3에 관련된 표시화소의 주요부를 나타내는 단면설명도이다.
도 7은 특허공개 평10-268353호 공보에 개시된 표시화소의 주요부를 나타내는 단면설명도이다.
도 8은 특허공개 평10-268353호 공보에 개시된 제1 금속박막으로 형성된 TCP 단자접속부의 단면설명도이다.
도 9는 특허공개 평10-268353호 공보에 개시된 제2 금속박막으로 형성된 TCP 단자접속부의 단면설명도이다.
* 도면중의 주요부호의 설명 *
1: 게이트전극 2: 보조용량전극
3: 게이트절연막 4: 반도체능동막
5: 옴콘택트막 6: 드레인전극
7: 소스전극 8: 파시베이션막
9: 화소콘택트홀 10: 보조용량
11: 화소전극 20: 보조용량배선
21: 게이트배선 22: 소스배선
23: 반도체능동막 및 옴콘택트막
본 발명은 전기광학소자의 제조방법에 관한 것으로, 구체적으로는 박막트랜지스타(thin film transistor, 이하 간단히 TFT 라고 한다)를 스위칭소자로 사용한 액티브 매트릭스형 액정표시장치(liquid crystal display, 이하 간단히 LCD 라고 한다)의 제조방법에 관한 것이다. 보다 상세하게는, 본 발명은 점(点)결함 및 선(線)결함이 적은 TFT 어레이기판을 5회의 포토리소그라피 공정으로 형성하고, 표시특성 및 생산성이 개선된 TFT를 사용한 액티브 매트릭스형 액정표시장치(TFT-LCD)의 제조방법이며, 또한 게이트배선 및 소스배선 재료에 저저항 배선재료를 사용한 제조방법에 관한 것이다.
액정을 사용한 디스플레이용 전기광학소자는 CRT에 대신하는 평판패널 디스플레이의 하나로서 저소비전력이나 박형이라는 특징을 활용한 제품에의 응용이 활발히 이루어지고 있다.
액정을 사용한 디스플레이용 전기광학소자에는, 단순 매트릭스형 액정표시장치와 TFT를 스위칭소자로 사용하는 TFT-LCD가 있다. 휴대성, 표시품위의 점에서 CRT나 단순 매트릭스형 액정표시장치보다 우수한 특징을 가지는 TFT-LCD가 노트형 컴퓨터 등에 널리 실용화되고 있다. TFT-LCD에서는 일반적으로 TFT 어레이기판과 대향기판과의 사이에 액정층이 끼워져 있다. TFT 어레이 기판상에는 TFT가 어레이상으로 형성되어 있다. 대향기판상에는 공통전극 및 칼라필터가 형성되어 있다. 이와 같은 TFT 어레이기판 및 대향기판의 외측에는 각각 편광판이 형성되고, 다시 일방측에는 백라이트가 형성되어 있다. 이와 같은 구조에 의하여 양호한 칼라표시를 얻을 수 있다.
그러나 TFT-LCD 에서는 반도체 기술을 사용하여 TFT를 유리기판상에 어레이상으로 형성한 TFT 어레이기판을 작성할 필요가 있고, 많은 공정수를 필요로 한다. 이 때문에 각종의 결함이나 불량이 발생하기 쉽고 생산성의 저하를 초래함과 동시 에 제조에 필요한 장치수가 많아져서 제조 코스트가 높아지는 문제가 있다.
이와 같은 문제를 해결하는 방법으로서, 예를 들어 일본 특허공개 평10-268353호 공보에는 TFT 어레이기판을 5회의 포토리소그라피 공정으로 형성하는 액티브 매트릭스형 액정표시장치의 제조방법이 개시되어 있다.
도 7∼9는 특허공개 평10-268353호 공보에 개시된 종래의 TFT 어레이기판의 주요부의 단면설명도(절연성기판상의 요소를 나타낸다), 도 3은 평면설명도를 나타낸다. 도 7의 단면설명도는, 도 3에 나타낸 X-X 절단선에서의 단면구조를 모식적으로 나타내고, 도 8 및 9는 각각 표시영역의 외측에 형성되는 TCP의 단자부의 단면구조를 모식적으로 나타내고 있다. TCP는 게이트배선, 소스배선, 보조용량배선 및 대향기판의 공통전극에 입력하는 신호전위를 공급하는 신호전위원과, 게이트배선, 소스배선, 보조용량배선 및 공통전극을 접속하고 있다.
도 7∼9 및 도 3에서, (1)은 게이트전극, (2)는 보조용량전극, (3)은 게이트절연막, (4)는 반도체능동막, (5)는 옴콘택트막, (6)은 드레이전극, (7)은 소스전극, (8)은 파시베이션(passivation)막, (9)는 화소콘택트홀 (10)은 보조용량을 가지는 부분(이하 간단히 보조용량이라 한다), (11)은 화소전극, (12)는 제1 표시부 인출배선, (13)은 제1 TCP 접속전극, (14)는 제1 TCP 단자콘택트, (15)는 제1 TCP 접속범위, (16)은 제2 표시부 인출배선, (17)은 제2 TCP 접속전극, (18)은 제2 TCP 콘택트, (19)는 제2 TCP 접속범위, (20)은 보조용량배선, (21)은 게이트배선, (22)는 소스배선, (23)은 반도체능동막 및 옴콘택트막이다.
게이트전극(1)은 게이트배선(21)의 일부이고, 또는 게이트배선(21)에서 분지 하여 각 박막트랜지스타에 접속되는 단자로 되어 있는 전극이다. 또한 보조용량전극(2)는 보조용량배선(20)에서 분지하여 그 일부가 화소전극(11)과 겹치는 위치에 연장되는 전극이다. 보조용량전극(2)과 화소전극(11)의 사이에는 제1 절연막(게이트절연막(3)) 및 제2 절연막으로 이루어지는 적층층을 유전체로 하여 보조용량(10)이 형성된다. 보조용량(10)은 전기회로적으로는 화소전극(11)과 공통전극과의 사이에 액정을 개재하여 형성되는 액정용량과 병렬로 형성된다. 도 3에 부호(23)으로 표시한 반도체능동막 및 옴콘택트막은 각각 도 7에 부호(4) 및 (5)로 표시한 바와 같이 상하 2층으로 되어 있다.
본 종래기술에서는 5회의 포토리소그라피 공정으로 TFT 어레이기판을 제조하는 제조방법이 개시되어 있다. 효과로서는 소스배선(22) 및 소스전극(7)이 표시부내에서 반도체능동막 및 옴콘택트막(23)의 단차를 타고넘을 수가 없으므로 반도체능동막 및 옴콘택트막(23)의 단차에 기인하는 소스배선(22) 및 소스전극(7)의 단선을 없앨 수 있고, 화소전극(11)의 주변 부근에 반도체능동막 및 옴콘택트막(23)을 남긴 형상임에도 불구하고 화소전극(11)과 반도체능동막 및 옴콘택트막(23) 및 소스배선(22)이 제2 절연막(파시베이션막(8))으로 분리된 구조로 함으로써 반도체능동막 및 옴콘택트막(23) 및 소스배선(22)의 패턴불량에 의한 소스배선(22)과 화소전극(11) 사이의 단순한 단락이나 광조사하에서 반도체능동막(4)이 저저항화된 경우의 단락의 발생을 없앨 수 있다는 것이 기술되어 있다.
그러나 특허공개 평10-268353호 공보에 개시된 종래기술에서는, 게이트배선 (21) 및 소스배선(22)의 금속박막 재료로 저저항 배선재료(예를 들어 Al)를 사용한 경우, 게이트배선(21) 및 소스배선(22)과 전기적으로 접속되는 화소전극(11)과의 사이에 산화층이 발생하고, 게이트배선(21)/화소전극(11) 및 소스배선(22)/화소전극(11)의 접속부에서 콘택트저항이 높아지고, 표시불량이 발생하는 문제점이 있다. 즉, 상기 제조방법에서 배선재료로 Al과 같은 저저항 배선재료를 사용한 TFT-LCD를 실현하는 것은 불가능하였다.
본 발명은 박막트랜지스타가 전기적으로 접속된 화소전극을 가지는 표시화소가 제1 절연성기판상에 어레이상으로 형성되고, 또한 각 전기 박막트랜지스타를 선(線)순차적으로 주사선택하는 게이트배선과 화소전극에 써넣을 신호전위를 부여하는 소스배선이 직교상태로 매트릭스상으로 형성되어 이루어지는 TFT 어레이기판과, 제2 절연성기판상에 칼라필타 및 공통전극이 형성되어 이루어지는 대향기판과의 사이에 액정층이 협지되어 전기 TFT 어레이기판과 대향기판이 서로 접합되어 있고, 또한 전기 TFT 어레이기판의 외측과 전기 대향기판의 외측에 각각 편광판이 형성되어 이루어지는 전기광학소자의 제조방법으로서, (a) 전기 제1 절연성기판상에 제1 금속박막을 성막한 후, 제1회의 포토리소그라피 공정으로 전기 제1 금속박막을 패터닝하여 전기 게이트배선 및 전기 박막트랜지스타의 게이트전극을 형성하는 공정과, (b) 제1 절연막과 반도체능동막과 옴콘택트막을 성막한 후, 제2회의 포토리소그라피 공정으로 전기 반도체능동막과 전기 옴콘택트막을 전기 소스배선 및 전기 박막트랜지스타가 형성되는 부분보다 크고 연속한 형상으로 드라이에칭에 의하여 패터닝하는 공정과, (c) 제2 금속박막을 성막한 후에 제3회의 포토리소그라피 공정으로 전기 제2 금속박막을 패터닝하여 전기 소스배선과 전기 박막트랜지스타의 소스전극 및 드레인전극을 형성하고, 다시 전기 소스배선, 전기 소스전극 및 전기 드레인전극에서 튀어나온 부분의 전기 옴콘택트막을 드라이에칭에 의하여 에칭 제거하는 공정과, (d) 제2 절연막을 성막한 후에 제4회의 포토리소그라피 공정으로 전기 제2 절연막 및 전기 제1 절연막을 패터닝하여 적어도 전기 드레인전극 표면까지 관통하는 화소콘택트홀과 전기 제1 금속박막 표면까지 관통하는 제1 콘택트홀과 전기 제2 금속박막 표면까지 관통하는 제2 콘택트홀을 형성하는 공정과, (e) 투명도전성박막을 성막한 후에 제5회의 포토리소그라피 공정으로 전기 투명도전성박막을 패터닝하여 화소전극을 형성하는 공정을 적어도 포함하는 것을 특징으로 하는 전기광학소자의 제조방법에 관한 것이다.
본 발명에 관련된 제1의 전기광학소자의 제조방법은, 다시 전기 제1 금속박막이 금속으로 이루어지는 제1층과, 그 상층에 금속에 질소원자를 첨가한 제2층의 적어도 2층 구조로 이루어지는 것을 특징으로 한다.
본 발명에 관련된 제2의 전기광학소자의 제조방법은, 다시 전기 제2 금속박막이 금속으로 이루어지는 제1층과, 그 상층에 금속에 질소원자를 첨가한 제2층의 적어도 2층 구조로 이루어지는 것을 특징으로 한다.
본 발명에 관련된 제3의 전기광학소자의 제조방법은, 다시 전기 제1 금속박막 및 제2 금속박막이 금속으로 이루어지는 제1층과, 그 상층에 금속에 질소원자를 첨가한 제2층의 적어도 2층 구조로 이루어지는 것을 특징으로 한다.
본 발명에 관련된 제4, 제5, 제6의 전기광학소자의 제조방법은, 제1, 제2, 제3의 제조방법에서 전기 화소전극이 비정질화된 투명도전성박막으로 형성될 수 있다.
본 발명에 관련된 제7, 제8, 제9의 전기광학소자의 제조방법은, 제1, 제2, 제3의 제조방법에서 전기 제조방법으로 제조된 TFT 어레이기판을 어레이공정 종료후 아닐링처리에 의하여 전기 비정질화된 투명도전성박막을 다결정화하고, 또한 전기 제조방법으로 형성된 박막트랜지스타의 트랜지스타 특성을 안정화시킬 수 있다.
본 발명에 관련된 제10의 전기광학소자의 제조방법은, 제1의 전기광학소자에서 전기 화소전극을 형성하는 투명도전성박막과 전기 제1 콘택트홀을 개재하여 전기적으로 접속된 전기 제1 금속박막의 계면 근방이 전기 금속에 질소원자를 첨가한 제2층일 수 있다.
본 발명에 관련된 제11의 전기광학소자의 제조방법은, 제2의 전기광학소자에서 전기 화소전극을 형성하는 투명도전성박막과 전기 제2 콘택트홀을 개재하여 전기적으로 접속된 전기 제2 금속박막의 계면 근방이 전기 금속에 질소원자를 첨가한 제2층일 수 있다.
본 발명에 관련된 제12의 전기광학소자의 제조방법은, 제3의 제조방법에서 전기 화소전극을 형성하는 투명도전성박막과 전기 제1 콘택트홀 또는 전기 제2 콘택트홀을 개재하여 전기적으로 접속된 전기 제1 금속박막 및 제2 금속박막의 계면 근방이 전기 금속에 질소원자를 첨가한 제2층일 수 있다.
본 발명에 관련된 제13, 제14, 제15의 전기광학소자의 제조방법은, 제1, 제2, 제3의 제조방법에서 전기 제1 금속박막 및 제2 금속박막을 형성하는 재료가 Al, Ta, W, Cu 및 Ag 으로 이루어지는 군에서 선택되는 1종의 금속 또는 1종 이상의 금속을 주성분으로 하는 합금의 어느 것일 수 있다.
본 발명에 관련된 제16, 제17, 제18의 전기광학소자의 제조방법은, 제1, 제2, 제3의 제조방법에서 전기 화소전극을 형성하는 비정질화된 투명도전성박막이 In2O3, SnO2, ZnO, In2O3 와 SnO2 를 혼합시킨 산화물 및 In2O3 와 ZnO 를 혼합시킨 산화물로 이루어지는 군에서 선택되는 어느 것일 수 있다.
이하 첨부 도면을 참조하면서 본 발명의 실시형태에 관련된 전기광학소자의 제조방법에 대하여 설명한다.
TFT 어레이기판
도 3에 실시형태 1∼3에 관련된 TFT 어레이기판의 평면도를 도시하였다. 도 1에 실시형태 1, 도 4에 실시형태 2, 도 6에 실시형태 3에 관련된 TFT 어레이기판의 단면도를 도시하였다. 도 2에 실시형태 1 및 3에 관련된 제1 금속박막으로 형성된 TCP 단자접속부의 단면도를 도시하였다. 도 5에 실시형태 2 및 3에 관련된 제2 금속박막으로 형성된 TCP 단자접속부의 단면도를 도시하였다.
실시형태 1∼3에 관련된 TFT 어레이기판에서는 도 2에 나타내는 바와 같이, 게이트절연막(3)과 파시베이션막(8)에 형성된 콘택트홀을 개재하여 제1 금속박막으 로 이루어지는 제1 표시인출배선(12)(게이트배선)과 화소전극 재료로 이루어지는 제1 TCP 단자콘택트부(14)와의 계면 근방에 질소원자를 포함하는 구조를 가진다. 또는 도 5에 나타내는 바와 같이, 파시베이션막(8)에 형성된 콘택트홀을 개재하여 제2 금속박막으로 이루어지는 제2 표시인출배선(16)(소스배선)과 화소전극 재료로 이루어지는 제2 TCP 단자콘택트부(18)와의 계면 근방에 질소원자를 포함하는 구조를 가진다.
실시형태 1∼3에 관련된 TFT 어레이기판은 포토리소그라피 공정을 포함하는 이하의 5 공정으로 이루어지는 제조방법에 의하여 제조할 수 있다.
(a) 제1회째의 포토리소그라피 공정
먼저 제1 절연성기판상에 제1 금속박막을 성막한다. 그 후, 제1회의 포토리소그라피 공정으로 전기 제1 금속박막을 패터닝하여 게이트배선(21) 및 박막트랜지스타의 게이트전극(1)을 형성한다.
절연성기판으로서는 예를 들어, 유리기판, 투명성 유리기판, 내열성 프라스틱기판 및 내열성 투명플라스틱기판 등을 사용할 수 있다.
실시형태 1 및 3
실시형태 1 및 3에서는 제1 금속박막이 금속으로 이루어지는 제1층(1a, 2a, 12a)과, 그 상층에 금속에 질소원자를 첨가한 제2층(1b, 2b, 12b)의 적어도 2층 구조로 이루어진다. 따라서 실시형태 1 및 3에서는 금속으로 이루어지는 제1층(하층) (1a, 2a, 12a)을 성막하고, 그 후 금속에 질소원자를 첨가한 제2층(상층)(1b, 2b, 12b)을 성막한다. 제1층(1a, 2a, 12a) 및 제2층(1b, 2b, 12b)은 스파타링법 등의 방법에 의하여 성막할 수 있다.
제1층(1a, 2a, 12a)을 형성하는 금속은, 예를 들어 Al, Ta, W, Cu 및 Ag 등으로 이루어지는 군에서 선택되는 1종의 금속 또는 1종 이상의 금속을 주성분으로 하는 합금일 수 있다. 제2층(1b, 2b, 12b)을 형성하는 질소원자를 첨가한 금속은, 예를 들어 Al, Ta, W, Cu 및 Ag 등으로 이루어지는 군에서 선택되는 1종의 금속의 질화물 또는 1종 이상의 금속을 주성분으로 하는 합금의 질화물일 수 있다.
제1층(1a, 2a, 12a)의 막두께는 TFT-LCD에 요구되는 배선저항치를 만족하는 범위에서 임의로 결정하면 되지만, 일반적으로 100∼500 ㎚ (1000∼5000 Å) 정도의 범위에서 성막하는 것이 바람직하다. 제1층(1a, 2a, 12a)의 막두께가 얇으면, 제1층의 패턴단차부에서의 상층 게이트절연막(3)의 스텝카바리지(step coverage)성은 좋아지지만 전체의 배선저항치가 놓아져 버리는 경향이 있고, 두꺼우면 전체의 배선저항치를 낮게 할 수 있지만, 상층 게이트절연막(3)의 스텝카바리지성이 나빠지는 경향이 있으므로 제1층의 엣지부를 테이파 형상으로 패터닝하는 등의 대책을 강구할 필요가 있다.
제2층(1b, 2b, 12b)은, 막두께가 2∼100 ㎚ (20∼1000 Å) 정도의 범위에서 성막하는 것이 바람직하다. 제2층(1b, 2b, 12b)의 막두께가 2 ㎚ 미만이면, 균일한 막을 형성하기가 어렵고, 본 발명의 효과가 충분히 얻어질 수 없게 되는 경향이 있다. 또한 전기 금속질화물 또는 합금질화물(예를 들어 AlN 합금)은 질화되어 있지 않은 금속 또는 합금(예를 들어 Al 합금)보다도 비저항이 높으므로 100 ㎚ 을 넘으면 전체의 저항이 높아지고, 비저항재료의 이점이 충분히 얻어질 수 없게 되는 경향이 있다.
예를 들어, 스파타링법을 사용하여 하층으로서 Al 합금을 200 ㎚ (2000 Å) 성막하고, 그 후 상층으로서 AlN 합금을 20 ㎚ (200 Å) 성막할 수 있다. 전기 AlN 합금막은 예를 들어, Ar 과 N2 의 혼합가스를 사용한 반응성 스파타링법, AlN 의 타게트를 사용한 스파타링법 등에 의하여 성막할 수 있다.
예를 들어, 순 Ar 가스를 사용하여 우선 Al 합금을 200 ㎚ 성막하고, 그 후 AR 과 N2 의 혼합가스를 도입한 반응성 스파타링법에 의하여 AlN 합금 20 ㎚ 을 연속 성막할 수 있다. 이 방법에 의하면 연속 성막에 의한 처리능력의 향상 및 1 종류의 Al 합금 타게트만을 사용하므로 저코스트화를 실현할 수 있다.
AlN 합금막을 성막하는 방법으로서는, 예를 들어 Al 합금을 성막한 후, 이온주입법을 사용하여 N 을 도핑하는 방법, N2 가스를 사용한 표면 프라즈마처리에 의하여 Al 합금 표면을 질화시키는 방법도 유효하다.
다음, 제1 포토리소그라피 공정으로 제1 금속박막을 패터닝하여 박막트랜지스타의 게이트전극(1), 게이트배선(21), 보조용량전극(2), 보조용량배선(20) 및 제1 표시인출배선(12)의 형상으로 각각 형성한다.
포토리소그라피 공정은 다음의 ①∼④의 순서로 행할 수 있다.
① TFT 어레이기판(제1 금속박막을 성막한 제1 절연성기판)을 세정한다.
② 제1 금속박막상에 감광성 레지스트를 도포하여 건조시킨후, 소정의 패턴이 형성된 마스크패턴을 통하여 노광하고 현상함으로써 사진제판적으로 TFT 어레이 기판(제1 금속박막)상에 마스크패턴을 전사한 감광성 레지스트를 형성한다.
③ 감광성 레지스트를 가열에 의하여 경화시킨 후 에칭한다.
④ 감광성 레지스트를 박리한다.
감광성 레지스트와 TFT 어레이기판(제1 금속박막)의 습윤성(wettability)이 적합하지 않고 탄력이 발생하는 경우에는, 감광성 레지스트를 도포하기 전에 UV 세정을 실시하거나, 습윤성 개선을 위하여 헥사메틸디실라잔(HMDS, (CH3)3Si-N=Si (CH3)3)을 증착도포하는 등의 대책을 행할 수 있다. 또한 감광성 레지스트와 TFT 어레이기판(제1 금속박막)의 밀착성이 나쁘고 벗어짐이 발생하는 경우에는, 가열에 의한 경화온도를 높게 하거나, 시간을 길게 하거나 하는 등의 처리를 한다. 제1 금속박막의 에칭은 본 실시형태의 Al 합금이면, 예를 들어 공지의 인산 + 질산 + 초산계의 에칭액을 사용하여 습식에칭으로 할 수 있다.
실시형태 2
실시형태 2에서는 게이트전극(1), 게이트배선(21), 보조용량전극(2) 및 보조용량배선(20) 및 제1 표시인출배선(12)으로 이루어지는 제1 금속박막으로서, 예를 들어 Cr, Mo, Ta, Ti, Al 및 Cu 등으로 이루어지는 군에서 선택되는 1종의 금속 또는 1종 이상의 금속을 주성분으로 하는 합금(1종 이상의 금속에 타 물질이 미량 첨가되어 있는 합금) 등으로 이루어지는 박막을 사용한다. 제1 금속박막은 스파타링법 등의 방법에 의하여 성막할 수 있다. 제1 금속박막은 절연성기판(예를 들어 유리기판)상의 전면에 걸쳐 성막할 수 있다.
제1 금속박막으로서는 100∼500 ㎚ (1000∼5000 Å) 정도의 막두께의 박막을 사용할 수 있다. 제1 금속박막의 막두께가 얇으면, 제1 금속박막의 패턴단차부에서의 상층 게이트절연막(3)의 스텝카바리지성은 좋아지지만 전체의 배선저항치가 놓아져 버리는 경향이 있고, 두꺼우면 전체의 배선저항치를 낮게 할 수 있지만, 상층 게이트절연막(3)의 스텝카바리지성이 나빠지는 경향이 있으므로 제1 금속박막의 엣지부를 테이파 형상으로 패터닝하는 등의 대책을 강구할 필요가 있다.
제1 금속박막(제1 표시인출배선(12))상에는 후술의 포토리소그라피 공정에 의하여 콘택트홀이 형성되고, 다시 화소전극(11)으로 되는 도전성박막이 형성되므로 표면산화가 생기기 어려운 금속박막이나 산화되어도 도전성을 가지는 금속박막인 것이 바람직하고, 적어도 Cr, Mo, Ti의 어느 것인 것이 바람직하다. 또한 제1 금속박막으로서 이종의 금속박막을 적층한 금속박막이나 막두께 방향으로 조성이 다른 금속박막을 사용할 수도 있다.
(b) 제2회째의 포토리소그라피 공정
다음, 제1 절연막(게이트절연막(3))과 반도체능동막(4)과 옴콘택트막(5)을 성막한다. 그 후, 제2회의 포토리소그라피 공정으로 반도체능동막(4)과 옴콘택트막(5)을 소스배선(22) 및 박막트랜지스타가 형성되는 부분보다 크고 연속한 형상으로 드라이에칭에 의하여 패터닝한다.
제1 절연막(게이트절연막(3)), 반도체능동막(4) 및 옴콘택트막(5)은 절연성기판상에 연속으로 성막할 수 있다. 제1 절연막(게이트절연막(3)), 반도체능동막 (4) 및 옴콘택트막(5)은, 예를 들어 프라즈마 CVD법 등에 의하여 성막할 수 있다.
제1 절연막(게이트절연막(3))으로서는, 예를 들어 SiNx막, SiOy막, SiOzN w막 등 또는 이들의 적층막 등을 사용할 수 있다. 또한 x, y, z, w 는 각각 정수이다(이하 동등).
제1 절연막의 막두께는 300∼600 ㎚ (3000∼6000 Å) 정도가 바람직하다. 막두께가 얇은 경우에는, 게이트배선(21)과 소스배선(22)의 교차부에서 단락이 발생하기 쉽다. 이 때문에 제1 금속박막(게이트전극(1), 게이트배선(21), 보조용량전극(2), 보조용량배선(20), 제1 표시인출배선(12))의 두께 이상으로 하는 것이 바람직하다. 제1 절연막(게이트절연막(3))의 막두께가 너무 두꺼우면, TFT의 온 (ON)전류가 작게 되고, 표시특성이 나빠지므로 가능한한 막두께를 작게 하는 것이 바람직하다.
반도체능동막(4)으로서는, 예를 들어 아몰파스 실리콘(a-Si)막, 폴리 실리콘 (p-Si)막 등을 사용할 수 있다. 반도체능동막(4)의 막두께는 100∼300 ㎚ (1000∼3000 Å) 정도가 바람직하다. 막두께가 얇은 경우에는, 후술하는 옴콘택트막(5)의 드라이에칭시의 소실이 발생하고, 막두께가 두꺼운 경우에는 TFT의 온(ON)전류가 작게 되므로, 옴콘택트막(5)의 드라이에칭시의 에칭 깊이의 제어를 필요로 하는 TFT의 온(ON)전류에 의하여 막두께를 선택한다.
반도체능동막(4)으로서 a-Si막을 사용하는 경우에는, 게이트절연막(3)의 a-Si막과의 계면을 SiNx막 또는 SiOzNw막으로 하는 것이 TFT의 Vth의 제어성을 좋게 하는 점 및 신뢰성을 향상하는 점에서 바람직하다. 반도체능동막(4)으로서 p-Si막 을 사용하는 경우에는, 게이트절연막(3)의 p-Si막과의 계면을 SiOy막 또는 SiOzNw 막으로 하는 것이 TFT의 Vth의 제어성을 좋게 하는 점 및 신뢰성을 향상하는 점에서 바람직하다.
또한 반도체능동막(4)으로서 a-Si막을 사용하는 경우에는, 게이트절연막(3)과의 계면 부근을 성막 레이트(rate)가 늦은 조건으로 성막하고, 상층부를 성막 레이트가 빠른 조건으로 성막하는 것이 바람직하다. 이와 같은 방법으로 성막함으로써 짧은 성막시간으로 이동도가 큰 TFT 특성이 얻어지고 TFT의 오프전류시의 리크 (leak)전류를 작게 할 수 있다.
옴콘택트막(5)으로서는, 예를 들어 a-Si 이나 p-Si에 인을 미량으로 도핑한 n+a-Si막, n+p-Si막 등을 사용할 수 있다. 옴콘택트막(5)의 막두께는 20∼70 ㎚ (200∼700 Å) 정도가 바람직하다.
이들의 SiNx막, SiOy막, SiOzNw막, a-Si막, p-Si막, n+ a-Si막, n+p-Si막은 공지의 가스(예를 들어, SiH4, NH3, H2, NO2, PH3 및 N2 및 이들의 혼합가스)로 성막할 수 있다.
다음에 제2의 포토리소그라피 공정으로 반도체능동막(4) 및 옴콘택트막(5)를 패터닝하여 형성한다. 패터닝은 표시화소의 TFT가 형성되는 부분(이하 TFT부라고 한다) 및 소스배선(22)이 형성되는 부분(이하 소스배선부분이라고 한다)에 소스배선(22) 및 TFT가 형성되는 부분보다 크게 패터닝하고, 또한 연속한 형상으로 되도 록 한다. 반도체능동막(4) 및 옴콘택트막(5)의 에칭은 공지의 가스(예를 들어 SF6, CF4 와 HCl, Cl2, O2, He의 혼합가스)를 사용한 드라이에칭에 의하여 할 수 있다.
이 공정에서, 표시화소의 TFT부 및 소스배선(22)이 형성되는 부분에 연속한 형상으로 반도체능동막(4) 및 옴콘택트막(5)을 형성하는 것을 설명하였다. 그러나 소스배선(22)이 인출된 제2 표시인출배선(12)의 반도체능동막(4) 및 옴콘택트막(5)은 에칭제거할 필요가 있고, 소스배선(22) 부분에 형성된 반도체능동막(4) 및 옴콘택트막(5)은 표시부 외에서 소스측 인출배선을 가로지르는 형상으로 형성된다.
이 반도체능동막(4) 및 옴콘택트막(5)의 소스측 인출배선을 가로지르는 부분의 형상은 단면길이가 길게 되는 형상인 것이 바람직하다. 이와 같은 형상으로 함으로써 표시부에서 TCP 단자가 형성되는 부분(드라이버 출력접속단자, 이하 TCP 단자부라고 한다)까지에 대하여 소스배선(22)하에 유일 존재하는 반도체능동막 및 옴콘택트막(23)의 패턴단차 부분에서의 소스배선(22)의 단선을 방지할 수 있다. 한편 어떤 패턴 형상을 가지는 제1막을 덮어 제2막을 형성할 때, 제2막중 제1막의 패턴의 가장자리 부분에는 단차가 생긴다. 이 단차를 패턴단차라고 한다.
또한 반도체능동막 및 옴콘택트막(23)의 에칭이 테이파 형상으로 에팅되는 것이 표시부에서 TCP 단자부에 대하여 소스배선(22)하에 유일 존재하는 반도체능동막 및 옴콘택트막(23)의 패턴단차에서의 소스배선(22)의 단선을 방지할 수 있으므로 바람직하다.
(c) 제3회째의 포토리소그라피 공정
다음, 소스전극(7), 소스배선(22), 드레인전극(6) 및 표시인출배선(16)으로 이루어지는 제2 금속박막을 성막한다. 그 후, 제3회의 포토리소그라피 공정으로 제2 금속박막을 패터닝하여 소스배선(22) 및 박막트랜지스타의 소스전극(7) 및 드레인전극(6)을 형성한다. 다시 소스배선(22), 소스전극(7) 및 드레인전극(6)에서 튀어나온 부분의 옴콘택트막(5)을 드라이에칭에 의하여 에칭 제거한다.
실시형태 1
실시형태 1에서는 제2 금속박막으로서, 예를 들어 Cr, Mo, Ta, Ti, Al 및 Cu 등으로 이루어지는 군에서 선택되는 1종의 금속 또는 1종 이상의 금속을 주성분으로 하는 합금(1종 이상에 타 물질이 미량 첨가되어 있는 합금)으로 이루어지는 박막을 사용할 수 있다. 제2 금속박막은 스파타링법 등의 방법에 의하여 성막할 수 있다. 제2 금속박막은 절연성기판상의 전면에 걸쳐 성막할 수 있다.
제2 금속박막으로서는 예를 들어, 100∼500 ㎚ (1000∼5000 Å) 정도의 막두께의 박막을 사용할 수 있다. 제2 금속박막의 막두께가 얇으면, 제2 금속박막의 패턴단차부에서의 상층 파시베이션막(8)의 스텝카바리지성은 좋아지지만 전체의 배선저항치가 놓아져 버리는 경향이 있고, 두꺼우면 전체의 배선저항치를 낮게 할 수 있지만, 상층 파시베이션막(8)의 스텝카바리지성이 나빠지는 경향이 있으므로 제2 금속박막의 엣지부를 테이파 형상으로 패터닝하는 등의 대책을 강구할 필요가 있다.
제2 금속박막(드레인전극(6), 표시인출배선(16))상에는 후술의 공정으로 드라이에칭에 의하여 콘택트홀이 형성되고, 다시 화소전극(11) 또는 제2 TCP 접속전 극으로 되는 도전성박막이 형성된다. 따라서 표면산화가 생기기 어려운 금속박막이나 산화되어도 도전성을 가지는 금속박막인 것이 바람직하고, 적어도 Cr, Mo, Ti의 어느 것인 것이 바람직하다.
또한 제2 금속박막중 적어도 옴콘택트막(5)과 제2 금속박막과의 계면이 Cr, Mo, Ti의 어느 것인 것이 옴콘택트막(5)과의 양호한 콘택트특성이 얻어지므로 바람직하다. 또한 제2 금속박막으로서 이종의 금속박막을 적층한 금속박막이나 막두께 방향으로 조성이 다른 금속박막을 사용할 수도 있다.
다음, 제3의 포토리소그라피 공정으로 제2 금속막박을 박막트랜지스타의 소스전극(7), 소스배선(22), 드레인전극(6) 및 제2 표시인출배선(16)의 형상으로 패터닝한다. 다시 옴콘택트막(5)중 소스배선(22), 소스전극(7) 및 드레인전극(6)에서 튀어나온 부분을 에칭제거하고 화소부의 TFT 채널을 형성한다.
제2 금속박막의 에칭은, 공지의 에칭액(예를 들어, 제2 금속박막이 Cr로 이루어지는 경우에는 제2질산세리움암모니움 및 질산이 혼합된 수용액)을 사용하여 습식에칭으로 행할 수 있다. 또한 제2 금속박막의 에칭에서는 패턴 에칭이 테이파 형상으로 되도록 에칭하면 상층에 형성하는 도전성박막으로 이루어지는 전극패턴의 단선을 방지할 수 있으므로 바람직하다.
옴콘택트막(5)의 에칭은, 공지의 가스(예를 들어, SF6, CF4 와 HCl, Cl2, O2, He의 어느 것으로 이루어지는 혼합가스)를 사용한 드라이에칭으로 행할 수 있다. 옴콘택트막(5) 에칭에서는 적어도 옴콘택트막(5)이 제거되고, 하층의 반도체능동막 (4)이 소실하지 않는 깊이로 에칭이 제어된다. 하층의 반도체능동막(4)은 가능한한 두껍게 남기는 것이 이동도가 큰 TFT가 얻어지는 점에서 바람직하다.
실시형태 2 및 3
실시형태 2 및 3에서는 제2 금속박막이 금속으로 이루어지는 제1층(6a, 7a, 16a)과, 그 상층에 금속에 질소원자를 첨가한 제2층(6b, 7b, 16b)의 적어도 2층 구조로 이루어진다. 따라서 실시형태 2 및 3에서는 금속으로 이루어지는 제1층(하층) (6a, 7a, 16a)을 성막하고, 그 후 금속에 질소원자를 첨가한 제2층(상층)(6b, 7b, 16b)을 성막한다. 제1층(6a, 7a, 16a) 및 제2층(6b, 7b, 16b)은 스파타링법 등의 방법에 의하여 성막할 수 있다.
제1층(6a, 7a, 16a)을 형성하는 금속은, 예를 들어 Al, Ta, W, Cu 및 Ag 등으로 이루어지는 군에서 선택되는 1종의 금속 또는 1종 이상의 금속을 주성분으로 하는 합금일 수 있다. 금속에 질소원자를 첨가한 제2층(6b, 7b, 16b)은, 예를 들어 Al, Ta, W, Cu 및 Ag 등으로 이루어지는 군에서 선택되는 1종의 금속의 질화물 또는 1종 이상의 금속을 주성분으로 하는 합금의 질화물일 수 있다.
제1층(6a, 7a, 16a)의 막두께는 TFT-LCD에 요구되는 배선저항치를 만족하는 범위에서 임의로 결정하면 되지만, 일반적으로 100∼500 ㎚ (1000∼5000 Å) 정도의 범위에서 성막하는 것이 바람직하다. 제1층(6a, 7a, 16a)의 막두께가 얇으면, 제1층의 패턴단차부에서의 상층 파시베이션막(8)의 스텝카바리지성은 좋아지지만 전체의 배선저항치가 높아져 버리는 경향이 있고, 두꺼우면 전체의 배선저항치를 낮게 할 수 있지만, 상층 파시베이션막(8)의 스텝카바리지성이 나빠지는 경향이 있 으므로 제1층의 엣지부를 테이파 형상으로 패터닝하는 등의 대책을 강구할 필요가 있다.
제2층은, 막두께가 2∼100 ㎚ (20∼1000 Å) 정도의 범위에서 성막하는 것이 바람직하다. 제2층의 막두께가 2 ㎚ 미만이면, 균일한 막을 형성하기가 어렵고, 본 발명의 효과가 충분히 얻어질 수 없게 되는 경향이 있다. 100 ㎚ 을 넘으면, 전기 금속질화물 또는 합금질화물(예를 들어 AlN 합금)은 질화되어 있지 않은 금속 또는 합금(예를 들어 Al 합금)보다도 비저항이 높으므로 전체의 저항이 높아지고, 비저항재료의 이점이 충분히 얻어질 수 없게 되는 경향이 있다.
예를 들어 스파타링법을 사용하여 하층으로서 Al 합금을 200 ㎚ (2000 Å) 성막하고, 그 후 상층으로서 AlN 합금을 20 ㎚ (200 Å) 성막할 수 있다. 전기 AlN 합금막은 예를 들어, Ar 과 N2 의 혼합가스를 사용한 반응성 스파타링법, AlN 의 타게트를 사용한 스파타링법 등에 의하여 성막할 수 있다. 예를 들어 순 Ar 가스를 사용하여 우선 Al 합금을 200 ㎚ 성막하고, 그 후 Ar 과 N2 의 혼합가스를 도입한 반응성 스파타링법에 의하여 AlN 합금 20 ㎚ 를 연속 성막할 수 있다. 이 방법에 의하면 연속 성막에 의한 처리능력의 향상 및 1 종류의 Al 합금 타게트만을 사용하므로 저코스트화를 실현할 수 있다.
한편, 제2 금속박막(소스전극(7), 소스배선(22), 드레인전극(6), 표시인출배선(16))으로서 AlN 합금을 사용하는 경우, 하층의 옴콘택트막(5)과의 양호한 전기적 콘택트를 얻는 것이 곤란한 경우가 있다. 이와 같은 경우는, Al 합금의 하층에 예를 들어, Cr, Ti, Ta막과 같은 고융점금속을 10∼200 ㎚ 정도의 범위로 형성하는 것이 바람직하다.
이상의 공정에 의하여, 도 5에 나타내는 바와 같은 파시베시션막(8)에 형성한 콘택트홀을 개재하여, 전기 제2 금속박막(제2 표시인출배선(16))과 화소전극 재료로 이루어지는 전기 제2 TCP 단자콘택트부(18)의 계면 근방에 질소원자를 포함하는 구조(금속에 질소원자(원소)를 첨가한 제2층)를 가지는 TFT 어레이기판이 각각 포토리소그라피 공정을 포함하는 5 공정으로 제조된다.
(d) 제4회째의 포토리소그라피 공정
다음, 파시베이션막(8)으로 되는 제2 절연막을 성막한다. 그 후, 제4회의 포토리소그라피 공정으로 제2 절연막 및 제1 절연막을 패터닝하여 적어도 드레인전극(6) 표면까지 관통하는 화소콘택트홀(9)과 제2 금속박막(제2 표시인출배선 (16)) 표면까지 관통하는 제2 콘택트홀을 형성한다.
제2 절연막은 예를 들어 프라즈마 CVD법 등에 의하여 성막할 수 있다. 제2 절연막으로서는, 예를 들어 SiNx막, SiOy막, SiOzNw막 등을 사용할 수 있다. 제2 절연막의 막두께는 200 ㎚ (2000 Å) 정도 이상이면 된다. 막두께가 너무 두꺼운 경우는, 후술하는 콘택트홀의 드라이에칭시에 감광성 레지스트가 소실하는 불리가 발생한다. 따라서 콘택트홀을 드라이에칭할 때의 레지스트와 제2 절연막과의 조합에 따라 막두께를 선택할 수 있다.
막두께가 너무 두꺼운 경우는, 콘택트홀상에 형성되는 도전성박막에 의한 전 극(화소전극(11), 제2 TCP 접속전극(17))이 단차 단선을 발생하므로 도전성박막의 스텝커버리지성에 의하여 상한이 결정된다. 또한 스텝커버리지성이란, 표면에서의 미세한 단차부에서의 막의 피착상태의 양부(良否)를 말한다. 생산성, 도전성박막의 스텝커버리지성, 레지스트와 제2 절연막에 콘택트홀을 형성하기 위한 드라이에칭과의 조합 선택성 등의 점에서 막두께는 200∼600 ㎚ (2000∼6000 Å) 정도가 바람직하다.
다음, 제4 포토리소그라피 공정에 있어서, 제2 절연막 및 제1 절연막(게이트절연막(3))을 패터닝하여 콘택트홀을 형성한다. 형성하는 콘택트홀은 드레인전극 (6) 표면까지 관통하는 콘택트홀인 화소콘택트홀(9), 제1 금속박막(제1 표시인출배선(12)) 표면까지 관통하는 제1 콘택트홀인 제1 TCP 단자콘택트(14) 및 제2 금속박막 표면(제2 표시인출배선(16))까지 관통하는 제2 콘택트홀인 제2 TCP 단자콘택트 (18)이다.
제2 절연막 및 제1 절연막(게이트절연막(3))의 에칭은, 공지의 가스(예를 들어, SF6 와 O2 의 혼합가스 또는 CF4 와 O2의 혼합가스)를 사용한 드라이에칭에 의하여 행할 수 있다.
또한 이 공정에서, 화소콘택트홀(9), 제1 TCP 단자콘택트(14), 제2 TCP 단자콘택트(18)를 형성하는 것을 설명하였지만, 그 외에도 TFT 어레이기판을 제조하는 상에서 필요한 각종의 콘택트홀을 형성할 수 있다. 기타의 콘택트홀로서는, 예를 들어 대향기판과 TFT 어레이기판과의 사이를 도전성 입자를 포함하는 수지를 사용 하여 전기적으로 접속하기 위한 트랜스퍼 단자를 형성하는 부분(이하 트랜스퍼 단자부라고 한다)의 콘택트홀 등을 들 수 있다.
한편 화소콘택트홀(9) 및 제2 TCP 단자콘택트(18)에서는 제2 절연막이, 제1 TCP 단자콘택트(14)에서는 제2 절연막및 제1 절연막(게이트절연막(3))이 에칭제거된다. 따라서 특히 화소콘택트홀(9) 및 제2 TCP 단자콘택트(18)에서의 제2 금속박막(드레인전극(6) 및 제2 표시인출배선(16)) 표면은 드라이에칭의 프라즈마에 장시간 노출되는 것이 된다.
금속박막(드레인전극(6) 및 제2 표시인출배선(16)) 표면이 드라이에칭의 프라즈마에 장시간 노출된 경우에, 프라즈마중에 금속박막(드레인전극(6) 및 제2 표시인출배선(16))을 에칭하거나 산화하는 프라즈마종(種)이 존재하면, 콘택트홀에서의 상부의 도전성박막과의 전기적 저항이 커진다. 따라서 제2 금속박막(드레인전극(6) 및 제2 표시인출배선(16))의 재료 종류와 드라이에칭에서의 가스종(種)을 선택할 필요가 있다.
또한 금속박막(드레인전극(6) 및 제2 표시인출배선(16)) 표면이 드라이에칭중의 프라즈마상태에 장시간 노출되는 경우에는, 가스종의 중합반응에 의하여 생성하는 퇴적물(이하 침전물이라 한다)이 부착하는 일이 있다. 이 경우에는 O2 가스를 사용한 프라즈마에 의한 회분화(ashing)에 의하여 침전물을 제거하는 것이 바람직하다. 침전물을 제거함으로서 콘택트홀에서의 금속박막과 상부의 도전성박막과의 양호한 콘택트특성을 얻을 수 있다.
이상 설명한 에칭에서의 가스종의 조건은 제1 TCP 단자콘택트(14)에 대해서도 정도의 차이는 있지만 마찬가지로 적용된다. 또한 이들 콘택트홀의 에칭시에는 패턴 엣지를 테이파 형상으로 하는 것이 상층에 형성되는 도전성박막으로 이루어지는 전극패턴의 콘택트홀 단차에서의 단선을 방지하는 점에서 바람직하다.
(e) 제5회째의 포토리소그라피 공정
다음, 화소전극(11), 제1 TCP 접속전극(13) 및 제2 TCP 접속전극(17)으로 이루어지는 투명도전성박막을 성막한다. 그 후, 제5회의 포토리소그라피 공정으로 패터닝하여 화소전극(11), 제1 TCP 접속전극(13) 및 제2 TCP 접속전극(17)을 형성한다.
투과형 전기광학소자에 의하여 구성하는 경우에는, 도전성박막으로서 투명도전막인 ITO(indium tin oxide), SnO2 또는 이들을 혼합한 ITO(In2O3 와 SnO2)막 등을 사용할 수 있지만, 화학적 안정성의 점에서 ITO가 바람직하다. 도전성박막은 스파타링법 등의 방법으로 성막할 수 있다. 투과형 전기광학소자에서의 투명도전성박막의 두께는 광이 투과할 때 대향기판을 포함하여 간섭에 의한 착색이 일어나지 않도록 50∼200 ㎚ (500∼2000 Å)정도의 범위에서 선택하는 것이 바람직하다.
다음, 제5 포토리소그라피 공정으로 레지스트를 화소전극(11), 제1 TCP 접속전극(13) 및 제2 TCP 접속전극(17)의 형상으로 되도록 패터닝하고, 도전성박막을 화소전극(11), 제1 TCP 접속전극(13) 및 제2 TCP 접속전극(17)의 형상으로 패터닝한다.
도전성박막의 에칭은 사용하는 재료에 따라 공지의 에칭액(예를 들어, 도전성박막이 ITO로 되는 경우에는 염산 및 질산이 혼합되어 있는 수용액) 등을 습식에칭에 의하여 행할 수 있다. 도전성박막이 ITO 경우, 공지의 가스(예를 들어, CH4)를 사용하여 드라이에칭에 의하여 에칭할 수도 있다.
또한 이 공정에서 화소콘택트홀(9), 제1 TCP 단자콘택트(14) 및 제2 TCP 단자콘택트(18)를 형성하는 것을 설명하였지만, 그 외 예를 들어 트랜스퍼 단자부(대향기판과 TFT 어레이기판과의 사이를 도전성 입자를 포함하는 수지를 사용하여 전기적으로 접속하는 부분)에 도전성박막으로 이루어지는 전극을 형성할 수도 있다.
화소전극(11), 제1 TCP 접속전극(13) 및 제2 TCP 접속전극(17)으로 이루어지는 도전성박막(특히 ITO막)은 비정질상태에서 성막하는 것이 바람직하다. 예를 들어, 비정질 ITO막의 형성은, 예를 들어 스파타링법을 사용하여 스파타링 가스로서 종래의 Ar 과 O2 와의 혼합가스에 다시 H2O 또는 H2 가스를 첨가 도입함으로써 실현할수 있다. 막두께는 전술과 동일한 이유에서 50∼200 ㎚ 정도로 하는 것이 좋다.
화소전극(11)을 비정질화된 도전성박막으로 형성하는 경우에는, 도전성박막(예를 들어 비정질 ITO막)을 예를 들어, 옥살산계의 에칭액을 사용하여 에칭함으로써 도 1∼도 6에 나타내는 TFT 어레이기판을 얻을 수 있다. 옥살산계 에칭액은 종래 공지의 염산 및 질산계 에칭액 등과는 달리 Al 합금계를 부식시키는 일은 없다. 이 때문에 제1 TCP 접속전극(13) 또는 제2 TCP 접속전극(17)으로서 Al 합금을 사용한 경우, 층간막에 결손이나 핀홀(pinhole)이 있어도 비정질 ITO의 에칭시에 Al의 부식에 의한 불량 발생을 방지할 수 있다는 이점이 있다.
다시 제2 금속박막이 금속으로 이루어지는 제1층(예를 들어 Al 합금층)과, 그 상층에 금속에 질소원자를 첨가한 제2층(예를 들어 AlN 층)을 가지고, 그 하층에 고융점금속(예를 들어 Cr)을 형성한 구성의 경우, 종래 공지의 염산 및 질산계 에칭액에서는 층간막에 결손이나 핀홀이 있으면 전기화학적 반응에 의하여 Cr이 심하게 부식한다. 이에 대하여 옥살산계의 약산 에칭액에서는 Cr 이나 Al 합금을 부식시키는 일이 없으므로 불량 발생을 방지할 수 있다.
한편 비정질 ITO막은 옥살산계의 약산 에칭액으로 용이하게 에칭할 수 있는 반면, 타 약액(藥液)에 대한 내성이 부족한 결점도 가진다. 따라서 전기 어레이기판 작성후는 비정질 ITO의 결정화온도를 넘는 온도에서 아닐링처리를 하여 결정화시키고, 최종적인 TFT 어레이기판을 얻도록 하는 것이 바람직하다. 결정화에 의하여 투과율의 향상, 비저항의 저감에 더하여 내약액성의 향상을 실현할 수 있으므로 신뢰성이 높은 TFT 어레이기판을 얻을 수 있다.
옥살산계의 약산 에칭액과 같은 약산 에칭액으로 에칭가능한 투명도전성 재료로서는, 비정질 ITO막의 외에 예를 들어 In2O3, ZnO막을 사용하는 것이 가능하다. In2O3 및 ZnO막은 ITO막과 같이 스파타링법에 있어서 H2 가스나 H2 O 를 도입하지 않고 종래의 Ar 과 O2의 혼합가스 만으로 비정질막을 형성할 수 있는 이점이 있다.
이상의 실시형태에서는 화소전극(11)으로서 ITO와 같은 투명도전성막을 사용한 투과형 TFT 어레이기판의 예를 나타내었지만 이에 한정되는 것은 아니다. 화소 전극(11)으로서 금속재료를 사용한 반사형 TFT 어레이기판의 경우에서도, TCP 접속전극에 ITO와 같은 투명도전성막을 사용하여 금속과 전기적 콘택트를 가지는 경우에는, 양자의 계면 근방에 질소원자(원소)를 첨가함으로써 양호한 콘택트저항의 실현이라는 본 발명의 효과를 얻을 수 있다.
또한 TFT 어레이기판에 관계없이 투명도전성막과 금속막의 전기적 콘택트부를 가지는 소자이면 마찬가지로 본 발명의 효과를 얻을 수 있다.
대향기판
대향기판은 제2 절연성기판상에 칼라필타, 블랙매트릭스 및 공통전극이 형성되어 이루어진다. 제2 절연성기판으로서는 예를 들어, 투명성 유리기판, 투명성 프라스틱기판 등을 사용할 수 있다. 칼라필타는 예를 들어, 적(R), 녹(G), 청(B)색의 칼라 레지스트 도포, 또는 칼라 필름전사 등에 의하여 형성하고, 포토리소스라피법에 의하여 각각 소정의 배열로 패터닝하여 형성할 수 있다. 블랙매트릭스는 Cr, 산화 Cr 과 같은 반사율이 낮은 금속, 또는 흑색수지 등을 칼라필타 각 화소간의 경계부분 및 주변부 등의 소정의 차광영역에 패터닝함으로써 형성할 수 있다. 또한 공통전극은 예를 들어, In2O3, SnO2, ZnO 등의 산화물 또는 이들을 혼합한 산화물 등으로 이루어지는 투명성 도전막을 스파타링법 등에 의하여 형성하여 얻을 수 있다.
액정패널(전기광학소자)의 형성
전기 5 공정에 의하여 제조된 TFT 어레이기판과 대향기판을 공지의 기술로 접합한다. TFT 어레이기판과 대향기판과의 사이에 액정을 봉입함으로써 TFT-LCD 를 제조할 수 있다.
우선 공지의 기술로 TFT 어레이기판과 대향기판의 표면에 액정의 배향제어막을 형성한다. 배향제어막으로서는 예를 들어, 폴리이미드막을 사용할 수 있다. 예를 들어 폴리이미드액을 도포하고 건조시켜 폴리이미드막을 형성한 후, 그 표면을 포를 사용하여 러빙처리하여 배향제어막으로 사용한다. 배향제어막의 두께는, 배향제어막을 구성하는 1 분자 상당의 극(極)박막 두께에서 100 ㎚ 정도로 할 수 있다. 배향제어막의 두께가 큰 경우에는, TFT 어레이기판의 화소전극과 대향기판의 공통전극과의 사이에 인가되는 실효전압중 액정층에 인가되는 실효전압이 적어지므로 공정상 가능한 범위에서 박막화하는 것이 바람직하다.
또한 배향제어막은 러빙 등에 의하여 액정의 디렉터가 기판면내 방향으로 배향할 뿐만 아니라, 소위 프리틸트(pretilt)각(액정분자와 기판이 이루는 각)이 3∼15°정도로 되도록 형성한다. 프리틸트각은 너무 작으면, TFT 어레이기판상의 화소전극의 주위와 소스배선, 게이트배선, 보조용량배선간에 발생하는 전계에 의하여 액정의 배향, 즉 디렉터가 불연속으로 되어 있는 경계부 또는 불연속 구조를 의미하는 디스크리네이션(disclination)을 동반하여 소위 도메인(domain)(배향상태의 분역)을 발생한다. 이 도메인이 광의 투과부분에 발생한 경우에는 콘트라스트의 저하 등의 표시특성의 저하가 발생한다. 그 때문에 프리틸트각은 사용하는 액정재료의 종류마다의 도메인의 발생가능성에 따라 적절한 각도로 제어된다.
이 프리틸트각의 제어는 사용하는 배향제어막 재료와 러빙 등의 배향처리의 강도 등의 조건에 의하여 제어할 수 있다. 또한 프리틸트각이 큰 경우, 배향을 안정하게 제어하기 어렵게 되는 경향이 있어, 전술의 범위 즉 3∼15°정도에서 제어하는 것이 바람직하다.
또한 표시신호에 의한 dVgd의 차에 의하여 TFT 어레이기판과 대향기판의 공통전극간에는 DC 전위가 발생한다. 배향제어막을 이 DC 전위에 따라 포링(poring)이나 액정중의 불순물의 흡착이 생기기 어려운 재료로 하면 표시의 트리킹 (tricking)이 발생하기 어렵게 되므로 바람직하다. 이와 같은 재료는 배향제어막을 박막화하거나 배향제어막의 면방향의 저항을 저하시키는 등에 의하여 얻을 수 있지만 공지의 기술로 알려져 있다. 또한 배향제어막 재료의 기판에의 도포는 전사, 스피너(spinner, 스핀을 사용하는 도포(스핀 코트)) 등에 의하여 할 수 있다.
다음, TFT 어레이기판과 대향기판을 소정의 간격을 두고 접합시키기 위하여, TFT 어레이기판 또는 대향기판중의 적어도 어느 일방의 기판상에 스페이서로 되는 재료를 도포한다. 스페이서의 재질은 TFT 어레이기판과 대향기판을 소정의 간격으로 접합시킬 때 경도가 높거나 형상이 예각인 경우, TTF 어레이기판상의 TFT나 배선에 손상을 주므로 이들을 고려하여 선택된다. 스페이서로는 예를 들어, 폴리스티렌 입자, SiO2 입자 등을 사용할 수 있다.
또한 스페이서의 산포밀도에 관하여는, 산포밀도가 너무 높으면 스페이서 주위의 액정의 배향상태를 흩트리므로 콘트라스트의 저하가 생기거나, 저온에서 액정체적이 작아진 경우에 표시부에 기포를 발생시키는 일이 있다. 또한 스페이서의 산포밀도가 너무 작으면, TFT 어레이기판과 대향기판과의 간격이 표시부에서 면내에서의 분포를 발생함에 따라 휘도얼룩이 발생한다. 이들 제약에 의하여 사용하는 스페이서의 경도에 따라 스페이서의 산포밀도가 선텍된다. 스페이서는 휘발성용액 (예를 들어 에타놀)중에 스페이서를 분산시킨 용액을 산포하여 도포할 수 있다.
다음, TFT 어레이기판 또는 대향기판중의 어느 일방의 기판상의 표시부의 주위에 예를 들어, 에폭시수지로 이루어지는 실링재를 실(seal) 형상으로 형성한다. 실링재에도 전술의 스페이서를 균일하게 분산시켜 함유시키므로 TFT 어레이기판과 대향기판과의 간격을 정밀하게 제어할 수 있다. 또한 실링재중에 함유시키는 스페이서로는 기판면내에 산포되는 실링재와는 다른 재료, 입자경의 것을 사용할 수도 있다.
또한 TFT 어레이기판과 대향기판의 사이의 간격에, 후술하는 진공주입법으로 액정을 주입하기 위하여 어느 기판상에 실링재를 형성하지만, 형성하는 영역을 나타내는 형상 패턴중에는 적어도 1개소에 액정주입구로 되는 절결(notch)을 형성하여 둘 필요가 있다. 액정을 진공주입법 이외의 방법의 공지의 기술로 도입하는 경우에는 실 형상의 절결은 불요하다. 실 형상의 형성에는 스크린인쇄나 시린지 (syringe)에 의한 묘화(시린지로 실링재를 토출하고, 실 형상에 맞추어 묘화(描畵)하는 방법) 등을 사용할 수 있다.
다음, TFT 어레이기판 또는 대향기판중의 적어도 어느 일방의 기판상에, TFT 어레이기판상에 형성된 트랜스퍼전극의 위치에 도전성을 가지는 트랜스퍼 재료를 도포한다. 이 트랜스퍼전극은 대향기판의 공통전극에의 공통전극 전위를 도입하는 전극단자이다. 트랜스퍼 재료로는 예를 들어, 에폭시수지에 도전성 입자를 분산시킨 재료를 사용할 수 있다. 트랜스퍼 재료의 도포로는, 스크린인쇄나 시린지에 의한 묘화 등을 사용할 수 있다. 또한 트랜스퍼전극은 적어도 1개소는 필요하다. 대형의 전기광학소자에서는 공통전극 전위의 신호원에서 대향기판의 공통전극에 대한 임피던스(impedance)를 작게 하는 것이 균일한 표시를 얻기 위하여 바람직하므로 표시부의 4 모퉁이에 형성하거나, 게이트측 인출배선 및 소스측 인출배선을 피하여 표시부의 주위에 복수개 형성하는 것이 바람직하다.
다음, TFT 어레이기판과 대향기판을 접합시킨다. 접합시킬 때, 실링재나 트랜스퍼재를 가압 및 가열하여 경화시기기 전에 TFT 어레이기판과 대향기판의 적층에 대하여 소정의 정도(精度)가 유지되도록 하는 것이 바람직하다. 적층의 정도가 유지되는 방법으로서는, 예를 들어 ① 소정의 정도로 TFT 어레이기판과 대향기판을 적층시킨 후, 적층시킨 양 기판의 단면에 UV 경화성의 수지를 도포하고, UV 경화재를 UV 조사 경화시키는 방법, ② 표시부 이외에 시린지 등으로 UV 경화성의 수지를 도포한 후에, 소정의 정도로 TFT 어레이기판과 대향기판을 적층시킨 후, UV 경화재를 UV 조사 경화시키는 방법 등이 있다. 이와 같이 처리된 후, TFT 어레이기판과 대향기판의 사이를 가압한 상태로 실링재나 트랜스퍼재를 가열에 의하여 경화시킨다.
다음, 적층된 TFT 어레이기판과 대향기판중 전기광학소자로서는 불요한 부분을 절단하여 TCP 접속단자부를 표면에 내거나, 액정주입구를 형성하여 공셀(cell)로 한다.
다음, 공셀을 진공중에 도입하여 공셀내를 진공으로 한 후, 주입구를 액정에 담근 상태로 대기개방하여 약정을 공셀내에 주입한다. 이 때, 공셀이 놓여진 분위기를 진공으로 하는 속도가 너무 빠르면, 공셀내에 남겨진 공기에 의하여 공셀이 부풀어 올라 실펑크(seal puncture)가 생기는 일이 있으므로 적절한 속도로 진공으로 하는 것이 바람직하다. 또한 주입구에 액정을 담근 후에 급속으로 공셀이 놓여진 분위기를 대기로 개방한 경우, 공셀에 대기압이 걸리거나, 스페이서가 변형하거나, 스페이서에 의하여 기판면이 손상하거나 하는 일이 있으므로 적절한 속도로 대기개방하는 것이 바람직하다.
다음, 주입구에 에폭시수지나 UV 경화수지 등으로 이루어지는 봉지재를 도포하고, 이것을 경화시키므로써 액정표시장치를 형성한다. 봉지재를 도포하기 전에 액정이 주입된 상태의 셀을 가압하여 TFT 어레이기판과 대행기판과의 사이의 간격이 일정하게 되도록 할 수도 있다.
다음, 봉지된 셀의 상하에 소정의 각도로 편광축을 정하여 편광판을 붙인다. 이 소정의 각도는 예를 들어, TN을 사용하여 액정층에 큰 실효전압을 인가한 때에 투과율이 작아지는 노말 화이트 모드(normally white mode)에서 표시를 하는 경우에는, 상하의 편광판의 편광축을 직교시키고, 또한 각각의 편광축을 근접하는 기판상의 액정의 디렉터의 방향에 평행 또는 직교시킨 각도이다. 특히, 시야각에 의한 표시특성 변화를 작게 할 수 있는 점에서, 근접하는 기판상의 디렉터에 편광축을 직교시킨 각도가 바람직하다.
또한 전기광학소자의 시야각 의존성을 개선할 수 있는 공지의 필름을 편광판 에 적층하는 것, 또는 이와 같은 필름이 적층된 편광판을 사용할 수 있다. 액정으로서 TN형 액정을 사용하는 경우에는, 상하의 기판에서 액정의 디렉터가 직교하도록 배향처리되지만, 편광판의 편광축은 근접하는 기판 표면의 디렉터 방향에 평행 또는 직교하는 방향으로 한다. 콘트라스트가 높은 표시를 얻기 위하여는, 액정에 전압이 인가된 상태에서 광이 투과하지 않도록 상하의 편광축이 직교하는 배치로 하는 것이 바람직하다.
여기서, 액정표시패널의 TCP 단자부에 전기적으로 프로빙(probing)하여 표시를 함으로써 표시특성을 검사하고, 소정의 특성이 얻어져 있지 않은 액정표시패널을 폐기한다. 이와 같이 함으로써 이하의 공정의 효율화, 사용하는 재료의 절약이 가능하다.
한편, 액정표시패널의 제조공정을 물리적으로 가능한 범위에서, 동일 기판상에 복수의 표시소자를 형성한 상태로 행하므로써 액정표시패널의 제조를 효율적으로 할 수 있다. 또한 액정표시패널의 표시특성의 검사는 편광판 등의 첩부전에 행하는 것도 가능한다. 이 경우는 검사시에 봉지된 셀의 상하에 편광판을 별치함으로써 검사가 실시가능하고, 소정의 특성이 얻어져 있지 않은 경우에는 이후의 공정에 흐르지 않도록 하여 사용하는 편광판 등의 절약이 가능하다. 또한 액정표시패널의 제조공정은 물리적으로 가능한 범위에서 전술의 공정의 순번을 바꿔 넣는 것이 가능하다.
이어서, 액정패널의 TCP 출력단자접속부에 이방성 도전막(ACF, anisotropic conductive film)을 사용하여 TCP를 접착한다. TCP의 드라이버 출력단자의 구조는 ① 제1 금속박막에 제1 절연막과 제2 절연막과 도전성박막이 적층되어 있고, 제1 금속박막과 도전성박막은 제4 포토리소그라피 공정으로 제1 절연막중 및 제2 절연막중에 형성되고, 또한 제1 금속박막까지 관통하는 콘택트홀로 전기적으로 접속된 구조, ② 제1 절연막과 제2 금속박막과 제2 절연막과 도전성박막이 적층되어 있고, 제2 금속박막 및 도전성박막은 제4 포토리소그라피 공정으로 제2 절연막중에 형성되고, 또한 제2 금속박막 표면까지 관통하는 콘택트홀로 전기적으로 접속된 구조의 어느 일방임과 동시에 TCP의 드라이버 출력접속단자부의 콘택트홀이 ACF로 덮여져 있다.
ACF는 TCP를 TCP의 드라이버 출력접속단자에 접속하는 것이다. ACF로서는, 열경화형 또는 열가소성형 수지중에 도전성 입자를 분산시킨 것이 사용된다. 이때 ACF는 제1 TCP 단자콘택트 및 제2 TCP 단자콘택트를 완전히 덮는 위치, 즉 제1 TCP 접속범위 및 제2 TCP 접속범위에 배치된다. TCP 단자부의 콘택트홀 단차부를 ACF로 덮으므로써 단차부에서 도전성박막에 균열(crack)등이 발생한 경우에도, 표시부 인출전극이 대기중의 습도에 폭로되는 일이 없게 되므로 습도에 의한 부식을 방지할 수 있다.
또한 TCP 단자부의 제1 TCP 접속전극, 제2 TCP 접속전극은 전기광학장치로서는 필수의 것은 아니다. 검사가 불요한 경우나 제1 금속박막 표면, 제2 금속박막 표면을 전기적으로 신뢰성이 높은 프로빙 기술을 사용하여 검사하면, 제1 TCP 접속전극 및 제2 TCP 접속전극을 생략하는 것도 가능하다. 이 경우에는 제1 TCP 단자콘택트 및 제2 TCP 단자콘택트는 ACF를 배치하는 범위내에서 최대한까지 크게 함으 로써 TCP와의 접속저항이 작게 되고, 또한 대기폭로되지 않으므로 바람직하다.
다음, 공지의 기술에 의하여 예를 들어 ACF나 납땜에 의하여 TCP를 구동회로기판과 접속하고, 다시 기타 필요한 제어회로기판, 외부신호와의 커넥터, 백라이트 시스템, 틀체를 부착함으로써 전기광학소자가 제조된다.
실시예 1∼3에 나타내는 바와 같이, 제2 금속박막(게이트배선, 소스배선 및 그 양방)에 질소원소를 함유하는 금속으로 이루어지는 제2 금속층을 적용한 경우에는 제2 금속층을 적용하지 않은 경우에 비하여 제2 금속박막과 투명도전막과의 콘택트저항이 저감되었다.
실시예 1
실시형태 1에 대응하는 실시예 1에서는, 제2 금속층을 게이트배선에 적용하고, 게이트배선 단자부에 30 ㎛ 의 콘택트홀을 4개 배치하였다. 게이트배선 ·단자부 투명전극간의 콘택트저항은 100 Ω정도로 되었다. 한편 제2 금속층을 적용하지 않은 경우에서는, 그 콘택트저항은 100 ㏀ 정도이었다. 제2 금속층을 적용한 경우에는 정상인 표시가 얻어졌지만 제2 금속층을 적용하지 않은 경우, TFT-LCD 모듈은 게이트배선 지연이 크고, 노말 화이트 모드에서 흑표시가 하얗게 빠지는 표시불량이 발생하였다.
실시예 2
실시형태 2에 대응하는 실시예 2의 경우에서는, 제2 금속층을 소스배선에 적용하고, 소스배선 단자부에 30 ㎛ 의 콘택트홀을 4개 배치하였다. 소스배선 ·단자부 투명전극간의 콘택트저항은 100 Ω정도로 되었다. 한편 제2 금속층을 적용하 지 않은 경우에서는, 그 콘택트저항은 100 ㏀ 정도이었다. 제2 금속층을 적용한 경우에는 정상인 표시가 얻어졌지만 제2 금속층을 적용하지 않은 경우, TFT-LCD 모듈은 흑표시에 있어서 소스배선 방향으로 휘도경사가 발생하고, 모듈 하부에서의 콘트라스트 저하가 확인되었다. 이것은 소스단자 접속저항이 크고, 특히 패널 하부에서의 신호지연에 의하여 기입특성이 악화한 때문이라고 생각된다.
실시예 3
실시형태 3에 대응하는 실시예 3에서는, 제2 금속층을 게이트배선 및 소스배선에 적용하고, 30 ㎛ 의 콘택트홀을 4개 배치하였다. 게이트배선, 소스배선과 투명전극간의 콘택트저항은 100 Ω정도로 되고, 정상인 표시특성이 얻어질 뿐만 아니라, 게이트배선, 소스배선 모두 저저항배선이 적용될 수 있으므로 실시예 2의 콘트라스트 250 이 300 정도까지 개선하였다.
이상과 같이 본 발명을 적용하여 제조된 전기광학소자(TFT-LCD)는, 본 발명을 적용하지 않은 종래의 전기광학소자에 비하여 투명전극과 배선금속과의 전기적 콘택트저항 특성 및 표시특성을 현저하게 향상시킬 수 있다.
본 발명의 제1∼제18의 전기광학소자의 제조방법에 의하면, 제1 금속박막(게이트전극(1), 게이트배선(21)) 및 제2 금속박막(소스전극(7), 소스배선(22), 드레인전극(6))에 저저항 배선재료(예를 들어, Al, Mo, W, Cu, Ag 및 이들을 주성분으로 하는 합금의 어느 것)를 사용하는 것이 가능하게 되고, 또한 제1 금속박막(게이 트전극(1), 게이트배선(21)) 및 제2 금속박막(소스전극(7), 소스배선(22), 드레인전극(6))과 화소전극(11)을 형성하는 투명도전성 금속박막과의 전기적 접속에 있어서 콘택트저항이 낮게 억제된다.
또한 제1 금속박막(게이트전극(1), 게이트배선(21)) 및 제2 금속박막(소스전극(7), 소스배선(22), 드레인전극(6))의 재료에 저저항 배선재료(예를 들어, Al, Mo, W, Cu, Ag 및 이들을 주성분으로 하는 합금의 어느 것)를 사용할 수 있으므로, 표시화면의 대형화 및 어레이기판의 박막화도 가능하게 되고, 어레이기판을 박막화한 경우는 어레이기판에서의 단차부의 높이가 낮아지므로 단선이 생기기 어렵게 되고, 신뢰성이 높은 TFT-LCD를 작성할 수 있다.

Claims (22)

  1. 박막트랜지스타가 전기적으로 접속된 화소전극을 가지는 표시화소가 제1 절연성기판상에 어레이상으로 형성되고, 또한 각 전기 박막트랜지스타를 선순차적으로 주사선택하는 게이트배선과 화소전극에 써넣을 신호전위를 부여하는 소스배선이 직교상태로 매트릭스상으로 형성되어 이루어지는 TFT 어레이기판과, 제2 절연성기판상에 칼라필타 및 공통전극이 형성되어 이루어지는 대향기판과의 사이에 액정층이 협지되어 전기 TFT 어레이기판과 대향기판이 서로 접합되어 있고, 또한 전기 TFT 어레이기판의 외측과 전기 대향기판의 외측에 각각 편광판이 형성되어 이루어지는 전기광학소자의 제조방법으로서,
    (a) 전기 제1 절연성기판상에 제1 금속박막을 성막한 후, 제1회째의 포토리소그라피 공정으로 전기 제1 금속박막을 패터닝하여 전기 게이트배선 및 전기 박막트랜지스타의 게이트전극을 형성하는 공정과,
    (b) 전기 (a) 공정의 후에, 그 상부에 제1 절연막과 반도체능동막과 옴콘택트막을 성막한 후, 제2회째의 포토리소그라피 공정으로 전기 반도체능동막과 전기 옴콘택트막을 전기 소스배선 및 전기 박막트랜지스타가 형성되는 부분보다 크고 연속한 형상으로 드라이에칭에 의하여 패터닝하는 공정과,
    (c) 전기 (b) 공정의 후에, 그 상부에 제2 금속박막을 성막한 후에 제3회째의 포토리소그라피 공정으로 전기 제2 금속박막을 패터닝하여 전기 소스배선과 전기 박막트랜지스타의 소스전극 및 드레인전극을 형성하고, 다시 전기 소스배선, 전기 소스전극 및 전기 드레인전극에서 튀어나온 부분의 전기 옴콘택트막을 드라이에칭에 의하여 에칭 제거하는 공정과,
    (d) 전기 (c) 공정의 후에, 그 상부에 제2 절연막을 성막한 후에 제4회째의 포토리소그라피 공정으로 전기 제2 절연막 및 전기 제1 절연막을 패터닝하여 적어도 전기 드레인전극 표면까지 관통하는 화소콘택트홀과 전기 제1 금속박막 표면까지 관통하는 제1 콘택트홀과 전기 제2 금속박막 표면까지 관통하는 제2 콘택트홀을 형성하는 공정과,
    (e) 전기 (d) 공정의 후에, 그 상부에 비정질 ITO로 이루어지는 투명도전성박막을 성막한 후에 제5회째의 포토리소그라피 공정으로 전기 투명도전성박막을 패터닝하여 화소전극을 형성하는 공정을 적어도 포함하고, 그리고 전기 제1 금속박막이 금속으로 이루어지는 제1층과, 그 상층에 금속에 질소원자를 첨가한 제2층의 적어도 2층 구조로 이루어지고, 제1층 및 제2층 중의 한층 또는 양층의 금속이 Al합금인 것을 특징으로 하는 전기광학소자의 제조방법.
  2. 박막트랜지스타가 전기적으로 접속된 화소전극을 가지는 표시화소가 제1 절연성기판상에 어레이상으로 형성되고, 또한 각 전기 박막트랜지스타를 선순차적으로 주사선택하는 게이트배선과 화소전극에 써넣을 신호전위를 부여하는 소스배선이 직교상태로 매트릭스상으로 형성되어 이루어지는 TFT 어레이기판과, 제2 절연성기판상에 칼라필타 및 공통전극이 형성되어 이루어지는 대향기판과의 사이에 액정층이 협지되어 전기 TFT 어레이기판과 대향기판이 서로 접합되어 있고, 또한 전기 TFT 어레이기판의 외측과 전기 대향기판의 외측에 각각 편광판이 형성되어 이루어지는 전기광학소자의 제조방법으로서,
    (a) 전기 제1 절연성기판상에 제1 금속박막을 성막한 후, 제1회째의 포토리소그라피 공정으로 전기 제1 금속박막을 패터닝하여 전기 게이트배선 및 전기 박막트랜지스타의 게이트전극을 형성하는 공정과,
    (b) 전기 (a) 공정의 후에, 그 상부에 제1 절연막과 반도체능동막과 옴콘택트막을 성막한 후, 제2회째의 포토리소그라피 공정으로 전기 반도체능동막과 전기 옴콘택트막을 전기 소스배선 및 전기 박막트랜지스타가 형성되는 부분보다 크고 연속한 형상으로 드라이에칭에 의하여 패터닝하는 공정과,
    (c) 전기 (b) 공정의 후에, 그 상부에 제2 금속박막을 성막한 후에 제3회째의 포토리소그라피 공정으로 전기 제2 금속박막을 패터닝하여 전기 소스배선과 전기 박막트랜지스타의 소스전극 및 드레인전극을 형성하고, 다시 전기 소스배선, 전기 소스전극 및 전기 드레인전극에서 튀어나온 부분의 전기 옴콘택트막을 드라이에칭에 의하여 에칭 제거하는 공정과,
    (d) 전기 (c) 공정의 후에, 그 상부에 제2 절연막을 성막한 후에 제4회째의 포토리소그라피 공정으로 전기 제2 절연막 및 전기 제1 절연막을 패터닝하여 적어도 전기 드레인전극 표면까지 관통하는 화소콘택트홀과 전기 제1 금속박막 표면까지 관통하는 제1 콘택트홀과 전기 제2 금속박막 표면까지 관통하는 제2 콘택트홀을 형성하는 공정과,
    (e) 전기 (d) 공정의 후에, 그 상부에 비정질 ITO로 이루어지는 투명도전성박막을 성막한 후에 제5회째의 포토리소그라피 공정으로 전기 투명도전성박막을 패터닝하여 화소전극을 형성하는 공정을 적어도 포함하고, 그리고 전기 제2 금속박막이 금속으로 이루어지는 제1층과, 그 상층에 금속에 질소원자를 첨가한 제2층의 적어도 2층 구조로 이루어지고, 제1층 및 제2층 중의 한층 또는 양층의 금속이 Al합금인 것을 특징으로 하는 전기광학소자의 제조방법.
  3. 박막트랜지스타가 전기적으로 접속된 화소전극을 가지는 표시화소가 제1 절연성기판상에 어레이상으로 형성되고, 또한 각 전기 박막트랜지스타를 선순차적으로 주사선택하는 게이트배선과 화소전극에 써넣을 신호전위를 부여하는 소스배선이 직교상태로 매트릭스상으로 형성되어 이루어지는 TFT 어레이기판과, 제2 절연성기판상에 칼라필타 및 공통전극이 형성되어 이루어지는 대향기판과의 사이에 액정층이 협지되어 전기 TFT 어레이기판과 대향기판이 서로 접합되어 있고, 또한 전기 TFT 어레이기판의 외측과 전기 대향기판의 외측에 각각 편광판이 형성되어 이루어지는 전기광학소자의 제조방법으로서,
    (a) 전기 제1 절연성기판상에 제1 금속박막을 성막한 후, 제1회째의 포토리소그라피 공정으로 전기 제1 금속박막을 패터닝하여 전기 게이트배선 및 전기 박막트랜지스타의 게이트전극을 형성하는 공정과,
    (b) 전기 (a) 공정의 후에, 그 상부에 제1 절연막과 반도체능동막과 옴콘택트막을 성막한 후, 제2회째의 포토리소그라피 공정으로 전기 반도체능동막과 전기 옴콘택트막을 전기 소스배선 및 전기 박막트랜지스타가 형성되는 부분보다 크고 연속한 형상으로 드라이에칭에 의하여 패터닝하는 공정과,
    (c) 전기 (b) 공정의 후에, 그 상부에 제2 금속박막을 성막한 후에 제3회째의 포토리소그라피 공정으로 전기 제2 금속박막을 패터닝하여 전기 소스배선과 전기 박막트랜지스타의 소스전극 및 드레인전극을 형성하고, 다시 전기 소스배선, 전기 소스전극 및 전기 드레인전극에서 튀어나온 부분의 전기 옴콘택트막을 드라이에칭에 의하여 에칭 제거하는 공정과,
    (d) 전기 (c) 공정의 후에, 그 상부에 제2 절연막을 성막한 후에 제4회째의 포토리소그라피 공정으로 전기 제2 절연막 및 전기 제1 절연막을 패터닝하여 적어도 전기 드레인전극 표면까지 관통하는 화소콘택트홀과 전기 제1 금속박막 표면까지 관통하는 제1 콘택트홀과 전기 제2 금속박막 표면까지 관통하는 제2 콘택트홀을 형성하는 공정과,
    (e) 전기 (d) 공정의 후에, 그 상부에 비정질 ITO로 이루어지는 투명도전성박막을 성막한 후에 제5회째의 포토리소그라피 공정으로 전기 투명도전성박막을 패터닝하여 화소전극을 형성하는 공정을 적어도 포함하고, 그리고 전기 제1 금속박막 및 제2 금속박막이 금속으로 이루어지는 제1층과, 그 상층에 금속에 질소원자를 첨가한 제2층의 적어도 2층 구조로 이루어지고, 제1층 및 제2층 중의 한층 또는 양층의 금속이 Al합금인 것을 특징으로 하는 전기광학소자의 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 전기 제조방법으로 제조된 TFT 어레이기판을 어레이공정 종료후 아닐링처리에 의하여 전기 비정질화된 투명도전성박막을 다결정화하고, 또한 전기 제조방법으로 형성된 박막트랜지스타의 트랜지스타 특성을 안정화시키는 전기광학소자의 제조방법.
  8. 제2항에 있어서, 전기 제조방법으로 제조된 TFT 어레이기판을 어레이공정 종료후 아닐링처리에 의하여 전기 비정질화된 투명도전성박막을 다결정화하고, 또한 전기 제조방법으로 형성된 박막트랜지스타의 트랜지스타 특성을 안정화시키는 전기광학소자의 제조방법.
  9. 제3항에 있어서, 전기 제조방법으로 제조된 TFT 어레이기판을 어레이공정 종료후 아닐링처리에 의하여 전기 비정질화된 투명도전성박막을 다결정화하고, 또한 전기 제조방법으로 형성된 박막트랜지스타의 트랜지스타 특성을 안정화시키는 전기광학소자의 제조방법.
  10. 제1항에 있어서, 전기 화소전극을 형성하는 투명도전성박막과 전기 제1 콘택트홀을 개재하여 전기적으로 접속된 전기 제1 금속박막의 계면 근방이 전기 금속에 질소원자를 첨가한 제2층인 전기광학소자의 제조방법.
  11. 제2항에 있어서, 전기 화소전극을 형성하는 투명도전성박막과 전기 제2 콘택트홀을 개재하여 전기적으로 접속된 전기 제2 금속박막의 계면 근방이 전기 금속에 질소원자를 첨가한 제2층인 전기광학소자의 제조방법.
  12. 제3항에 있어서, 전기 화소전극을 형성하는 투명도전성박막과 전기 제1 콘택트홀 또는 전기 제2 콘택트홀을 개재하여 전기적으로 접속된 전기 제1 금속박막 및 제2 금속박막의 계면 근방이 전기 금속에 질소원자를 첨가한 제2층인 전기광학소자의 제조방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 박막트랜지스타가 전기적으로 접속된 화소전극을 가지는 표시화소가 제1 절연성기판상에 어레이상으로 형성되고, 또한 각 전기 박막트랜지스타를 선순차적으로 주사선택하는 게이트배선과 화소전극에 써넣을 신호전위를 부여하는 소스배선이 게이트 절연막을 개재하여 직교상태로 매트릭스상으로 형성되어 이루어지는 TFT 어레이기판과, 제2 절연성기판상에 칼라필타 및 공통전극이 형성되어 이루어지는 대향기판과의 사이에 액정층이 협지되어 전기 TFT 어레이기판과 대향기판이 서로 접합되어 있고, 또한 전기 TFT 어레이기판의 외측과 전기 대향기판의 외측에 각각 편광판이 형성되어 이루어지는 전기광학소자의 제조방법으로서,
    (a) 전기 제1 절연성기판상에 제1 금속박막을 성막한 후, 제1회째의 포토리소그라피 공정으로 전기 제1 금속박막을 패터닝하여 전기 게이트배선 및 전기 박막트랜지스타의 게이트전극을 형성하는 공정과,
    (b) 전기 (a) 공정의 후에, 그 상부에 게이트 절연막과 반도체능동막과 옴콘택트막을 성막한 후, 제2회째의 포토리소그라피 공정으로 전기 반도체능동막과 전기 옴콘택트막을 전기 소스배선 및 전기 박막트랜지스타가 형성되는 부분보다 크고 연속한 형상으로 드라이에칭에 의하여 패터닝하는 공정과,
    (c) 전기 (b) 공정의 후에, 그 상부에 제2 금속박막을 성막한 후에 제3회째의 포토리소그라피 공정으로 전기 제2 금속박막을 패터닝하여 전기 옴콘택트막을 개재하여 전기 반도체능동막과 접속하도록 하여 전기 박막트랜지스타의 소스전극 및 드레인전극을 형성하고, 전기 소스전극과 접속하는 전기 소스배선을 형성하고, 다시 전기 소스배선, 전기 소스전극 및 전기 드레인전극에서 튀어나온 부분의 전기 옴콘택트막을 드라이에칭에 의하여 에칭 제거하는 공정과,
    (d) 전기 (c) 공정의 후에, 그 상부에 파시베이션막을 성막한 후에 제4회째의 포토리소그라피 공정으로 전기 파시베이션막 및 전기 게이트 절연막을 패터닝하여 적어도 전기 드레인전극 표면까지 관통하는 화소콘택트홀과 전기 제1 금속박막 표면까지 관통하는 제1 콘택트홀과 전기 제2 금속박막 표면까지 관통하는 제2 콘택트홀을 형성하는 공정과,
    (e) 전기 (d) 공정 후에, 그 상부에 비정질 ITO로 이루어지는 투명도전성박막을 성막한 후에 제5회째의 포토리소그라피 공정으로 전기 투명도전성박막을 패터닝하여 전기 화소콘택트홀을 개재하여 전기 드레인 전극과 접속하도록 하여 전기 화소전극을 형성하고 전기 제1 콘택트홀을 개재하여 전기 제1 금속박막 표면과 접속하도록하여 제1 TCP 접속전극을 형성하고, 전기 제2 콘택트홀을 개재하여 전기 제2 금속박막 표면과 접속하도록 제2 TCP 접속전극을 형성하는 공정을 적어도 포함하고, 그리고 전기 제1 금속박막을 성막하는 공정은 금속으로 이루어지는 제1층을 성막하는 공정 후에, 전기 금속에 질소원자를 첨가한 제2층을 성막하는 공정을 포함하고, 전기 제1 금속박막이 금속으로 이루어지는 제1층과, 그 상층에 금속에 질소원자를 첨가한 제2층의 적어도 2층 구조로 이루어지고, 제1층 및 제2층 중의 한층 또는 양층의 금속이 Al합금인 것을 특징으로 하는 전기광학소자의 제조방법.
  20. 삭제
  21. 제19항에 있어서, 전기 화소전극을 형성하는 투명도전성박막과 전기 제1 콘택트홀을 개재하여 전기적으로 접속된 전기 제1 금속박막의 계면 근방이 전기 금속에 질소원자를 첨가한 제2층인 전기광학소자의 제조방법.
  22. 삭제
KR1020010016163A 2000-03-30 2001-03-28 전기광학소자의 제조방법 Expired - Lifetime KR100792982B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-095436 2000-03-30
JP2000095436A JP2001281698A (ja) 2000-03-30 2000-03-30 電気光学素子の製法

Publications (2)

Publication Number Publication Date
KR20010095037A KR20010095037A (ko) 2001-11-03
KR100792982B1 true KR100792982B1 (ko) 2008-01-08

Family

ID=18610337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010016163A Expired - Lifetime KR100792982B1 (ko) 2000-03-30 2001-03-28 전기광학소자의 제조방법

Country Status (4)

Country Link
US (1) US6468822B2 (ko)
JP (1) JP2001281698A (ko)
KR (1) KR100792982B1 (ko)
TW (1) TW574584B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840010B2 (ja) * 1999-10-19 2006-11-01 東北パイオニア株式会社 発光ディスプレイの製造方法
KR100720087B1 (ko) * 2000-07-31 2007-05-18 삼성전자주식회사 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100776505B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 화소전극 제조 방법
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100803566B1 (ko) * 2001-07-25 2008-02-15 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
TWI242053B (en) * 2002-03-01 2005-10-21 Ind Tech Res Inst Low temperature method for producing ultra-planar indium tin oxide (ITO)
KR100870697B1 (ko) * 2002-03-07 2008-11-27 엘지디스플레이 주식회사 저저항 구리배선 형성방법
KR100848102B1 (ko) * 2002-05-22 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100904524B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100905052B1 (ko) * 2003-02-26 2009-06-30 엘지디스플레이 주식회사 몰리브덴/구리 배선의 제조 방법
KR101012784B1 (ko) * 2003-06-09 2011-02-08 삼성전자주식회사 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
KR100905662B1 (ko) * 2003-06-26 2009-06-30 엘지디스플레이 주식회사 액정표시장치 제조 방법 및 배선 구조
KR100527195B1 (ko) * 2003-07-25 2005-11-08 삼성에스디아이 주식회사 유기전계 발광표시장치
KR100546668B1 (ko) 2003-09-08 2006-01-26 엘지전자 주식회사 유기 ｅｌ 디스플레이 패널 제조 방법
KR101219038B1 (ko) 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101122228B1 (ko) 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4700352B2 (ja) * 2005-01-12 2011-06-15 出光興産株式会社 Ｔｆｔ基板及びその製造方法
CN101137933A (zh) * 2005-03-11 2008-03-05 Lg化学株式会社 具有银覆盖的电极的lcd器件
TWI271865B (en) * 2005-04-06 2007-01-21 Au Optronics Corp Thin film transistor
CN100573914C (zh) * 2005-04-29 2009-12-23 友达光电股份有限公司 薄膜晶体管元件
JP2006330021A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 液晶表示装置
CN100369268C (zh) * 2005-06-03 2008-02-13 友达光电股份有限公司 薄膜晶体管元件及其制造方法
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20070092455A (ko) 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
KR101263193B1 (ko) * 2006-05-02 2013-05-10 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
TWI316295B (en) * 2006-05-17 2009-10-21 Au Optronics Corp Thin film transistor
JP4728170B2 (ja) 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置
WO2008001595A1 (fr) * 2006-06-30 2008-01-03 Sharp Kabushiki Kaisha Dispositif d'affichage à cristaux liquides et procédé de fabrication du dispositif d'affichage à cristaux liquides
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
US8243236B2 (en) * 2006-10-18 2012-08-14 Sharp Kabushiki Kaisha Liquid crystal display and method for manufacturing liquid crystal display
WO2008072423A1 (ja) * 2006-12-14 2008-06-19 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の製造方法
EP2128690B1 (en) * 2007-01-24 2013-10-23 Sharp Kabushiki Kaisha Liquid crystal display device
WO2008093467A1 (ja) * 2007-01-31 2008-08-07 Sharp Kabushiki Kaisha 液晶表示装置
CN101663612B (zh) 2007-04-13 2011-07-27 夏普株式会社 液晶显示装置
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
WO2009001508A1 (ja) * 2007-06-26 2008-12-31 Sharp Kabushiki Kaisha 液晶表示装置、及び液晶表示装置の製造方法
TW202517074A (zh) 2009-08-07 2025-04-16 日商半導體能源研究所股份有限公司 半導體裝置
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
CN103943683B (zh) * 2013-12-06 2017-12-26 山东大学（威海） 一种铟锡锌氧化物同质薄膜晶体管及其制备方法
US9793361B2 (en) * 2014-09-10 2017-10-17 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
CN107092111B (zh) * 2016-02-17 2021-06-11 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN107195749B (zh) * 2017-05-22 2019-08-02 中山大学 一种实现单根GaTe/ZnO异质结纳米线电泵浦发光二极管的方法
JP7339016B2 (ja) * 2019-04-24 2023-09-05 株式会社アルバック 表示装置、配線膜、配線膜製造方法
CN112002764A (zh) * 2020-08-11 2020-11-27 Tcl华星光电技术有限公司 Tft器件及其制备方法、tft阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124088A (ja) * 1997-06-27 1999-01-29 Fujitsu Ltd 液晶表示パネル及びその製造方法
KR19990067999A (ko) * 1998-01-19 1999-08-25 가나이 쓰도무 액정표시장치
JP2000081632A (ja) * 1998-09-03 2000-03-21 Sharp Corp 薄膜トランジスタ及び液晶表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62277746A (ja) * 1986-05-27 1987-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
DE69635239T2 (de) * 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
EP0829748A3 (en) 1996-09-13 1999-12-15 Sony Corporation Reflective guest-host liquid-crystal display device
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JPH11119251A (ja) * 1997-10-14 1999-04-30 Matsushita Electric Ind Co Ltd アクティブマトリックス基板の製造方法
JP3078266B2 (ja) * 1997-11-25 2000-08-21 株式会社東芝 静電気対策を施した電極配線基板、これを用いた表示装置、及びアクテイブマトリクス型液晶表示装置の製造方法
JP3765194B2 (ja) * 1998-01-19 2006-04-12 株式会社日立製作所 液晶表示装置
JP3361451B2 (ja) * 1998-03-24 2003-01-07 出光興産株式会社 反射型液晶表示装置用カラーフィルタ及びそれを用いた反射型液晶表示装置
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124088A (ja) * 1997-06-27 1999-01-29 Fujitsu Ltd 液晶表示パネル及びその製造方法
KR19990067999A (ko) * 1998-01-19 1999-08-25 가나이 쓰도무 액정표시장치
JP2000081632A (ja) * 1998-09-03 2000-03-21 Sharp Corp 薄膜トランジスタ及び液晶表示装置
KR20000022736A (ko) * 1998-09-03 2000-04-25 마찌다 가쯔히꼬 박막 트랜지스터 및 액정 표시 장치

Also Published As

Publication number Publication date
KR20010095037A (ko) 2001-11-03
US6468822B2 (en) 2002-10-22
JP2001281698A (ja) 2001-10-10
TW574584B (en) 2004-02-01
US20010029054A1 (en) 2001-10-11

Similar Documents

Publication Publication Date Title
KR100792982B1 (ko) 전기광학소자의 제조방법
KR100508008B1 (ko) 전기광학소자의제조방법
JP3431856B2 (ja) 液晶表示装置の製造方法
US6184966B1 (en) Semiconductor device and method for producing the same
JP4720970B2 (ja) 液晶表示装置
US8039852B2 (en) Thin film transistor for a liquid crystal device in which a sealing pattern is electrically connected to a common electrode wiring
US7550183B2 (en) Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display, liquid crystal display and electronic information equipment
US6665045B2 (en) Liquid crystal display panel and method of manufacturing the same
KR100415611B1 (ko) 액정표시소자 및 그 제조방법과 이를 이용한 배향막재생방법
US7110058B2 (en) Method of fabricating liquid crystal display device
JP2002296609A (ja) 液晶表示装置及びその製造方法
JP3234168B2 (ja) Ｔｆｔアレイ基板の製造方法
KR101123452B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
US20020085142A1 (en) Liquid crystal display device and method of manufacturing the same
JPH1152423A (ja) 液晶表示装置および該装置に用いられるアクティブマトリクス基板の製法
JP3309155B2 (ja) Ｔｆｔアレイ
JP2008108807A (ja) 非線形素子、非線形素子の製造方法、および電気光学装置
KR20020002591A (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR20040036987A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN100437251C (zh) 在涂覆形成的夹层绝缘膜上具有透明导电膜的液晶显示器
JP2001005028A (ja) 液晶表示装置とその製造方法
US6341005B1 (en) Method for producing liquid crystal device with conductors arranged in a matrix
KR101211245B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조방법
JPH1124088A (ja) 液晶表示パネル及びその製造方法
JPH0922030A (ja) 液晶表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010328

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040831

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010328

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060322

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061016

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070613

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071127

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20071204

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080102

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080102

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20121227

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20131218

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141230

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151217

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20161219

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20171219

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20181219

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20191219

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20201217

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20210928

Termination category: Expiration of duration