[go: up one dir, main page]

KR100788392B1 - 횡전계 방식 액정 표시 장치의 구동방법 - Google Patents

횡전계 방식 액정 표시 장치의 구동방법 Download PDF

Info

Publication number
KR100788392B1
KR100788392B1 KR1020030044921A KR20030044921A KR100788392B1 KR 100788392 B1 KR100788392 B1 KR 100788392B1 KR 1020030044921 A KR1020030044921 A KR 1020030044921A KR 20030044921 A KR20030044921 A KR 20030044921A KR 100788392 B1 KR100788392 B1 KR 100788392B1
Authority
KR
South Korea
Prior art keywords
common
voltage
pixel
common voltage
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030044921A
Other languages
English (en)
Other versions
KR20050004661A (ko
Inventor
이재균
김경석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030044921A priority Critical patent/KR100788392B1/ko
Priority to US10/879,207 priority patent/US7443372B2/en
Publication of KR20050004661A publication Critical patent/KR20050004661A/ko
Application granted granted Critical
Publication of KR100788392B1 publication Critical patent/KR100788392B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 공통 전압의 스윙(swing)에 의한 누설 전류를 방지하기 위한 횡전계 방식의 액정 표시 장치의 구동 방법에 관한 것으로, 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 화소 영역에 형성된 화소 전극과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 공통 라인을 포함하여 이루어진 횡전계 방식 액정 표시 장치의 구동 방법에 있어서, 첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안의 주기로 짝수 번째 공통 라인들에 제 1 공통 전압 및 제 2 공통 전압을 교번적으로 인가하고, 홀수번째 공통 라인들에 제 2 공통 전압 및 제 1 공통 전압을 교번적으로 인가하고, 각 게이트 라인에 인가되는 게이트 로우 전압을 상기 제 2 공통 전압이 제 1 공통 전압으로 변환될 때 픽셀 전압보다 낮게 인가한 것이다.
횡전계 방식, 공통 라인, 공통 전압, 액정표시장치의 구동 방법

Description

횡전계 방식 액정 표시 장치의 구동방법{Method for driving In-Plane Switching mode Liquid Crystal Display Device}
도 1은 일반적인 횡전계 방식 액정 표시 장치를 나타낸 개략적인 단면도
도 2는 종래의 횡전계 방식 액정 표시 장치의 화소 구조를 나타낸 레이아웃도
도 3은 도 2의 Ⅰ-Ⅰ' 라인 상의 구조 단면도
도 4는 도 2의 Ⅱ-Ⅱ' 라인 상의 구조 단면도
도 5는 도 2의 화소 구조의 간략한 등가회로도
도 6은 도 2의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도
도 7은 종래의 횡전계 방식 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면
도 8은 종래의 횡전계 방식 액정 표시 장치의 게이트 드라이버 내부를 나타낸 블럭도
도 9는 종래의 횡전계 방식 액정 표시 장치의 게이트 드라이버의 TCP 구조 및 상기 TCP 구조에서의 입출력 신호 변화를 나타낸 타이밍도
도 10은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조를 나타낸 레이아웃도
도 11은 도 10의 Ⅲ-Ⅲ' 라인 상의 구조 단면도
도 12는 도 10의 Ⅳ-Ⅳ' 라인 상의 구조 단면도
도 13은 본 발명의 제 2 실시예 따른 횡전계 방식 액정 표시 장치의 화소 구조를 나타낸 레이아웃도
도 14는 도 13의 Ⅴ-Ⅴ' 라인 상의 구조 단면도
도 15는 도 13의 Ⅵ-Ⅵ' 라인 상의 구조 단면도
도 16은 본 발명의 제 1, 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 등가 회로도
도 17은 본 발명의 제 1 실시예의 구동 방법에 따른 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도
도 18은 본 발명의 제 2 실시예의 구동 방법에 따른 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도
도 19는 도 18의 구동 방법에 따른 문제점을 설명하기 위한 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도
도 20은 본 발명의 제 3 실시예의 구동 방법에 따른 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도
도 21은 본 발명의 제 4 실시예의 구동 방법에 따른 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도
*도면의 주요 부분에 대한 부호 설명*
200 : 기판 210 : 게이트 라인
215 : 게이트 절연막 220 : 데이터 라인
220c : 드레인 전극 225 : 보호막
230 : 화소 전극 240 : 공통 전극
250 : 공통 라인 TFT : 박막 트랜지스터
본 발명은 횡전계 방식의 액정 표시 장치에 관한 것으로, 특히 공통 전압의 스윙(swing)에 의한 누설 전류를 방지하기 위한 횡전계 방식의 액정 표시 장치의 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)을 대체하면서LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
일반적인 액정 표시 장치의 구조를 살펴보면, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 드라이버로 크게 구분됨을 알 수 있다.
상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 기판과, 상기 제 1, 제 2 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 기판(박막 트랜지스터 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고, 제 2 기판(칼라 필터 어레이 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 실재(sealant)에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.
그리고, 액정 패널에 신호를 인가하기 위한 드라이버는 게이트 라인에 주사 신호를 인가하는 게이트 드라이버와, 데이터 라인에 신호를 인가하는 소오스 드라이버로 구분되며, 각 드라이버는 마이컴의 제어를 받는다.
한편, 상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.
따라서, 전기장의 인가 상태에 따라 분극 특성을 보이는 액정에 빛을 조사하게 되면, 액정의 분자 배향 방향을 임의로 조절할 수 있고, 액정의 배향 상태에 따라 통과되는 빛의 양이 조절되어 화상 정보를 표현할 수 있다.
전술한 바와 같이, 제 1 기판에 화소 전극이, 제 2 기판에 공통 전극이 형성되어, 수직 방향으로 걸리는 전기장에 의한 액정이 구동되는 일반적인 액정 표시 장치는 시야각 특성이 우수하지 못한 단점을 갖고 있다. 이러한 단점을 극복하기 위해서 수평 전계를 형성하여 액정을 구동하는 횡전계 방식(IPS mode : In-Plane Switching mode) 액정 표시 장치가 제안되고 있다.
상기 횡전계 방식 액정 표시 장치의 장점으로는 광 시야각이 가능하다는 것 이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. 또한, 일반적으로 사용되는 TN 모드의 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.
이하, 첨부된 도면을 참조하여 종래의 횡전계 방식 액정 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일반적인 횡전계 방식 액정 표시 장치를 나타낸 개략적인 단면도이다.
도 1과 같이, 일반적인 횡전계 방식 액정 표시 장치는 제 1 기판(1)과 이에 대향되는 제 2 기판(2) 및 그 사이에 충진된 액정층(3)으로 이루어진다.
여기서, 상기 제 1 기판(1)은 기판(10) 상에 TFT(박막 트랜지스터) 어레이가 매트릭스 형태로 형성되어 있으며, 도시되어 있지는 않지만, 상기 박막 트랜지스터의 드레인 전극과 화소 전극(20)이 연결되어 배치되어 있으며, 상기 화소 전극(20)과 소정 간격 이격하여 공통전극(30)이 형성되어 있다.
그리고, 상기 제 1 기판(1)에 대향된 제 2 기판(2)에는, 도시되어 있지는 않지만, 화소 이외의 영역을 가리는 블랙 매트릭스층, 칼라 색상을 구현하는 칼라 필터층이 형성되어 있다.
상술한 바와 같이 횡전계 방식 액정 표시 장치는 동일 기판상에 화소전극(20)과 공통전극(30)이 모두 존재하며, 두 전극 사이에 형성되는 수평 전계에 의해 액정이 구동된다.
한편, 이와 같은 일반적인 횡전계 방식 액정 표시 장치의 구동 방법을 살펴 보면 다음과 같다.
횡전계 방식 액정 표시 장치를 포함한 일반적인 액정 표시 장치는 각 화소가 매트릭스 형태로 배열되어 하나의 게이트 라인에 주사 신호가 입력되었을 때, 그 라인에 해당하는 화소에 영상 신호가 인가되는 방식을 취한다.
그런데, 상기 제 1, 제 2 기판 사이에 주입된 액정은 DC 전압을 오랫동안 인가하면 특성 열화가 일어나므로, 이를 방지하기 위하여 인가 전압의 극성을 주기적으로 바꾸어 구동하며, 이러한 방식을 극성 반전 방식이라 한다.
상기 극성 반전 방식에는 프레임 반전(Frame Inversion), 라인 반전(Line Inversion), 열 반전(Column Inversion) 및 도트 반전(Dot Inversion) 방식 등이 있다.
상기 프레임 반전 방식은, 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 프레임 단위로 동일하도록 인가하는 방식이다. 즉, 짝수 프레임(Even Frame)에 정(+) 극성의 데이터 전압이 인가되었다면, 홀수 프레임(Odd Frame)에는 부(-) 극성의 데이터 전압이 인가되는 방식이다. 그러나, 이와 같은 프레임 반전 구동 방법은 스위칭시 발생하는 소모 전류가 적다는 장점은 가지고 있으나, 정 극성과 부 극성의 투과율 비대칭 현상에 의한 플리커(Flicker) 현상에 민감하고 데이터간 간섭에 의한 크로스토크(Crosstalk)에 매우 취약한 단점을 갖고 있다.
또한, 상기 라인 반전 방식은 일반적으로 저 해상도(VGA, SVGA)에 널리 사용되는 극성 반전 구동 방법으로, 공통 전극 전압에 대한 액정에 인가되는 데이터 전 압의 극성이 수평 라인 단위로 달라지도록 데이터 전압이 인가된다. 즉, 홀수 번째 게이트 라인에 정(+) 극성이 인가되고 짝수 번째 게이트 라인에는 부(-) 극성의 데이터 전압이 인가되었다면, 다음 프레임에서는 홀수 번째 게이트 라인에 부(-) 극성의 데이터 전압이 인가되고 짝수 번째 게이트 라인에는 정(+) 극성의 데이터 전압이 인가된다. 이와 같은 라인 반전 방식은 인접 라인간의 반대 극성의 데이터 전압이 인가되므로 라인간 휘도 편차가 공간 평균화법(spatial averaging)에 의해 프레임 반전 대비 플리커 현상이 작아지고, 수직 방향으로는 반대 극성의 전압이 분포하여 데이터간에 발생하는 커플링(coupling) 현상이 상쇄되어 프레임 반전 대비 수직 크로스토크(Vertical Crosstalk)가 작다. 그러나, 수평 방향으로는 동일 극성의 전압이 분포되어 수평 크로스토크(Horizontal Crosstalk)가 발생하고, 프레임 반전 대비 스위칭 반복 횟수가 증가하므로 소비 전류가 증가하는 단점이 있다.
상기 열 반전 방식은 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 수직 방향으로 동일하고 수평 방향으로는 반대 극성으로 인가하는 구동 방법이다. 이는, 프레임 반전 방식에 비하여 공간 평균화법에 의해 플리커 현상이 프레임 반전 방식에 비해 작고, 수평 크로스토크가 작다. 그러나, 공통 전극 전압 대비 수직 방향으로 인접 라인간 반대 극성의 데이터 전압을 인가해야 하므로 고전압용 칼럼 드라이버(Column Drive IC)를 사용해야 한다.
마지막으로, 도트 반전 방식은 현재 가장 우수한 화질을 구현하는 극성 반전 구동 방법으로 고해상도(XGA, SXGA, UXGA)에 적용되며, 상하좌우 모든 방향에서 인접 화소간 데이터 전압의 극성이 반대이다. 따라서, 공간 평균화법에 의해 플리커 현상을 최소화시킬 수 있으나, 고 전압용 소오스 드라이버를 사용해야 하고 소비 전류가 크다는 단점을 갖고 있다.
이하, 도트 반전 구동 방식을 취하는 종래의 횡전계 방식 액정 표시 장치에 대해 설명한다.
도 2는 종래의 횡전계 방식 액정 표시 장치의 화소 구조를 나타낸 레이 아웃도이며, 도 3은 도 2의 Ⅰ-Ⅰ' 라인 상의 구조 단면도이며, 도 4는 도 2의 Ⅱ-Ⅱ' 라인 상의 구조 단면도이다.
도 2와 같이, 종래의 횡전계 방식 액정 표시 장치는 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(40) 및 복수개의 데이터 라인(50)과, 상기 복수개의 게이트 라인(40) 각각에 소정 간격 이격하여 형성된 복수개의 공통 라인(60)과, 상기 복수개의 게이트 라인(40) 및 복수개의 데이터 라인(50)의 교차점에 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 복수개의 박막 트랜지스터(TFT) 각각의 드레인 전극과 연결되어 '｜' 형태로 화소 영역에 형성되는 화소 전극(20)과, 상기 화소 영역 내에 상기 화소 전극(20)과 소정 간격 이격되고 상기 공통 라인(60)에 연결되어 상기 화소 영역 내에 ' ∩' 형태로 형성되는 공통 전극(30)을 포함하여 이루어진다.
이하, 도 3 내지 도 4를 참조하여 종래의 횡전계 방식 액정 표시 장치의 형성 방법에 대해 설명한다.
먼저, 기판(10) 상에 금속을 전면 증착하고 이를 선택적으로 제거하여 수평 방향으로, 게이트 전극이 돌출된 게이트 라인(40)과 상기 게이트 라인(40)과 동일 한 방향으로 소정 간격 이격하여 공통 라인(60)을 형성한다.
상기 게이트 라인(40) 및 공통 라인(60)을 포함한 기판(10) 전면에 게이트 절연막(25)을 형성한다.
상기 게이트 전극 상부에 해당하도록 상기 게이트 절연막(25) 상에 반도체층(미도시)을 형성한다. 상기 게이트 절연막(25) 및 반도체층을 포함한 기판에 금속을 증착하고 선택적으로 제거하여 상기 게이트 라인(40)과 수직한 방향으로 데이터 라인(50) 및 소오스/드레인 전극(50c)을 형성한다. 이 때, 상기 게이트 전극, 반도체층, 소오스/드레인 전극(50c)으로 이루어진 박막 트랜지스터(TFT)가 형성된다.
상기 데이터 라인(50)을 포함한 기판(10) 전면에 보호막(35)을 형성한다. 상기 박막 트랜지스터(TFT)의 드레인 전극(50c)과 상기 공통 라인(60)의 소정 부분에 콘택 홀을 형성하고, 상기 보호막(35) 상에 금속을 전면 증착하고 이를 패터닝하여, 박막 트랜지스터(TFT)의 드레인 전극(50c)과 연결되는 화소 전극(20)과 상기 화소 전극(20)과 소정 간격 이격하여 상기 공통 라인(60)과 연결되는 공통 전극(30)을 형성한다.
이와 같이, 상기 공통 전극(30)은 하부에 형성된 공통 라인(60)과 콘택이 이루어져 전원을 공급받으며, 상기 화소 전극(20)은 박막 트랜지스터(TFT)의 온/오프 동작에 의해 데이터 전압을 인가 받는다. 여기서, 상기 공통 라인(60)은 외부에서 하나로 연결되어, 동일한 공통 전압(Vcom) 신호를 인가하게 되며, 이 때의 공통 전압(Vcom) 신호는 DC 상태이다.
도 5는 도 2의 등가 회로도이며, 도 6은 도 2의 각 게이트 라인별 화소 전압을 나타낸 타이밍도이다.
도 5와 같이, 종래의 횡전계 방식 액정 표시 장치의 각 화소를 살펴보면, 게이트 라인(40)과 데이터 라인(50) 사이에 형성된 박막 트랜지스터(TFT)의 드레인 전극과 공통 라인(60) 사이에 스토리지 커패시터(Cst)와 액정 커패시터(Clc)가 병렬 상태로 형성되어 있음을 알 수 있다.
도 6과 같이, 공통 전압(Vcom) 신호는 화소나 게이트 라인(40) 또는 프레임(frame)이 변하여도 소정 레벨 상태를 계속하여 유지한다. 이 때, 상기 소정 레벨 상태는 데이터 라인에 인가되는 두 레벨의 전압의 중간 레벨로 한다. 데이터 라인에 인가되는 전압은 1수평 주기로 반전되어 인가되며, 각 화소에서 서로 다른 극성을 갖도록 각 게이트 라인에 교차되는 데이터 라인은 각각 상기 공통 전압을 기준으로 (+) 극성 또는 (-)극성을 갖도록 데이터 전압을 인가한다.
이 때, 홀수 번째 데이터 라인은 홀수 번째 데이터 라인끼리, 짝수 번째 데이터 라인은 짝수 번째 데이터 라인끼리 일치하는 레벨의 전압 신호를 인가한다.
게이트 드라이버(미도시)는 동일 라인에 해당하는 화소를 구동하기 위해 게이트 라인을 통하여 선택 펄스를 인가하고, 소스 드라이버(미도시)는 게이트 라인의 신호에 따라 턴 온된 박막 트랜지스터에 영상 신호를 인가한다. 상기 턴온(turn on)된 박막 트랜지스터를 통하여 데이터 전압이 인가되면 박막 트랜지스터의 드레인 전극과 공통 라인 사이에 연결된 액정 커패시터(Clc) 및 스토리지 캐패시터(Cst)는 박막 트랜지스터가 턴온되는 동안 충전되고, 상기 박막 트랜지스 터가 턴오프(turn off)되면 이후에 박막 트랜지스터가 턴온될까지 충전 전하를 유지한다.
도 6을 살펴보면, 화소 전압은 게이트 라인에 인가되는 주사 신호의 하강 에지(edge)시 박막 트랜지스터의 게이트 전극과 소오스 전극 사이에 형성되는 기생 캐패시터(Cgs) 등에 의해 액정 전압이 ΔVp만큼 변동이 발생하며, 상기 ΔVp만큼 떨어진 값으로, 화소 전극에 유도된다.
도 7은 종래의 횡전계 방식 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면이다.
도 7과 같이, 도트 반전 방식으로 구동되는 종래의 횡전계 방식 액정 표시 장치는 인접한 각 화소에서 서로 다른 극성(공통 전압에 대한 데이터 전압)을 갖고, 프레임이 바뀔 때마다, 각 화소가 갖는 극성이 반전된다.
이 경우, 각 화소에 충전되는 전하의 극성의 (+), (-), .... 등으로, 인접하는 화소에 충전되는 전하의 극성이 서로 다르게 되어, 빠른 속도로 고화질의 영상을 얻을 수 있다.
도 8은 종래의 횡전계 방식 액정 표시 장치의 게이트 드라이버 내부를 나타낸 블록도이며, 도 9는 종래의 횡전계 방식 액정 표시 장치의 게이트 드라이버의 TCP 구조 및 상기 TCP 구조에서의 입출력 신호 변화를 나타낸 타이밍도이다.
도 8과 같이, 종래의 횡전계 방식 액정 표시 장치의 게이트 드라이버는 마이콤(미도시)으로부터 게이트 스타트 펄스 신호(GSP : Gate Start Pulse), 게이트 쉬프트 클럭 신호(GSC : Gate Shift Clock), 좌우 선택 신호(L/R : Left/Right Select)를 인가받아 순차 동작하는 쉬프트 레지스터(61)와, 마이콤으로부터 게이트 출력 인에이블 신호(GOE : Gate Output Enable)에 응답하여 쉬프트 레지스터(61)로부터의 출력신호를 레벨 쉬프팅하는 레벨 쉬프터(62)와, VGH, VGL, VCC, VSS 레벨 중 일 상태를 선택적으로 각 게이트 라인에 인가하는 각 게이트 라인용 신호(Gout 1, Gout 2, ..., Gout n)를 출력하는 버퍼(63)를 포함하여 이루어진다.
도 9를 참고하여 상기 게이트 드라이버의 동작을 설명하면 다음과 같다.
먼저, 상기 쉬프트 레지스터부(61)는 게이트 스타트 펄스 신호(GSP)를 게이트 쉬프트 클럭 신호(GSC)에 의해 쉬프트시켜 게이트 라인을 순차적으로 인에이블시킨다. 최종적으로 한 프레임의 게이트 라인들의 인에이블 동작을 완료한 후, 캐리 값을 보낸 후, 다음 프레임의 게이트 라인들의 인에이블 동작으로 넘어간다.
이어, 상기 레벨 쉬프터부(62)는 게이트 라인에 인가되는 신호를 순차적으로 레벨 쉬프트시켜 버퍼(63)로 출력한다.
따라서, 상기 버퍼(63)와 연결된 복수개의 게이트 라인들은 순차적으로 인에이블(enable)된다. 이 때, 소정 게이트 라인은 게이트 쉬프트 클럭 신호(GSC)에 의해 동기하여 VGH 레벨 상태를 유지하다가 게이트 출력 인에이블 신호(GOE)의 상승 에지시 VGL 레벨로 하강한다.
이와 같이, 구성된 게이트 드라이버를 포함한 종래의 횡전계 방식 액정 표시 장치의 구동 방법을 설명하면 다음과 같다.
먼저, 마이컴으로부터 소오스 드라이버(미도시)는 순차적으로 한 화소씩의 영상 데이터를 인가받아 데이터 라인들에 해당되는 영상 데이터를 저장한다.
그리고, 게이트 드라이버는 게이트 쉬프트 클럭 신호(GSC) , 게이트 쉬프트 펄스 신호(GSC) 및 게이트 출력 인에이블 신호(GOE)를 출력하여 복수개의 게이트 라인에 순차적으로 주사 신호를 인가한다.
따라서, 선택된 게이트 라인에 연결된 복수개의 박막 트랜지스터가 턴온되어 상기 소오스 드라이버의 쉬프트 레지스터부에 저장된 영상 데이터(데이터 전압 형태)가 드레인 전극에 인가됨으로써 영상 데이터가 액정 패널에 표시된다. 이후, 상기와 같은 동작이 반복되어 영상 데이터가 액정 패널에 표시된다.
이 경우 게이트 드라이버 TCP(Tape Carrier Package)의 출력측에는 각 게이트 라인에 인가되는 게이트 라인용 신호를 출력하는 핀이 제 1 게이트 라인용 핀부터 제 n 게이트 라인 핀까지 순차적으로 구성되어 있다.
그러나, 상기와 같은 종래의 횡전계 방식 액정 표시 장치는 다음과 같은 문제점이 있다.
종래의 횡전계 방식 액정 표시 장치를 도트 반전 방식으로 구동 시에는 공통 전압 신호를 DC로 일정한 값을 인가하고, 데이터 라인에 인가하는 데이터 전압은 상기 공통 전압 신호를 기준으로 극성이 (+), (-) 전압이 되도록 교대로 인가해준다.
따라서, 액정에 인가되는 화소 전압(Vp)은 상기 데이터 전압에 의존하여 극성을 가지므로, 액정에 높은 전압이 형성되기 위해서는 높은 출력 전압차를 갖는 소오스 드라이버를 사용하여야 한다.
현재 일반적으로 적용되는 횡전계 방식 액정 표시 장치의 소오스 드라이버는 15V 정도의 VDD전원을 사용한 출력 범위를 갖는다. 이 경우 실제 액정에 인가되는 화소 전압은 (-)6V 내지 (+)6V 정도이다.
그러나, 고 출력 범위의 소오스 드라이버일수록 코스트가 높아지므로, 저 출력 범위로 낮추어 저 소비 전력을 유도하여 코스트를 감소시키려는 노력이 행해지고 있다.
한편, 횡전계 방식 액정 표시 장치에서는 공통 전극과 화소 전극간에 형성되는 프린지 필드(fringe field)에 의해 액정이 구동되므로, 액정의 원활한 구동을 위하여는 화소 전극과 공통 전극간의 간격을 좁게 하여 두 전극 사이에 유도되는 프린지 필드를 큰 값으로 형성시켜야 한다.
상기 화소 전극과 공통 전극간의 간격을 좁게 하기 위하여는, 화소 전극 및 공통 전극의 패턴을 형성할 때, 단일 라인형의 화소 전극과 공통 전극이 형성되는 것이 아니라, 서로 소정 간격 이격하며 맞물려서 교차한 핑거(finger) 형태의 화소 전극과 공통 전극 패턴을 형성하게 되는데, 이럴 경우 화소 전극과 공통 전극 사이의 간격은 좁아지게 되나, 화소의 개구율은 낮아지는 문제점이 생기게 된다.
물론, 상기 화소 전극 또는 공통 전극의 패턴을 주로 투명한 재질의 ITO 등을 사용하기는 하나, 화소 영역 내에 여러 형상의 패턴이 형성됨으로써, 빛이 고르게 투과되지 못하는 문제가 있다.
이 경우 고개구율을 위하여 화소 전극 및 공통 전극간의 간격을 크게 하면, 두 전극 사이에 형성되는 수평 전계장이 작아지므로, 필요 휘도를 얻기 위해 고 출 력 범위의 데이터 전압이 필요하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 게이트 라인의 상하 화소 영역에 교번하여 박막트랜지스터를 형성하고 공통 라인(스토리지 라인)을 상기 박막트랜지스터를 따라 지그재그 형태로 형성하며, 각 공통 라인에 독립적으로 데이터 전압과 반대 극성의 공통 전압을 인가하여 고 출력 소오스 드라이버를 사용하지 않고도 공통 전극과 화소 전극 사이의 액정 전압을 크게하고, 뿐만 아니라, 공통 전압의 스윙(swing)에 따른 누설 전류 현상을 방지할 수 있는 횡전계 방식 액정 표시 장치 및 그 구동 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정 표시 장치의 구동방법은, 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 화소 영역에 형성된 화소 전극과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 공통 라인을 포함하여 이루어진 횡전계 방식 액정 표시 장치의 구동 방법에 있어서, 첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안의 주기로 짝수 번째 공통 라인들에 제 1 공통 전압 및 제 2 공통 전압을 교번적으로 인가하고, 홀수번째 공통 라인들에 제 2 공통 전압 및 제 1 공통 전압을 교번적으로 인가하고, 각 게이트 라인에 인가되는 게이트 로우 전압을 픽셀 전압보다 낮게 인가함에 그 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계 방식의 액정표시장치의 구동 방법은, 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 화소 영역에 형성된 화소 전극과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 공통 라인을 포함하여 이루어진 횡전계 방식 액정 표시 장치의 구동 방법에 있어서, 첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안의 주기로 짝수 번째 공통 라인들에 제 1 공통 전압 및 제 2 공통 전압을 교번적으로 인가하고, 홀수번째 공통 라인들에 제 2 공통 전압 및 제 1 공통 전압을 교번적으로 인가하고, 각 게이트 라인에 인가되는 게이트 로우 전압을 상기 제 2 공통 전압이 제 1 공통 전압으로 변환될 때 픽셀 전압보다 낮게 인가함에 또 다른 특징이 있다.
여기서, 상기 짝수 번째 및 홀수 번째 공통 라인들 중 어느 한 공통 라인들에 인가된 제 1 공통 전압은 프레임 변환 시 제 2 공통 전압으로 레벨이 변환되고, 상기 짝수 번째 및 홀수 번째 공통 라인들 중 나머지 공통 라인들에 인가된 제 2 공통 전압은 프레임 변환 시 제 1 공통 전압으로 레벨이 변환됨에 특징이 있다.
상기 각 게이트 라인에 인가되는 게이트 로우 전압을 상기 제 2 공통 전압이 제 1 공통 전압으로 변환된 시점부터 다음 게이트 하이 전압까지의 구간에 픽셀 전압보다 낮게 인가함에 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 횡전계 방식 액정 표시 장치를 상세히 설명하면 다음과 같다.
도 10은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조를 나타낸 레이 아웃도이며, 도 11은 도 10의 Ⅲ-Ⅲ' 라인 상의 구조 단면도이 고, 도 12는 도 10의 Ⅳ-Ⅳ' 라인 상의 구조 단면도이다.
도 10 내지 도 12와 같이, 본 발명의 제 1 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조는, 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(210) 및 복수개의 데이터 라인(220)과, 상기 게이트 라인(210)에 인접한 화소에 대하여 상기 게이트 라인(210)의 양측으로 교번하여 상기 게이트 라인(210)과 데이터 라인(220)이 교차하는 부분에 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 각 박막 트랜지스터(TFT)의 드레인 전극(220c)과 연결되어 상기 화소 영역에 상기 데이터 라인(220)과 평행한 방향으로 형성되는 복수개의 화소 전극(230)과, 상기 각 박막트랜지스터(TFT)가 형성된 부위를 따라 상기 게이트 라인과 평행하게 지그재그 형태로 형성되는 복수개의 공통 라인(스토리지 라인, 250)과, 상기 공통 라인(250)에 연결되고 상기 각 화소 전극(230)과 소정 간격 이격하여 상기 화소 영역의 가장 자리에 형성되는 복수개의 공통 전극(240)을 구비하여 구성된다.
이 때, 상기 화소 영역의 우측 데이터 라인(220)에 인접한 공통 전극(240)은 하부에 형성된 공통 라인(250)과 오버랩된다. 여기서, 상기 공통 라인(250)은 상기 각 박막트랜지스터가 형성된 부위를 따라 상기 게이트 라인(210)과 평행하게 형성되는 제 1 공통 라인과, 상기 화소 영역의 우측에서 상기 공통 전극(240)과 오버랩되도록 상기 데이터 라인(220)과 평행하게 형성되어 상기 제 1 공통 라인과 연결되는 제 2 공통 라인으로 구성되며, 상기 제 1 공통 라인은 상기 화소 영역의 좌측 데이터 라인(220)과 교차된다.
여기서, 상기 박막트랜지스터(TFT)의 드레인 전극(220c)과 상기 공통 라인(250)이 오버랩되어 스토리지 커패시터가 형성되어 있다.
도 13은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조를 나타낸 레이 아웃도이고, 도 14는 도 13의 Ⅴ-Ⅴ' 라인 상의 구조 단면도이고, 도 15는 도 13의 Ⅵ-Ⅵ' 라인 상의 구조 단면도이다.
도 13 내지 도 15와 같이, 본 발명의 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조는, 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(210) 및 복수개의 데이터 라인(220)과, 상기 게이트 라인(210)에 인접한 화소에 대하여 상기 게이트 라인(210)의 양측으로 교번하여 상기 게이트 라인(210)과 데이터 라인(220)이 교차하는 부분에 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 각각의 박막 트랜지스터(TFT)의 드레인 전극과 연결되어 각 화소 영역에 상기 데이터 라인(220)과 평행한 방향으로 형성되는 복수개의 화소 전극(230)과, 상기 각 박막트랜지스터(TFT)가 형성된 부위를 따라 상기 게이트 라인(210)과 평행하게 지그재그 형태로 형성되는 복수개의 공통 라인(250)과, 상기 공통 라인(250)에 연결되고 상기 각 화소 전극(230)과 소정 간격 이격하여 상기 화소 영역의 가장자리에 형성되는 복수개의 공통 전극(240)을 구비하여 구성된다.
이 때, 상기 화소 영역의 좌측 데이터 라인(220)에 인접한 공통 전극(240)은 하부에 형성된 공통 라인(250)과 오버랩된다. 그리고, 상기 공통 라인(250)은 상기 각 박막트랜지스터(TFT)가 형성된 부위를 따라 상기 게이트 라인(210)과 평행하게 형성되는 제 1 공통 라인과, 상기 화소 영역 좌측에서 상기 공통 전극과 오버랩되도록 상기 데이터 라인(220)과 평행하게 형성되어 상기 양 제 1 공통 라인과 연결되는 제 2 공통 라인으로 구성되며, 상기 제 1 공통 라인은 상기 화소 영역의 우측 데이터 라인(220)과 교차한다.
상기에서 기술한 본 발명 제 1, 제 2 실시예 들은 상기 화소 영역내에 형성되는 공통 전극과 화소 전극 사이에 2 윈도우가 형성되고 있음을 보여주고 있다. 그러나 4 윈도우, 6 윈도우 또는 그 이상의 구조까지 확장될 수 있다.
상기에서 설명한 본 발명 각 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조의 형성 방법을 살펴보면 다음과 같다.
먼저, 기판(200) 상에 금속을 전면 증착하고 이를 선택적으로 제거하여 수평 방향으로, 게이트 전극이 돌출된 게이트 라인(210)과 소정 간격 이격하여 공통 라인(250)을 형성한다. 이 때, 상기 게이트 라인(210)의 게이트 전극은 인접한 화소 영역에 대해 서로 위 아래로 방향을 달리하여 형성한다. 또한, 이 때 형성되는 공통 라인(250)은 상기 게이트 라인(210)과 소정 간격 이격하여 이후의 공정에서 형성되는 드레인 전극과 공통 전극이 형성되는 부분과 오버랩되도록 지그재그(Zig-Zag)식으로 형성한다.
이어, 상기 게이트 라인(210) 및 공통 라인(250)을 포함한 기판(200) 전면에 게이트 절연막(215)을 형성한다.
이어, 상기 게이트 전극 상부에 해당하도록 상기 게이트 절연막(215) 상에 반도체층(미도시)을 형성한다.
이어, 상기 게이트 절연막(215) 상의 소정 영역에 금속을 전면 증착하고 선택적으로 제거하여 상기 게이트 라인(210)과 수직한 방향으로 데이터 라인(220) 및 소오스/드레인 전극(220c)을 형성한다. 이 때, 상기 게이트 전극, 반도체층, 소오스/드레인 전극(220c)으로 이루어진 박막 트랜지스터(TFT)가 형성된다.
이어, 상기 데이터 라인(220)을 포함한 기판(200) 전면에 보호막(225)을 형성한다.
이어, 상기 보호막(225) 상에 금속을 전면 증착한 후, 박막 트랜지스터(TFT)의 드레인 전극(220c)과 연결되는 화소 전극(230)과 상기 화소 전극(230)과 소정 간격 이격하여 상기 공통 라인(250)과 연결되는 공통 전극(240)을 형성한다.
이 때, 상기 박막 트랜지스터(TFT)의 드레인 전극(220c)과 공통 라인(250) 사이에는 둘 사이에 게이트 절연막이 개재되어 스토리지 커패시터(Cst)를 형성한다.
그리고, 상기 공통 전극(240) 및 상기 공통 라인(250)은 오버랩된 부분의 소정 영역에서 콘택을 갖도록 형성한다.
도 16은 본 발명의 제 1, 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 등가 회로도이고, 도 17은 본 발명의 제 1 실시예의 구동 방법에 따른 횡전계 방식 액정 표시 장치의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도이다.
도 16과 같이, 도 10 또는 도 13의 화소 구조를 등가 회로로 나타내면, 각 공통 라인이 인접한 게이트 라인 사이에 위치한 것으로 도시할 수 있다.
즉, 본 발명의 횡전계 방식 액정 표시 장치의 화소 구조는 수직으로 교차한 복수개의 게이트 라인(Gn-1...Gn+3) 및 복수개의 데이터 라인(Dm-1...Dm+3)으로 이루어진다. 그리고, 제 n(n≥1) 게이트 라인(Gn)과 제 n+1 게이트 라인(Gn+1) 사이에 형성된 제 n 공통 라인(Vcom n)과, 상기 제 n+1 게이트 라인과 제 m 데이터 라인과 연결되어 형성된 제 1 박막 트랜지스터와, 상기 제 1 박막 트랜지스터의 드레인 전극과 상기 제 n 공통 라인 사이에 병렬로 형성되는 제 1 스토리지 캐패시터(Cst) 및 제 1 액정 캐패시터(Clc)와, 상기 제 n 게이트 라인과 제 m+1 데이터 라인의 교차부에 형성된 제 2 박막 트랜지스터와, 상기 제 2 박막 트랜지스터의 드레인 전극과 상기 공통 라인 사이에 병렬로 형성되는 제 2 스토리지 캐패시터(Cst) 및 제 2 액정 캐패시터(Clc)를 포함하여 이루어진다.
이 때, 공통 라인 중 홀수 번째 공통 라인은 홀수 번째 공통 라인끼리 제 1 공통 전압(또는 제 2 공통 전압)이 인가되며, 짝수 번째 공통 라인은 짝수 번째 공통 라인끼리 제 2 공통 전압(또는 제 1 공통 전압)이 인가된다. 이 경우 같은 공통 라인에 연결되어 있는 화소에는 동일한 극성의 화소 전압이 인가된다.
본 발명의 제 1, 제 2 실시예에 따른 횡전계형 액정 표시 장치(도 10, 도 13)는 각각 상이한 레벨의 공통 전압을 인가하는 게이트 드라이버와 일반적인 소오스 드라이버로부터 도트 반전 방식으로 액정 패널측에 신호가 인가되어 빠른 신호 응답 특성을 유지하며, 또한, 공통 라인에 대하여는 라인 반전 방식으로 구동되어 인접한 화소의 전계의 왜곡 영향을 적게 받게 되어 특히, 블랙 휘도 등 전기 광학 특성이 좋다.
상기 공통 라인(Vcom n)들은 홀수 번째 라인들은 홀수 번째 라인들끼리, 짝수 번째 라인들은 짝수 번째 라인들끼리 각각의 공통 라인에 상응하는 게이트 라인에 인가된 주사 신호에 동기되어, 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))으로 동일한 레벨의 공통 전압이 인가된다. 그리고, 인가된 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))은 프레임 변환 시 제 2 공통 전압(Vcom(+)) 또는 제 1 공통 전압(Vcom(-))으로 레벨이 변환된다.
상기 공통 라인(Vcom n)에 인가되는 신호는 소오스 드라이버(미도시)에서 인가되는 데이터 전압에 의해 제 1, 제 2 공통 전압 신호(Vcom(-), Vcom(+))로 교차 반전하여 입력되며, 인접하는 화소 영역에서 각 공통 라인(Vcom n)에 대해 교번하여 하부 쪽, 상부 쪽 화소 영역에 병렬로 구성된 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)가 배치되어 있기 때문에, 액정에 인가되는 화소 전압 역시 동일한 공통 라인(Vcom n)의 인접하는 화소 영역에서 상하 교차로 동일한 값이 인가된다.
따라서, 본 발명의 횡전계형 액정 표시 장치는 각 공통 라인별로는 라인 반전 방식으로 공통 전압 신호(Vcom(-)/Vcom(+))가 인가되나, 각 화소별로는 화소 전압 값이 극성을 달리하는 도트 반전 방식으로 구동된다.
도 16과 같이, 도 10, 도 13에서 지그재그 형태로 나타낸 공통 라인(Vcom n)을 각 게이트 라인(Gn)과 평행하도록 등가 회로를 나타낸다면, 게이트 라인(Gn)에 대하여 박막 트랜지스터(TFT)가 상하로 교번하여 배치되며, 각 박막 트랜지스터(TFT)의 드레인 전극과 공통 라인(Vcom n) 사이에 액정 캐패시터(Clc)와 스토리지 캐패시터(Cst)가 병렬로 형성됨을 알 수 있다.
이 때, 도 16과 같이, 임의의 화소에 (+)극성의 데이터 전압이 인가될 때, 해당 공통 라인에는 제 1 공통 전압(Vcom(-))이 인가되고, 상기 공통 라인과 연결된 공통 전극에는 제 1 공통 전압(Vcom(-))이 유도된다.
그리고, 임의의 화소에 (-)극성의 데이터 전압이 인가될 때, 해당 공통 라인에는 제 2 공통 전압(Vcom(+))이 인가되고, 상기 공통 라인과 연결된 공통 전극에는 제 2 공통 전압(Vcom(+))이 유도된다.
즉, (+)극성의 데이터 전압이 인가되는 셀의 (n-1)(n>1, n은 양의 정수)번째 공통 라인(Vcom n-1)에는 로우 레벨의 제 1 공통 전압(Vcom(-))이 인가되며, (-)극성의 데이터 신호가 인가되는 셀의 n번째 공통 라인(Vcom n)에는 하이 레벨의 제 2 공통 전압(Vcom(+))이 인가된다.
따라서, 화소 전극과 공통 전극간의 전압차가 증가하게 된다.
본 발명의 횡전계형 액정 표시 장치는 공통 전극과 화소 전극이 동일 평면 상에 배치되어 횡전계를 형성하는 액정 표시 장치로서, 도 17과 같이, 게이트 라인에 인가되는 주사 신호와 공통 라인에 인가되는 공통 전압 신호에 의해 화소 전압 값이 영향을 받게 된다.
상기 게이트 라인과 교차된 데이터 라인에 인가된 데이터 전압은 상기 공통 라인에 인가되는 공통 전압이 하이 레벨 상태, 즉, 제 1 공통 전압(Vcom(+))일 때 는 화소 전압이 (-) 극성을 띠도록 데이터 전압을 인가하고, 제 2 공통 전압(Vcom(-))일 때는 화소 전압이 (+) 극성을 띠도록 데이터 전압을 인가한다.
상기 각 공통 라인 및 상기 데이터 라인에 인가된 전압은 1 수직 주기 동안 소정 상태를 유지하고, 반전된다.
이 경우, 각 화소가 갖는 화소 전압은 상기 데이터 전압과 공통 전압의 차이인데, 이러한 화소 전압의 크기는 최소 제 1, 제 2 공통 전압(Vcom(-), Vcom(+))간의 차(Vcom(+)-Vcom(-)) 이상이다. 따라서, 종래 항상 일정한 공통 전압 레벨을 유지함으로 각 화소가 안정한 극성을 갖기 위해 데이터 전압이 상기 공통 전압과는 소정 값 이상의 전압차를 두고 인가되어야 했으나, 본 발명에서는 기준이 되는 제 1, 제 2 공통 전압을 화소에 나타날 극성에 따라 다르게 설정함으로써 인가되는 데이터 전압의 마진을 늘릴 수 있다. 따라서, 상기 데이터 라인에 데이터 전압을 인가하는 소오스 드라이버의 출력 폭을 줄일 수 있다.
이와 같은 본 발명의 제 1, 제 2 실시예에 따른 횡전계 방식 액정표시장치 및 도 17과 같이 구동하는 본 발명의 제 1 실시예의 구동 방법은 본 출원인에 의해 기 출원한 바 있다(대한민국 특허출원 10-2002-67137, 10-2002-67138 참조).
한편, 상기 도 10 및 도 13과 같은 본 발명의 횡전계 방식 액정표시장치의 구조에서, 공통 전극과 화소 전극 사이의 액정 전압을 더 크게 할 수 있다.
도 18은 본 발명의 제 2 실시예의 구동 방법에 따른 횡전계 방식 액정 표시 장치의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도이다.
즉, 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 구동방법은, 도 17에서 설명한 바와 동일하게 상기 공통 라인(Vcom)들은 홀수 번째 라인(Vcom odd)들은 홀수 번째 라인들끼리, 짝수 번째 라인(Vcom even)들은 짝수 번째 라인들끼리 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))이 인가된다.
이 때, 상기 본 발명의 제 1 실시예의 구동방법(도 17)에서는 각각의 공통 라인에 상응하는 게이트 라인에 인가된 주사 신호에 동기 되어 각 공통 전압이 인가되었으나, 본 발명의 제 2 실시예의 구동 방법(도 18)에서는 첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안의 주기로 구동 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))이 인가된다. 그리고, 인가된 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))은 프레임 변환 시 제 2 공통 전압(Vcom(+)) 또는 제 1 공통 전압(Vcom(-))으로 레벨이 변환된다.
이 때, 데이터 신호의 출력은 도트 인버젼 방식과 같이 인접하는 신호는 서로 반대의 극성으로 동시에 출력되며, 1 수평 기간 및 1 수직 기간 주기로 극성이 반전된다. 여기서, (+) 필드용 데이터 출력 전압이 (-) 필드용 데이터 출력 전압보다 낮을 수 있고, (-) 필드용 데이터 출력 전압이 (+) 필드용 데이터 출력 전압보다 높을 수 있는 소오스 출력을 갖을 수 있다.
이와 같은 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 구동방법은, 픽셀의 액정에 형성되는 전압차는 본 발명의 제 1 실시예와 동일하게 유지되나, 화소 전극에 인가된 액정 전압은 해당 공통 전압이 반전되는 것에 의해 정 전 용량 커플링(Capacitive coupling) 효과가 발생하여 전압의 쉬프팅 현상이 발생한다.
따라서, 기존의 도트 인버젼 소오스 드라이브 IC를 사용하여 액정 인가 전압 범위를 종래보다 높게 형성할 수 있으며, 수평, 수직 크로스토크가 적은 고화질의 화면을 구현할 수 있으며, 저 소비 전력의 IPS 액정표시장치를 구현할 수 있다.
이와 같은 본 발명의 제 2 실시예에 따른 액정표시장치의 구동 방법은 동일 출원인에 의해 기 출원된 바 있다(대한민국 특허 출원 10-2003-042830호 참조).
그러나, 상기에서 설명한 바와 같은 본 발명의 제 2 실시예의 액정표시장치의 구동방법에 있어서는 화소 전압이 게이트 구동 신호의 로우(LOW) 전압보다 낮아지는 경우가 발생하고, 상기 게이트 로우 신호와 화소 전압 간의 차가 박막트랜지스터의 문턱전압보다 커지면 누설(leakage) 전압으로 인해 화소 전압의 누설이 발생한다.
도 19는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도에서, 화소 전압이 게이트 로우 전압보다 낮아진 부분을 나타낸 것이다.
즉, 도 19에 도시한 바와 같이, 공통 라인에 제 2 공통전압(-)이 인가되고 화소 전극에 (-)극성의 데이터 전압이 인가되어 있는 시점(A)에서는 화소 전압이 게이트 로우 구동 전압보다 낮아진다. 이와 같이 화소 전압이 게이트 로우 구동 전압보다 낮아질 경우, 상기 게이트 로우 전압과 화소 전압의 차가 박막트랜지스터의 문턱전압보다 높을 경우 박막트랜지스터에 누설 전압이 발생한다. 다시말하면, 게이트 라인의 구동 신호에 따라 데이터 신호를 화소 전극에 인가하는 박막트랜지스터의 드레인 전압과 소오스 전압 차가 박막트랜지스터의 문턱전압보다 높으면 상기 게이트 구동 신호에 관계없이 상기 박막트랜지스터는 드레인 전극과 소오스 전극 사이에 전기적인 통로가 생성되어 상기 화소 전압이 누설된다.
도 20은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 구동 방법(도 18)에서의 문제점을 극복하기 위한 본 발명의 제 3 실시예의 구동방법에 따른 횡전계 방식 액정 표시 장치의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도이다.
따라서, 이를 방지하기 위하여, 도 20과 같이, 상기 게이트 로우 전압을 충분히 낮게 설정해야 한다. 이와 같이 게이트 로우 전압을 충분히 낮게 설정하면, 박막트랜지스터의 누설 전압을 방지할 수 있다. 그러나, 게이트 로우 전압이 충분히 낮아지게 되면, 게이트 오프셋(offset) 전압(ΔVG = VGH-VGL)의 크기가 증가하여 화소 전압의 변동량이 증가하므로 화질이 저하된다.
즉, 화소 전압 변동분(ΔVp), 박막트랜지스터의 게이트와 소오스 사이의 기생 커패시턴스(Cgs), 스토리지 커패시터(Cst), 액정 커패시터(Clc), 게이트 하이 전압(VGH), 게이트 로우 전압(VGL)이라 하면 화소 전압 변동분은 다음과 같다.
Figure 112005069838609-pat00023
상기의 식에서 알 수 있는 바와 같이, 게이트의 오프셋 전압이 증가하므로 화소 전압의 변동분도 증가하게 된다.
그러므로, 상기 화소 전압의 누설을 방지하기 위하여 상기 게이트 로우 전압을 충분히 낮게 설정해서는 곤란하다.
따라서, 이를 극복하기 위한 방안이 필요하다.
도 21은 본 발명의 제 3 실시예에 따른 횡전계 방식 액정 표시 장치의 구동 방법(도 20)의 단점을 해결하기 위한 본 발명의 제 4 실시예의 구동 방법에 따른 횡전계 방식 액정 표시 장치의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도이다.
도 21은 횡전계 액정표시장치에서 중간 정도에 형성된 게이트 라인과 공통 전극을 나타낸 것이다.
도 21에 도시한 바와 같이, 게이트의 오프셋 전압의 강하 발생을 억제하기 위하여, 제 2 공통 전압이 제 1 공통 전압으로 변환될 때 즉, "하이"에서 "로우"로 천이될 때 게이트 로우 전압도 동시에 떨어뜨려 화소 전압이 게이트 로우 전압 이하로 떨어지지 않도록 하고, 나머지 시간 동안은 게이트 로우 전압을 종래와 같이 유지하여 게이트 오프셋 전압이 증가함을 방지한다.
즉, 본 발명의 제 4 실시예에 따른 횡전계 방식의 액정표시장치의 구동방법은, 상기 공통 라인(Vcom)들은 홀수 번째 라인(Vcom odd)들은 홀수 번째 라인들끼리, 짝수 번째 라인(Vcom even)들은 짝수 번째 라인들끼리 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))이 인가된다.
이 때, 첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안(1 프레임)의 주기로 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))이 인가된다. 그리고, 인가된 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))은 프레임 변환 시 제 2 공통 전압(Vcom(+)) 또는 제 1 공통 전압(Vcom(-))으로 레벨이 변환된다.
이 때, 데이터 신호의 출력은 도트 인버젼 방식과 같이 인접하는 신호는 서로 반대의 극성으로 동시에 출력되며, 1 수평 기간 및 1 수직 기간 주기로 극성이 반전된다. 여기서, (+) 필드용 데이터 출력 전압이 (-) 필드용 데이터 출력 전압보다 낮을 수 있고, (-) 필드용 데이터 출력 전압이 (+) 필드용 데이터 출력 전압보다 높을 수 있는 소오스 출력을 갖을 수 있다.
그리고, 제 2 공통 전압이 제 1 공통 전압으로 변환될 때 즉, "하이"에서 "로우"로 천이될 때부터 해당 게이트 라인의 게이트 하이 전압이 있을 때 까지 해당 게이트 로우 전압도 동시에 떨어뜨려 화소 전압이 게이트 로우 전압 이하로 떨어지지 않도록 하고, 나머지 시간 동안은 게이트 로우 전압을 종래와 같이 유지하여 게이트 오프셋 전압이 증가함을 방지한다.
상기와 같은 본 발명의 제 3 및 제 4 실시예의 횡전계 방식 액정 표시 장치의 구동 방법에 있어서는 다음과 같은 효과가 있다.
첫째, 횡전계 방식 액정표시장치의 구동 방법에 있어서, 공통 전압을 스윙함에 의해 픽셀 전압의 커플링이 발생하고 이 때 픽셀 전압이 게이트 로운 전압 이하로 떨어져 박막트랜지스터에 누설이 발생하게 되나, 게이트 로우 전압을 상기 픽셀 전압 이하로 떨어뜨리므로 상기 커플링에 의한 박막트랜지스터의 누설 전압을 방지할 수 있다.
둘째, 게이트 로우 전압이 픽셀 전압보다 충분히 낮아지게 되면, 박막트랜지스터의 누설 전압은 방지되나 박막트랜지스터의 게이트 오프셋 전압이 증가하여 화소 전압의 변동량이 증가하므로 화질이 저하될 수 있으나, 공통 전압이 로우로 천이될 때에만 게이트 로우 전압을 픽셀 전압보다 낮게 떨어뜨리므로 박막트랜지스터의 누설 전압 뿐만아니라 박막트랜지스터의 오프셋 전압의 증가로 인한 화질 저하를 방지할 수 있다.

Claims (5)

  1. 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 화소 영역에 형성된 화소 전극과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 공통 라인을 포함하여 이루어진 횡전계 방식 액정 표시 장치의 구동 방법에 있어서,
    첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안의 주기로 짝수 번째 공통 라인들에 제 1 공통 전압 및 제 2 공통 전압을 교번적으로 인가하고, 홀수번째 공통 라인들에 제 2 공통 전압 및 제 1 공통 전압을 교번적으로 인가하고, 각 게이트 라인에 인가되는 게이트 로우 전압을 상기 화소 전극에 인가된 화소 전압보다 낮게 인가함을 특징으로 하는 횡전계 방식의 액정표시장치의 구동 방법.
  2. 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 화소 영역에 형성된 화소 전극과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 공통 라인을 포함하여 이루어진 횡전계 방식 액정 표시 장치의 구동 방법에 있어서,
    첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안의 주기로 짝수 번째 공통 라인들에 제 1 공통 전압 및 제 2 공통 전압을 교번적으로 인가하고, 홀수번째 공통 라인들에 제 2 공통 전압 및 제 1 공통 전압을 교번적으로 인가하고, 각 게이트 라인에 인가되는 게이트 로우 전압을 상기 제 2 공통 전압이 제 1 공통 전압으로 변환될 때 상기 화소 전극에 인가된 화소 전압보다 낮게 인가함을 특징으로 하는 횡전계 방식의 액정표시장치의 구동 방법.
  3. 제 2 항에 있어서,
    상기 짝수 번째 및 홀수 번째 공통 라인들 중 어느 한 공통 라인들에 인가된 제 1 공통 전압은 프레임 변환 시 제 2 공통 전압으로 레벨이 변환되고, 상기 짝수 번째 및 홀수 번째 공통 라인들 중 나머지 공통 라인들에 인가된 제 2 공통 전압은 프레임 변환 시 제 1 공통 전압으로 레벨이 변환됨을 특징으로 하는 횡전계 방식의 액정표시장치의 구동방법.
  4. 제 2 항에 있어서,
    각 게이트 라인에 인가되는 게이트 로우 전압을 상기 제 2 공통 전압이 제 1 공통 전압으로 변환된 시점부터 다음 게이트 하이 전압까지의 구간에 상기 화소 전압보다 낮게 인가함을 특징으로 하는 횡전계 방식의 액정표시장치의 구동 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 제 1 공통 전압은 정극성 공통 전압이고, 상기 제 2 공통 전압은 부극성 공통 전압인 것을 특징으로 하는 횡전계 방식의 액정표시장치의 구동 방법.
KR1020030044921A 2003-07-03 2003-07-03 횡전계 방식 액정 표시 장치의 구동방법 Expired - Fee Related KR100788392B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030044921A KR100788392B1 (ko) 2003-07-03 2003-07-03 횡전계 방식 액정 표시 장치의 구동방법
US10/879,207 US7443372B2 (en) 2003-07-03 2004-06-30 Method for driving in-plane switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030044921A KR100788392B1 (ko) 2003-07-03 2003-07-03 횡전계 방식 액정 표시 장치의 구동방법

Publications (2)

Publication Number Publication Date
KR20050004661A KR20050004661A (ko) 2005-01-12
KR100788392B1 true KR100788392B1 (ko) 2007-12-31

Family

ID=33550271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030044921A Expired - Fee Related KR100788392B1 (ko) 2003-07-03 2003-07-03 횡전계 방식 액정 표시 장치의 구동방법

Country Status (2)

Country Link
US (1) US7443372B2 (ko)
KR (1) KR100788392B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101777130B1 (ko) 2011-04-13 2017-09-11 엘지디스플레이 주식회사 액정 표시장치의 구동장치

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794157B2 (ja) * 2004-11-22 2011-10-19 三洋電機株式会社 表示装置
KR100712118B1 (ko) * 2005-02-23 2007-04-27 삼성에스디아이 주식회사 도트 반전을 수행하는 액정 표시 장치 및 액정 표시 장치의구동 방법
KR101136318B1 (ko) * 2005-04-29 2012-04-19 엘지디스플레이 주식회사 액정표시장치
KR101182557B1 (ko) * 2005-06-24 2012-10-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101152497B1 (ko) * 2005-06-30 2012-06-04 엘지디스플레이 주식회사 액정표시소자
KR101136282B1 (ko) * 2005-06-30 2012-04-19 엘지디스플레이 주식회사 액정표시장치
US20070030428A1 (en) * 2005-08-05 2007-02-08 Samsung Electronics Co., Ltd. Liquid crystal display
KR101240645B1 (ko) 2005-08-29 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI340268B (en) * 2006-03-31 2011-04-11 Wintek Corp Multi-domain lcd
FR2920908B1 (fr) * 2007-09-07 2012-07-27 Thales Sa Dispositif de visualisation comportant un ecran a cristaux liquides a affichage securise
TW200918994A (en) * 2007-10-23 2009-05-01 Au Optronics Corp A liquid crystal display panel
CN101144954B (zh) * 2007-11-09 2010-06-02 友达光电股份有限公司 液晶显示器面板及液晶显示器
WO2009113223A1 (ja) * 2008-03-11 2009-09-17 シャープ株式会社 駆動回路、駆動方法、液晶表示パネル、液晶モジュール、および液晶表示装置
US8717265B2 (en) * 2009-04-20 2014-05-06 Apple Inc. Staggered line inversion and power reduction system and method for LCD panels
KR101094293B1 (ko) * 2010-03-29 2011-12-19 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 구동 방법
KR101706233B1 (ko) * 2010-08-27 2017-02-14 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
CN201867560U (zh) * 2010-11-08 2011-06-15 京东方科技集团股份有限公司 阵列基板和液晶显示器
KR20120056110A (ko) * 2010-11-24 2012-06-01 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 반전 구동 방법
CN102208177B (zh) * 2011-06-24 2013-04-24 深圳市华星光电技术有限公司 液晶显示装置及其信号驱动方法
CN102347013A (zh) * 2011-10-12 2012-02-08 深圳市华星光电技术有限公司 液晶显示装置及其信号驱动方法
CN102749775B (zh) * 2012-06-28 2015-02-11 京东方科技集团股份有限公司 阵列基板、显示装置和驱动所述阵列基板的方法
CN103676368A (zh) * 2012-09-07 2014-03-26 群康科技(深圳)有限公司 显示装置及其像素单元
TWI466085B (zh) * 2012-09-07 2014-12-21 Innocom Tech Shenzhen Co Ltd 顯示裝置及其畫素單元
KR20140036729A (ko) * 2012-09-18 2014-03-26 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
CN102903720B (zh) * 2012-09-29 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其液晶显示装置
KR102025858B1 (ko) 2012-10-17 2019-09-27 삼성디스플레이 주식회사 표시 장치
JP2014081534A (ja) * 2012-10-17 2014-05-08 Toshiba Corp 液晶光学装置及び表示装置
CN103000154A (zh) * 2012-12-05 2013-03-27 京东方科技集团股份有限公司 一种液晶面板的驱动方法、装置及显示装置
KR102060627B1 (ko) 2013-04-22 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI511303B (zh) * 2013-08-30 2015-12-01 Ye Xin Technology Consulting Co Ltd 液晶顯示器的陣列基板
TWI514363B (zh) * 2014-03-27 2015-12-21 Au Optronics Corp 畫素結構
CN104238217B (zh) * 2014-09-05 2017-03-01 深圳市华星光电技术有限公司 一种抗色偏显示面板
CN105679773B (zh) * 2016-01-29 2018-12-07 深圳市华星光电技术有限公司 阵列基板及阵列基板的制备方法
CN109285519A (zh) * 2018-11-14 2019-01-29 惠科股份有限公司 一种显示装置及显示装置的驱动方法
CN109581774B (zh) * 2019-01-03 2021-11-30 京东方科技集团股份有限公司 显示驱动方法、栅驱动器和显示装置
CN111308817A (zh) * 2020-03-03 2020-06-19 Tcl华星光电技术有限公司 阵列基板及其修复方法、液晶显示面板
CN111243549B (zh) * 2020-03-25 2021-06-04 新相微电子(上海)有限公司 一种用于薄膜晶体管液晶显示的控制方法、装置及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007775A (ko) * 1995-07-04 1997-02-21 구자홍 누설전류 보상을 위한 액정구동장치
JPH112837A (ja) * 1997-06-10 1999-01-06 Nec Corp アクティブマトリクス型液晶表示装置
KR19990060015A (ko) * 1997-12-31 1999-07-26 윤종용 액정모듈의 누설전류 방지장치
JP2002303873A (ja) * 2001-12-17 2002-10-18 Hitachi Ltd アクティブマトリックス型液晶表示装置
KR20030024640A (ko) * 2001-09-18 2003-03-26 샤프 가부시키가이샤 액정표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011981A1 (en) * 1996-12-27 2001-08-09 Tsunenori Yamamoto Active matrix addressed liquid crystal display device
KR100741894B1 (ko) * 2003-07-04 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치의 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007775A (ko) * 1995-07-04 1997-02-21 구자홍 누설전류 보상을 위한 액정구동장치
KR0147119B1 (ko) * 1995-07-04 1998-12-01 구자홍 누설전류 보상을 위한 액정구동장치
JPH112837A (ja) * 1997-06-10 1999-01-06 Nec Corp アクティブマトリクス型液晶表示装置
KR19990060015A (ko) * 1997-12-31 1999-07-26 윤종용 액정모듈의 누설전류 방지장치
KR20030024640A (ko) * 2001-09-18 2003-03-26 샤프 가부시키가이샤 액정표시장치
JP2002303873A (ja) * 2001-12-17 2002-10-18 Hitachi Ltd アクティブマトリックス型液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101777130B1 (ko) 2011-04-13 2017-09-11 엘지디스플레이 주식회사 액정 표시장치의 구동장치

Also Published As

Publication number Publication date
KR20050004661A (ko) 2005-01-12
US7443372B2 (en) 2008-10-28
US20050001807A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
KR100788392B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
KR100741894B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
US7602465B2 (en) In-plane switching mode liquid crystal display device
US8248336B2 (en) Liquid crystal display device and operating method thereof
KR101074402B1 (ko) 액정표시장치 및 그의 구동방법
US7319448B2 (en) Liquid crystal display device and method for driving the same
JP3639830B2 (ja) 液晶表示装置
TWI393094B (zh) 液晶顯示裝置及其驅動方法
KR20110064114A (ko) 액정표시장치
KR20040084443A (ko) 액정표시장치
US8866713B2 (en) Liquid crystal display device
KR20020052137A (ko) 액정표시장치
KR101074381B1 (ko) 횡전계방식 액정표시장치
JP4767588B2 (ja) 液晶表示装置
KR101394928B1 (ko) 액정표시장치
KR100710161B1 (ko) 횡전계형 액정 표시 장치
KR100464206B1 (ko) 2-도트인버젼방식 액정표시소자
KR101286514B1 (ko) 액정표시장치
KR100640995B1 (ko) 횡전계형 액정 표시 장치
US20070229419A1 (en) In plane switching mode liquid crystal display device
KR100640996B1 (ko) 횡전계형 액정 표시 장치
KR100898787B1 (ko) 액정표시장치 및 그 구동방법
KR100923675B1 (ko) 액정 패널의 구조 및 그 구동방법
KR20150001432A (ko) 액정표시장치
KR19990074538A (ko) 액정 표시 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030703

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20051130

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030703

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070119

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070704

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071106

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071217

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141124

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20171116

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20181114

Start annual number: 12

End annual number: 12

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200928