[go: up one dir, main page]

KR100640996B1 - 횡전계형 액정 표시 장치 - Google Patents

횡전계형 액정 표시 장치 Download PDF

Info

Publication number
KR100640996B1
KR100640996B1 KR1020020067139A KR20020067139A KR100640996B1 KR 100640996 B1 KR100640996 B1 KR 100640996B1 KR 1020020067139 A KR1020020067139 A KR 1020020067139A KR 20020067139 A KR20020067139 A KR 20020067139A KR 100640996 B1 KR100640996 B1 KR 100640996B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
pixel
line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020067139A
Other languages
English (en)
Other versions
KR20040038252A (ko
Inventor
김경석
김용욱
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020067139A priority Critical patent/KR100640996B1/ko
Priority to US10/695,396 priority patent/US7602465B2/en
Publication of KR20040038252A publication Critical patent/KR20040038252A/ko
Application granted granted Critical
Publication of KR100640996B1 publication Critical patent/KR100640996B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 각 데이터 라인에 인가하는 데이터 전압의 출력 범위를 낮출 수 있도록 한 횡전계형 액정 표시 장치에 관한 것으로, 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 스토리지 라인을 포함하여 이루어진 횡전계형 액정 표시 장치에 있어서, 상기 각 게이트 라인에 순차적으로 주사 신호를 인가하고, 상기 각 스토리지 라인에 하이 레벨, 로우 레벨의 공통 전압을 교번하여 인가하는 게이트 드라이버와, 상기 각 하이 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (-)필드 데이터 전압을, 로우 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (+)필드 데이터 전압을 인가하는 소오스 드라이버를 더 구비하여 이루어짐을 특징으로 한다.
횡전계형(IPS mode : In-Plane Switching mode), 소오스 드라이버, 공통 전압, 스토리지 라인, 감마 기준 전압

Description

횡전계형 액정 표시 장치{In-Plane Switching mode Liquid Crystal Display Device}
도 1은 일반적인 횡전계형 액정 표시 장치를 나타낸 개략적인 단면도
도 2는 종래의 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도
도 3은 도 2의 A~A' 라인 상의 구조 단면도
도 4는 도 2의 B~B' 라인 상의 구조 단면도
도 5는 도 2의 화소 구조의 간략한 등가회로도
도 6은 도 2의 각 게이트 라인, 스토리지 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도
도 7은 종래의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면
도 8은 종래의 횡전계형 액정 표시 장치의 게이트 드라이버 내부를 나타낸 블럭도
도 9는 종래의 횡전계형 액정 표시 장치의 소오스 드라이버를 나타낸 블럭도
도 10은 도 9의 감마 기준 전압(Vref)을 설정하는 감마 기준 전압 회로 및 이를 이용한 소오스 드라이브의 데이터 전압 출력 범위를 나타낸 도면
도 11은 본 발명의 횡전계형 액정 표시 장치의 각 게이트 라인, 스토리지 라 인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도
도 12는 본 발명의 횡전계형 액정 표시 장치의 소오스 드라이버를 나타낸 블록도
도 13은 도 12의 감마 기준 전압((+)Vref)/(-)Vref))을 설정하는 감마 기준 전압 회로 및 이를 이용한 소오스 드라이브의 데이터 전압 출력 범위를 나타낸 도면
도 14는 본 발명의 횡전계형 액정 표시 장치의 게이트 드라이버를 나타낸 블럭도
도 15는 본 발명의 제 1실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도
도 16은 도 15의 C~C' 라인 상의 구조 단면도
도 17은 도 15의 D~D' 라인 상의 구조 단면도
도 18은 본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도
도 19는 도 18의 E~E' 라인 상의 구조 단면도
도 20은 도 18의 F~F' 라인 상의 구조 단면도
도 21은 본 발명의 횡전계형 액정 표시 장치의 등가 회로도
도 22는 본 발명의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면
*도면의 주요 부분에 대한 부호 설명*
200 : 기판 210 : 게이트 라인
215 : 게이트 절연막 220 : 데이터 라인
220c : 드레인 전극 225 : 보호막
230 : 화소 전극 240 : 공통 전극
250 : 스토리지 라인 310 : 쉬프트 레지스터
320 : 레벨 쉬프터 330 : 버퍼
410 : 쉬프트 레지스터 420 : 제 1 래치부
430 : 제 2 래치부 440 : 디코더
450 : 출력 버퍼
TFT : 박막 트랜지스터
(+)Vref/(-)Vref : (+)필드용/(-)필드용 기준 전압
본 발명은 액정 표시 장치에 관한 것으로 특히, 액정에 인가하는 화소 전압의 크기를 종래의 도트 반전 방식으로 유지하더라도 각 데이터 라인에 인가하는 데이터 전압의 출력 범위를 낮출 수 있도록 한 횡전계형 액정 표시 장치에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 횡전계형 액정 표시 장치를 설명하면 다음과 같다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)을 대체하면서LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
한편, 일반적인 액정 표시 장치의 구조를 살펴보면, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 드라이버로 크게 구분됨을 알 수 있다. 그리고, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 기판과, 상기 제 1, 제 2 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 기판(박막 트랜지스터 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고, 제 2 기판(칼라 필터 어레이 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.
이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
그리고, 액정 패널에 신호를 인가하기 위한 드라이버는 게이트 라인에 주사 신호를 인가하는 게이트 드라이버와, 데이터 라인에 신호를 인가하는 소오스 드라이버로 구분되며, 각 드라이버는 마이컴의 제어를 받는다.
한편, 상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.
따라서, 전기장의 인가 상태에 따라 분극 특성을 보이는 액정에 빛을 조사하게 되면, 액정의 분자 배향 방향을 임의로 조절할 수 있고, 액정의 배향 상태에 따라 통과되는 빛의 양이 조절되어 화상 정보를 표현할 수 있다.
전술한 바와 같이, 제 1 기판에 화소 전극이, 제 2 기판에 공통 전극이 형성되어, 상-하로 걸리는 전기장에 의한 액정이 구동되는 일반적인 액정 표시 장치는 시야각 특성이 우수하지 못한 단점을 갖고 있다. 이러한 단점을 극복하기 위해서 수평 전계를 형성하여 액정을 구동하는 횡전계형(IPS mode : In-Plane Switching mode) 액정 표시 장치가 제안되고 있다.
상기 횡전계형 액정 표시 장치의 장점으로는 광시야각이 가능하다는 것이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. 또한, 일반적으로 사용되는 TN 모드의 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.
이하, 첨부된 도면을 참조하여 종래의 횡전계형 액정 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일반적인 횡전계형 액정 표시 장치를 나타낸 개략적인 단면도이다.
도 1과 같이, 일반적인 횡전계형 액정 표시 장치는 제 1 기판(1)과 이에 대 향되는 제 2 기판(2) 및 그 사이에 충진된 액정층(3)으로 이루어진다.
여기서, 상기 제 1 기판(1)에는 기판(10) 상에 박막 트랜지스터(TFT) 어레이가 매트릭스 형태로 형성되어 있으며, 도시되어 있지는 않지만, 상기 박막 트랜지스터의 드레인 전극과 화소 전극(20)이 연결되어 배치되어 있으며, 상기 화소 전극(20)과 소정 간격 이격하여 공통전극(30)이 형성되어 있다.
그리고, 상기 제 1 기판(1)에 대향된 제 2 기판(2)에는, 도시되어 있지는 않지만, 화소 이외의 영역을 가리는 블랙 매트릭스층, 칼라 색상을 구현하는 칼라 필터층이 형성되어 있다.
상술한 바와 같이 횡전계형 액정 표시 장치는 동일 평면상에 화소전극(20)과 공통전극(30)이 모두 존재하며, 두 전극 사이에 형성되는 수평 전계에 의해 액정이 구동된다.
한편, 이와 같은 일반적인 횡전계형 액정 표시 장치의 구동 방법을 살펴보면 다음과 같다.
횡전계형 액정 표시 장치를 포함한 일반적인 액정 표시 장치는 각 화소가 매트릭스 형태로 배열되어 하나의 게이트 라인에 주사 신호가 입력되었을 때, 그 라인에 해당하는 화소에 영상 신호가 인가되는 방식을 취한다.
그런데, 상기 제 1, 제 2 기판 사이에 주입된 액정은 DC 전압을 오랫동안 인가하면 특성 열화가 일어나므로, 이를 방지하기 위하여 인가 전압의 극성을 주기적으로 바꾸어 구동하며, 이러한 방식을 극성 반전 방식이라 한다.
상기 극성 반전 방식에는 프레임 반전(Frame Inversion), 라인 반전(Line Inversion), 열 반전(Column Inversion) 및 도트 반전(Dot Inversion) 방식 등이 있다.
상기 프레임 반전 방식은, 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 프레임 단위로 동일하도록 인가하는 방식이다. 즉, 짝수 프레임(Even Frame)에 정(+) 극성의 데이터 전압이 인가되었다면, 홀수 프레임(Odd Frame)에는 부(-) 극성의 데이터 전압이 인가되는 방식이다. 그러나, 이와 같은 프레임 반전 구동 방법은 스위칭시 발생하는 소모 전류가 적다는 장점은 가지고 있으나, 정 극성과 부 극성의 투과율 비대칭 현상에 의한 플리커(Flicker) 현상에 민감하고 데이터간 간섭에 의한 크로스토크(Crosstalk)에 매우 취약한 단점을 갖고 있다.
또한, 상기 라인 반전 방식은 일반적으로 저 해상도(VGA, SVGA)에 널리 사용되는 극성 반전 구동 방법으로, 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 수평 라인 단위로 달라지도록 데이터 전압이 인가된다. 즉, 홀수 번째 게이트 라인에 정(+) 극성이 인가되고 짝수 번째 게이트 라인에는 부(-) 극성의 데이터 전압이 인가되었다면, 다음 프레임에서는 홀수 번째 게이트 라인에 부(-) 극성의 데이터 전압이 인가되고 짝수 번째 게이트 라인에는 정(+) 극성의 데이터 전압이 인가된다. 이와 같은 라인 반전 방식은 인접 라인간의 반대 극성의 데이터 전압이 인가되므로 라인간 휘도 편차가 공간 평균화법(spatial averaging)에 의해 프레임 반전 대비 플리커 현상이 작아지고, 수직 방향으로는 반대 극성의 전압이 분포하여 데이터간에 발생하는 커플링(coupling) 현상이 상쇄되어 프레임 반전 대비 수직 크로스토크(Vertical Crosstalk)가 작다. 그러나, 수평 방향으로는 동일 극성의 전압이 분포되어 수평 크로스토크(Horizontal Crosstalk)가 발생하고, 프레임 반전 대비 스위칭 반복 횟수가 증가하므로 소비 전류가 증가하는 단점이 있다.
상기 열 반전 방식은 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 수직 방향으로 동일하고 수평 방향으로는 반대 극성으로 인가하는 구동 방법이다. 이는, 프레임 반전 방식에 비하여 공간 평균화법에 의해 플리커 현상이 프레임 반전 방식에 비해 작고, 수평 크로스토크가 작다. 그러나, 공통 전극 전압 대비 수직 방향으로 인접 라인간 반대 극성의 데이터 전압을 인가해야 하므로 고전압용 칼럼 드라이버(Column Drive IC)를 사용해야 한다.
마지막으로, 도트 반전 방식은 현재 가장 우수한 화질을 구현하는 극성 반전 구동 방법으로 고해상도(XGA, SXGA, UXGA)에 적용되며, 상하좌우 모든 방향에서 인접 화소간 데이터 전압의 극성이 반대이다. 따라서, 공간 평균화법에 의해 플리커 현상을 최소화시킬 수 있으나, 고 전압용 소오스 드라이버를 사용해야 하고 소비 전류가 크다는 단점을 갖고 있다.
이하, 도트 반전 구동 방식을 취하는 종래의 횡전계형 액정 표시 장치에 대해 설명한다.
도 2는 종래의 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도이며, 도 3은 도 2의 A~A' 라인 상의 구조 단면도이며, 도 4는 도 2의 B~B' 라인 상의 구조 단면도이다.
도 2와 같이, 종래의 횡전계형 액정 표시 장치는 각각 수평 방향 및 수직 방 향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(40) 및 복수개의 데이터 라인(50)과, 상기 복수개의 게이트(40) 라인 각각에 소정 간격 이격하여 형성된 복수개의 스토리지 라인(60)과, 상기 복수개의 게이트 라인(40) 및 복수개의 데이터 라인(50)의 교차점에 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 복수개의 박막 트랜지스터(TFT) 각각의 드레인과 연결되어 '｜' 형태로 화소 영역에 형성되는 화소 전극(20)과, 상기 화소 영역 내에 상기 화소 전극(20)과 소정 간격 이격되고, 상기 스토리지 라인(60)에 연결되어 상기 화소 영역 내에 ' ∩' 형태로 형성되는 공통 전극(30)을 포함하여 이루어진다.
이하, 도 2내지 도 4를 참조하여 종래의 횡전계형 액정 표시 장치의 형성 방법에 대해 설명한다.
먼저, 기판(10) 상에 금속을 전면 증착하고 이를 선택적으로 제거하여 수평 방향으로, 게이트 전극이 돌출된 게이트 라인(40)과 상기 게이트 라인(40)과 동일한 방향으로 소정 간격 이격하여 스토리지 라인(60)을 형성한다.
이어, 상기 게이트 라인(40) 및 스토리지 라인(60)을 포함한 기판(10) 전면에 게이트 절연막(25)을 형성한다.
이어, 상기 게이트 전극 상부에 해당하도록 상기 게이트 절연막(25) 상에 반도체층(미도시)을 형성한다.
이어, 상기 게이트 절연막(25) 상의 소정 영역에 금속을 전면 증착하고 선택적으로 제거하여 상기 게이트 라인(40)과 수직한 방향으로 데이터 라인(50) 및 소오스/드레인 전극(50c)을 형성한다. 이 때, 상기 게이트 전극, 반도체층, 소오스/ 드레인 전극(50c)으로 이루어진 박막 트랜지스터(TFT)가 형성된다.
이어, 상기 데이터 라인(50)을 포함한 기판(10) 전면에 보호막(35)을 형성한다.
이어, 상기 박막 트랜지스터(TFT)의 드레인 전극(50c)과 상기 스토리지 라인(60)의 소정 부분에 콘택홀을 형성하고, 상기 보호막(35) 상에 금속을 전면 증착하고 패터닝하여, 박막 트랜지스터(TFT)의 드레인 전극(50c)과 연결되는 화소 전극(20)과 상기 화소 전극(20)과 소정 간격 이격하여 상기 스토리지 라인(60)과 연결되는 공통 전극(30)을 형성한다.
이와 같이, 상기 공통 전극(30)은 하부에 형성된 스토리지 라인(60)과 콘택이 이루어져 전원을 공급받으며, 상기 화소 전극(20)은 박막 트랜지스터(TFT)의 온/오프 동작에 의해 데이터 전압을 인가받는다. 여기서, 상기 스토리지 라인(60)은 외부에서 하나로 연결되어, 동일한 공통 전압(Vcom) 신호를 인가하게 되며, 이 때의 공통 전압(Vcom) 신호는 DC 상태이다.
도 5는 도 2의 등가 회로도이며, 도 6은 도 2의 각 게이트 라인별 화소 전압을 나타낸 타이밍도이다.
도 5와 같이, 종래의 횡전계형 액정 표시 장치의 각 화소를 살펴보면, 게이트 라인(40)과 데이터 라인(50) 사이에 형성된 박막 트랜지스터(TFT)의 드레인과 스토리지 라인(60) 사이에 스토리지 캐패시터(Cst)와 액정 캐패시터(Clc)가 병렬 상태로 형성되어 있음을 알 수 있다.
도 6과 같이, 공통 전압(Vcom) 신호는 화소나 게이트 라인(40) 또는 프레임(frame)이 변하여도 소정 레벨 상태를 계속하여 유지한다. 이 때, 상기 소정 레벨 상태는 데이터 라인에 인가되는 두 레벨의 전압의 중간 레벨로 한다. 도시하지는 않았지만, 데이터 라인에 인가되는 전압은 각 데이터 라인별로 상이하다. 따라서, 홀수 번째 라인에는 공통 전압에 대해 정(+) 극성 전압이, 짝수 번째 라인에는 부(-) 극성 전압이 인가된다.
데이터 라인에 인가하는 전압은 공통 전압을 기준으로 (+)/(-) 상태로 1 수평 주기로 교대로 반전하여 입력된다.
또한, 각 화소의 액정에 인가되는 화소 전압은 공통 전압(Vcom)을 기준으로 1 수직 주기로 반전된다.
게이트 드라이버(미도시)는 동일 라인에 해당하는 화소를 구동하기 위해 게이트 라인을 통하여 선택 펄스를 인가하고, 소스 드라이버(미도시)는 신호 라인을 통하여 턴온된 박막 트랜지스터에 영상 신호를 인가한다. 상기 턴온(turn on)된 박막 트랜지스터를 통하여 데이터 전압이 인가되면 박막 트랜지스터의 드레인과 스토리지 라인 사이에 연결된 액정 커패시터(Clc) 및 스토리지 캐패시터(Cst)는 박막 트랜지스터가 턴온되는 동안 충전되고, 상기 박막 트랜지스터가 턴오프(turn off)되면 이후 상기 박막 트랜지스터에 다음 데이터 전압이 인가되어 턴온될까지 충전 전하를 유지한다.
도 6을 살펴보면, 화소 전압은 게이트 라인에 인가되는 주사 신호의 하강 에지(edge)시 박막 트랜지스터의 게이트 전극과 소오스 전극 사이에 형성되는 기생 캐패시터(Cgs) 등에 의해 액정 전압에 ΔVp만큼 변동이 발생한다. 여기서, 화소 전압(Vp)은 게이트 라인에 인가되는 주사신호의 하강 에지(edge)시 박막 트랜지스터의 기생 캐패시터(Cgs) 등에 의해 상기 피드 쓰루우 전압(ΔVp)만큼 떨어진 값으로, 액정에 유도된다.
도 7은 종래의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면이다.
도 7과 같이, 도트 반전 방식으로 구동되는 종래의 횡전계형 액정 표시 장치는 인접한 각 화소에서 서로 다른 극성(공통 전압에 대한 데이터 전압)을 갖고, 프레임이 바뀔 때마다, 각 화소가 갖는 극성이 반전된다.
이 경우, 각 화소에 충전되는 전하의 극성의 (+), (-), .... 등으로, 인접하는 화소에 충전되는 전하의 극성이 서로 다르게 되어, 빠른 속도로 고화질의 영상을 얻을 수 있다.
도 8은 종래의 횡전계형 액정 표시 장치의 게이트 드라이버 내부를 나타낸 블럭도이다.
도 8과 같이, 종래의 횡전계형 액정 표시 장치의 게이트 드라이버는 마이콤(미도시)으로부터 게이트 스타트 펄스 신호(GSP : Gate Start Pulse), 게이트 쉬프트 클럭 신호(GSC : Gate Shift Clock), 좌우 선택 신호(L/R : Left/Right Select)를 인가받아 순차 동작하는 쉬프트 레지스터(61)와, 마이콤으로부터 게이트 출력 인에이블 신호(GOE : Gate Output Enable)를 인가받아 순차적으로 쉬프팅하는 레벨 쉬프터(62)와, VGH, VGL, VCC, VSS 레벨 중 일 상태를 선택적으로 각 게이트 라인에 인가하는 각 게이트 라인용 신호(Gout 1, Gout 2, ..., Gout n)를 출력하는 버퍼(63)를 포함하여 이루어진다.
상기 게이트 드라이버의 동작을 설명하면 다음과 같다.
먼저, 상기 쉬프트 레지스터부(61)는 게이트 스타트 펄스 신호(GSP)를 게이트 쉬프트 클럭 신호(GSC)에 의해 쉬프트시켜 게이트 라인을 순차적으로 인에이블시킨다. 최종적으로 한 프레임의 게이트 라인들의 인에이블 동작을 완료한 후, 캐리 값을 보낸 후, 다음 프레임의 게이트 라인들의 인에이블 동작으로 넘어간다.
이어, 상기 레벨 쉬프터부(62)는 게이트 라인에 인가되는 신호를 순차적으로 레벨 쉬프트시켜 버퍼(63)로 출력한다.
따라서, 상기 버퍼(63)와 연결된 복수개의 게이트 라인들은 순차적으로 인에이블(enable)된다. 이 때, 소정 게이트 라인은 게이트 쉬프트 클럭 신호(GSC)에 의해 동기하여 VGH 레벨 상태를 유지하다가 게이트 출력 인에이블 신호(GOE)의 상승 에지시 VGL 레벨로 하강한다.
도 9는 종래의 횡전계형 액정 표시 장치의 소오스 드라이버를 나타낸 블록도이다.
도 9와 같이, 종래의 횡전계형 액정 표시 장치의 소오스 드라이버는 마이컴으로부터 인가되는 소오스 스타트 펄스 신호(SSP : Source Start Pulse), 소오스 쉬프트 클럭 신호(SSC : Source Shift Clock), 좌우 선택 신호(L/R : Left/Right Select)를 인가받아 어드레스별로 저장하는 쉬프트 레지스터(81), 마이컴으로부터 로드 신호(Load)를 인가받아 어드레스에 맞추어 이븐 모드/오드 모드별 영상 신호(RGB Data)를 인가받아 저장하는 제 1, 제 2 래치부(82, 83), 상기 제 1, 제 2 래치부(82, 83)에 저장된 디지털 신호를 아날로그 신호화하는 디코더(DAC)(84), 상기 디코더(84)의 각 신호를 데이터 라인별로 출력하는 출력 버퍼(85)로 이루어진 다.
상기 소오스 드라이버의 동작을 자세히 설명하면 다음과 같다.
즉, 마이컴으로부터 도트 클럭에 맞추어 상기 쉬프트 레지스터(81)를 통해 순차적으로 들어오는 RGB 각각의 데이터를 제 1, 제 2 래치부(82, 83)를 통해 래치하여 점순차 방식(Dot at a Time Scanning)의 타이밍 체계를 선순차 방식(Line at a Time Scanning)으로 바꾼다.
이어, 매 수평 라인 주기마다 상기 제 1 래치부(82)에 저장된 데이터를 상기 제 2 래치부(83)로 트랜스퍼 인에이블 신호에 맞추어 전달한다.
상기 제 2 래치부(83)에 저장된 데이터는 동작 전원을 감마 기준 전압을 인가받고 마이컴에서 인가된 극성 출력 신호(POL : Polarity Out load)에 응답하여 DAC 디코더(84)에서 아날로그 전압으로 전환된다.
이어, 아날로그 전원 및 마이컴에서 인가된 제어 신호에 따라 출력 버퍼(85)를 거쳐 각 데이터 라인에 인가된다.
도 10은 도 9의 감마 기준 전압((+)Vref)/(-)Vref))을 설정하는 감마 기준 전압 회로 및 이를 이용한 소오스 드라이브의 데이터 전압 출력 범위를 나타낸 도면이다.
도 10과 같이, 256 그레이를 구현하기 위해서 종래의 횡전계형 액정 표시 장치의 소오스 드라이버에서는 (+)필드용 256 그레이 전압과, (-)필드용 256 그레이 전압을 하나의 감마 전압 구동 회로를 통해 나타내며, R-스트링 방식으로 (+)필드용 맥스 기준 전압 값과, (-)필드용 미니멈 기준 전압 값을 설정 한 후, 그 사이에 감마 기준 전압을 출력한다.
이러한 감마 기준 전압을 상기 DAC(84)에 인가받아 동작하는 소오스 드라이버는 각각 공통 전압(Vcom)을 기준으로 (+)필드일 때는 상기 공통 전압(Vcom) 상부에 소오스 드라이버로부터 데이터 전압이 출력되고, (-)필드일 때는 상기 공통 전압(Vcom) 하부에 소오스 드라이버로부터 데이터 전압이 출력된다.
상기와 같은 종래의 횡전계형 액정 표시 장치는 다음과 같은 문제점이 있다.
종래의 횡전계형 액정 표시 장치를 도트 반전 방식으로 구동시에는 공통 전압 신호를 DC 값으로 일정하게 인가하고, 데이터 라인에 인가하는 데이터 전압은 상기 공통 전압 신호를 기준으로 극성이 (+), (-) 전압이 되도록 교대로 인가해준다. 이 때, 액정에 인가되는 화소 전압은 상기 데이터 전압에 의존하여 극성을 가지므로, 액정에 높은 전압이 형성되기 위해서는 높은 출력 전압차를 갖는 소오스 드라이버를 사용하여야 한다.
현재 일반적으로 적용되는 횡전계형 액정 표시 장치의 소오스 드라이버는 15V 정도의 VDD전원을 사용한 출력 범위를 갖는다. 이 경우 실제 액정에 인가되는 화소 전압은 (-)6V 내지 (+)6V 정도이다.
그러나, 고 출력 범위의 소오스 드라이버일수록 코스트가 높아지므로, 저 출력 범위로 낮추어 저 소비 전력을 유도하여 코스트를 감소시키려는 노력이 행해지고 있다.
한편, 횡전계형 액정 표시 장치에서는 공통 전극과 화소 전극간에 형성되는 프린지 필드(fringe field)에 의해 액정이 구동되므로, 액정의 원활한 구동을 위하여는 화소 전극과 공통 전극간의 간격을 좁게 하여 두 전극 사이에 유도되는 프린지 필드를 큰 값으로 형성시켜야 한다.
상기 화소 전극과 공통 전극간의 간격을 좁게 하기 위하여는, 화소 전극 및 공통 전극의 패턴을 형성할 때, 단일 라인형의 화소 전극과 공통 전극이 형성되는 것이 아니라, 서로 소정 간격 이격하며 맞물려서 교차한 핑거(finger) 형태의 화소 전극과 공통 전극 패턴을 형성하게 되는데, 이럴 경우 화소 전극과 공통 전극 사이의 간격은 좁아지게 되나, 화소의 개구율은 낮아지는 문제점이 생기게 된다.
물론, 상기 화소 전극 또는 공통 전극의 패턴을 주로 투명한 재질의 ITO 등을 사용하기는 하나, 화소 영역 내에 여러 형상의 패턴이 형성됨으로써, 빛이 고르게 투과되지 못하는 문제가 있다.
이 경우 고개구율을 위하여 화소 전극 및 공통 전극간의 간격을 크게 하면, 두 전극 사이에 형성되는 수평 전계장이 작아지므로, 필요 휘도를 얻기 위해 고 출력 범위의 데이터 전압이 필요하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 소비 전력을 저감한 도트 반전 방식의 횡전계형 액정 표시 장치를 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치는 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지 스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 스토리지 라인을 포함하여 이루어진 횡전계형 액정 표시 장치에 있어서, 상기 각 게이트 라인에 순차적으로 주사 신호를 인가하고, 상기 각 스토리지 라인에 하이 레벨, 로우 레벨의 공통 전압을 교번하여 인가하는 게이트 드라이버와, 상기 각 하이 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (-)필드 데이터 전압을, 로우 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (+)필드 데이터 전압을 인가하는 소오스 드라이버를 더 구비하여 이루어짐에 그 특징이 있다.
상기 소오스 드라이버는 (+)필드 데이터 전압 출력시는 상기 로우 레벨의 공통 전압을 기준 전압으로 하여 그 보다 큰 값의 데이터 전압으로 출력하고, (-)필드 데이터 전압 출력시는 상기 하이 레벨의 공통 전압을 기준 전압으로 하여 그 보다 작은 값의 데이터 전압을 출력함이 바람직하다.
상기 소오스 드라이버는 (+)필드 데이터 전압과 (-)필드 데이터 전압의 기준 전압을 서로 상이한 감마 기준 전압 회로를 이용하여 출력함이 바람직하다.
또한, 상기 소오스 드라이버는 마이컴으로부터 인가되는 소오스 스타트 펄스 신호, 소오스 쉬프트 클럭 신호, 좌우 선택 신호를 인가받아 어드레스별로 저장하는 쉬프트 레지스터와, 마이컴으로부터 로드 신호를 인가받아 상기 어드레스에 맞추어 이븐 모드/오드 모드별 디지털 영상 신호를 저장하는 제 1, 제 2 래치부와, (+)필드/(-)필드별로 감마 기준 전압을 인가받아 상기 제 1, 제 2 래치부에 저장된 디지털 영상 신호를 아날로그 영상 신호화하는 디코더와, 상기 디코더의 각 신호를 데이터 라인별로 출력하는 출력 버퍼를 포함하여 이루어짐에 그 특징이 있다.
상기 각 스토리지 라인에 인가된 하이 레벨 또는 로우 레벨의 공통 전압은 1 수직 주기동안 유지한 후 반전함이 바람직하다.
상기 각 데이터 라인의 인가된 데이터 전압은 1 수직 주기동안 유지된 후 반전함이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 횡전계형 액정 표시 장치를 상세히 설명하면 다음과 같다.
도 11은 본 발명의 횡전계형 액정 표시 장치의 각 게이트 라인, 스토리지 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도이다.
본 발명의 횡전계형 액정 표시 장치는 공통 전극과 화소 전극이 동일 평면 상에 배치되어 횡전계를 형성하는 액정 표시 장치로 도 11과 같이, 게이트 라인에 인가되는 주사 신호와 스토리지 라인에 인가되는 공통 전압 신호에 의해 화소 전압 값이 영향을 받게 된다.
이 때, 상기 스토리지 라인에 인가되는 공통 전압 신호는 각각 홀수 번째 라인과 짝수 번째 라인으로 구분하여 제 1 공통 전압(Vcom(+)), 제 2 공통 전압(Vcom(-))으로 레벨을 달리하여 인가된다. 여기서, 제 1 공통 전압(Vcom(+))은 하이 레벨, 제 2 공통 전압(Vcom(-))을 로우 레벨이다.
이 경우, 상기 게이트 라인과 교차된 데이터 라인에 인가된 데이터 전압은 상기 스토리지 라인에 인가되는 공통 전압이 하이 레벨 상태, 즉, 제 1 공통 전압(Vcom(+))일 때는 화소 전압이 (-) 극성을 띠도록 데이터 전압을 인가하고, 제 2 공통 전압(Vcom(-))일 때는 화소 전압이 (+) 극성을 띠도록 데이터 전압을 인가한다.
상기 각 스토리지 라인 및 상기 데이터 라인에 인가된 전압은 1 수직 주기 동안 소정 상태를 유지하고, 반전된다.
이 경우, 각 화소가 갖는 화소 전압은 상기 데이터 전압과 공통 전압의 차인데, 이러한 화소 전압의 크기는 최소 제 1, 제 2 공통 전압(Vcom(+), Vcom(-))간의 차(Vcom(+)-Vcom(-)) 이상이다. 따라서, 종래 항상 일정한 공통 전압 레벨을 유지함으로, 각 화소가 안정한 극성을 갖기 위해 데이터 전압이 상기 공통 전압과는 소정 값 이상의 전압차를 두고 인가되어야 했으나, 본 발명에서는 기준이 되는 제 1, 제 2 공통 전압을 화소에 나타날 극성에 따라 다르게 설정하여 인가되는 데이터 전압의 마진을 늘릴 수 있다. 따라서, 상기 데이터 라인에 데이터 전압을 인가하는 소오스 드라이버의 출력 폭을 줄일 수 있다.
도 12는 본 발명의 횡전계형 액정 표시 장치의 소오스 드라이버를 나타낸 블록도이다.
도 12와 같이, 본 발명의 횡전계형 액정 표시 장치의 소오스 드라이버는 마이컴으로부터 인가되는 소오스 스타트 펄스 신호(SSP : Source Start Pulse), 소오스 쉬프트 클럭 신호(SSC : Source Shift Clock), 좌우 선택 신호(L/R : Left/Right Select)를 인가받아 어드레스별로 저장하는 쉬프트 레지스터(410), 마이컴으로부터 로드 신호(Load)를 인가받아 어드레스에 맞추어 이븐 모드/오드 모드별 영상 신호(RGB Data)를 인가받아 저장하는 제 1, 제 2 래치부(420, 430), 상기 제 1, 제 2 래치부(420, 430)에 저장된 디지털 신호를 아날로그 신호화하는 디코더(DAC)(440), 상기 디코더(440)의 각 신호를 데이터 라인별로 출력하는 출력 버퍼(AMP)(450)로 이루어진다.
이 때, 상기 디코더(440)는 (+)필드용 감마 기준 전압((+)Vref)과 (-)필드용 감마 기준 전압((-)Vref)을 별도의 회로를 통해 설정한 감마 기준 전압 회로를 이용한다.
상기 소오스 드라이버의 동작을 자세히 설명하면 다음과 같다.
즉, 마이컴으로부터 도트 클럭에 맞추어 상기 쉬프트 레지스터(410)를 통해 순차적으로 들어오는 RGB 각각의 데이터를 제 1, 제 2 래치부(420, 430)를 통해 래치하여 점순차 방식(Dot at a Time Scanning)의 타이밍 체계를 선순차 방식(Line at a Time Scanning)으로 바꾼다.
이어, 매 수평 라인 주기마다 상기 제 1 래치부(420)에 저장된 데이터를 상기 제 2 래치부(430)로 트랜스퍼 인에이블 신호에 맞추어 전달한다.
상기 제 2 래치부(430)에 저장된 데이터는 동작 전원을 감마 기준 전압을 인가받고 마이컴에서 인가된 극성 출력 신호(POL : Polarity Out load)에 응답하여 DAC 디코더(440)에서 아날로그 전압으로 전환된다.
이어, 아날로그 전원 및 마이컴에서 인가된 제어 신호에 따라 출력 버퍼(450)를 거쳐 각 데이터 라인에 인가된다.
도 13은 도 12의 감마 기준 전압((+)Vref)/(-)Vref))을 설정하는 감마 기준 전압 회로 및 이를 이용한 소오스 드라이브의 데이터 전압 출력 범위를 나타낸 도 면이다.
도 13과 같이, 256 그레이를 구현하기 위해서 종래의 횡전계형 액정 표시 장치의 소오스 드라이버에서는 (+)필드용 256 그레이 전압과, (-)필드용 256 그레이 전압을 별도의 감마 전압 구동 회로를 통해 나타낸다.
(+)필드용 256 그레이 전압은 R-스트링 방식으로 (+)필드용 맥스 기준 전압((+)Vref(max)) 값과, (+)필드용 맥스 기준 전압((+)Vref(min)) 값 사이에 (+)필드용 감마 기준 전압을 출력한다.
같은 방식으로, (-)필드용 256 그레이 전압은 R-스트링 방식으로 (+)필드용 맥스 기준 전압((-)Vref(max)) 값과, (-)필드용 맥스 기준 전압((-)Vref(min)) 값 사이에 (-)필드용 감마 기준 전압을 출력한다.
이러한 감마 기준 전압을 상기 DAC(440)에 인가받아 동작하는 소오스 드라이버는 데이터 전압의 출력 범위가 서로 오버랩 되고 있다. 이는 임의의 (+)필드일 때 (-)필드로 설정된 감마 기준 전압보다 그 값이 낮을 수 있음을 의미한다.
상기 소오스 드라이버가 갖는 출력 범위는 오버랩된 영역만큼 그 출력 범위를 감소시킬 수 있으므로, 종래의 고출력 범위를 갖는 소오스 드라이버에 비해 소비 전력을 저감할 수 있다.
도 14는 본 발명의 횡전계형 액정 표시 장치의 게이트 드라이버를 나타낸 블럭도이다.
도 14와 같이, 본 발명의 횡전계형 액정 표시 장치의 게이트 드라이버는 상기 게이트 드라이버는 마이컴(미도시)으로부터 게이트 스타트 펄스 신호(GSP)와 좌 우 선택 신호(L/R)를 입력받아 게이트 쉬프트 클럭 신호(GSC)에 동기되어 각 게이트 라인에 인가될 주사 신호(Gout 1, Gout 2, ...., Gout n)를 순차 저장하는 쉬프트 레지스터(310), 상기 마이컴으로부터 게이트 출력 인에이블 신호(GOE)에 응답하여 상기 주사 신호(Gout 1, Gout 2, ...., Gout n)를 쉬프팅하는 레벨 쉬프터(320), 하이 레벨(VGH), 로우 레벨(VGL), 제 1 전원 전압(VCC), 제 2 전원 전압(VSS)의 4 레벨 중 소정 레벨로 주사 신호(Gout 1, Gout 2, ...., Gout n)를 출력하고, 기설정된 제 1, 제 2 공통 전압(Vcom(+), Vcom(-))을 인가받아 교번하여 각 스토리지 라인 인가용 신호(Sout 0, Sout 1, Sout 2, ...., Sout n)를 출력하는 버퍼(330)로 이루어진다.
상기 게이트 드라이버의 동작을 살펴보면 다음과 같다.
먼저, 상기 쉬프트 레지스터부(310)는 게이트 스타트 펄스 신호(GSP)를 게이트 쉬프트 클럭 신호(GSC)에 의해 쉬프트시켜 게이트 라인을 순차적으로 인에이블시킨다. 최종적으로 한 프레임의 게이트 라인들의 인에이블 동작을 완료한 후, 캐리 신호(Carry)를 보낸 후, 다음 프레임의 게이트 라인들의 인에이블 동작으로 넘어간다.
이어, 상기 레벨 쉬프터부(320)는 게이트 라인에 인가되는 신호를 순차적으로 레벨 쉬프트시켜 버퍼(330)로 출력한다.
따라서, 상기 버퍼(330)와 연결된 복수개의 게이트 라인들은 순차적으로 인에이블(enable)된다. 이 때, 소정 게이트 라인은 게이트 쉬프트 클럭 신호(GSC)에 의해 동기하여 VGH 레벨 상태를 유지하다가 게이트 출력 인에이블 신호(GOE)의 상 승 에지시 VGL 레벨로 하강한다.
이와 같이, 구성된 게이트 드라이버를 포함한 본 발명의 횡전계형 액정 표시 장치의 구동 방법을 설명하면 다음과 같다.
먼저, 마이컴으로부터 소오스 드라이버(미도시)는 순차적으로 한 화소씩의 영상 데이터를 인가받아 데이터 라인들에 해당되는 영상 데이터를 저장한다.
그리고, 게이트 드라이버는 게이트 쉬프트 클럭 신호(GSC) , 게이트 스타트 펄스 신호(GSC) 및 게이트 출력 인에이블 신호(GOE)를 출력하여 복수개의 게이트 라인에 순차적으로 주사 신호를 인가한다.
따라서, 선택된 게이트 라인에 연결된 복수개의 박막 트랜지스터가 턴온되어 상기 소오스 드라이버의 쉬프트 레지스터부에 저장된 영상 데이터(데이터 전압 형태)가 드레인 전극에 인가됨으로써 영상 데이터가 액정 패널에 표시된다. 이후, 상기와 같은 동작이 반복되어 영상 데이터가 액정 패널에 표시된다.
이상에서 기술한 게이트 드라이버의 동작은 우 선택 신호(R)를 인가받았을 때의 동작이고 좌 선택 신호(L)를 인가받았을 때는 각각의 게이트 라인과 스토리지 라인에 상기에서 기술한 바와 역순으로 신호가 인가된다.
이하, 상기 게이트 드라이버 및 소오스 드라이버(미도시)로부터 신호를 받아 동작하는 액정 패널의 화소 구조를 살펴본다.
도 15는 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도이며, 도 16은 도 15의 C~C' 라인 상의 구조 단면도이며, 도 17은 도 15의 D~D' 라인 상의 구조 단면도이다.
도 15 내지 도 17과 같이, 본 발명의 일 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조는 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(210) 및 복수개의 데이터 라인(220)과, 인접한 화소에 대하여 게이트 라인(210)의 위아래로 교번하여 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 각각의 박막 트랜지스터(TFT)의 드레인 전극(220c)과 연결되어 상기 화소 영역에 형성되는 복수개의 화소 전극(230)과, 상기 각 화소 전극(230)과 소정 간격 이격하며 상기 화소 영역에 형성되는 복수개의 공통 전극(240)과, 상기 복수개의 박막 트랜지스터(TFT)가 형성된 부위를 따라 동일선상에 형성되는 화소 영역들에 누운 'ㄹ' 이 연속되는 형태로 형성되는 복수개의 스토리지 라인(250)을 포함하여 이루어진다.
이 때, 상기 화소 영역의 우측 데이터 라인(220)에 인접한 공통 전극(240)은 하부에 형성된 스토리지 라인(250)과 오버랩되며, 상기 우측 데이터 라인과 교차하여 상기 스토리지 라인(250)은 다음 화소 영역으로 연결된다. 이 경우, 연결되는 스토리지 라인(250)의 패턴은 다음 화소 영역에서 형성되는 박막 트랜지스터(TFT)를 따라 형성된 스토리지 라인(250)을 전(前) 화소 영역 쪽으로 연장시켜 상기 우측 데이터 라인(220)과 인접한 공통 전극(240)과 오버랩하여 형성함으로써, 인접한 화소 영역간에 스토리지 라인이 연결되도록 형성한다.
도 18은 본 발명의 다른 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도이며, 도 19는 도 18의 E~E' 라인 상의 구조 단면도이고, 도 20은 도 18의 F~F' 라인 상의 구조 단면도이다.
도 18 내지 도 20과 같이, 본 발명의 다른 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조는 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(210) 및 복수개의 데이터 라인(220)과, 인접한 화소 영역에 대하여 게이트 라인(210)의 위아래로 교번하여 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 각각의 박막 트랜지스터(TFT)의 드레인 전극과 연결되어 각 화소 영역에 형성되는 복수개의 화소 전극(230)과, 상기 각 화소 전극(230)과 소정 간격 이격하며 교차하여 상기 화소 영역에 형성되는 복수개의 공통 전극(240)과, 상기 복수개의 박막 트랜지스터(TFT)가 형성된 부위를 따라 동일 선상에 형성되는 화소 영역들에 누운 'ㄹ'형의 반전 형태로 형성되는 복수개의 스토리지 라인(250)을 포함하여 이루어진다.
이 때, 상기 화소 영역의 좌측 데이터 라인(220)에 인접한 공통 전극(240)은 하부에 형성된 스토리지 라인(250)과 오버랩되며, 상기 좌측 데이터 라인(220)과 교차하여 상기 스토리지 라인(250)은 전 후 화소 영역에서 연결된다. 이 경우, 연결되는 스토리지 라인(250)의 패턴은 전(前) 화소 영역에서 형성되는 박막 트랜지스터(TFT)를 따라 게이트 라인(210)과 평행하도록 형성된 스토리지 라인을 연장시켜 상기 좌측 데이터 라인(220)을 지나도록 하여 다음 화소 영역의 공통 전극(240)과 오버랩되도록 하여 형성한다.
상기에서 살펴본 제 2 실시예는 상기 스토리지 라인(250)과 공통 전극(240)이 오버랩되는 부위를 화소 영역의 좌측 데이터 라인에 인접한 공통 전극으로 한 점을 제외하고는 제 1 실시예와 동일한 구조를 가지면, 따라서 동일 번호를 부여하 였다.
한편, 본 발명의 사상은 상기에서 기술한 제 1, 제 2 실시예를 포함하여 게이트 라인의 위아래로 교번하여 형성되는 복수개의 박막 트랜지스터(TFT)를 따라 동일 선상에 형성되는 화소 영역들에서 지그재그로 이어지도록 스토리지 라인이 형성되는 횡전계형 액정 표시 장치의 여러 방식으로 확장될 수 있다.
상기에서 기술한 본 발명의 횡전계형 액정 표시 장치의 화소 구조의 형성 방법을 살펴보면 다음과 같다.
먼저, 기판(200) 상에 금속을 전면 증착하고 이를 선택적으로 제거하여 수평 방향으로, 게이트 전극이 돌출된 게이트 라인(210)과 소정 간격 이격하여 스토리지 라인(250)을 형성한다. 이 때, 상기 게이트 라인(210)의 게이트 전극은 인접한 화소 영역에 대해 서로 위 아래로 방향을 달리하여 형성한다. 또한, 이 때 형성되는 스토리지 라인(250)은 상기 게이트 라인(210)과 소정 간격 이격하여 이후의 공정에서 형성되는 드레인 전극과 공통 전극이 형성되는 부분과 오버랩되도록 지그재그(Zig-Zag)식으로 형성한다.
이어, 상기 게이트 라인(210) 및 스토리지 라인(250)을 포함한 기판(200) 전면에 게이트 절연막(215)을 형성한다.
이어, 상기 게이트 전극 상부에 해당하도록 상기 게이트 절연막(215) 상에 반도체층(미도시)을 형성한다.
이어, 상기 게이트 절연막(215) 상의 소정 영역에 금속을 전면 증착하고 선택적으로 제거하여 상기 게이트 라인(210)과 수직한 방향으로 데이터 라인(220) 및 소오스/드레인 전극(220c)을 형성한다. 이 때, 상기 게이트 전극, 반도체층, 소오스/드레인 전극(220c)으로 이루어진 박막 트랜지스터(TFT)가 형성된다.
이어, 상기 데이터 라인(220)을 포함한 기판(200) 전면에 보호막(225)을 형성한다.
이어, 상기 보호막(225) 상에 금속을 전면 증착한 후, 박막 트랜지스터(TFT)의 드레인 전극(220c)과 연결되는 화소 전극(230)과 상기 화소 전극(230)과 소정 간격 이격하여 상기 스토리지 라인(250)과 연결되는 공통 전극(240)을 형성한다.
이 때, 상기 박막 트랜지스터(TFT)의 드레인 전극(220c)과 스토리지 라인(250) 사이에는 둘 사이에 게이트 절연막이 개재되어 스토리지 캐패시터(Cst)(미도시)와, 액정 캐패시터(Clc)(미도시)를 형성한다.
그리고, 상기 공통 전극(240) 및 상기 스토리지 라인(250)은 오버랩된 부분의 소정 영역에서 콘택을 갖도록 형성한다.
도 21은 도 15 또는 도 18이 나타내는 본 발명의 횡전계형 액정 표시 장치의 화소 구조의 등가 회로도이다.
도 21과 같이, 본 발명의 횡전계형 액정 표시 장치의 화소 구조를 등가 회로로 나타내면, 각 스토리지 라인이 인접한 게이트 라인 사이에 위치한 것으로 도시할 수 있다.
즉, 본 발명의 횡전계형 액정 표시 장치의 화소 구조는 수직으로 교차한 복수개의 게이트 라인 및 복수개의 데이터 라인으로 이루어진다. 그리고, 제 n(n≥1) 게이트 라인과 제 n+1 게이트 라인 사이에 형성된 제 n 스토리지 라인과, 상기 제 n+1 게이트 라인과 제 m 데이터 라인과 연결되어 형성된 제 1 박막 트랜지스터와, 상기 제 1 박막 트랜지스터의 드레인 전극과 상기 제 n 스토리지 라인 사이에 병렬로 형성되는 제 1 스토리지 캐패시터 및 제 1 액정 캐패시터와, 상기 제 n 게이트 라인과 제 m+1 데이터 라인의 교차부에 형성된 제 2 박막 트랜지스터와, 상기 제 2 박막 트랜지스터의 드레인 전극과 상기 스토리지 라인 사이에 병렬로 형성되는 제 2 스토리지 캐패시터 및 제 2 액정 캐패시터를 포함하여 이루어진다.
이 때, 스토리지 라인은 홀수 번째 스토리지 라인은 홀수 번째 스토리지 라인끼리 제 1 공통 전압(또는 제 2 공통 전압)이 인가되며, 짝수 번째 스토리지 라인은 짝수 번째 스토리지 라인끼리 제 2 공통 전압(또는 제 1 공통 전압)이 인가된다. 이 경우 같은 스토리지 라인에 연결되어 있는 화소에는 동일한 극성이 화소 전압이 인가된다.
상기 스토리지 라인에 인가되는 하이 레벨 또는 로우 레벨의 공통 전압과 데이터 라인에 인가되는 데이터 전압과의 전압 차이로 액정에 인가하는 화소 전압의 출력 값을 조정함이 바람직하다.
도 22는 본 발명의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면이다.
각 스토리지 라인별로 서로 다른 레벨의 제 1, 제 2 공통 전압을 인가하고, 도 21과 같이, 각 라인을 동일한 스토리지 라인별로 구분한다면, 동일한 스토리지 라인에 형성되는 화소에는 동일한 극성의 화소 전압이 발생하며, 인접한 스토리지 라인간에는 서로 반대의 극성을 갖는다.
따라서, 본 발명의 횡전계형 액정 표시 장치는 각각 상이한 레벨의 공통 전압을 인가하는 게이트 드라이버와 일반적인 소오스 드라이버로부터 도트 반전 방식으로 액정 패널측에 신호가 인가되어 빠른 신호 응답 특성을 유지하며, 또한, 스토리지 라인에 대하여는 라인 반전 방식으로 구동되어 인접한 화소의 전계의 왜곡 영향을 적게 받게 되어 특히, 블랙 휘도 등 전기 광학 특성이 좋다.
상기와 같은 본 발명의 횡전계형 액정 표시 장치는 다음과 같은 효과가 있다.
첫째, 소오스 드라이버의 출력 전압의 변화 범위를 상대적으로 줄여 소비 전력을 줄여줄 수 있다. 도트 인버젼 방식과 같은 데이터 출력 신호 극성을 갖는 소오스 드라이버와 함께 인접한 스토리지 라인에 각각 다른 공통 전압을 인가하는 게이트 드라이버를 사용함으로써, 액정에 보다 높은 화소 전압을 인가할 수 있다.
둘째, 종래와 비교하여 동일한 소오스 드라이버의 출력 전압에 비해 화소 전압 값을 크게 할 수 있어, 화소 전극과 공통 전극의 간격을 크게 하는 고개구율의 구조가 가능하며, 휘도를 향상할 수 있다.
셋째, 소오스 드라이버의 출력 전압은 일반적인 도트 반전 방식과 동일하게 (+)/(-) 반대 극성이 동시 출력되는 반면에, 실제 게이트 라인 방향으로는 동일한 극성의 화소 전압이 배치되므로, 인접한 화소의 전계의 왜곡 영향을 적게 받게 되어 특히, 블랙 휘도 등 전기 광학 특성이 좋다.
넷째, 도트 인버젼 구동 방식을 이용함으로 여타의 구동 방식에 비해 수직, 수평 크로스토크(crosstalk)가 작은 고화질을 구현할 수 있다.

Claims (7)

  1. 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 스토리지 라인을 포함하여 이루어진 횡전계형 액정 표시 장치에 있어서,
    상기 각 게이트 라인에 순차적으로 주사 신호를 인가하고, 상기 각 스토리지 라인에 하이 레벨, 로우 레벨의 공통 전압을 교번하여 인가하는 게이트 드라이버;
    상기 각 하이 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (-)필드 데이터 전압을, 로우 레벨의 공통 전압이 인가된 화소의 데이터 라인에 (+)필드 데이터 전압을 인가하는 소오스 드라이버를 구비함을 특징으로 하는 횡전계형 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 소오스 드라이버는
    (+)필드 데이터 전압 출력시는 상기 로우 레벨의 공통 전압을 기준 전압으로 하여 그 보다 큰 값의 데이터 전압으로 출력하고,
    (-)필드 데이터 전압 출력시는 상기 하이 레벨의 공통 전압을 기준 전압으로 하여 그 보다 작은 값의 데이터 전압을 출력함을 특징으로 횡전계형 액정 표시 장 치.
  3. 제 1항에 있어서,
    상기 소오스 드라이버는 (+)필드 데이터 전압과 (-)필드 데이터 전압의 기준 전압을, 서로 상이한 감마 기준 전압 회로를 이용하여 출력함을 특징으로 하는 횡전계형 액정 표시 장치.
  4. 제 3항에 있어서,
    상기 소오스 드라이버는
    마이컴으로부터 인가되는 소오스 스타트 펄스 신호, 소오스 쉬프트 클럭 신호, 좌우 선택 신호를 인가받아 어드레스별로 저장하는 쉬프트 레지스터;
    마이컴으로부터 로드 신호를 인가받아 상기 어드레스에 맞추어 이븐 모드/오드 모드별 디지털 영상 신호를 저장하는 제 1, 제 2 래치부;
    (+)필드/(-)필드별로 감마 기준 전압을 인가받아 상기 제 1, 제 2 래치부에 저장된 디지털 영상 신호를 아날로그 영상 신호화하는 디코더;
    상기 디코더의 각 신호를 데이터 라인별로 출력하는 출력 버퍼를 포함하여 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치.
  5. 제 4항에 있어서,
    상기 디코더는 마이컴으로부터 인가받는 극성 출력 신호(POL : Polarity Out Load)의 레벨에 따라 (+)필드/(-)필드별의 감마 기준 전압을 인가받음을 특징으로 하는 횡전계형 액정 표시 장치.
  6. 제 1항에 있어서,
    상기 각 스토리지 라인에 인가된 하이 레벨 또는 로우 레벨의 공통 전압은 1 수직 주기동안 유지한 후 반전함을 특징으로 하는 횡전계형 액정 표시 장치.
  7. 제 1항에 있어서,
    상기 각 데이터 라인의 인가된 데이터 전압은 1 수직 주기동안 유지된 후 반전함을 특징으로 하는 횡전계형 액정 표시 장치.
KR1020020067139A 2002-10-31 2002-10-31 횡전계형 액정 표시 장치 Expired - Fee Related KR100640996B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020067139A KR100640996B1 (ko) 2002-10-31 2002-10-31 횡전계형 액정 표시 장치
US10/695,396 US7602465B2 (en) 2002-10-31 2003-10-29 In-plane switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067139A KR100640996B1 (ko) 2002-10-31 2002-10-31 횡전계형 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20040038252A KR20040038252A (ko) 2004-05-08
KR100640996B1 true KR100640996B1 (ko) 2006-11-02

Family

ID=37336485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067139A Expired - Fee Related KR100640996B1 (ko) 2002-10-31 2002-10-31 횡전계형 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100640996B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899630B1 (ko) * 2002-12-31 2009-05-27 엘지디스플레이 주식회사 액정 표시패널의 구조
KR101590155B1 (ko) * 2009-08-11 2016-02-12 삼성전자주식회사 디스플레이 장치 및 상기 디스플레이 장치의 구동 회로
KR101616241B1 (ko) * 2009-12-24 2016-04-28 엘지디스플레이 주식회사 액정 표시 장치의 구동 장치 및 구동 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887001A (ja) * 1994-09-16 1996-04-02 Matsushita Electric Ind Co Ltd 液晶パネルの駆動電圧決定方法
JPH0973065A (ja) * 1995-09-05 1997-03-18 Casio Comput Co Ltd 液晶駆動方法
JPH09258175A (ja) * 1996-03-26 1997-10-03 Sharp Corp 駆動装置
KR19980066340A (ko) * 1997-01-22 1998-10-15 구자홍 평행전계형 액정표시장치
JPH11282431A (ja) * 1998-03-31 1999-10-15 Toshiba Electronic Engineering Corp 平面表示装置
KR20000011370A (ko) * 1998-07-16 2000-02-25 아베 아키라 액티브매트릭스형액정표시장치및그것에사용하는기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887001A (ja) * 1994-09-16 1996-04-02 Matsushita Electric Ind Co Ltd 液晶パネルの駆動電圧決定方法
JPH0973065A (ja) * 1995-09-05 1997-03-18 Casio Comput Co Ltd 液晶駆動方法
JPH09258175A (ja) * 1996-03-26 1997-10-03 Sharp Corp 駆動装置
KR19980066340A (ko) * 1997-01-22 1998-10-15 구자홍 평행전계형 액정표시장치
JPH11282431A (ja) * 1998-03-31 1999-10-15 Toshiba Electronic Engineering Corp 平面表示装置
KR20000011370A (ko) * 1998-07-16 2000-02-25 아베 아키라 액티브매트릭스형액정표시장치및그것에사용하는기판

Also Published As

Publication number Publication date
KR20040038252A (ko) 2004-05-08

Similar Documents

Publication Publication Date Title
KR100741894B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
KR100788392B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
US7602465B2 (en) In-plane switching mode liquid crystal display device
KR101074402B1 (ko) 액정표시장치 및 그의 구동방법
US8248336B2 (en) Liquid crystal display device and operating method thereof
US8344984B2 (en) Liquid crystal display and method of driving the same
US8643578B2 (en) Method of driving a display panel and display apparatus having the display panel
KR20070059340A (ko) 액정 표시 장치
KR100672643B1 (ko) 횡전계 방식 액정 표시 장치의 공통 전압 구동회로
KR101244656B1 (ko) 액정표시장치
KR100898785B1 (ko) 액정표시장치
KR101074381B1 (ko) 횡전계방식 액정표시장치
KR101286514B1 (ko) 액정표시장치
KR101394928B1 (ko) 액정표시장치
KR100710161B1 (ko) 횡전계형 액정 표시 장치
KR100640996B1 (ko) 횡전계형 액정 표시 장치
KR100640995B1 (ko) 횡전계형 액정 표시 장치
KR20110010426A (ko) 액정표시장치
KR101752003B1 (ko) 액정표시장치
KR100898789B1 (ko) 액정표시장치의 구동방법
KR101308457B1 (ko) 액정표시장치
KR100898787B1 (ko) 액정표시장치 및 그 구동방법
JP3888076B2 (ja) 電気光学装置の駆動方法、電気光学装置の駆動装置、電気光学装置および電子機器
KR100853773B1 (ko) 액정패널의 구동방법
KR20080057922A (ko) 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021031

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050318

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20021031

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060915

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061025

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061026

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140918

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200925

Start annual number: 15

End annual number: 15

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220805