[go: up one dir, main page]

KR100777741B1 - 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치 - Google Patents

유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치 Download PDF

Info

Publication number
KR100777741B1
KR100777741B1 KR1020060067275A KR20060067275A KR100777741B1 KR 100777741 B1 KR100777741 B1 KR 100777741B1 KR 1020060067275 A KR1020060067275 A KR 1020060067275A KR 20060067275 A KR20060067275 A KR 20060067275A KR 100777741 B1 KR100777741 B1 KR 100777741B1
Authority
KR
South Korea
Prior art keywords
source
drain electrodes
thin film
film transistor
organic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060067275A
Other languages
English (en)
Inventor
박용우
이상민
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060067275A priority Critical patent/KR100777741B1/ko
Application granted granted Critical
Publication of KR100777741B1 publication Critical patent/KR100777741B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 전극과, 상기 게이트 전극과 절연된 소스 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층과, 상기 게이트 전극을 소스 및 드레인 전극과 유기 반도체층과 절연시키는 절연층과, 상기 소스 및 드레인 전극 표면에 형성된 자기조립단층막(self assembly monolyer)을 포함하는 유기 박막 트랜지스터의 제조 방법에 있어서, 상기 소스 및 드레인 전극 표면을 플라즈마 처리하는 단계 및 상기 플라즈마 처리된 소스 및 드레인 전극 표면에 자기조립단층막을 잉크젯 프린팅법을 이용하여 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로 제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다. 상기 유기 박막 트랜지스터의 제조 방법에 따르면 자기조립단층막을 소스 및 드레인 전극 상부에 용이하게 형성할 수 있어, 유기 박막 트랜지스터의 생산성이 향상될 수 있다.

Description

유기 박막 트랜지스터의 제조 방법 및 상기 방법으로 제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치{A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method}
도 1은 본 발명의 일 구현예에 따른 유기 박막 트랜지스터의 구조를 도시한 단면도이고,
도 2는 도 1에 도시된 유기 박막 트랜지스터의 소스 및 드레인 전극 표면에 자기조립단층막을 형성하는 단계를 순서대로 나타낸 도면이고,
도 3은 잉크젯 프린팅법을 수행하는 순서의 일 예를 순차적으로 도시한 도면이고,
도 4는 본 발명의 다른 일 구현예에 따른 유기 박막 트랜지스터의 구조를 도시한 단면도이고,
도 5는 상기 도 1에 도시된 유기 박막 트랜지스터의 일 구현예를 구비한 평판 표시 장치의 일 구현예를 도시한 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
11, 21 : 기판 12, 22 : 게이트 전극
13, 23 : 절연층 14, 24 : 소스 및 드레인 전극
15, 25 : 유기 반도체층 16, 26 : 자기조립단층막
41 : 플라즈마 처리 52: 잉크젯 프린터의 노즐
50 : 자기조립단층막 형성 재료
본 발명은 유기 박막 트랜지스터의 제조 방법 및 상기 방법을 이용하여 제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것으로서, 보다 상세하게는, 소스 및 드레인 전극 표면을 플라즈마 처리한 다음, 플라즈마 처리된 소스 및 드레인 전극 상부에 잉크젯 프린팅법을 이용하여 자기조립단층막을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로 제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다. 상기 유기 박막 트랜지스터 제조 방법에 따르면 자기조립단층막을 효과적으로 용이하게 형성할 수 있는 바, 유기 박막 트랜지스터의 생산성이 향상될 수 있다.
액정 표시 장치나 유기 발광 표시 장치 또는 무기 발광 표시 장치 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절 연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
최근 활발한 연구가 진행 중인 유기 박막 트랜지스터는 저공 공정으로 형성할 수 있는 유기 반도체층을 구비하여 플라스틱재 기판의 사용이 가능하다는 장점이 있으나, 소스 및 드레인 전극과 반도체층이 접촉하는 지점에서 접촉 저항이 높다는 문제점을 여전히 갖고 있다. 접촉 저항을 개선하기 위한 다양한 방법 중, 자기조립단층막(self assembly monolayer: 이하, "SAM층"이라고도 함)을 이용하는 방법이 있다. 상기 자기조립단층막은 예를 들면, 대한민국 특허 공개 번호 제2001-0026674호에 기재되어 있다.
그러나, 종래의 자기조립단층막 형성 방법은 자기조립단층막 형성 재료를 코팅 공정 및 침적 공정에 따라 인쇄한 다음 열처리 등의 방법을 이용하여 성막한 다음, 자기조립단층막 패턴에 따라 패터닝하는 단계를 포함한다. 이 경우, 별도의 자기조립단층막 패터닝 공정이 요구될 뿐만 아니라, 자기조립단층막 형성 재료의 낭비도 수반하게 되는 바, 유기 박막 트랜지스터의 생산성이 저하될 수 있다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 고안된 것으로서, 소스 및 드레인 전극과 자기조립단층막 간의 접착력 및 유기 박막 트랜지스터의 생산성을 증가시키기 위하여, 소스 및 드레인 전극 표면을 플라즈마 처리한 다음, 플라즈마 처리된 소스 및 드레인 전극 표면에 잉크젯 프린팅법을 이용하여 자기조립단층막을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법 및 상기 방법을 이용하여 제조된 유기 박막 트랜지스터를 구비한 평판 표시장치를 제공하는 것을 목적으로 한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은, 게이트 전극과, 상기 게이트 전극과 절연된 소스 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층과, 상기 게이트 전극을 소스 및 드레인 전극과 유기 반도체층과 절연시키는 절연층과, 상기 소스 및 드레인 전극 표면에 형성된 자기조립단층막(self assembly monolyer)을 포함하는 유기 박막 트랜지스터의 제조 방법에 있어서, 상기 소스 및 드레인 전극 표면을 플라즈마 처리하는 단계 및 상기 플라즈마 처리된 소스 및 드레인 전극 표면에 자기조립단층막을 잉크젯 프린팅법을 이용하여 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법을 제공한다.
상기 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은, 전술한 바와 같은 방법으로 제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치를 제공한다.
전술한 바와 같은 유기 박막 트랜지스터의 제조 방법에 따르면, 소스 및 드레인 전극과 자기조립단층막 간의 결합력이 증가할 뿐만 아니라, 별도의 패터닝 공정없이 자기조립단층막을 형성할 수 있는 바, 유기 박막 트랜지스터의 생산성이 향상될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따라 제조된 유기 박막 트랜지스터(10)를 도시한 단면도이다. 도 1에 도시된 유기 박막 트랜지스터(10)는 기판(11), 소스 및 드레인 전극(14a, 14b), 자기조립단층막(16), 유기 반도체층(15), 절연층(13) 및 게이트 전극(12)을 구비한다.
도 1 중, 기판(11)은 유기 박막 트랜지스터에 통상적으로 사용될 수 있는 기판으로서, 예를 들면, 유리 기판, 플라스틱 기판 또는 메탈 기판이 사용될 수 있다.
상기 유리 기판은 실리콘 산화물, 실리콘 질화물 등으로 이루어질 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, ZInconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 금속 포일일 수 있다. 이 중, 플렉시블(flexible) 특성을 얻기 위하여, 플라스틱 기판 또는 금속 기판을 사용할 수 있다.
기판(11)의 일면 또는 양면에는 버퍼층이나, 베리어층, 또는 불순 원소의 확산방지층 등이 더 구비될 수 있다. 특히, 상기 기판(11)이 금속 기판을 포함하는 경우, 상기 기판 상부에 절연층(편의상 미도시함)이 더 구비될 수 있다.
상기 기판(11) 상부에는 소스 및 드레인 전극(14a, 14b)이 각각 형성된다. 이 소스 및 드레인 전극(14a, 14b)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다.
소스 및 드레인 전극(14a, 14b)은 통상적으로 유기 반도체층을 이루는 물질과의 일함수를 고려하여 5.0eV 이상의 귀금속(noble metal)들을 사용할 수 있다. 상기 소스 및 드레인 전극(14a, 14b)을 이루는 물질의 비제한적인 예로서, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os 외에도, Al, Mo, Al:Nd 합금, MoW 합금 등과 같은 2 종 이상의 금속으로 이루어진 합금을 사용할 수 있으며, 금속의 산화물로서는 ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전술한 바와 같은 금속 또는 금속 산화물 중 2 이상을 조합하여 사용할 수 있음은 물론이다.
상기 소스 및 드레인 전극(14a, 14b)은 통상의 증착법을 이용하여 형성되거나, 전술한 바와 같은 금속 입자를 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.
상기 소스 및 드레인 전극(14a, 14b) 표면에는 도 1에 도시된 바와 같이 자기조립단층막(16)이 구비되어 있다.
상기 자기조립단층막(16)의 형성 단계는 이를 보다 상세히 나타낸 도 2를 참조한다. 먼저, 소스 및 드레인 전극(14a, 14b)이 형성된 기판(11)을 준비한 다음, 상기 소스 및 드레인 전극(14a, 14b) 표면을 플라즈마 처리(41)한다. 이와 같이 소스 및 드레인 전극(14a, 14b) 표면을 플라즈마 처리(41)함으로써, 소스 및 드레인 전극(14a, 14b) 표면의 불순물 제거는 물론, 소스 및 드레인 전극의 표면 거칠기를 최적화함으로써, 자리조립단층막(16)과 소스 및 드레인 전극(14a, 14b) 간의 접착력이 향상될 수 있다.
상기 소스 및 드레인 전극(14a, 14b) 표면의 플라스마 처리는 H2, N2, O2 또는 Ar 플라즈마 처리를 이용하여 수행할 수 있다.
한편, 상기 소스 및 드레인 전극(14a, 14b) 표면의 플라즈마 처리는 리모트 플라즈마 또는 펄스 플라즈마를 이용할 수 있다.
상기 소스 및 드레인 전극(14a, 14b)의 표면을 리모트(remote) 플라즈마 처리 또는 펄스(pulse) 플라즈마로 처리할 경우, 이들의 표면만 플라즈마 처리될 수 있어, 다이렉트(direct) 플라즈마 처리한 경우에 비하여 소스 및 드레인 전극(14a, 14b)의 손상을 최대한 방지할 수 있다.
다이렉트 플라즈마 처리를 이용할 경우, 플라즈마 내 전자들이 전기장에 의하여 가속되어 소스 및 드레인 전극(14a, 14b) 표면에 충돌하므로 필연적으로 소스 및 드레인 전극(14a, 14b) 손상을 수반할 수 있다. 이와 같은 손상은 유기 박막 트랜지스터의 전기적 특성 및 내구성 저하를 초래할 수 있다.
그러나, 리모트 플라즈마 처리를 이용할 경우, 플라즈마가 소스 및 드레인 전극(14a, 14b)의 표면과 일정한 거리를 두고 발생하는 바, 플라즈마 내 전자들에 의한 소스 및 드레인 전극(14a, 14b)의 손상이 최소화될 수 있다. 또한, 펄스 플라즈마 처리를 이용할 경우, 플라즈마 발생 장치에 펄스를 인가하여 플라즈마가 불연속적으로 발생하게 되므로 플라즈마 내 전자들에 의한 소스 및 드레인 전극(14a, 14b)의 손상이 최소화될 수 있다.
보다 구체적으로, 상기 소스 및 드레인 전극(14a, 14b) 표면을 리모트 플라즈마 처리하는 조건은 소스 및 드레인 전극(14a,14b)을 이루는 물질 및 그 두께에 따라 상이할 수 있으나, 예를 들면, 반응 챔버의 압력은 1.3 x 10-3Pa 내지 1.3 x 10-1Pa, 바람직하게는 1.3 x 10-2Pa일 수 있다. 한편, H2, N2, O2 또는 Ar의 유입 속도(flow rate)는 1cm3(STP)/min 내지 100cm3(STP)/min, 바람직하게는 10cm3(STP)/min일 수 있고, RF 전력은 10W 내지 1000W, 바람직하게는 100W로 유지될 수 있고, 주파수는 13.56MHz로 유지할 수 있으나, 이에 한정되는 것은 아니다.
한편, 상기 소스 및 드레인 전극(14a, 14b)의 표면을 펄스 플라즈마 처리하는 조건은 소스 및 드레인 전극(14a,14b)을 이루는 물질 및 그 두께에 따라 상이할 수 있으나, 예를 들면, 반응 챔버의 압력은 1.3 x 10-3Pa 내지 1.3 x 10-1Pa, 바람직 하게는 1.3 x 10-2Pa일 수 있다. 한편, H2, N2, O2 또는 Ar의 유입 속도(flow rate)는 1cm3(STP)/min 내지 100cm3(STP)/min, 바람직하게는 10cm3(STP)/min일 수 있고, RF 전력은 10W 내지 1000W, 바람직하게는 100W로 유지될 수 있고, 주파수는 13.56MHz로 유지할 수 있으나, 이에 한정되는 것은 아니다.
전술한 바와 같이 소스 및 드레인 전극(14a, 14b) 표면을 플라즈마 처리(41)한 다음, 플라즈마 처리된 소스 및 드레인 전극(14a, 14b) 표면에 잉크젯 프린팅법을 이용하여 자기조립단층막(16)을 형성한다. 즉, 도 2에 도시된 바와 같이, 자기조립단층막 형성 재료(52)를 잉크젯 프린터의 노즐(50)을 이용하여 플라즈마 처리된 소스 및 드레인 전극(14a, 14b) 표면에 공급한다. 이로써, 별도의 패터닝 공정없이도 자기조립단층막(16)을 소스 및 드레인 전극(14a, 14b) 상부에 형성할 수 있다. 예를 들어, 자기조립단층막 형성 재료(52)를 소스 및 드레인 전극(14a, 14b)이 구비된 기판(11) 상부에 스핀 코팅한 다음 열처리 등의 과정을 거쳐 성막한 경우에는, 소스 및 드레인 전극(14a, 14b) 표면에만 자기조립단층막이 구비되도록 별도의 패터닝이 필요하다. 이 때, 패터닝 공정에 소요되는 추가 시간 및 비용과 상기 패터닝 공정으로 제거되는 자기조립 단층막 재료를 고려하면 생산성이 저하될 수 있다. 그러나, 본 발명에서와 같이 잉크젯 프린팅법을 이용하여 자기조립단층막을 형성할 경우, 자기조립단층막을 형성하고자 하는 영역, 예를 들면 소스 및 드레인 전극 표면에만 자기조립단층막을 선택적으로 형성할 수 있어, 별도의 패터닝이 필요치 않게 된다. 이로써, 유기 박막 트랜지스터의 생산성이 향상될 수 있다.
상기 잉크젯 프린팅법을 수행하는 순서의 일예는 도 3을 참조한다. 도 3에 따르면, 소스 및 드레인 전극(14a, 14b)가 구비된 기판(11)을 잉크젯 프린터에 장착한 다음, 프리(pre)-프린팅 공정, 기판 프리(pre)-배열, 자동 배열, 프린팅 및 기판 탈착의 과정을 거치게 된다. 상기 프리(pre)-프린팅 공정은 본래 프린팅 공정의 준비 과정으로서 캡핑 공정, 퍼징 공정, 드롭 분석 공정 및 세정 공정을 거치게 된다. 상기 도 3에서 설명된 바와 같은 잉크젯 프린팅법은 다수의 공지된 여러 잉크젯 프린팅법의 일예를 설명한 것일 뿐, 상기 잉크젯 프린팅법이 이에 한정되는 것은 아니다.
도 1 중, 자기조립단층막 형성 재료(52)는 소스 및 드레인 전극(14a, 14b)과 접착력이 우수하고, 상기 소스 및 드레인 전극(14a, 14b)와 후술할 유기 반도체층(15) 간의 접촉 저항을 감소시킬 수 있는 재료라면 공지된 재료 중에서 임의로 선택될 수 있으며, 이는 공지된 자기조립단층막 형성 재료 중에서 당업자에게 용이하게 선택될 수 있는 것이다. 예를 들어, 상기 자기조립단층막 형성 재료는 실란계 물질 등일 수 있으며, 이는 용매와 혼합된 혼합물의 형태로, 플라즈마 처리된 소스 및 드레인 전극(14a, 14b) 표면에 공급될 수 있다.
전술한 바와 같이 자기조립단층막(16)을 형성한 다음, 유기 반도체층(15)을 형성한다. 상기 유기 반도체층(15)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다.
상기 유기 반도체층(15)는 통상의 증착법 또는 인쇄법을 이용하여 형성될 수 있다.
상기 유기 반도체층(15) 상부에는 게이트 전극(12)과 유기 반도체층(15)를 절연시키는 절연층(13)이 구비된다. 상기 절연층(13)은 실리콘 산화물, 실리콘 질화물 등과 같은 무기물로 이루어지거나, 폴리스티렌 등과 같은 절연성 유기물로 이루어질 수 있다. 이와 같은 절연층(13)은 통상의 증착법을 이용하여 형성되거나, 절연성 유기물을 포함한 페이스트를 인쇄함으로써 형성될 수 있다.
상기 절연층(13) 상부에는 소정 패턴의 게이트 전극(12)이 형성되어 있다. 상기 게이트 전극(12)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 박막 트랜지스터는 이상 설명한 바와 같은 적층 구조를 갖는 형태 뿐 아니라, 다양한 적층 구조를 갖도록 형성될 수도 있다. 예를 들면, 도 4에 도시된 바와 같이, 기판(11), 게이트 전극(12), 절연층(13), 소스 및 드레인 전극(14a, 14b), 자기조립단층막(16) 및 유기 반도체층(15)이 순차적으로 적층된 구조를 가질 수 있다. 상기 자기조립단층막(16)의 형성 단계는 전술한 바를 참조한다.
전술한 바와 같은 방법에 따라 제조된 박막 트랜지스터는 LCD 또는 유기 발광 표시 장치와 같은 평판 표시 장치에 구비될 수 있다.
도 5는 평판 표시 장치의 한 구현예인 유기 발광 표시 장치에 도 1에 도시된 바와 같은 유기 박막 트랜지스터를 적용한 것을 나타낸 것이다.
도 5는 유기 발광 표시 장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 발광 소자가 구비되어 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다.
이러한 유기 발광 표시장치는 유기 발광 소자의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
도 5에 도시된 바와 같이, 기판(21) 상에는 소스 및 드레인 전극(24a, 24b), 자기조립단층막(16), 유기 반도체층(25), 절연층(23) 및 게이트 전극(22)이 구비되어 있다. 이에 관한 상세한 설명은 전술한 바를 참조한다.
유기 반도체층(25)이 형성된 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션층(27)을 형성한다. 상기 패시베이션층(27)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션층(27)의 상부에는 화소정의막(28)에 따라, 유기 발광 소자(30)의 유기 발광막(32)을 형성한다.
상기 유기 발광 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 전계 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 화소 전극(31)은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다.
액정표시장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 5에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
그리고, 유기 발광 표시 장치는, 기판(21)으로서 플렉서블한 플라스틱 기판을 사용하기에 적합하다.
전술한 바와 같은 본 발명에 따르면, 소스 및 드레인 전극 표면을 플라즈마 처리한 다음, 플라즈마 처리된 소스 및 드레인 전극 표면에 잉크젯 프린팅법을 이용하여 자기조립단층막을 형성하므로, 소스 및 드레인 전극과 자기조립단층막 간의 접착력이 향상됨은 물론, 잉크젯 프린팅법을 이용하여 자기조립단층막을 형성하므로, 별도의 자기조립단층막 패터닝 과정이 생략될 수 있어, 불필요한 자기조립단층막 형성 재료를 낭비 등을 방지할 수 있는 바, 유기 박막 트랜지스터의 생산성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층;
    상기 게이트 전극을 소스 및 드레인 전극과 유기 반도체층과 절연시키는 절연층; 및
    상기 소스 및 드레인 전극 표면에 형성된 자기조립단층막(self assembly monolyer);
    을 포함하는 유기 박막 트랜지스터의 제조 방법에 있어서,
    상기 소스 및 드레인 전극 표면을 플라즈마 처리하는 단계; 및
    상기 플라즈마 처리된 소스 및 드레인 전극 표면에 자기조립단층막을 잉크젯 프린팅법을 이용하여 형성하는 단계;
    를 포함하고,
    상기 플라즈마 처리 단계를 리모트 플라즈마 또는 펄스 플라즈마를 이용하여 수행하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 플라즈마 처리 단계를 H2, N2, O2 또는 Ar 플라즈마를 이용하여 수행하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  3. 삭제
  4. 제1항 또는 제2항의 방법으로 제조된 유기 박막 트랜지스터로서,
    게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층;
    상기 게이트 전극을 소스 및 드레인 전극과 유기 반도체층과 절연시키는 절연층; 및
    상기 소스 및 드레인 전극 표면에 형성된 자기조립단층막(self assembly monolyer);
    을 포함하는 유기 박막 트랜지스터를 구비한 것을 특징으로 하는 평판 표시 장치.
KR1020060067275A 2006-07-19 2006-07-19 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치 Expired - Fee Related KR100777741B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060067275A KR100777741B1 (ko) 2006-07-19 2006-07-19 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060067275A KR100777741B1 (ko) 2006-07-19 2006-07-19 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치

Publications (1)

Publication Number Publication Date
KR100777741B1 true KR100777741B1 (ko) 2007-11-19

Family

ID=39080203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060067275A Expired - Fee Related KR100777741B1 (ko) 2006-07-19 2006-07-19 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR100777741B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089313A (ko) * 1999-12-21 2002-11-29 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로
KR20060058454A (ko) * 2004-11-25 2006-05-30 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089313A (ko) * 1999-12-21 2002-11-29 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로
KR20060058454A (ko) * 2004-11-25 2006-05-30 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치

Similar Documents

Publication Publication Date Title
US7687802B2 (en) Organic thin film transistor and organic light emitting display device including the same
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
US7855503B2 (en) Flat panel display and method of manufacturing the same
US8222631B2 (en) Organic thin film transistor and flat display device having the same
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
CN1862835B (zh) 薄膜晶体管及包括薄膜晶体管的平板显示器
JP4425774B2 (ja) 垂直電界効果トランジスタ、それによる垂直電界効果トランジスタの製造方法及びそれを備える平板ディスプレイ装置
KR100932935B1 (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR100777741B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100741099B1 (ko) 평판표시장치 및 그의 제조방법
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR100777739B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR100730185B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 유기 발광 디스플레이 장치
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100637250B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR100637251B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
KR100741102B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 평판 표시 장치
KR100730187B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법
KR100708723B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060719

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070510

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071113

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071114

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20101026

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111028

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20121102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20131031

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141030

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151030

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170823