[go: up one dir, main page]

KR100757664B1 - 정전기 방지 장치 - Google Patents

정전기 방지 장치 Download PDF

Info

Publication number
KR100757664B1
KR100757664B1 KR1020010021971A KR20010021971A KR100757664B1 KR 100757664 B1 KR100757664 B1 KR 100757664B1 KR 1020010021971 A KR1020010021971 A KR 1020010021971A KR 20010021971 A KR20010021971 A KR 20010021971A KR 100757664 B1 KR100757664 B1 KR 100757664B1
Authority
KR
South Korea
Prior art keywords
well
impurity region
type substrate
region
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020010021971A
Other languages
English (en)
Other versions
KR20020082538A (ko
Inventor
엄재원
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010021971A priority Critical patent/KR100757664B1/ko
Publication of KR20020082538A publication Critical patent/KR20020082538A/ko
Application granted granted Critical
Publication of KR100757664B1 publication Critical patent/KR100757664B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 회로에서 사용되어지는 정전기 방지용 SCR(Silicon Controlled Rectifier)회로를 개선하여 보다 낮은 전압에서 SCR회로가 트리거될 수 있도록 하여 정전기로부터 내부회로를 보호할 수 있도록 하는 정전기 방지 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 정전기 방지 장치에 있어서, 정전기 방지 장치에 있어서, P형 기판; 상기 P형 기판내의 소정영역에 형성된 제1 N웰과; 상기 N웰 내의 소정영역에 형성된 제1 N+불순물 영역; 상기 N웰 내의 소정영역에 형성되며, 상기 제1 N+불순물 영역과 공통으로 패드에 연결된 제1 P+불순물 영역; 상기 P형 기판내의 소정영역에 형성된 제2 N웰; 상기 제2 N웰 내의 소정영역에 형성된 제2 N+불순물 영역; 상기 P형 기판내의 소정영역에 형성되며, 상기 제2 N+불순물 영역과 공통으로 접지전압단에 연결된 제2 P+불순물 영역; 및 상기 제1 N웰과 상기 P형 기판에 동시에 접합이 이루어지도록 형성된 P+ 부동확산층을 포함한다.
ESD, SCR, FD, 브레이크다운, Well.

Description

정전기 방지 장치{Apparatus for protecting Electro static Discharge}
도 1은 종래기술의 일예에 따른 정전기 방지 장치의 구조를 도시한 단면도,
도 2a 내지 도 2b는 도 1에 따른 등가회로를 도시한 도면,
도 3은 종래기술의 다른 예에 따른 정전기 방지 장치의 구조를 도시한 단면도,
도 4는 본 발명의 일실시예에 따른 정전기 방지 장치의 구조를 도시한 단면도,
도 5는 본 발명의 다른 실시예에 따른 정전기 방지 장치의 구조를 도시한 단면도,
도 6은 본 발명의 다른 실시예에 따른 정전기 방지 장치의 구조를 도시한 단면도,
도 7은 네가지 정전기 테스트 조건을 도시한 도면,
도 8은 도 7을 만족하는 본 발명의 다른 실시예에 따른 정전기 방지 장치의 구조를 도시한 단면도.
* 도면의 주요 부분에 대한 설명
41 : P형 기판
42 : 제1 N웰
42a : 제2 N웰
43 : 제1 N+불순물 영역
43a: 제2 N+불순물 영역
44 : 제1 P+불순물 영역
44a : 제2 P+불순물 영역
45 : P+부동확산층
본 발명은 반도체 장치에 관한 것으로, 특히 정전기(Electro Static Discharge; ESD)로부터 내부회로를 보호하는데 적당한 정전기 방지 장치에 관한 것이다.
디램(Dynamic Random Access Memory; DRAM)이 씨모스(CMOS)로 제조되면서 세대가 진전됨에따라 집적 용량이 증가하여 옥사이드(Oxide)나 접합(Junction)의 브레이크다운(Break down) 전압(이하 Vbk라 함)이 낮아졌으며, 특히 입력단자와 출력단자는 정전기에 의해 파괴될 가능성이 높아졌다.
한편, 고집적화에 의한 이러한 정전기를 방지하기 위한 회로의 사이즈 또한 감소하게 되어 초고집적 소자나 초고속 소자의 출현으로 정전기 보호 회로의 접합부근에서 발생하는 정전용량은 RC지연의 주요한 원인으로 대두되었다.
따라서, 접합면적을 최대한 감소시켜야 하는 과제를 앉게 되었다.
그러나, 기존에 사용되는 기생 바이폴라 트랜지스터(이하 BJT라 함)를 이용하여 정전기 보호회로를 구현할 경우 접합 정전용량을 감소시키면서 정전기 보호의 성능을 그대로 유지하는데에는 한계가 있다.
일반적으로 SCR(Silicon Controlled Rectifier; 이하 SCR이라 함)은 BJT보다 단위면적당 두배 이상의 전류배출 능력이 있기 때문에 적은 접합면적으로 BJT를 사용한 것보다 효율적으로 정전기 보호회로를 구현할 수 있다.
상기와 같은 한계성을 극복하기 위한 방법으로 미국 등록특허(U.S.P 4,896,243)에 기술된 바와 같이 SCR을 이용한 방법이 제시되었다.
도 1은 종래기술의 일예에 따른 정전기 방지 장치의 구조를 도시한 단면도로서, 웰의 내압을 이용하여 정전기 보호 장치를 구현한 것이다.
도 1을 참조하면, P형 기판(1)내의 소정영역에 저농도의 불순물이 주입된 N웰(2)이 형성되어 있고, 상기 N웰(2) 내에 각각 고농도의 제1 N+불순물 영역(3)과 제1 P+불순물 영역(4)이 형성되어 있다.
그리고, 상기 N웰(2) 이외의 P형 기판(1)내의 소정영역에 제2 N+불순물 영역(3a)과 제2 P+불순물 영역(4a)이 형성되어 있다.
이와 같은 정전기 방지 장치를 등가회로로 나타낸 것은 도 2a 내지 도 2b와 같다.
즉, 도 1의 N웰(2)은 도 2a의 제1 N층(22)에 해당한다.
그리고, 도 1의 제1 P+불순물 영역(4)은 N웰(2) 내에 불순물 확산에 의해 형성되고 있는 도 2a의 제1 P층(24)에 해당한다.
따라서, 제1 N층(22)과 제1 P층(24)에 의해 PN접합이 이루어진다. 그리고, 상기 제1 P층(24)은 패드(Pad)와 연결된다.
또한, 도 1의 제2 N+불순물 영역(3a)는 도 2의 제2 N층(23)에 해당하므로, 도 1의 P형 기판(1)과 함께 PN접합을 이룬다. 그리고, 상기 제2 N+불순물 영역(3a)과 제2 P+ 불순물 영역(4a)은 접지전압단(이하 VSS라 함)에 연결된다.
상기와 같은 정전기 방지 장치는 도 1에 도시된 바와 같이 패드에 정전기가 인가되면, N웰(2)에서 브레이크다운이 발생하여 캐리어가 P형 기판(1)으로 주입되고, 상기 주입된 캐리어가 P형 기판(1)의 제2 P+불순물 영역(4a)과의 접합에 유입되어 NPN BJT(이하 Q1이라 함)가 동작되고 최종적으로 PNPN 경로가 형성되어 정전기로 인해 인가된 캐리어들이 빠져나가게 된다.
이하, 보다 구체적으로 도 2b를 참조하여 살펴본다.
Rn은 N웰(2)의 저항이며, Rp는 P형 기판(1)의 저항이고, 상기 PNP 바이폴라 트랜지스터를 Q2이다.
Q1에서는 VSS에 연결되어 있는 제2 N+불순물 영역(4a)가 에미터(Emitter)이고, P형 기판(1)이 베이스(Base)이며, N웰(2)이 컬렉터(Collector)가 된다.
또한, Q2에서는 패드에 연결되어 있는 제1 P+불순물 영역(4)이 에미터이고 상기 N웰(2)이 베이스이며, 상기 P형 기판(1)이 컬렉터이다.
상기 Q1과 Q2가 포워드 액티브 영역(Forward active region)에서 동작한다고 가정하면, 상기 SCR 내부에서 약간의 전류 흐름만 생기면 포지티브 피드백(Positive feedback) 동작에 의해 컬렉터 및 베이스 전류가 점차 증가하게 된다.
이는 Q1의 컬렉터 전류가 흐르게 되면, Q2의 베이스 전류를 증가시키게 되고, 이로 인해 Q2의 컬렉터 전류가 증가되어 Q1의 베이스 전류를 증가시킴으로써 다시 Q1의 컬렉터 전류를 증가시키는 포지티브 피드백 현상이 발생하고 이를 통하여 정전기 충격에 의한 과도한 전류가 내부회로를 파괴하기 전에 SCR을 통하여 빠져나가게 할 수 있으며, 상기한 구조에서 정전기에 의한 충격이 왔을 때 SCR을 동작시키는 트리거 포인트는 Q1의 컬렉터 전류가 흐르기 시작하는 시점이 된다.
따라서, 상기와 같이 기본적인 SCR을 이용한 정전기 방지회로에서의 트리거 포인트는 N웰(2)과 P형 기판(1)간의 PN접합의 Vbk는 약 40V 정도이므로 정전기 보호 소자는 별다른 문제가 없다고 하더라도 내부회로의 게이트절연막이나 접합등이 파괴되는 현상이 발생한다.
따라서, Vbk를 낮추기 위한 방법으로 N웰과 P형 기판 사이에 N+ 부동확산(Floating diffusion)층을 추가하는 방법으로 상기 N웰과 P형 기판간의 PN접합 대신 N+ 부동확산층과 P형 기판의 접합에 의한 Vbk를 트리거 포인트로 사용하는 구조의 SCR회로가 정전기 방지 장치로 사용된다.
도 3은 상기한 바와 같은 종래기술의 다른 일예에 따른 정전기 방지 장치의 구조를 도시한 단면도이다.
도 3을 참조하면, P형 기판(21)내의 소정영역에 저농도의 불순물이 주입된 N웰(22)이 형성되어 있고, 상기 N웰(22) 내에 각각 고농도의 제1 N+불순물 영역(23)과 제1 P+불순물 영역(24)이 형성되어 있다.
그리고, 상기 N웰(22) 이외의 P형 기판(21)내의 소정영역에 제2 N+불순물 영역(23a)과 제2 P+불순물 영역(24a)이 형성되어 있으며, 추가로 상기 N웰(22)와 P형 기판(21)에 동시에 접합이 이루어지도록 하는 고농도의 N+ 부동확산층(25)이 형성되어 있다.
상기한 구조를 같는 제2 종래기술에 따른 정전기 방지 장치는, 트리거 포인트를 낮추기 위해 웰의 Vbk를 이용하는 것이 아니라 접합의 Vbk를 이용하는 방법으로서, 접합의 Vbk가 10 ∼ 15V 정도로 낮아진다.
하지만, 게이트절연막의 두께가 100Å 이하인 경우에는 게이트 절연막의 파괴전압이 약 12V 정도로 접합의 Vbk와 거의 동일하기 때문에 정전기에 의한 게이트절연막의 특성이 상당히 열화된다.
특히, 256M 디램 이상의 초고집적 소자의 게이트 절연막의 두께는 더욱 얇기 때문에 이러한 게이트절연막의 특성이 열화되는 문제점은 더욱 심각하다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, PN접합의 도핑 농도를 다르게 하여 트리거 포인트를 낮춤과 동시에 트리거 포인트를 조절함으로써, 정전기 방지를 할 수 있는 정전기 방지 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 정전기 방지 장치에 있어서, P형 기판; 상기 P형 기판내의 소정영역에 형성된 제1 N웰과; 상기 N웰 내의 소정영역에 형성된 제1 N+불순물 영역; 상기 N웰 내의 소정영역에 형성되며, 상기 제1 N+불순물 영역과 공통으로 패드에 연결된 제1 P+불순물 영역; 상기 P형 기판내의 소정영역에 형성된 제2 N웰; 상기 제2 N웰 내의 소정영역에 형성된 제2 N+불순물 영역; 상기 P형 기판내의 소정영역에 형성되며, 상기 제2 N+불순물 영역과 공통으로 접지전압단에 연결된 제2 P+불순물 영역; 및 상기 제1 N웰과 상기 P형 기판에 동시에 접합이 이루어지도록 형성된 P+ 부동확산층을 포함하여 이루어진다.
또한, 상기 목적을 달성하기 위한 본 발명은, 정전기 방지 장치에 있어서, P형 기판; 상기 P형 기판내의 소정영역에 형성된 제1 N웰; 상기 제1 N웰 내의 소정영역에 형성된 제1 N+불순물 영역; 상기 제1 N웰 내의 소정영역 중 상기 제1 N+불순물 영역에 접하며, 상기 제1 N+불순물 영역과 공통으로 전원전압단에 연결된 제1 P+불순물 영역; 상기 P형 기판내의 소정영역에 형성된 제2 N웰; 상기 제1 N웰과 상기 제2 N웰 및 상기 P형 기판에 동시에 접하도록 형성된 제1 P+부동확산층(85);
상기 제2 N웰 내의 소정영역에 형성된 제2 N+불순물 영역; 상기 제2 N웰 내의 소정영역에 형성되되 상기 제2 N+불순물 영역과 접하면서 상기 제2 N+불순물 영역과 공통으로 패드에 연결된 제2 P+불순물 영; 상기 제2 N웰 및 상기 P형 기판에 동시에 접하도록 형성된 제2 P+부동확산층; 상기 P형 기판내의 소정영역에 형성된 제3 N웰; 상기 제3 N웰 내의 소정영역에 형성되되 상기 제3 N웰과 한쪽 끝이 접하 도록 형성된 제3 N+불순물 영역; 및 상기 P형 기판 내의 소정영역 중 상기 제3 N+불순물 영역에 접하며, 상기 제3 N+불순물 영역과 공통으로 접지전압단에 연결된 제3 P+불순물 영역을 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 일실시예에 따른 정전기 방지 장치의 구조를 도시한 단면도이다.
도 4를 참조하면, 정전기 방지 장치는, P형 기판(41)과, 상기 P형 기판(41)내의 소정영역에 형성된 제1 N웰(42)과, 상기 N웰(42) 내의 소정영역에 형성된 제1 N+불순물 영역(43)과, 상기 N웰(42) 내의 소정영역에 형성되며, 상기 제1 N+불순물 영역(43)과 공통으로 패드에 연결된 제1 P+불순물 영역(44)과, 상기 P형 기판(41)내의 소정영역에 형성된 제2 N웰(42a)과, 상기 제2 N웰(42a)의 내의 소정영역에 형성된 제2 N+불순물 영역(43a)과, 상기 P형 기판(41)내의 소정영역에 형성되며, 상기 제2 N+불순물 영역(43a)과 공통으로 접지전압단(VSS)에 연결된 제2 P+불순물 영역(44a) 및 상기 제1 N웰(42)과 상기 P형 기판(41)에 동시에 접합이 이루어지도록 형성된 P+ 부동확산층(45)을 구비하여 이루어진다.
상기한 구성을 갖는 정전기 방지 장치의 동작을 상세히 설명한다.
SCR을 사용한 정전기 방지 회로에서 트리거 포인트를 결정하는 중요한 변수 인 PN접합의 Vbk는 P영역의 도핑농도를 Np, N영역의 도핑농도를 Nn이라고 했을 때, (1/Np + 1/Nn)에 비례하는 값을 가지므로 트리거 포인트를 낮추기 위해서는 N및 P영역의 도핑농도를 높여주면 되며, 다음은 이러한 도핑농도와 Vbk의 관계를 나타낸다.
Figure 112001009335768-pat00001
여기서, 상기 ECR은 전기장의 임계값(Critical value of electric field)이고, KS는 상대 유전율상수이며, ε0는 진공의 유전율이며, q는 전자의 전하량을 나타낸다.
상기 제1 수학식에 도시된 바와 같이, 원하는 트리거 포인트를 얻기 위해서는 N및 P영역의 도핑농도를 조절함으로써 가능하다.
따라서, 본 발명은 상술한 제2 종래기술에서 사용한 N+ 부동확산층 대신 P+ 부동확산층(45)로 대치함으로써, 트리거 포인트를 결정하는 PN접합이 종래의 N+와 P형 기판의 접합에서 P+와 N웰의 접합으로 바꾸고자 한 것이며, 이것은 다음과 같은 도핑농도의 관계에 기인한 것이다.
N+, P+ ≫ N웰 ≫ P형 기판
즉, 도핑농도가 높은 층을 접합층으로 대치함으로써, 상기 제2 수학식을 제1 수학식에 적용하였을 경우, 종래의 경우보다 더 낮은 Vbk를 얻을 수 있다.
도 5는 본 발명의 다른 실시예에 따른 정전기 방지 장치의 구조를 도시한 단면도이다.
도 5를 참조하면, 정전기 방지 장치는, P형 기판(51)과, 상기 P형 기판(51)내의 소정영역에 형성된 제1 N웰(52)과, 상기 N웰(52) 내의 소정영역에 형성된 제1 N+불순물 영역(53)과, 상기 N웰(52) 내의 소정영역에 형성되며, 상기 제1 N+불순물 영역(53)과 공통으로 패드에 연결된 제1 P+불순물 영역(54)과, 상기 P형 기판(51)내의 소정영역에 형성된 제2 N웰(52a)과, 상기 제2 N웰(52a)의 내의 소정영역에 형성된 제2 N+불순물 영역(53a)과, 상기 P형 기판(51)내의 소정영역에 형성되며, 상기 제2 N+불순물 영역(53a)과 공통으로 접지전압단(VSS)에 연결된 제2 P+불순물 영역(54a)과, 상기 제1 N웰(52)과 상기 P형 기판(51)에 동시에 접합이 이루어지도록 형성된 P+ 부동확산층(55) 및 상기 제1 N웰(52) 내의 소정영역 중 P+ 부동확산층(55)과 접합이 이루어지도록 형성되되 이온주입에 의해 도핑농도를 조절할 수 있는 N불순물 영역(56)을 구비하여 이루어진다.
상기한 구성을 갖는 정전기 방지 장치는 상기 4 도의 정전기 방지 장치에 N불순물 영역(56)을 추가하여 상기 N불순물 영역(56)의 도핑농도를 조절해줌으로써 상기 P+ 부동확산층(55)과 N불순물 영역(56)의 PN접합을 사용하여 트리거 포인트를 조절할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 정전기 방지 장치의 구조를 도시한 단면도이다.
도 6을 참조하면, 정전기 방지 장치는, P형 기판(61)과, 상기 P형 기판(61)내의 소정영역에 형성된 제1 N웰(62)과, 상기 N웰(62) 내의 소정영역에 형성된 제1 N+불순물 영역(63)과, 상기 N웰(62) 내의 소정영역에 형성되며, 상기 제1 N+불순물 영역(63)과 공통으로 패드에 연결된 제1 P+불순물 영역(64)과, 상기 P형 기판(61)내의 소정영역에 형성된 제2 N웰(62a)과, 상기 제2 N웰(62a)의 내의 소정영역에 형성된 제2 N+불순물 영역(63a)과, 상기 P형 기판(61)내의 소정영역에 형성되며, 상기 제2 N+불순물 영역(63a)과 공통으로 접지전압단(VSS)에 연결된 제2 P+불순물 영역(64a)과, 상기 제1 N웰(62)과 상기 P형 기판(61)에 동시에 접합이 이루어지도록 형성된 P+ 부동확산층(65) 및 상기 제1 N웰(52) 내의 소정영역 중 P+ 부동확산층(65)과 접합된 간격 내지 공정 파라미터 정도의 간격 안에 형성되되, 상기한 범위 내에서 상기 P+ 부동확산층(65)과의 거리를 조절함으로써 확산에 의해 상기 P+ 부동확산층(65)과의 접합면의 도핑농도를 조절할 수 있는 N+불순물 영역(66)을 구비하여 이루어진다.
상기한 구성을 갖는 정전기 방지 장치는 상기 도 4와 동일한 공정을 그대로 사용하면서, 상기 P+ 부동확산층(65)과 연결되어지는 N+불순물 영역(66)을 제1 N+불순물 영역(63) 및 제2 N+불순물 영역(63a)의 형성시 동시에 만들 수 있으며, 상기 P+ 부동확산층(65)과 N+불순물 영역(66) 사이의 거리를 조절해 주고 확산의 성 질을 이용해서 실제 PN접합면의 도핑농도를 조절함으로써, 트리거 포인트를 조절할 수 있다. 예컨데, 상기 N+불순물 영역(66)은 상기 P+ 부동확산층(65)과 0.35㎛ 공정일 경우 0㎛ 에서 0.35㎛의 범위의 거리를 가지고 형성된다.
한편, 최근의 정전기 보호 장치의 테스트에는 패드와 VSS 및 패드와 VDD 사이의 특성을 네가지 조건에서 테스트하는 바, 도 7은 상기한 정전기 장치의 네가지 테스트 조건을 도시한다.
먼저, 도 7(a)는 PS모드로 VSS핀을 기준으로 포지티브의 정전기를 핀 하나에 가하고 나머지 I/O(Input/Output)핀들과 VDD핀은 플로팅시킨다.
도 7(b)는 NS모드로 상기한 PS모드와 같은 구성에서 네가티브 정전기를 인가한다.
도 7(c)는 PD모드로 VDD핀을 기준으로 포지티브의 정전기를 핀 하나에 가하고, 나머지 핀들과 VSS핀은 플로팅시킨다.
도 7(d)는 ND모드로 상기한 PD모드와 같은 구성에서 네가티브 정전기를 인가한다.
상기한 바와 같은 네가지의 테스트 조건에서 정전기 방지 회로가 내부회로를 보호하기 위해서는 각각의 조건에 대해 인가되는 정전기 전류가 흘러갈 통로(Path)가 있어야 한다.
이러한 조건을 만족하는 정전기 방지 회로는 다음과 같이 후술한다.
도 8은 본 발명의 다른 실시예에 따른 정전기 방지 장치의 구조를 도시한 단면도로서, 상기한 정전기 테스트 조건을 만족한다.
도 8을 참조하면, 정전기 방지 장치는, P형 기판(81)과, 상기 P형 기판(81)내의 소정영역에 형성된 제1 N웰(82)과, 상기 제1 N웰(82) 내의 소정영역에 형성된 제1 N+불순물 영역(83)과, 상기 제1 N웰(82) 내의 소정영역 중 상기 제1 N+불순물 영역(83)에 접하며, 상기 제1 N+불순물 영역(83)과 공통으로 전원전압단(VDD)에 연결된 제1 P+불순물 영역(84)과, 상기 P형 기판(81)내의 소정영역에 형성된 제2 N웰(82a)과, 상기 제1 N웰(82)과 상기 제2 N웰(82a) 및 상기 P형 기판(81)에 동시에 접하도록 형성된 제1 P+부동확산층(85)과, 상기 제2 N웰(82a) 내의 소정영역에 형성된 제2 N+불순물 영역(83a)과, 상기 제2 N웰(82a) 내의 소정영역에 형성되되 상기 제2 N+불순물 영역(83a)과 접하면서 상기 제2 N+불순물 영역(83a)과 공통으로 패드에 연결된 제2 P+불순물 영역(84a)과, 상기 제2 N웰(82a) 및 상기 P형 기판(81)에 동시에 접하도록 형성된 제2 P+부동확산층(85a)과, 상기 P형 기판(81)내의 소정영역에 형성된 제3 N웰(82b)과, 상기 제3 N웰(82b) 내의 소정영역에 형성되되 상기 제3 N웰(82b)과 한쪽 끝이 접하도록 형성된 제3 N+불순물 영역(83b) 및 상기 P형 기판(81) 내의 소정영역 중 상기 제3 N+불순물 영역(83b)에 접하며, 상기 제3 N+불순물 영역(83b)과 공통으로 접지전압단(VSS)에 연결된 제3 P+불순물 영역(84b)을 구비하여 이루어진다.
상기한 구성을 갖는 정전기 방지 장치의 동작을 상기 도 7을 참조하여 상세하게 설명한다.
먼저, PS모드에 대해서 정전기 전류 통로는 포지티브의 정전기가 패트를 통해 유입되어 제2 P+불순물 영역(84a)을 통해 제2 N웰(82a)을 거치며, 다시 제2 P+ 부동확산층(85a)를 거치거나 또는 거치지 않고 P형 기판(81)을 거치며, 이어서, 제3 N웰(83b)에서 곧바로 VSS로 가거나 제3 N+불순물 영역(83b)를 거쳐 VSS로 흐르게 된다.
따라서, PS모드의 경우 제2 N웰(82a)과 제2 P+부동확산층(85a)의 접합에 의한 Vbk에 의해 트리거 포인트가 결정된다.
다음으로, NS모드에 대해서 정전기 전류 통로는, 포지티브의 정전기가 패트를 통해 유입되면, 제3 P+불순물 영역(84b)을 거치거나 또는 거치지 않고 P형 기판(81)을 통해 제2 N웰(82a)을 통해 패드로 흐르거나 또는 제2 N+불순물 영역(83a)을 통해 패드로 흐르게 된다.
따라서, 순방향 PN 다이오드를 통해 형성되어지며, 전류가 흐르는 시점은 패드의 전압이 VSS를 기준으로 다이오드의 순방향 전압강하 즉, 약 0.7V보다 낮아지는 시점이다.
PD모드에 대해서 정전기 전류 통로는 포지티브의 정전기가 패트를 통해 유입되어 제2 P+불순물 영역(84a)을 통해 제2 N웰(82a)을 거치며, 다시 제1 P+부동확산층(85)를 거치거나 또는 거치지 않고 P형 기판(81)을 거치며, 이어서, 제1 N웰(83)에서 곧바로 VDD로 가거나 제1 N+불순물 영역(83)를 거쳐 VSDD로 흐르게 된다.
따라서, PD모드의 경우 제2 N웰(82a)과 제1 P+부동확산층(85)의 접합에 의한 Vbk에 의해 트리거 포인트가 결정된다.
마지막으로, ND모드에 대해서 정전기 전류 통로는 네가티브의 정전기가 패트를 통해 유입되며 제1 P+불순물 영역(84)을 통해 제1 N웰(82)을 거치며, 다시 제1 P+부동확산층(85)를 거치거나 또는 거치지 않고 P형 기판(81)을 거치며, 이어서, 제2 N웰(83a)에서 바로 패드로 흐르거나 또는 제2 N+불순물 영역(83a)를 거쳐 패드로 흐르게 된다.
따라서, ND모드의 경우 제1 N웰(82)과 제1 P+부동확산층(85)의 접합에 의한 Vbk에 의해 트리거 포인트가 결정된다.
상기와 같이 이루어지는 정전기 방지 장치는, 네가지의 정전기 테스트 조건을 만족하는 전류 통로를 각각 형성하며, SCR의 트리거 포인트를 낮출 수 있으며, 각각의 테스트 모드를 담당하는 SCR이 서로 공유하는 부분을 갖기 때문에 각각의 모드들에 대해 분리된 SCR을 갖는 다른 회로들에 비해 적은 영역을 통해 구현이 가능함을 실시예를 통해 알아보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 낮은 전압에서 SCR회로가 트리거될 수 있도록 하여 정전기로부터 내부회로를 보호할 수 있다.

Claims (4)

  1. 정전기 방지 장치에 있어서,
    P형 기판;
    상기 P형 기판내의 소정영역에 형성된 제1 N웰과;
    상기 N웰 내의 소정영역에 형성된 제1 N+불순물 영역;
    상기 N웰 내의 소정영역에 형성되며, 상기 제1 N+불순물 영역과 공통으로 패드에 연결된 제1 P+불순물 영역;
    상기 P형 기판내의 소정영역에 형성된 제2 N웰;
    상기 제2 N웰 내의 소정영역에 형성된 제2 N+불순물 영역;
    상기 P형 기판내의 소정영역에 형성되며, 상기 제2 N+불순물 영역과 공통으로 접지전압단에 연결된 제2 P+불순물 영역; 및
    상기 제1 N웰과 상기 P형 기판에 동시에 접합이 이루어지도록 형성된 P+ 부동확산층
    을 포함하여 이루어지는 정전기 방지 장치.
  2. 제 1 항에 있어서,
    상기 제1 N웰 내의 소정영역 중 상기 P+ 부동확산층과 접합이 이루어지도록 형성되되 이온주입에 의해 도핑농도를 조절할 수 있는 N불순물 영역을 더 구비하여 이루어짐을 특징으로 하는 정전기 방지 장치.
  3. 제 1 항에 있어서,
    상기 제1 N웰 내의 소정영역 중 상기 P+ 부동확산층과 접합된 간격 내지 공정 파라미터 간격 안에 형성되되, 상기 P+ 부동확산층과의 거리를 상기의 범위 내에서 조절함으로써, 확산에 의해 상기 P+ 부동확산층과의 접합면의 도핑농도를 조절할 수 있는 N+불순물 영역을 더 구비하여 이루어짐을 특징으로 하는 정전기 방지 장치.
  4. 네가지의 정전기 테스트 조건을 모두 만족하는 정전기 방지 장치에 있어서,
    P형 기판;
    상기 P형 기판내의 소정영역에 형성된 제1 N웰;
    상기 제1 N웰 내의 소정영역에 형성된 제1 N+불순물 영역;
    상기 제1 N웰 내의 소정영역 중 상기 제1 N+불순물 영역에 접하며, 상기 제1 N+불순물 영역과 공통으로 전원전압단에 연결된 제1 P+불순물 영역;
    상기 P형 기판내의 소정영역에 형성된 제2 N웰;
    상기 제1 N웰과 상기 제2 N웰 및 상기 P형 기판에 동시에 접하도록 형성된 제1 P+부동확산층(85);
    상기 제2 N웰 내의 소정영역에 형성된 제2 N+불순물 영역;
    상기 제2 N웰 내의 소정영역에 형성되되 상기 제2 N+불순물 영역과 접하면서 상기 제2 N+불순물 영역과 공통으로 패드에 연결된 제2 P+불순물 영역;
    상기 제2 N웰 및 상기 P형 기판에 동시에 접하도록 형성된 제2 P+부동확산층;
    상기 P형 기판내의 소정영역에 형성된 제3 N웰;
    상기 제3 N웰 내의 소정영역에 형성되되 상기 제3 N웰과 한쪽 끝이 접하도록 형성된 제3 N+불순물 영역; 및
    상기 P형 기판 내의 소정영역 중 상기 제3 N+불순물 영역에 접하며, 상기 제3 N+불순물 영역과 공통으로 접지전압단에 연결된 제3 P+불순물 영역
    을 포함하여 이루어지는 정전기 방지 장치.
KR1020010021971A 2001-04-24 2001-04-24 정전기 방지 장치 Expired - Lifetime KR100757664B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010021971A KR100757664B1 (ko) 2001-04-24 2001-04-24 정전기 방지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010021971A KR100757664B1 (ko) 2001-04-24 2001-04-24 정전기 방지 장치

Publications (2)

Publication Number Publication Date
KR20020082538A KR20020082538A (ko) 2002-10-31
KR100757664B1 true KR100757664B1 (ko) 2007-09-10

Family

ID=27702283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010021971A Expired - Lifetime KR100757664B1 (ko) 2001-04-24 2001-04-24 정전기 방지 장치

Country Status (1)

Country Link
KR (1) KR100757664B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281784B1 (ko) * 2011-06-30 2013-07-03 단국대학교 산학협력단 Ｅｓｄ 보호소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502317A (en) * 1993-07-14 1996-03-26 Texas Instruments Incorporated Silicon controlled rectifier and method for forming the same
US5872379A (en) * 1997-07-10 1999-02-16 Taiwan Semiconductor Manufacturing Co. Ltd. Low voltage turn-on SCR for ESD protection
KR100239424B1 (ko) * 1997-09-26 2000-01-15 김영환 정전기 보호회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502317A (en) * 1993-07-14 1996-03-26 Texas Instruments Incorporated Silicon controlled rectifier and method for forming the same
US5872379A (en) * 1997-07-10 1999-02-16 Taiwan Semiconductor Manufacturing Co. Ltd. Low voltage turn-on SCR for ESD protection
KR100239424B1 (ko) * 1997-09-26 2000-01-15 김영환 정전기 보호회로

Also Published As

Publication number Publication date
KR20020082538A (ko) 2002-10-31

Similar Documents

Publication Publication Date Title
US6236087B1 (en) SCR cell for electrical overstress protection of electronic circuits
KR100501275B1 (ko) 반도체집적회로에 대한 ｅｓｄ보호회로
KR0139648B1 (ko) 트리거 전압이 낮은 scr 보호장치 및 보호회로
US5821572A (en) Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection
US7566595B2 (en) Method of making and using guardringed SCR ESD protection cell
KR100374898B1 (ko) 정전기 방전에 대비한 보호 구조물을 가지는 반도체 집적회로
US5581104A (en) Static discharge circuit having low breakdown voltage bipolar clamp
US6538266B2 (en) Protection device with a silicon-controlled rectifier
KR100282760B1 (ko) 정전기적 방전 방지용 회로 및 구조
JPH06177330A (ja) 半導体装置
US20070069310A1 (en) Semiconductor controlled rectifiers for electrostatic discharge protection
KR0159451B1 (ko) 반도체장치의 보호회로
KR100369496B1 (ko) 정전방전으로부터보호하기위한구조물을가진집적반도체회로
US7075123B2 (en) Semiconductor input protection circuit
US5949094A (en) ESD protection for high density DRAMs using triple-well technology
US6653689B2 (en) Semiconductor device having electrostatic protection circuit
EP0822596A2 (en) Improvements in or relating to integrated circuits
JP2505652B2 (ja) 低トリガ電圧ｓｃｒ保護装置及び構造
US6531744B2 (en) Integrated circuit provided with overvoltage protection and method for manufacture thereof
KR100757664B1 (ko) 정전기 방지 장치
US5607867A (en) Method of forming a controlled low collector breakdown voltage transistor for ESD protection circuits
KR100504203B1 (ko) 반도체장치의 보호소자
KR100344706B1 (ko) 반도체 보호 장치 및 그 제조 방법
US5539233A (en) Controlled low collector breakdown voltage vertical transistor for ESD protection circuits
JP4781620B2 (ja) 静電気放電保護素子

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010424

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060125

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010424

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070214

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070827

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070904

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070904

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100824

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110825

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120823

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130821

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140820

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150818

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160817

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170818

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180820

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200819

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20211024

Termination category: Expiration of duration