[go: up one dir, main page]

KR100743623B1 - 반도체 장치의 전류 구동 제어장치 - Google Patents

반도체 장치의 전류 구동 제어장치 Download PDF

Info

Publication number
KR100743623B1
KR100743623B1 KR1020040110431A KR20040110431A KR100743623B1 KR 100743623 B1 KR100743623 B1 KR 100743623B1 KR 1020040110431 A KR1020040110431 A KR 1020040110431A KR 20040110431 A KR20040110431 A KR 20040110431A KR 100743623 B1 KR100743623 B1 KR 100743623B1
Authority
KR
South Korea
Prior art keywords
voltage
semiconductor device
current
control signal
external voltage
Prior art date
Application number
KR1020040110431A
Other languages
English (en)
Other versions
KR20060071935A (ko
Inventor
김재일
이강설
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040110431A priority Critical patent/KR100743623B1/ko
Priority to US11/154,870 priority patent/US7446577B2/en
Publication of KR20060071935A publication Critical patent/KR20060071935A/ko
Application granted granted Critical
Publication of KR100743623B1 publication Critical patent/KR100743623B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 외부에서 인가되는 외부전압의 전압 레벨이 변동할지라도 일정한 크기의 전류를 메모리 장치에 공급하는 반도체 장치의 전류 구동 제어장치에 관한 것이다. 본 발명에 따라, 오버 드라이빙 기능을 갖는 반도체 장치의 전류 구동 제어장치가 제공되며: 이 제어장치는, 반도체 장치의 외부전압을 수신하여 상기 반도체 장치 내의 부하수단에 일정 크기의 전류를 공급하는 가변 저항부;를 구비한다.

Description

반도체 장치의 전류 구동 제어장치{Controller for driving current of semiconductor device}
도 1은 종래의 반도체 장치의 전류 구동 제어장치를 설명하기 위한 회로도.
도 2는 본 발명에 따른 반도체 장치의 전류 구동 제어장치를 설명하기 위한 블럭도.
도 3은 본 발명에 따른 반도체 장치의 전류 구동 제어장치를 적용한 일 예를 설명하기 위한 회로도.
도 4는 본 발명에 따른 반도체 장치의 전류 구동 제어장치의 검출부를 설명하기 위한 회로도.
도 5는 도 4에 도시한 검출부의 동작을 설명하기 위한 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
110,330: 감지 증폭부 111,112,113,331,332,333: 감지 증폭기
121,122,123,324,325,326,327,334: 전달수단
210,310: 검출부 220,320:구동부
230: 부하수단 321,322,323: 제어수단
410: 분배기 420,430,440: 검출기
421,431,441: 감지기 422,432,442: 비교기
본 발명은 반도체 장치의 전류 구동 제어장치에 관한 것으로, 보다 상세하게는, 외부에서 인가되는 외부전압의 전압 레벨이 변동할지라도 일정한 크기의 전류를 메모리 장치에 공급하는 반도체 장치의 전류 구동 제어장치에 관한 것이다.
반도체 장치는 고집적 및 저전력화를 추구하고 있다. 이러한 반도체 장치의 고집적화를 달성하기 위해 반도체 장치를 구성하는 내부 소자들의 크기는 점점 작아지고 있다. 아울러, 저전력화를 달성하기 위해 반도체 장치는 그 내부에 구비된 내부전압 발생장치를 통해 외부전압을 일정한 전압 레벨로 강하시켜 내부 소자들의 전원전압으로 사용한다. 이러한 낮은 전압 레벨을 갖는 전원전압에 의해 내부 소자들이 구동됨에 따라 반도체 장치의 전력 소모는 감소되었으나, 내부 소자들의 동작 속도가 저하됨에 따라 반도체 장치의 구동 능력이 저하되는 문제가 발생한다.
또한, 반도체 장치의 고집적화에 따라, 한번에 많은 내부 소자들이 동시에 동작하며, 이런 내부 소자들의 동작을 위해 사용되는 상기 전원전압이 낮을 레벨일 경우, 내부 소자들의 구동 능력이 저하된다. 이러한 낮은 전원전압의 전압 레벨로 인한 내부 소자들의 구동 능력 저하를 방지하기 위해 반도체 장치의 내부 소자들을 오버 드라이빙(over driving)시킨다. 즉, 반도체 장치의 내부 소자에 인가되는 전원전압의 전압 레벨이 소정 레벨보다 낮을 경우, 상기 전원전압의 전압 레벨보다 더 높은 전압 레벨을 갖는 외부전압을 내부 소자들에 인가하여 내부 소자들을 구동 시킨다.
일 예로, 반도체 장치의 리드 동작시, 메모리 셀에 저장된 데이터를 감지하기 위해 동시에 다수의 감지 증폭기가 동작할 경우, 다수의 감지 증폭기가 동시에 동작함에 따라, 상기 다수의 감지 증폭기는 순간적으로 많은 양의 전력을 소모한다. 이러한 다수의 감지 증폭기를 낮은 전압 레벨을 갖는 전원전압으로 동작시킬경우, 감지 증폭기의 구동 능력 저하되며, 상기 전원전압의 전압 레벨이 순간적으로 저하된다. 또한, 반도체 장치의 초기 리드 동작에 있어서, 상기 전원전압이 일정 레벨이 되지 않은 상태에서 다수의 감지 증폭기가 동시에 동작할 경우, 낮은 레벨의 전원전압에 의해 다수의 감지 증폭기는 정상 동작을 수행하지 못한다.
이와 같은 문제점을 해결하기 위해, 반도체 장치가 리드 동작을 수행할 경우, 반도체 장치의 감지 증폭기를 오버 드라이빙(over driving)시킨다. 즉, 전원전압의 전압 레벨이 소정 레벨보다 낮을 경우, 상기 전원전압 보다 더 높은 전압 레벨을 갖는 외부전압을 다수의 감지 증폭기에 인가한다. 다시 말해, 도 1에 도시한 바와 같이, 종래의 반도체 장치는, 다수의 감지 증폭기(111,112,18)를 구비한 감지 증폭부(110)에 각각 다른 전압 레벨을 갖는 전원전압(Vcore)과 외부전압(Vdd)을 공급한다. 여기서, 외부전압(Vdd)은 반도체 장치의 외부에서 공급되는 전압이며, 전원전압(Vcore)은 반도체 장치의 내부에 구비된 내부전압 발생장치를 통해 외부전압(Vdd)을 일정한 전압 레벨로 강하된 내부전압이다. 또한, 제 1 및 제 2 제어신호(sap,san)는 반도체 장치가 리드 동작을 수행할 경우, 메모리 셀에 저장된 데이터를 감지 및 증폭하는 감지 증폭기(111,112,113)를 동작시키기 위한 신호이 다. 제 3 제어신호(ovd)는, 상기 감지 증폭기(111,112,113)가 동시에 동작할 경우, 감지 증폭기(111,112,113)의 구동 능력을 향상시키기 위해 감지 증폭기(111,112,113)에 외부전압(Vdd)을 인가하도록 하는 신호이다. 즉, 제 3 제어신호(ovd)는 감지 증폭기(111,112,113)를 오버 드라이빙시키기 위한 신호이다.
다시 말해, 메모리 셀에 저장된 데이터를 감지 및 증폭하기 위해 동시에 다수의 감지 증폭기(111,112,113)가 동작할 경우, 상기 다수의 감지 증폭기(111,112, 113)를 동작시키기 위한 제 1 및 제 2 제어신호(sap,san)가 제 1 및 제 2 전달수단(121,122)에 인가된다. 상기 제 1 제어신호(sap)에 의해 제 1 전달수단(121)은 전원전압(Vcore)을 감지 증폭부(110)의 각 감지 증폭기(111,112,113)에 공급하며, 상기 제 2 제어신호(san)에 의해 제 2 전달수단(122)은 상기 감지 증폭부(110)의 각 감지 증폭기(111,112,113)를 접지단자에 연결한다. 그에 따라, 감지 증폭부(110)의 각 감지 증폭기(111,112,113)는 전원전압(Vcore)을 통해 메모리 셀에 저장된 데이터를 감지 및 증폭한다. 또한, 제 3 제어신호(ovd)가 제 3 전달수단(123)에 인가됨에 따라, 상기 제 3 전달수단(123)은 외부전압(Vdd)을 감지 증폭부(110)의 각 감지 증폭기(111,112,113)에 공급한다.
이렇게 반도체 장치의 리드 동작시, 메모리 셀에 저장된 데이터를 감지 및 증폭하기 위해 동시에 다수의 감지 증폭기(111,112,113)가 동작할 경우, 제 1 및 제 3 전달수단(121,123)을 통해 전원전압(Vcore)과 외부전압(Vdd)을 감지 증폭부 (110)의 각 감지 증폭기(111,112,113)에 공급함으로써, 상기 감지 증폭기(111,112, 113)의 구동 능력을 향상시켜 반도체 장치가 리드 동작을 원활하게 수행하도록 한 다.
그러나, 제 3 전달수단(123)을 통해 감지 증폭기(111,112,113)에 공급되는 외부전압(Vdd)의 전압 레벨이, 감지 증폭기(111,112,113)의 원활한 동작을 위해 필요로 하는 전압 레벨보다 높을 경우에는, 상기 제 1 및 제 3 전달수단(121,123)과 감지 증폭기(111,112,113)가 연결된 노드에 흐르는 전류(i1)의 양이 급격하게 증가한다. 이렇게 증가된 전류(i1)는 노이즈를 발생시켜 감지 증폭기(111,112,113) 오동작의 원인이되며, 그 결과 반도체 장치가 오동작을 할 수 있다. 또한, 상기 외부전원(Vdd)의 전압 레벨이, 감지 증폭기(111,112,113)의 원활한 동작을 위해 필요로 하는 전압 레벨보다 낮을 경우에는, 상기 제 1 및 제 3 전달수단(121,123)과 감지 증폭기(111,112,113)가 연결된 노드에 흐르는 전류(i1)의 양이 감소함으로 감지 증폭기(111,112,113)의 구동 능력이 저하된다. 그 결과, 반도체 장치는 리드 동작을 원활하게 수행하지 못할 수 있다.
이와 같은 종래의 반도체 장치는 외부전압(Vdd)의 전압 레벨이 변동함에 따라, 외부전압(Vdd)과 전원전압(Vcore)을 공급받아 동작하는 감지 증폭기(111,112, 113)에 인가되는 전류(i1)의 크기가 변동한다. 그에 따라, 상기 감지 증폭기(111, 112,113)는 변동하는 전류(i1)에 의해 오동작을 할 수 있다. 즉, 외부전압(Vdd)의 전압 레벨이 변동함에 따라, 외부전압(Vdd)에 의해 동작하는 반도체 장치의 부하수단에 공급되는 전류(i1)의 크기가 변동하게 되며, 그 결과, 반도체 장치는 오동작을 할 수 있다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 반도체 장치에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 외부전압의 전압 레벨이 변동할지라도 일정 크기의 전류를 부하수단에 공급하여 반도체 장치의 오동작을 방지하는 반도체 장치의 전류 구동 제어장치를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, 오버 드라이빙 기능을 갖는 반도체 장치의 전류 구동 제어장치가 제공되며: 이 제어장치는, 반도체 장치의 외부전압을 수신하여 상기 반도체 장치 내의 부하수단에 일정 크기의 전류를 공급하는 가변 저항부;를 구비한다.
상기 구성에서, 상기 외부전압의 전압 레벨을 검출하여 제어신호를 출력하는 검출부를 추가로 구비한다.
상기 구성에서, 상기 가변 저항부는 상기 외부전압 단자와 상기 부하수단의 입력단자 사이에 병렬로 연결된 다수의 저항수단을 구비한다.
상기 구성에서, 상기 다수의 저항수단은 상기 제어신호를 수신하며, 트랜지스터로 구성된다.
상기 구성에서, 검출부는, 상기 외부전압의 전압 레벨을 감지하여 제 1 전압으로 레벨 분할하는 감지수단;과 상기 제 1 전압과 소정의 전압 레벨을 갖는 기준전압의 전압 레벨을 비교하여 상기 제어신호를 출력하는 비교수단;을 구비한다.
상기 구성에서, 상기 감지수단은, 상기 외부전압의 수신단자와 접지단자 사이에 직렬로 연결된 저항수단 및 다이오드형 트랜지스터를 구비한다.
본 발명의 다른 일면에 따라, 오버 드라이빙 기능을 갖는 반도체 장치의 전류 구동 제어장치가 제공되며: 이 제어장치는, 반도체 장치의 외부전압을 수신하여 상기 반도체 장치 내의 부하수단에 일정 크기의 전류를 공급하는 전류 발생부;를 구비한다.
상기 구성에서, 상기 외부전압의 전압 레벨을 검출하여 제어신호를 출력하는 검출부를 추가로 구비한다.
상기 구성에서, 상기 전류 발생부는 상기 제어신호를 수신하는 가변 저항수단을 구비한다.
상기 구성에서, 상기 가변 저항수단은 상기 제어신호에 의해 저항의 크기가 결정된다.
상기 구성에서, 상기 전류 발생부는 상기 외부전압과 상기 가변 저항수단의 저항에 의해 일정 크기의 전류를 발생한다.
본 발명의 또 다른 일면에 따라, 오버 드라이빙 기능을 갖는 반도체 장치의 전류 구동 제어장치가 제공되며: 이 제어장치는, 반도체 장치의 외부전압의 전압 레벨을 검출하여 제어신호를 출력하는 검출부; 상기 외부전압과 상기 반도체 장치의 내부전압이 인가되며, 상기 제어신호에 의해 상기 반도체 장치의 감지 증폭기에 일정 크기의 전류를 인가하는 전류 발생부;를 구비한다.
상기 구성에서, 상기 전류 발생부는, 상기 내부전압을 수신하여 제 1 전류를 발생하는 제 1 저항수단;과 상기 외부전압을 수신하여 제 2 전류를 발생하는 제 2 저항수단;을 구비한다.
상기 구성에서, 상기 제 2 저항수단은 상기 제어신호에 의해 저항의 크기가 가변된다.
상기 구성에서, 상기 전류 발생부는 상기 제 1 전류와 상기 제 2 전류를 하나의 노드를 통해 상기 감지 증폭기에 공급한다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 2는 본 발명에 따른 반도체 장치의 전류 구동 제어장치를 도시한 블럭도이다.
본 발명에 따른 반도체 장치의 전류 구동 제어장치는, 외부전압(Vdd)의 전압 레벨을 검출하여 제어신호(en)를 출력하는 검출부(210), 및 외부전압(Vdd)과 내부전압(Vcore)을 인가받아 제어신호(en)에 의해 부하수단(230)에 일정 크기의 전류(i2)를 공급하는 구동부(220)를 구비한다.
상기 검출부(210)는 반도체 장치를 동작시키기 위해 외부에서 공급되는 외부전압(Vdd)의 전압 레벨을 검출하며, 외부전압(Vdd)의 전압 레벨에 따른 제어신호(en)를 구동부(220)에 인가한다. 구동부(220)는, 상기 외부전압(Vdd)과 반도체 장치의 내부에 구비된 내부전압 발생장치를 통해 외부전압(Vdd)을 일정한 전압 레벨로 강하시켜 내부 소자들의 전원전압으로 사용되는 내부전압(Vcore)을 공급 받는다. 상기 구동부(220)는 검출부(210)로부터 수신한 제어신호(en)에 의해 일정 크 기의 전류(i2)를 반도체 장치의 부하수단(230)에 인가한다. 여기서, 부하수단(230)은 외부전압(Vdd) 및 내부전압(vcore)에 의해 동작하는 반도체 장치의 내부 소자들을 나타낸다. 이러한 부하수단(230)은 내부전압(Vcore)의 전압 레벨이 소정의 레벨보다 낮을 경우 그 구동 능력이 저하된다. 이러한 상기 부하수단(230)의 구동 능력 저하를 방지하기 위해 부하수단(230)을 오버 드라이빙(over driving)시킨다. 즉, 구동부(220)를 통해 내부전압(Vcore)의 전압 레벨보다 더 높은 전압 레벨을 갖는 외부전압(Vdd)을 부하수단(230)에 공급함으로써, 부하수단(230)의 구동 능력 저하를 방지한다.
이와 같은 본 발명에 따른 반도체 장치의 전류 구동 제어장치는, 반도체 장치에 공급되는 외부전압(Vdd)의 전압 레벨이 변동할 경우, 검출부(210)를 통해 상기 외부전압(Vdd)의 전압 레벨을 검출한다. 이렇게 변동하는 외부전압(Vdd)의 전압 레벨을 검출한 검출부(210)는 외부전압(Vdd)의 전압 레벨 따라 각각 다른 값을 갖는 제어신호(en)를 출력한다. 구동부(220)는 외부전압(Vdd)의 전압 레벨에 따른 제어신호(en)를 수신하며, 그 제어신호(en)에 응답하여 항상 일정한 크기를 갖는 전류(i2)를 반도체 장치의 부하수단(230)에 인가한다.
이하, 일 예를 통해 본 발명에 따른 반도체 장치의 전류 구동 제어장치를 설명하기로 한다.
도 3은 본 발명에 따른 반도체 장치의 전류 구동 제어장치를 반도체 장치의 감지 증폭기에 적용한 일 예를 나타낸 도면이다.
본 발명에 따른 반도체 장치의 전류 구동 제어장치를 구비한 반도체 장치는, 검출부(310), 구동부(320), 및 감지 증폭부(330)를 구비한다. 검출부(310)는 외부전압(Vdd)의 전압 레벨을 검출하여 그 전압 레벨에 따라 제 1, 제 2 및 제 3 제어신호(en1,en2,en3)를 출력한다. 구동부(320)는, 외부전압(Vdd)과 내부전압(Vcore)을 공급 받으며, 제 4 및 제 5 제어신호(sap,/ovd)와 상기 검출부(310)에서 출력된 제어신호(en1,en2,en3)를 수신한다. 상기 구동부(320)는 일정 크기의 전류(i2)를 발생하여 감지 증폭부(330)에 인가한다. 감지 증폭부(330)는, 반도체 제어장치의 부하수단(230)으로서, 제 6 제어신호(san)와 구동부(320)로부터 공급된 전류(i2)에 의해 동작한다. 즉, 감지 증폭부(330)는 제 6 제어신호(san)와 전류(i2)에 의해 반도체 장치의 메모리 셀에 저장된 데이터를 감지한다.
여기서, 외부전압(Vdd)은 반도체 장치의 외부에서 공급되는 전압이며, 내부전압(Vcore)은 반도체 장치의 내부에 구비된 내부전압 발생장치를 통해 외부전압(Vdd)을 일정한 전압 레벨로 강하된 전원전압이다. 또한, 제 4 및 제 6 제어신호(sap,san)는 반도체 장치가 리드 동작을 수행할 경우, 메모리 셀에 저장된 데이터를 감지하는 감지 증폭부(330)를 동작시키기 위한 신호이다. 제 5 제어신호(/ovd)는, 상기 감지 증폭부(330)가 초기에 동작할 경우, 감지 증폭부(330)의 구동 능력을 향상시키기 위해 감지 증폭부(330)에 외부전압(Vdd)을 인가하도록 하는 신호이다. 즉, 제 5 제어신호(/ovd)는, 내부전압(Vcore)의 전압 레벨이 소정 레벨 보다 낮을 경우 감지 증폭부(330)의 구동 능력이 저하됨을 방지하기 위해 상기 감지 증폭부(330)를 오버 드라이빙시키는 신호이다.
상기 검출부(310)는 외부전압(Vdd)의 전압 레벨을 검출하여 제 1, 제 2 및 제 3 제어신호(en1,en2,en3)를 출력하며, 상기 검출부(310)는 도 4를 참조하여 설명하기로 한다.
도 4는, 도 2에 도시한 본 발명에 따른 반도체 장치의 전류 구동 제어장치의 검출부(210)의 일 예를 도시한 회로도로서, 도 3에 도시한 검출부(310)를 도시한 회로도이다.
검출부(310)는 분배기(410), 제 1, 제 2 및 제 3 검출기(420,430,440)를 구비한다. 분배기(410)는 외부전압(Vdd) 단자와 접지단자 사이에 직렬로 연결된 다수의 저항소자(R1,R2,R3,R4)를 포함한다. 상기 분배기(410)는 수신한 외부전압(Vdd)을 저항소자(R1,R2,R3,R4)의 저항 비율에 따라 다수의 전압 레벨로 분할한다. 각 저항소자(R1,R2,R3,R4)의 공통 연결노드는 분배기(410)의 출력단자와 각각 연결되어, 공통 연결노드의 전압을 분배기(410)는 출력한다. 즉, 분배기(410)는 상기 공통 연결노드의 전압을 제 1, 제 2 및 제 3 기준전압(Vref1,Vref2,Vref3)으로 출력한다.
제 1, 제 2 및 제 3 검출기(420,430,440)는, 감지기(421,431,441) 및 비교기(422,432,442)를 각각 포함한다. 제 1 검출기(420)는 감지기(421)를 통해 외부전압(Vdd)의 전압 레벨을 감지하며, 상기 감지기(421)는 감지한 외부전압(Vdd)을 레벨 변환하여 출력전압(V1)을 비교기(422)에 인가한다. 비교기(422)는 감지기(421)의 출력전압(V1)과 분배기(410)로부터 수신한 제 1 기준전압(Vref1)의 전압 레벨을 상호 비교하여 제 1 제어신호(en1)를 출력하며, 제 1 제어신호(en1)는 구동부(320)에 인가된다.
감지기(421)는 외부전압(Vdd) 수신단자와 접지단자 사이에 직렬로 연결된 저항소자(R5)와 다이오드형 트랜지스터(T1)를 구비한다. 상기 감지기(421)의 출력전압(V1)은, 저항소자(R5)와 다이오드형 트랜지스터(T1)의 공통 연결단자의 전압으로서, 상기 다이오드형 트랜지스터(T1)의 문턱전압(Vth) 레벨을 갖는다. 비교기(422)는 외부전압(Vdd) 단자와 접지단자 사이에 전류 거울(current mirror) 형태로 연결된 PMOS 트랜지스터(P1,P2)와 NMOS 트랜지스터(N1,N2,N3) 및 인버터(IN1)를 포함한다. 상기 비교기(421)는 외부전압(Vdd)이 접지단자에 연결된 NMOS 트랜지스터(N3)에 인가됨에 따라 인에이블된다. 이렇게 인에이블된 비교기(422)는 제 1 기준전압(Vref1)과 문턱전압(Vth)의 레벨을 갖는 감지기(421)의 출력전압(V1)을 비교하여 제 1 제어신호(en1)를 출력한다.
제 2 검출기(430)는 감지기(431)를 통해 외부전압(Vdd)의 전압 레벨을 감지하며, 상기 감지기(431)는 감지한 외부전압(Vdd)을 레벨 변환하여 출력전압(V2)을 비교기(432)에 인가한다. 비교기(432)는 감지기(431)의 출력전압(V2)과 분배기(410)로부터 수신한 제 2 기준전압(Vref2)의 전압 레벨을 상호 비교하여 제 2 제어신호(en2)를 출력하며, 제 2 제어신호(en2)는 구동부(320)에 인가된다.
감지기(431)는 외부전압(Vdd) 수신단자와 접지단자 사이에 직렬로 연결된 저항소자(R6)와 2개의 다이오드형 트랜지스터(T2,T3)를 구비한다. 상기 감지기(431)의 출력전압(V2)은, 저항소자(R6)와 다이오드형 트랜지스터(T2)의 공통 연결단자의 전압으로서, 상기 다이오드형 트랜지스터(T2,T3)의 문턱전압(Vth)보다 2배(2Vth)의 레벨을 갖는다. 비교기(432)는 외부전압(Vdd) 단자와 접지단자 사이에 전류 거울 (current mirror) 형태로 연결된 PMOS 트랜지스터(P3,P4)와 NMOS 트랜지스터(N4,N5,N6), 및 인버터(IN2)를 포함한다. 상기 비교기(431)는 외부전압(Vdd)이 접지단자에 연결된 NMOS 트랜지스터(N6)에 인가됨에 따라 인에이블된다. 이렇게 인에이블된 비교기(432)는 제 2 기준전압(Vref2)과 문턱전압(Vth) 보다 2배(2Vth)의 레벨을 갖는 감지기(431)의 출력전압(V2)을 비교하여 제 2 제어신호(en2)를 출력한다.
제 3 검출기(440)는 감지기(441)를 통해 외부전압(Vdd)의 전압 레벨을 감지하며, 상기 감지기(441)는 감지한 외부전압(Vdd)을 레벨 변환하여 출력전압(V3)을 비교기(442)에 인가한다. 비교기(442)는 감지기(441)의 출력전압(V3)과 분배기(410)로부터 수신한 제 3 기준전압(Vref3)의 전압 레벨을 상호 비교하여 제 3 제어신호(en3)를 출력하며, 제 3 제어신호(en3)는 구동부(320)에 인가된다.
감지기(441)는 외부전압(Vdd) 수신단자와 접지단자 사이에 직렬로 연결된 저항소자(R7)와 3개의 다이오드형 트랜지스터(T4,T5,T6)를 구비한다. 상기 감지기(441)의 출력전압(V3)은, 저항소자(R7)와 다이오드형 트랜지스터(T4)의 공통 연결단자의 전압으로서, 상기 다이오드형 트랜지스터(T4,T5,T6)의 문턱전압(Vth) 보다 3배(3Vth)의 레벨을 갖는다. 비교기(442)는 외부전압(Vdd) 단자와 접지단자 사이에 전류 거울(current mirror) 형태로 연결된 PMOS 트랜지스터(P5,P6)와 NMOS 트랜지스터(N7,N8,N9), 및 인버터(IN3)를 포함한다. 상기 비교기(441)는 외부전압(Vdd)이 접지단자에 연결된 NMOS 트랜지스터(N9)에 인가됨에 따라 인에이블된다. 이렇게 인에이블된 비교기(442)는 제 3 기준전압(Vref2)과 문턱전압(Vth) 보다 3배 (3Vth)의 레벨을 갖는 감지기(441)의 출력전압(V3)을 비교하여 제 3 제어신호(en3)를 출력한다.
구동부(320)는 제어수단(321,322,323) 및 전달수단(324,325,326,327)을 구비한다. 제어수단(321,322,323)은 제 5 제어신호(/ovd)을 각각 수신하며, 또한 검출부(310)로부터 제 1, 제 2 및 제 3 제어신호(en1,en2,en3)를 수신한다. 상기 제어수단(321,322,323)의 출력신호는 전달수단(324,325,326)에 인가되어 그 전달수단(324,325,326)을 인에이블시킨다. 전달수단(324,325,326)은 외부전압(Vdd) 단자와 감지 증폭부(330)의 입력단자 사이에 병렬로 연결되며, 또 다른 하나의 전달수단(327)은 내부전압(Vcore) 단자와 상기 감지 증폭부(330)의 입력단자 사이에 연결된다. 즉, 전달수단(324,325,326,327)은 상기 감지 증폭부(330)의 입력단자에 각각 병렬로 연결된다. 외부전압(Vdd) 단자에 연결된 전달수단(324,325,326)은 제어수단(321,322,323)의 출력신호에 의해 인에이블되며, 내부전압(Vcore) 단자에 연결된 전달수단(327)은 제 4 제어신호(sap)에 의해 인에이블된다.
이러한 전달수단(324,325,326,327)은 트랜지스터(M1,M2,M3,M4)로 구성되며, 상기 전달수단(324,325,326,327)을 인에이블시키는 신호는 트랜지스터(M1,M2,M3, M4)의 게이트 단자로 인가된다. 트랜지스터(M1,M2,M3,M4)는 인에이블될 경우, 저항 기능을 수행한다. 즉, 전달수단(324,325,326,327)이 인에이블될 경우, 각 전달수단(324,325,326,327)을 구성하는 트랜지스터(M1,M2,M3,M4)는 능동 저항이 된다. 상기 트랜지스터(M1,M2,M3,M4)의 크기가 동일할 경우, 능동 저항값은 동일한 크기를 갖는다. 그 결과, 외부전압(Vdd)에 연결된 전달수단(324,325,326)은, 상기 외 부전압(Vdd)과 트랜지스터(M1,M2,M3)의 저항값에 의해 전류를 발생한다. 또한, 내부전압(Vcore)에 연결된 전달수단(327)은, 상기 내부전압(Vcore)과 트랜지스터(M4)의 저항값에 의해 전류를 발생한다.
여기서, 내부전압(Vcore) 단자에 연결된 전달수단(327)은 제 4 제어신호(sap)에 의해 인에이블됨에 따라, 반도체 장치의 리드 동작시에는 항상 인에이블된다. 그에 따라, 전달수단(327)은 내부전압(Vcore)과 트랜지스터(M)의 저항값에 의해 항상 일정 크기의 전류를 발생한다. 외부전압(Vdd) 단자에 연결된 전달수단(324,325,326)은 제어수단(321,322,323)의 출력신호에 의해, 다시 말해 검출부(310)로부터 인가되는 제어신호(en1,en2,en3)에 의해 인에이블된다. 따라서, 전달수단(324,325,326)은 외부전압(Vdd)의 전압 레벨에 따라 각각 인에이블되며, 외부전압(Vdd) 단자에 연결되는 트랜지스터(M1,M2,M3,M4)의 수가 달라진다. 이러한 트랜지스터(M1,M2,M3,M4)의 수가 가변함에 따라 저항의 크기가 가변되며, 그 결과 외부전압(Vdd)의 전압 레벨에 따라 저항의 크기가 가변된다. 즉, 외부전압(Vdd)의 전압 레벨이 변동할 경우, 외부전압(Vdd) 단자에 연결된 전달수단(324,325,326)은, 그 변동된 외부전압(Vdd) 레벨에 따라 저항의 크기가 가변되어 외부전압(Vdd)과 저항값에 의해 발생되는 전류의 크기를 항상 일정하게 유지한다.
이렇게 전달수단(324,325,326,327)으로부터 발생된 일정 크기의 전류(i2)는 하나의 노드를 통해 감지 증폭부(330)에 공급된다.
감지 증폭부(330)는 다수의 감지 증폭기(331,332,333) 및 전달수단(334)을 구비한다. 다수의 감지 증폭기(331,332,333)는 반도체 장치의 리드 동작시 반도체 장치의 메모리 셀에 저장된 데이터를 감지 및 증폭한다. 전달수단(334)은 반도체 장치의 리드 동작시 제 6 제어신호(334)에 의해 인에이블되며, 인에이블시에는 상기 다수의 감지 증폭기(331,332,333)를 접지단자에 연결함으로써 다수의 감지 증폭기(331,332,333)를 인에이블시킨다.
이하, 반도체 장치의 리드 동작에 있어서, 외부전압(Vdd)의 전압 레벨 변동과 관련하여 일 예를 통해 본 발명에 따른 반도체 장치의 전류 구동 제어장치의 동작을 설명하기로 한다.
도 5는 외부전압(Vdd)의 전압 레벨에 따른 상기 검출부(310)의 동작 파형을 도시한 그래프이다.
반도체 장치가 초기 리드 동작을 수행할 경우, 외부전압(Vdd)의 전압 레벨이 상승함에 따라, 검출부(310)에 구비된 분배기(410)의 출력전압인 제 1, 제 2 및 제 3 기준전압(Vref1,Vref2,Vref3)의 전압 레벨도 상승한다. 이 때, 제 1 검출기(420)는 외부전압(Vdd)의 전압 레벨이 2.0V 이하일 경우, 외부전압(Vdd) 레벨을 갖는 제 1 제어신호(en1)를 출력하며, 제 2 검출기(430)는 외부전압(Vdd)의 전압 레벨이 2.5V 이하일 경우, 외부전압(Vdd) 레벨을 갖는 제 2 제어신호(en2)를 출력한다. 또한, 제 3 검출기(440)는 외부전압(Vdd)의 전압 레벨이 3.0V 이하일 경우에 외부전압(Vdd) 레벨을 갖는 제 3 제어신호(en3)를 출력한다. 여기서, 검출기(420, 430,440)에 구비된 감지기(421,431,441)의 최대 출력전압(V1,V2,V3)은, 다이오드형 트랜지스터(T1,T2,T3,T4,T5,T6)의 문턱전압(Vth) 보다 각각 1배(1Vth), 2배(2Vth), 3배(3Vth)의 전압 레벨을 갖는다.
이렇게 외부전압(Vdd)의 전압 레벨이 상승함에 따라 전술한 바와 같이, 검출부(310)가 동작할 경우, 구동부(320)는 상기 검출부(310)의 출력신호(en1,en2,en3)와 제 4 및 제 5 제어신호(sap,/ovd)를 수신한다. 즉, 구동부(320)는 검출부(310)로부터 제 1, 제 2 및 제 3 제어신호(en1,en2,en3)와 제 4 및 제 5 제어신호(sap, /ovd)를 수신한다.
여기서, 외부전압(Vdd)의 전압 레벨이 2.0V 이하일 경우, 검출부(310)가 출력하는 제 1, 제 2 및 제 3 제어신호(en1,en2,en3)는 모두 외부전압(Vdd) 레벨을 갖는다. 이러한 제 1, 제 2 및 제 3 제어신호(en1,en2,en3)는 구동부(320)의 제어수단(321,322,323)에 인가되며, 제어수단(321,322,323)은 제 5 제어신호(/ovd)를 추가로 수신하여 출력신호를 전달수단(324,325,326)에 인가한다. 그에 따라, 외부전압(Vdd) 단자에 연결된 전달수단(324,325,326)은 모두 인에이블되며, 내부전압(vcore) 단자에 연결된 전달수단(327)은 제 4 제어신호(sap)에 의해 인에이블된다. 그 결과, 구동부(320)의 전달수단(324,325,326,327)을 구성하는 트랜지스터(M1,M2, M3,M4)는 모두 저항 기능을 수행하며, 각 트랜지스터(M1,M2,M3,M4)의 능동 저항값과 외부전압(Vdd) 및 내부전압(Vcore)에 의해 일정한 크기의 전류(i2)를 감지 증폭부(330)에 공급한다. 여기서, 전달수단(324,235,326,327)을 구성하는 트랜지스터(M1,M2,M3,M4)의 크기가 동일할 경우, 능동 저항값은 동일한 크기를 갖는다. 그 결과, 외부전압(Vdd) 단자에 연결된 전달수단(324,325,326)에 의해 발생되는 전류는 모두 동일한 크기를 갖는다.
외부전압(Vdd)의 전압 레벨이 2.0V∼2.5V일 경우, 상기 검출부(310)가 출력 하는 제 1, 제 2 및 제 3 제어신호(en1,en2,en3) 중 제 2 및 제 3 제어신호(en2, en3)만 외부전압(Vdd) 레벨을 갖는다. 이러한 제 1, 제 2 및 제 3 제어신호(en1, en2,en3)는 구동부(320)의 제어수단(321,322,323)에 인가되며, 제어수단(321,322, 323)은 제 5 제어신호(/ovd)를 추가로 수신하여 출력신호를 전달수단(324,325,326)에 인가한다. 그에 따라, 외부전압(Vdd) 단자에 연결된 전달수단(324,325,326) 중 2개의 전달수단(325,326)만 인에이블되며, 내부전압(vcore) 단자에 연결된 전달수단(327)은 제 4 제어신호(sap)에 의해 인에이블된다. 그 결과, 구동부(320)의 전달수단(324,325,326,327)을 구성하는 트랜지스터(M1,M2,M3,M4) 중 3개의 전달수단(325,326,327)을 구성하는 트랜지스터(M2,M3,M4)만이 저항 기능을 수행한다.
이렇게 능동 저항이 되는 트랜지스터(M2,M3,M4)의 저항값과 외부전압(Vdd) 및 내부전압(Vcore)에 의해 일정한 크기의 전류(i2)를 감지 증폭부(330)에 공급한다. 다시 말해, 내부전압(Vcore)과 트랜지스터(M4)의 저항값에 의해 발생되는 전류는, 이전의 경우, 즉 외부전압(Vdd)의 전압 레벨이 2.0V 이하일 경우와 동일한 크기를 갖는다. 또한, 외부전압(Vdd)과 두 트랜지스터(M2,M3)의 저항값에 의해 발생되는 전류는, 이전의 경우, 즉 외부전압(Vdd)의 전압 레벨이 2.0V 이하일 경우와 동일한 크기를 갖는다. 상기 외부전압(Vdd)의 전압 레벨이 상승함에 따라, 능동 저항으로 동작하는 트랜지스터(M1,M2,M3)의 수는 3개(M1,M2,M3)에서 2개(M2,M3)로 감소한다. 병렬로 연결된 저항의 개수가 3개에서 2개로 감소함에 따라 전체 저항값은 증가하게 된다. 그에 따라, 외부전압(Vdd)과 능동 저항값에 의해 발생되는 전류는 외부전압(Vdd)의 전압 레벨이 변동할지라도 저항값도 함께 변동되므로 일정한 크기로 유지된다.
외부전압(Vdd)의 전압 레벨이 3.0V 이상일 경우, 검출부(310)가 출력하는 제 1, 제 2 및 제 3 제어신호(en1,en2,en3)는 모두 로우 레벨을 갖는다. 이러한 제 1, 제 2 및 제 3 제어신호(en1,en2,en3)는 구동부(320)의 제어수단(321,322,323)에 인가되며, 제어수단(321,322,323)은 제 5 제어신호(/ovd)를 추가로 수신하여 출력신호를 전달수단(324,325,326)에 인가한다. 그에 따라, 외부전압(Vdd) 단자에 연결된 전달수단(324,325,326)은 모두 디스에이블되며, 내부전압(vcore) 단자에 연결된 전달수단(327)은 제 4 제어신호(sap)에 의해 인에이블된다. 그 결과, 구동부(320)의 전달수단(324,325,326,327)을 구성하는 트랜지스터(M1,M2,M3,M4) 중 내부전압(Vcore) 단자에 연결된 트랜지스터(M4)만이 저항 기능을 수행한다. 이렇게 저항 기능을 수행하는 트랜지스터(M4)의 능동 저항값과 내부전압(Vcore)에 의해 일정한 크기의 전류(i2)를 감지 증폭부(330)에 공급한다. 즉, 반도체 장치가 리드 동작시, 외부전압(Vdd)의 전압 레벨이 일정 레벨 이상이 되면, 감지 증폭부(330)에는 내부전압(Vcore)만이 공급되며, 감지 증폭부(330)는 내부전압(Vcore)에 의해 원활하게 메모리 셀로부터 데이터를 감지 및 증폭한다.
이와 같은 본 발명에 따른 반도체 장치의 전류 구동 제어장치는, 검출부(210)를 통해 외부전압(Vdd)의 전압 레벨을 검출하여 제어신호(en)를 출력하며, 그 제어신호(en)에 의해 구동부(220)의 외부전압(Vdd)이 인가되는 저항의 크기가 결정된다. 그에 따라, 구동부(220)는 외부전압(Vdd)의 전압 레벨이 변동할지라도 일정한 크기의 전류(i2)를 반도체 장치의 부하수단(230)에 공급한다.
본 발명의 상기한 바와 같은 구성에 따라, 반도체 장치에 인가장치에 인가되 는 외부전압의 전압 레벨을 검출하여 제어신호에 따라 일정 크기의 전류를 반도체 장치 내부의 부하수단에 공급함으로써, 외부전압의 전압 레벨이 변동할지라도 일정 크기의 전류를 부하수단에 공급한다. 그 결과, 반도체 장치의 오동작을 방지할 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (16)

  1. 오버 드라이빙 기능을 갖는 반도체 장치의 전류 구동 제어장치에 있어서,
    반도체 장치의 외부전압을 수신하여 제어신호에 의해 상기 반도체 장치 내의 부하수단에 일정 크기의 전류를 공급하는 가변 저항부; 및 상기 외부전압의 전압 레벨을 검출하여 상기 제어신호로 출력하는 검출부를 구비하되,
    상기 가변 저항부는 상기 외부전압 단자와 상기 부하수단의 입력단자 사이에 병렬로 연결된 다수의 저항수단을 구비하는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 다수의 저항수단은 상기 제어신호를 수신하는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
  5. 제 4 항에 있어서,
    상기 다수의 저항수단은 트랜지스터로 구성되는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
  6. 제 1 항에 있어서,
    상기 검출부는,
    상기 외부전압의 전압 레벨을 감지하여 제 1 전압으로 레벨 분할하는 감지수단;과
    상기 제 1 전압과 소정의 전압 레벨을 갖는 기준전압의 전압 레벨을 비교하여 상기 제어신호를 출력하는 비교수단;을 구비하는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
  7. 제 6 항에 있어서,
    상기 감지수단은, 상기 외부전압의 수신단자와 접지단자 사이에 직렬로 연결된 저항수단 및 다이오드형 트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
  8. 오버 드라이빙 기능을 갖는 반도체 장치의 전류 구동 제어장치에 있어서,
    반도체 장치의 외부전압을 수신하여 제어신호에 의해 상기 반도체 장치 내의 부하수단에 일정 크기의 전류를 공급하는 전류 발생부; 및 상기 외부전압의 전압 레벨을 검출하여 상기 제어신호로 출력하는 검출부;를 구비하되,
    상기 전류 발생부는 상기 제어신호를 수신하는 가변 저항수단을 포함하는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
  9. 삭제
  10. 삭제
  11. 제 8 항에 있어서,
    상기 가변 저항수단은 상기 제어신호에 의해 저항의 크기가 결정되는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
  12. 제 11 항에 있어서,
    상기 전류 발생부는 상기 외부전압과 상기 가변 저항수단의 저항에 의해 일정 크기의 전류를 발생하는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
  13. 오버 드라이빙 기능을 갖는 반도체 장치의 전류 구동 제어장치에 있어서,
    반도체 장치의 외부전압의 전압 레벨을 검출하여 제어신호를 출력하는 검출부;
    상기 외부전압과 상기 반도체 장치의 내부전압이 인가되며, 상기 내부전압을 수신하여 제 1 전류를 발생하는 제 1 저항수단;과 상기 외부전압을 수신하여 제 2 전류를 발생하는 제 2 저항수단;을 구비하며 상기 제어신호에 의해 상기 반도체 장치의 감지 증폭기에 일정 크기의 전류를 인가하는 전류 발생부;를 구비하는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 제 2 저항수단은 상기 제어신호에 의해 저항의 크기가 가변되는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
  16. 제 15 항에 있어서,
    상기 전류 발생부는 상기 제 1 전류와 상기 제 2 전류를 하나의 노드를 통해 상기 감지 증폭기에 공급하는 것을 특징으로 하는 반도체 장치의 전류 구동 제어장치.
KR1020040110431A 2004-12-22 2004-12-22 반도체 장치의 전류 구동 제어장치 KR100743623B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040110431A KR100743623B1 (ko) 2004-12-22 2004-12-22 반도체 장치의 전류 구동 제어장치
US11/154,870 US7446577B2 (en) 2004-12-22 2005-06-16 Current driver with over-driving function in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110431A KR100743623B1 (ko) 2004-12-22 2004-12-22 반도체 장치의 전류 구동 제어장치

Publications (2)

Publication Number Publication Date
KR20060071935A KR20060071935A (ko) 2006-06-27
KR100743623B1 true KR100743623B1 (ko) 2007-07-27

Family

ID=36594890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110431A KR100743623B1 (ko) 2004-12-22 2004-12-22 반도체 장치의 전류 구동 제어장치

Country Status (2)

Country Link
US (1) US7446577B2 (ko)
KR (1) KR100743623B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800432B2 (en) * 2005-12-07 2010-09-21 Fujitsu Limited Semiconductor circuit and controlling method thereof
KR100732765B1 (ko) * 2005-12-28 2007-06-27 주식회사 하이닉스반도체 반도체 장치
TW200820571A (en) * 2006-10-27 2008-05-01 Fitipower Integrated Tech Inc Driving device
KR100870727B1 (ko) * 2007-03-14 2008-11-27 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 제어신호 발생 방법
KR100849074B1 (ko) * 2007-09-10 2008-07-30 주식회사 하이닉스반도체 반도체 메모리 장치
KR100938561B1 (ko) * 2007-12-11 2010-01-25 고려대학교 산학협력단 전류제어 장치 및 그 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097024A (ko) * 2002-06-18 2003-12-31 삼성전자주식회사 외부 전압의 변화에 무관하게 안정된 출력 전압을발생하는 어레이용 내부전압 발생회로

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589789A (en) * 1993-10-16 1996-12-31 Nec Corporation Bus driver circuit for high-speed data transmission
US5457407A (en) * 1994-07-06 1995-10-10 Sony Electronics Inc. Binary weighted reference circuit for a variable impedance output buffer
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
JP3862306B2 (ja) * 1995-06-23 2006-12-27 三菱電機株式会社 半導体装置
GB9518143D0 (en) * 1995-09-06 1995-11-08 Harvey Geoffrey P Low power self -adjusting logic output driver suitable for driving unterminated transmission lines and inductive-capacitive loads
US6133751A (en) * 1998-08-05 2000-10-17 Xilinx, Inc. Programmable delay element
US6157215A (en) * 1998-06-29 2000-12-05 Lucent Technologies, Inc. Method and apparatus for controlling impedance
FR2781621A1 (fr) * 1998-07-21 2000-01-28 St Microelectronics Sa Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors
KR100307634B1 (ko) * 1998-11-04 2001-11-07 윤종용 전류제어 회로 및 이를 구비하는 패킷 방식 반도체 메모리장치
US6133749A (en) * 1999-01-04 2000-10-17 International Business Machines Corporation Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance
US6356141B1 (en) * 1999-04-06 2002-03-12 Matsushita Electric Industrial Co., Ltd. Constant-current output circuit
KR100332455B1 (ko) * 1999-08-09 2002-04-13 윤종용 반도체 장치의 가변 임피던스 콘트롤회로 및 오프 칩 드라이버회로와 가변 임피던스 콘트롤 방법
US6275077B1 (en) * 1999-08-31 2001-08-14 Sun Microsystems, Inc. Method and apparatus for programmable adjustment of bus driver propagation times
JP3928837B2 (ja) * 1999-09-13 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路装置
JP4657497B2 (ja) * 2001-06-07 2011-03-23 ルネサスエレクトロニクス株式会社 可変インピーダンス回路
US6573777B2 (en) * 2001-06-29 2003-06-03 Intel Corporation Variable-delay element with an inverter and a digitally adjustable resistor
CN1244986C (zh) * 2001-08-31 2006-03-08 松下电器产业株式会社 驱动电路
US6717449B2 (en) * 2001-10-23 2004-04-06 Olympus Corporation Variable resistance circuit and application circuits using the variable resistance circuit
JP2003283322A (ja) * 2002-03-27 2003-10-03 Mitsubishi Electric Corp インターフェイス回路および半導体装置
KR100541367B1 (ko) * 2003-07-15 2006-01-11 주식회사 하이닉스반도체 오버드라이빙 구조를 가진 반도체 메모리 소자
KR100543923B1 (ko) * 2003-08-21 2006-01-23 주식회사 하이닉스반도체 반도체 소자에서의 위상 지연 보상 장치 및 방법
US6922076B2 (en) * 2003-08-27 2005-07-26 International Business Machines Corporation Scalable termination
KR100569559B1 (ko) * 2003-10-31 2006-04-10 매그나칩 반도체 유한회사 씨모스 출력 버퍼회로
US7102407B2 (en) * 2004-03-31 2006-09-05 Intel Corporation Programmable clock delay circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097024A (ko) * 2002-06-18 2003-12-31 삼성전자주식회사 외부 전압의 변화에 무관하게 안정된 출력 전압을발생하는 어레이용 내부전압 발생회로

Also Published As

Publication number Publication date
KR20060071935A (ko) 2006-06-27
US7446577B2 (en) 2008-11-04
US20060132195A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
US8390265B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
KR100383769B1 (ko) 펌핑 전압 레귤레이션 회로
KR100888483B1 (ko) 공정 변동을 보상하는 기준 바이어스 회로
US20020121883A1 (en) Voltage generator with standby operating mode
KR100386085B1 (ko) 고전압 발생회로
JP4686222B2 (ja) 半導体装置
US6384672B2 (en) Dual internal voltage generating apparatus
US7646652B2 (en) Internal voltage generator for use in semiconductor memory device
KR100743623B1 (ko) 반도체 장치의 전류 구동 제어장치
US8339871B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US20040251957A1 (en) Internal voltage generator
US20060044070A1 (en) Signal determining apparatus including amplifier circuit with variable response speed
US8581560B2 (en) Voltage regulator circuit for generating a supply voltage in different modes
US20130147544A1 (en) Reference voltage generation circuit and internal volatage generation circuit using the same
KR100695421B1 (ko) 반도체 메모리 소자의 내부전압 발생기
KR100812299B1 (ko) 전압 강하 회로
US7012840B2 (en) Semiconductor memory device having voltage driving circuit
US20070200600A1 (en) Bulk voltage level detector for semiconductor memory apparatus
US7199628B2 (en) Power supply apparatus for delay locked loop and method thereof
US9753515B2 (en) Anti-deadlock circuit for voltage regulator and associated power system
US7505333B2 (en) High voltage detecting circuit for semiconductor memory device and method of controlling the same
KR20030092584A (ko) 반도체 메모리 장치의 특정 모드에 따라 승압전압의레벨을 조정할 수 있는 승압전압 발생 회로 및 승압전압을발생시키는 방법
KR101575814B1 (ko) 레벨 검출기
KR20100005306A (ko) 반도체 장치의 벌크 전압 생성 회로
KR20060077126A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041222

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060428

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060927

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070628

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070723

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070724

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100624

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110627

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120625

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee