[go: up one dir, main page]

KR101575814B1 - 레벨 검출기 - Google Patents

레벨 검출기 Download PDF

Info

Publication number
KR101575814B1
KR101575814B1 KR1020090015959A KR20090015959A KR101575814B1 KR 101575814 B1 KR101575814 B1 KR 101575814B1 KR 1020090015959 A KR1020090015959 A KR 1020090015959A KR 20090015959 A KR20090015959 A KR 20090015959A KR 101575814 B1 KR101575814 B1 KR 101575814B1
Authority
KR
South Korea
Prior art keywords
voltage
node
variable
current
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090015959A
Other languages
English (en)
Other versions
KR20100096880A (ko
Inventor
임지훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090015959A priority Critical patent/KR101575814B1/ko
Priority to US12/691,910 priority patent/US8284624B2/en
Publication of KR20100096880A publication Critical patent/KR20100096880A/ko
Priority to US13/612,514 priority patent/US8483001B2/en
Application granted granted Critical
Publication of KR101575814B1 publication Critical patent/KR101575814B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current 
    • G05F1/46Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 레벨 검출기를 공개한다. 이 장치는 기준 전압 및 감지 전압의 차이에 따라 가변되는 제1 노드의 전압에 응답하여 차동 증폭된 비교 전압을 제2 노드로 출력하는 차동 증폭부, 및 온도에 따라 크기가 가변되는 가변 전압에 응답하여 상기 제1 노드 및 상기 제2 노드 중 하나의 노드를 통하여 흐르는 전류를 제어하고, 온도에 따라 크기가 가변되지 않는 고정 전압에 응답하여 상기 제1 노드 및 상기 제2 노드 중 다른 하나의 노드를 통하여 흐르는 전류를 제어하는 온도 계수 조절부를 구비하는 것을 특징으로 한다.

Description

레벨 검출기{Level detector}
본 발명은 레벨 검출기에 관한 것으로, 특히 온도에 따라 문턱 전압의 레벨이 가변될 수 있는 레벨 검출기에 관한 것이다.
레벨 검출기는 특정한 신호의 전압 레벨이 문턱 전압보다 높은지 낮은지를 판단하여 판단 결과에 따라 신호를 출력하는 회로로서, 반도체 장치에서 다양하게 활용되고 있다. 예를 들면, 레벨 검출기는 일정한 레벨의 내부 전압을 발생하는 내부전압 발생 회로 등에서 발생된 내부 전압과 문턱 전압(또는 기준 전압)의 레벨을 비교하기 위해 사용된다. 즉, 내부전압 발생회로는 내부 전압이 문턱 전압(또는 기준 전압)보다 낮은 경우에는 레벨 검출기를 이용하여 이를 감지하여 내부 전압의 레벨을 상승시키고, 내부 전압이 문턱 전압(또는 기준 전압)보다 높은 경우에는 레벨 검출기를 이용하여 이를 감지하여 내부 전압의 레벨을 하강시킨다.
그런데, 많은 경우에 있어서, 상기 문턱 전압이 온도에 따라 달라질 필요가 있다. 예를 들면, 반도체 메모리 장치의 경우, 워드 라인이 활성화된 후 센스 앰프 인에이블 신호를 발생시키는데 필요한 지연 시간을 확보하기 위해 사용하는 지연회로에 공급되는 내부 전압의 경우, 센싱 마진을 확보하기 위해 저온에서는 고온에서 보다 낮은 레벨의 내부 전압을 필요로 한다. 따라서, 이 경우, 내부전압 발생회로에 사용되는 레벨 검출기의 문턱 전압은 저온일 경우에는 고온일 경우보다 낮아질 필요가 있다.
본 발명의 목적은 온도에 따라 문턱전압이 가변되는 레벨 검출기를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 레벨 검출기는 기준 전압 및 감지 전압의 차이에 따라 가변되는 제1 노드의 전압에 응답하여 차동 증폭된 비교 전압을 제2 노드로 출력하는 차동 증폭부, 및 온도에 따라 크기가 가변되는 가변 전압에 응답하여 상기 제1 노드 및 상기 제2 노드 중 하나의 노드를 통하여 흐르는 전류를 제어하고, 온도에 따라 크기가 가변되지 않는 고정 전압에 응답하여 상기 제1 노드 및 상기 제2 노드 중 다른 하나의 노드를 통하여 흐르는 전류를 제어하는 온도 계수 조절부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 레벨 검출기는 상기 비교 전압에 응답하여 출력 신호를 출력하는 출력부를 더 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 레벨 검출기의 상기 차동 증폭부는 외부로부터 인가되는 정전압을 입력하여 상기 기준 전압을 출력하는 기준 전압 발생부, 입력 전압에 응답하여 상기 감지 전압을 출력하는 감지 전압 발생부, 및 제1 전류원에 의해 구동되고, 상기 기준 전압 및 상기 감지 전압의 차이에 따라 가변되는 제1 노드의 전압에 응답하여 가변되는 제2 노드의 전압을 비교 전압으로 출력하는 차동 증폭기를 구비하고, 상기 기준 전압 및 상기 감지 전압은 온도에 따라 가 변되지 않는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 레벨 검출기의 상기 온도 계수 조절부는 상기 정전압을 입력하여 온도에 따라 가변되는 상기 가변 전압을 출력하는 가변 전압 발생부, 상기 정전압을 입력하여 상기 고정 전압을 출력하는 고정 전압 발생부, 상기 제1 노드 및 상기 제2 노드와 제3 노드 사이에 연결되고, 상기 가변 전압에 응답하여 상기 제1 노드 및 상기 제2 노드 중 상기 하나의 노드로부터 상기 제3 노드로 흐르는 전류를 제어하고, 상기 고정 전압에 응답하여 상기 제1 노드 및 상기 제2 노드 중 상기 다른 하나의 노드로부터 상기 제3 노드로 흐르는 전류를 제어하는 전류 제어부, 및 상기 제3 노드와 접지 전압 사이에 연결되고, 상기 전류 제어부를 구동하는 제2 전류원을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 레벨 검출기의 상기 온도 계수 조절부의 상기 가변 전압 발생부는 상기 정전압과 상기 가변 전압이 출력되는 노드 사이에 연결되고, 온도에 따라 저항이 가변되는 제1 가변 저항부, 및 상기 가변 전압이 출력되는 노드와 접지 전압 사이에 연결되고 온도에 따라 저항이 가변되는 제2 가변 저항부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 레벨 검출기의 상기 온도 계수 조절부의 상기 가변 전압 발생부의 상기 제1 가변 저항부는 상기 정전압과 상기 가변 전압이 출력되는 노드 사이에 병렬로 연결되고, 상기 가변 전압이 인가되는 복수개의 제1 PMOS 트랜지스터들을 구비하고, 상기 제2 가변 저항부는 상기 가변 전압이 출력되는 노드와 상기 접지 전압 사이에 직렬로 연결되고, 상기 접지 전압이 인가되 는 복수개의 제2 PMOS 트랜지스터들을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 레벨 검출기의 상기 차동 증폭부의 상기 제1 전류원은 정전류원이고, 상기 온도 계수 조절부의 상기 제2 전류원은 가변 전류원인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 레벨 검출기의 상기 출력부는 상기 정전압과 상기 출력 신호가 출력되는 단자 사이에 연결되고, 상기 비교 전압이 인가되는 게이트를 구비하는 PMOS 트랜지스터, 및 상기 출력 신호가 출력되는 단자와 접지 전압 사이에 연결되는 제3 전류원을 구비하고, 상기 제3 전류원은 상기 제2 전류원에 의해 발생되는 전류가 증가하면 상기 출력 신호가 출력되는 단자로부터 상기 접지 전압으로 흐르는 전류를 증가시키고, 상기 제2 전류원에 의해 발생되는 전류가 감소하면 상기 출력 신호가 출력되는 단자로부터 상기 접지 전압으로 흐르는 전류를 감소시키는 것을 특징으로 한다.
따라서, 본 발명의 레벨 검출기는 기준 전압을 변경시키지 않고도 온도에 따라 문턱전압의 레벨이 가변시킬 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 레벨 검출기를 설명하면 다음과 같다.
도 1은 본 발명의 레벨 검출기의 일실시예의 구성을 나타내는 것으로, 레벨 검출기는 차동 증폭부(10), 온도 계수 조절부(20), 및 출력부(30)를 구비하여 구성 될 수 있다. 차동 증폭부(10)는 PMOS 트랜지스터들(P1, P2), NMOS 트랜지스터들(N1, N2), 정전류원(I1), 기준전압 발생부(12), 및 감지전압 발생부(14)로 구성될 수 있으며, 온도 계수 조절부(20)는 NMOS 트랜지스터들(N3, N4), 전류원(I2), 가변전압 발생부(22), 및 고정전압 발생부(24)로 구성될 수 있으며, 출력부(30)는 PMOS 트랜지스터(P3) 및 전류원(I3)으로 구성될 수 있다.
차동 증폭부(10)의 PMOS 트랜지스터들(P1, P2), NMOS 트랜지스터들(N1, N2), 및 전류원(I1)은 전류 미러 차동 증폭기로서 동작한다. PMOS 트랜지스터(P1)는 전원 전압(Vcc)과 노드(n1) 사이에 연결되고, 노드(n1)의 전압이 인가되는 게이트를 구비한다. PMOS 트랜지스터(P2)는 전원 전압(Vcc)과 노드(n2) 사이에 연결되고, 노드(n1)의 전압이 인가되는 게이트를 구비한다. NMOS 트랜지스터(N1)는 상기 노드(n1)와 노드(n3) 사이에 연결되고, 기준 전압(Vref)이 인가되는 게이트를 구비한다. NMOS 트랜지스터(N2)는 상기 노드(n2)와 상기 노드(n3) 사이에 연결되고, 감지 전압(Vfb)이 인가되는 게이트를 구비한다. 전류원(I1)은 상기 노드(n3)와 접지 전압 사이에 연결된다.
온도 계수 조절부(20)의 NMOS 트랜지스터(N3)는 상기 노드(n1)와 노드(n4) 사이에 연결되고, 가변 전압(Vtr)이 인가되는 게이트를 구비한다. NMOS 트랜지스터(N4)는 상기 노드(n2)와 상기 노드(n4) 사이에 연결되고, 고정 전압(Vr)이 인가되는 게이트를 구비한다. 가변 전류원(I2)은 상기 노드(n4)와 접지 전압 사이에 연결된다.
출력부(30)의 PMOS 트랜지스터(P3)는 전원 전압(Vcc)과 출력 신호(Vout)가 출력되는 노드 사이에 연결되고, 상기 노드(n2)의 전압이 인가되는 게이트를 구비한다. 가변 전류원(I3)은 출력 신호(Vout)가 출력되는 노드와 접지전압 사이에 연결된다.
도 1에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
차동 증폭부(10)는 기준 전압(Vref)과 감지 전압(Vfb)을 비교하여 비교 결과에 따라 상기 노드(n2)의 전압을 비교 전압(Va)으로 출력한다. 상술한 바와 같이, PMOS 트랜지스터들(P1, P2), NMOS 트랜지스터들(N1, N2), 및 전류원(I1)은 전류 미러 차동 증폭기로서 동작하며, 전류 미러 차동 증폭기는 전류원(I1)에 의해 구동되고, 기준 전압(Vref)과 감지 전압(Vfb)의 차이에 따라 가변되는 노드(n1)의 전압에 응답하여 노드(n2)의 전압을 가변시켜 노드(n2)의 전압을 비교 전압(Va)으로 출력한다. 즉, 감지 전압(Vfb)의 레벨이 낮아지게 되면 노드(n2)로부터 노드(n3)로 흐르는 전류가 감소하고, 따라서, 노드(n1)로부터 노드(n3)로 흐르는 전류는 증가하여 노드(n1)의 전압은 감소한다. 노드(n1)의 전압이 감소하면 PMOS 트랜지스터들(P1, P2)을 통하여 흐르는 전류가 증가하게 되어 노드(n2)의 전압, 즉 비교 전압(Va)은 증가한다. 감지 전압(Vfb)의 레벨이 높아지게 되면 노드(n2)로부터 노드(n3)로 흐르는 전류가 증가하고, 따라서, 노드(n1)로부터 노드(n3)로 흐르는 전류는 감소하여 노드(n1)의 전압은 증가한다. 노드(n1)의 전압이 증가하면 PMOS 트랜지스터들(P1, P2)을 통하여 흐르는 전류가 감소하게 되어 노드(n2)의 전압, 즉, 비교 전압(Va)은 감소한다.
차동 증폭부(10)를 구동하는 전류원(I1)은 레벨 검출기의 동작 속도가 일정 하도록 하기 위해 정전류원으로 구성될 수 있다.
기준전압 발생부(12)는 정전압을 입력하여 일정한 기준 전압(Vref)을 출력한다. 상기 정전압은 항상 일정한 크기를 가지도록 구성될 수 있다. 감지전압 발생부(14)는 입력 전압에 응답하여 감지 전압(Vfb)을 출력한다. 기준전압 발생부(12) 및 감지전압 발생부(14)로부터 출력되는 기준 전압(Vref) 및 감지 전압(Vfb)의 레벨은 온도에 영향을 받지 않도록 구성될 수 있다.
온도 계수 조절부(20)는 전류원(I2)에 의해 구동되고, 온도에 따라 가변되는 가변 전압(Vtr) 및 온도에 따라 가변되지 않는 소정의 레벨을 가지는 고정 전압(Vr)에 응답하여 노드(n1) 및 노드(n2)를 통하여 흐르는 전류를 가변시킨다. 즉, 가변 전압(Vtr)이 상승하면 노드(n1)로부터 노드(n4)로 흐르는 전류가 증가하고 노드(n2)로부터 노드(n4)로 흐르는 전류는 감소한다. 노드(n1)로부터 노드(n4)로 흐르는 전류가 증가하기 때문에 노드(n1)의 전압은 감소하고, 따라서, PMOS 트랜지스터들(P1, P2)을 통하여 흐르는 전류가 증가하여 노드(n2)의 전압은 증가한다. 가변 전압(Vtr)이 하강하면 노드(n1)로부터 노드(n4)로 흐르는 전류는 감소하고, 노드(n2)로부터 노드(n4)로 흐르는 전류는 증가한다. 노드(n1)로부터 노드(n4)로 흐르는 전류가 감소하기 때문에 노드(n1)의 전압은 증가하고, 따라서, PMOS 트랜지스터들(P1, P2)을 통하여 흐르는 전류가 감소하여 노드(n2)의 전압은 감소한다.
또한, 온도 계수 조절부(20)의 전류원(I2)은 온도에 따른 문턱 전압의 변화량을 조절하기 위해 가변 전류원으로 구성될 수 있다.
가변 전압 발생부(22)는 온도에 따라 가변되는 가변 전압(Vtr)을 출력하고, 고정 전압 발생부(24)는 온도에 따라 가변되지 않는 소정의 레벨을 가지는 고정 전압(Vr)을 출력한다.
출력부(30)는 비교 전압(Va)에 응답하여 출력 신호(Vout)를 출력한다. 즉, 비교 전압(Va)이 증가하면 출력 신호(Vout)의 전압 레벨을 감소시키고, 비교 전압(Va)이 감소하면 출력 신호(Vout)의 전압 레벨을 증가시켜 출력하도록 구성될 수 있다. 도시하지는 않았지만, 출력부(30)는 버퍼(미도시)를 구비하여 출력 신호(Vout)의 전압 레벨이 소정의 레벨 이상이면 하이 레벨의 신호를 출력하고, 출력 신호(Vout)의 전압 레벨이 소정의 레벨 이하이면 로우 레벨의 신호를 출력하도록 구성될 수도 있다.
출력부(30)의 전류원(I3)은 전류원들(I1, I2)의 전류의 변화에 따른 오프셋의 변화를 제거하기 위해 가변 전류원으로 구성될 수 있다. 예를 들면, 전류원(I1)은 정전류원으로 구성되고, 전류원(I2)은 가변 전류원으로 구성된 경우에, 전류원(I2)에 의해 발생되는 전류의 크기가 커지게 되면 결과적으로 노드(n2)의 전압, 즉, 비교 전압(Va)의 레벨이 감소하게 되어 출력 신호(Vout)의 레벨이 증가하게 된다. 또한, 전류원(I2)에 의해 발생되는 전류의 크기가 작아지게 되면 결과적으로 노드(n2)의 전압, 즉 비교 전압(Va)의 레벨의 증가하게 되어 출력 신호(Vout)의 레벨이 감소하게 된다. 이러한 전류원(I2)에 의해 발생되는 전류의 크기 변화에 따른 출력 신호(Vout)의 레벨 변화를 상쇄시키기 위해 전류원(I2)에 의해 발생되는 전류의 크기가 커진 경우에 전류원(I3)에 의해 발생되는 전류의 크기도 커지도록 조절하고, 전류원(I2)에 의해 발생되는 전류의 크기가 작아진 경우에 전류원(I3)에 의 해 발생되는 전류의 크기도 작아지도록 조절될 수 있다.
도 1에서는 차동 증폭부(10)의 PMOS 트랜지스터들(P1, P2)로 노드(n1)의 전압이 인가되고, 노드(n2)의 전압이 비교 전압(Va)으로 출력되는 경우를 예시하였으나, 본 발명의 레벨 검출기의 차동 증폭부(10)는 PMOS 트랜지스터들(P1, P2)로 노드(n2)의 전압이 인가되고, 노드(n1)의 전압이 비교 전압(Va)으로 출력되도록 구성될 수도 있다.
도 2는 도 1에 나타낸 본 발명의 레벨 검출기의 온도 계수 조절부(20)의 가변 전압 발생부(22)의 실시예의 구성을 나타낸 것으로서, 가변 전압 발생부(22)는 제1 가변 저항부(221) 및 제2 가변 저항부(222)로 구성될 수 있다. 제1 가변 저항부(221)는 정전압(Vb)과 노드(A) 사이에 병렬로 연결된 트랜지스터들(P4, P5)로 구성될 수 있으며, 제2 가변 저항부(222)는 상기 노드(A)와 접지 전압 사이에 직렬로 연결된 트랜지스터들(P6, P7)로 구성될 수 있다. 도 2에서는 제1 및 제2 가변 저항부(221, 222)가 두 개의 트랜지스터들로 구성된 경우를 예시하였으나, 트랜지스터들의 수는 필요에 따라 결정될 수 있다.
도 2에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
제1 가변 저항부(221) 및 제2 가변 저항부(222)의 저항은 온도에 따라 저항의 크기가 가변된다. 예를 들면, 제1 가변 저항부(221)의 경우, 온도가 상승하면 저항의 크기가 감소하고, 온도가 하강하면 저항의 크기가 증가하도록 구성될 수 있으며, 제2 가변 저항부(222)의 경우, 온도가 상승하면 저항의 크기가 증가하고, 온도가 하강하면 저항의 크기가 감소하도록 구성될 수 있다.
또한, 도 2에 나타낸 바와 같이, 제1 가변 저항부(221) 및 제2 가변 저항부(222) 각각은 모두 동일한 트랜지스터를 이용하여 구성될 수 있으며, 이 경우, 제1 가변 저항부(221)를 구성하는 트랜지스터들은 병렬로 연결되고, 제2 가변 저항부(222)를 구성하는 트랜지스터들은 직렬로 연결되도록 구성될 수 있다. 또한, 도시하지는 않았지만, 제1 가변 저항부(221)를 구성하는 트랜지스터는 폭은 상대적으로 크고, 길이는 상대적으로 짧도록 구성하고, 제2 가변 저항부(222)를 구성하는 트랜지스터는 폭은 상대적으로 작고, 길이는 상대적으로 길도록 구성할 수도 있다.
도 3은 도 2에 나타낸 본 발명의 레벨 검출기의 가변 전압 발생부(22)의 동작을 설명하기 위한 트랜지스터의 온도 특성 곡선을 나타낸 것으로서, 도 3에서 (1)은 제1 가변 저항부(221), (2)는 제2 가변 저항부(222)의 트랜지스터의 게이트 소스 간 전압(Vgs)에 대한 트랜지스터의 드레인 소스 간 전류(Ids)의 변화를 각각 나타낸 것이다. 또한, 도 3에서 점선은 저온일 경우에, 실선은 고온일 경우에 트랜지스터의 게이트 소스 간 전압(Vgs)에 대한 트랜지스터의 드레인 소스 간 전류(Ids)의 변화를 각각 나타낸 것이다.
도 3을 참고하여 도 2에 나타낸 본 발명의 레벨 검출기의 가변 전압 발생부(22)의 동작을 설명하면 다음과 같다.
트랜지스터들의 온도 계수(Temperature coefficient)가 0인 전압(Vztc)의 크기가 정전압(Vb)/2 정도의 레벨인 트랜지스터들, 즉, 트랜지스터들의 게이트 소스 간 전압(Vgs)이 정전압(Vb)/2 정도일 때, 트랜지스터들의 온도 계수가 0인 트랜지스터들을 이용하여 가변 전압 발생부(22)를 구성한다.
도 2에 나타낸 바와 같이, 제1 가변 저항부(221)는 상기 트랜지스터들을 병렬로 연결하여 구성하고, 제2 가변 저항부(222)는 상기 트랜지스터들을 직렬로 연결하여 구성하면, 가변 전압 발생부(22)의 제1 가변 저항부(221) 및 제2 가변 저항부(222)를 통하여 흐르는 바이어스 전류(Ib)의 크기는 도 3에 나타낸 바와 같이 제1 바이어스 전류(Ib1)의 크기와 제2 바이어스 전류(Ib2)의 크기 사이의 값을 가진다. 여기서, 제1 바이어스 전류(Ib1)는 제1 가변 저항부(221)에서 게이트 소스 간 전압(Vgs)이 전압(Vztc)일 때 흐르는 바이어스 전류를 의미하며, 제2 바이어스 전류(Ib2)는 제2 가변 저항부(222)에서 게이트 소스 간 전압(Vgs)이 전압(Vztc)일 때 흐르는 바이어스 전류를 의미한다.
도 2에 나타낸 바와 같이, 제1 가변 저항부(221) 및 제2 가변 저항부(222)는 정전압(Vb)과 접지 전압 사이에 직렬로 연결되어 있으므로, 제1 가변 저항부(221)와 제2 가변 저항부(222)를 통하여 동일한 바이어스 전류(Ib)가 흐르게 된다.
도 3을 참고하여 보면, 제1 가변 저항부(221)의 경우, 온도가 상승하게 되면 트랜지스터의 게이트 소스 간 전압, 즉, 제1 가변 저항부(221) 양단의 전압은 감소하게 되고, 온도가 하강하게 되면 제1 가변 저항부(221) 양단의 전압은 증가한다. 즉, 제1 가변 저항부(221)의 저항은 온도가 상승하면 감소하고, 온도가 하강하면 증가한다. 또한, 제2 가변 저항부(222)의 경우, 온도가 상승하게 되면 트랜지스터의 게이트 소스 간 전압, 즉, 제2 가변 저항부(222) 양단의 전압은 증가하고, 온도가 하강하게 되면 제2 가변 저항부(222) 양단의 전압은 감소한다. 즉, 제2 가변 저항부(222)의 저항은 온도가 상승하면 증가하고, 온도가 하강하면 감소한다. 따라 서, 노드(A)의 전압, 즉, 가변 전압(Vtr)은 온도가 상승하면 증가하고, 온도가 하강하면 감소한다.
도 4는 전류원(I2)에 의해 발생되는 전류의 크기에 따른 온도에 대한 문턱 전압의 변화를 나타낸 그래프로서, 점선은 전류원(I2)에 의해 발생되는 전류의 크기가 0인 경우를, 실선은 전류원(I2)에 의해 발생되는 전류의 크기가 a1인 경우를, 일점쇄선은 전류원(I2)에 의해 발생되는 전류의 크기가 a1보다 큰 a2인 경우를 각각 나타내는 것이다.
도 1 내지 도 4를 참고하여 본 발명의 레벨 검출기의 동작을 설명하면 다음과 같다.
본 발명의 레벨 검출기는 감지 전압(Vfb)이 소정의 문턱 전압보다 높으면 출력 신호(Vout)의 전압을 증가시키고, 감지 전압(Vfb)이 소정의 문턱 전압보다 낮으면 출력 신호(Vout)의 전압을 감소시키도록 구성될 수 있다. 또한, 감지 전압(Vfb)이 문턱 전압보다 높으면 하이 레벨의 출력 신호(Vout)를 출력하고, 문턱 전압보다 낮으면 로우 레벨의 출력 신호(Vout)를 출력하도록 구성될 수도 있다.
가변 전압(Vtr)이 증가하게 되면 노드(n1)로부터 노드(n4)로 흐르는 전류가 증가한다. 이는 기준 전압(Vref)이 증가하게 되는 것과 동일한 효과를 발생시킨다. 따라서, 레벨 검출기의 문턱 전압이 증가하는 효과가 발생된다. 즉, 가변 전압(Vtr)이 증가하면, 감지 전압(Vfb)이 상대적으로 더 높은 레벨이 되었을 때 출력 신호의 레벨이 변화한다.
또한, 상술한 바와 유사하게, 가변 전압(Vtr)이 감소하게 되면 기준 전 압(Vref)이 감소하는 것과 동일한 효과가 발생된다. 따라서, 레벨 검출기의 문턱 전압이 감소하는 효과가 발생된다. 즉, 가변 전압(Vtr)이 감소하면, 감지 전압(Vfb)이 상대적으로 더 낮은 레벨이 되었을 때 출력 신호의 레벨이 변화한다.
즉, 도 1 및 도 2에 나타낸 본 발명의 레벨 검출기의 실시예의 경우, 만일 전류원(I2)으로부터 발생되는 전류의 크기가 0이 아니라면, 온도가 상승하면 가변 전압(Vtr)이 증가하여 레벨 검출기의 문턱 전압이 증가하게 되고, 온도가 하강하면 레벨 검출기의 문턱 전압은 감소하게 된다. 도 1 및 도 2에 나타낸 본 발명의 레벨 검출기의 문턱 전압은 아래와 같은 수식에 의해 표현될 수 있다.
Figure 112009011792687-pat00001
상기 수식에서 Vth는 문턱 전압을, Vtr은 가변 전압을, Vr은 고정 전압을, β는 차동 증폭부(10)를 구성하는 NMOS 트랜지스터들(N1, N2)의 전류 이득에 대한 온도 계수 조절부(20)를 구성하는 NMOS 트랜지스터들(N3, N4)의 전류 이득의 비를, I2는 전류원(I2)에 의해 발생되는 전류를, I1은 전류원(I1)에 의해 발생되는 전류를 각각 나타낸다.
도 1에서는 본 발명의 레벨 검출기가 차동 증폭부(10), 온도 계수 조절부(20) 및 출력부(30)로 구성되는 경우를 예시하였으나, 본 발명의 레벨 검출기는 차동 증폭부(10) 및 온도 계수 조절부(20)만으로 구성될 수도 있다. 이 경우, 비교 전압(Va)이 출력 신호가 될 수 있다.
도 1 및 도 2에서는 가변 전압 발생부(22)가 기준 전압 발생부(12)에 의해 전류가 제어되는 노드(n1)를 통하여 흐르는 전류를 제어하고, 고정 전압 발생부(24)가 감지 전압 발생부(14)에 의해 전류가 제어되는 노드(n2)를 통하여 흐르는 전류를 제어하는 경우를 예시하였으나, 본 발명의 레벨 검출기는 가변 전압 발생부(22)가 감지 전압 발생부(14)에 의해 전류가 제어되는 노드(n2)를 통하여 흐르는 전류를 제어하고, 고정 전압 발생부(24)가 기준 전압 발생부(12)에 의해 전류가 제어되는 노드(n2)를 통하여 흐르는 전류를 제어하도록 구성될 수도 있다. 이 경우, 레벨 검출기의 문턱 전압은 온도가 상승하면 낮아지고 온도가 하강하면 높아지게 된다.
또한, 도 2에서는 제1 가변 저항부(221)를 구성하는 트랜지스터들이 병렬로 연결되고, 제2 가변 저항부(222)를 구성하는 트랜지스터들이 직렬로 연결되는 경우를 예시하였으나, 본 발명의 레벨 검출기의 가변 전압 발생부(22)는 제1 가변 저항부(221)를 구성하는 트랜지스터를 직렬로 연결하고, 제2 가변 저항부(222)를 구성하는 트랜지스터들을 병렬로 연결하도록 구성될 수도 있다. 이 경우, 가변 전압(Vtr)은 온도가 상승하면 감소하고, 온도가 하강하면 증가한다.
즉, 본 발명의 레벨 검출기는 기준 전압(Vref)을 가변시키지 않고도 온도에 따라 문턱 전압을 가변시킬 수 있다.
도 5는 도 1에 나타낸 본 발명의 레벨 검출기의 기준 전압 발생부(12), 감지 전압 발생부(14), 및 고정 전압 발생부(24)의 실시예의 구성을 나타낸 것으로서, 기준 전압 발생부(12), 감지 전압 발생부(14), 및 고정 전압 발생부(24) 각각은 직렬로 연결된 저항들로 구성될 수 있다.
즉, 기준 전압 발생부(12)는 정전압(Vb)과 접지 전압 사이에 직렬로 연결된 두 개의 저항들(R1, R2)로 구성될 수 있으며, 정전압(Vb)을 입력하여 일정한 레벨을 가지는 기준 전압(Vref)을 출력한다.
감지 전압 발생부(14)는 입력 전압(Vin)이 인가되는 단자와 접지 전압 사이에 직렬로 연결된 두 개의 저항들(R3, R4)로 구성될 수 있으며, 입력 전압(Vin)에 응답하여 입력 전압(Vin)과 비례하는 감지 전압(Vfb)을 출력한다.
고정 전압 발생부(24)는 정전압(Vb)과 접지 전압 사이에 직렬로 연결된 두 개의 저항들(R5, R6)로 구성될 수 있으며, 정전압(Vb)을 입력하여 일정한 레벨을 가지는 고정 전압(Vr)을 출력한다. 고정 전압(Vr)의 레벨은 저항들(R5, R6)을 가변시킴으로써 조절될 수 있다. 예를 들면, 고정 전압(Vr)의 레벨은 본 발명의 레벨 검출기의 문턱 전압의 레벨이 기준 전압(Vref)의 레벨과 동일한 레벨이 되기를 원하는 온도에서의 가변 전압(Vtr)의 레벨과 동일한 레벨이 되도록 설정될 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 레벨 검출기의 실시예의 구성을 나타내는 것이다.
도 2는 도 1에 나타낸 본 발명의 레벨 검출기의 온도 계수 조절부의 가변 전압 발생부의 실시예의 구성을 나타내는 것이다.
도 3은 도 2에 나타낸 본 발명의 레벨 검출기의 온도 계수 조절부의 가변 전압 발생부의 동작을 설명하기 위한 도면으로서, 트랜지스터의 온도에 따른 게이트 소스 간 전압과 드레인 소스 간 전류 특성을 나타내는 도면이다.
도 4는 도 1 및 도 2에 나타낸 본 발명의 레벨 검출기의 동작을 설명하기 위한 도면이다.
도 5는 도 1에 나타낸 본 발명의 레벨 검출기의 기준 전압 발생부, 감지 전압 발생부, 및 고정 전압 발생부의 실시예의 구성을 나타내는 것이다.

Claims (8)

  1. 기준 전압 및 감지 전압의 차이에 따라 가변되는 제1 노드의 전압에 응답하여 차동 증폭된 비교 전압을 제2 노드로 출력하는 차동 증폭부; 및
    온도에 따라 크기가 가변되는 가변 전압에 응답하여 상기 제1 노드 및 상기 제2 노드 중 하나의 노드를 통하여 흐르는 전류를 제어하고, 온도에 따라 크기가 가변되지 않는 고정 전압에 응답하여 상기 제1 노드 및 상기 제2 노드 중 다른 하나의 노드를 통하여 흐르는 전류를 제어하는 온도 계수 조절부를 구비하는 것을 특징으로 하는 레벨 검출기.
  2. 제1항에 있어서, 상기 레벨 검출기는
    상기 비교 전압에 응답하여 출력 신호를 출력하는 출력부를 더 구비하는 것을 특징으로 하는 레벨 검출기.
  3. 제2항에 있어서, 상기 차동 증폭부는
    외부로부터 인가되는 정전압을 입력하여 상기 기준 전압을 출력하는 기준 전압 발생부;
    입력 전압에 응답하여 상기 감지 전압을 출력하는 감지 전압 발생부; 및
    제1 전류원에 의해 구동되고, 상기 기준 전압 및 상기 감지 전압의 차이에 따라 가변되는 제1 노드의 전압에 응답하여 가변되는 제2 노드의 전압을 비교 전압 으로 출력하는 차동 증폭기를 구비하고,
    상기 기준 전압 및 상기 감지 전압은 온도에 따라 가변되지 않는 것을 특징으로 하는 레벨 검출기.
  4. 제3항에 있어서, 상기 온도 계수 조절부는
    상기 정전압을 입력하여 온도에 따라 가변되는 상기 가변 전압을 출력하는 가변 전압 발생부;
    상기 정전압을 입력하여 상기 고정 전압을 출력하는 고정 전압 발생부;
    상기 제1 노드 및 상기 제2 노드와 제3 노드 사이에 연결되고, 상기 가변 전압에 응답하여 상기 제1 노드 및 상기 제2 노드 중 상기 하나의 노드로부터 상기 제3 노드로 흐르는 전류를 제어하고, 상기 고정 전압에 응답하여 상기 제1 노드 및 상기 제2 노드 중 상기 다른 하나의 노드로부터 상기 제3 노드로 흐르는 전류를 제어하는 전류 제어부; 및
    상기 제3 노드와 접지 전압 사이에 연결되고, 상기 전류 제어부를 구동하는 제2 전류원을 구비하는 것을 특징으로 하는 레벨 검출기.
  5. 제4항에 있어서, 상기 가변 전압 발생부는
    상기 정전압과 상기 가변 전압이 출력되는 노드 사이에 연결되고, 온도에 따라 저항이 가변되는 제1 가변 저항부; 및
    상기 가변 전압이 출력되는 노드와 접지 전압 사이에 연결되고 온도에 따라 저항이 가변되는 제2 가변 저항부를 구비하는 것을 특징으로 하는 레벨 검출기.
  6. 제5항에 있어서, 상기 제1 가변 저항부는
    상기 정전압과 상기 가변 전압이 출력되는 노드 사이에 병렬로 연결되고, 상기 가변 전압이 인가되는 복수개의 제1 PMOS 트랜지스터들을 구비하고,
    상기 제2 가변 저항부는
    상기 가변 전압이 출력되는 노드와 상기 접지 전압 사이에 직렬로 연결되고, 상기 접지 전압이 인가되는 복수개의 제2 PMOS 트랜지스터들을 구비하고,
    상기 복수개의 제1 PMOS 트랜지스터들 및 상기 복수개의 제2 PMOS 트랜지스터들은 모두 동일한 트랜지스터들인 것을 특징으로 하는 레벨 검출기.
  7. 제4항에 있어서,
    상기 제1 전류원은 정전류원이고,
    상기 제2 전류원은 가변 전류원인 것을 특징으로 하는 레벨 검출기.
  8. 제7항에 있어서, 상기 출력부는
    전원 전압과 상기 출력 신호가 출력되는 단자 사이에 연결되고, 상기 비교 전압이 인가되는 게이트를 구비하는 PMOS 트랜지스터; 및
    상기 출력 신호가 출력되는 단자와 접지 전압 사이에 연결되는 제3 전류원을 구비하고,
    상기 제3 전류원은 상기 제2 전류원에 의해 발생되는 전류가 증가하면 상기 출력 신호가 출력되는 단자로부터 상기 접지 전압으로 흐르는 전류를 증가시키고, 상기 제2 전류원에 의해 발생되는 전류가 감소하면 상기 출력 신호가 출력되는 단자로부터 상기 접지 전압으로 흐르는 전류를 감소시키는 것을 특징으로 하는 레벨 검출기.
KR1020090015959A 2009-02-03 2009-02-25 레벨 검출기 Active KR101575814B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090015959A KR101575814B1 (ko) 2009-02-25 2009-02-25 레벨 검출기
US12/691,910 US8284624B2 (en) 2009-02-03 2010-01-22 Level detector, internal voltage generator including level detector, and semiconductor memory device including internal voltage generator
US13/612,514 US8483001B2 (en) 2009-02-03 2012-09-12 Level detector, internal voltage generator including level detector, and semiconductor memory device including internal voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090015959A KR101575814B1 (ko) 2009-02-25 2009-02-25 레벨 검출기

Publications (2)

Publication Number Publication Date
KR20100096880A KR20100096880A (ko) 2010-09-02
KR101575814B1 true KR101575814B1 (ko) 2015-12-08

Family

ID=43004356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090015959A Active KR101575814B1 (ko) 2009-02-03 2009-02-25 레벨 검출기

Country Status (1)

Country Link
KR (1) KR101575814B1 (ko)

Also Published As

Publication number Publication date
KR20100096880A (ko) 2010-09-02

Similar Documents

Publication Publication Date Title
KR101898290B1 (ko) 전압 레귤레이터
KR101465598B1 (ko) 기준 전압 발생 장치 및 방법
KR101586525B1 (ko) 전압 조정기
JP4807074B2 (ja) 温度検出回路及び温度検出方法
US8446215B2 (en) Constant voltage circuit
US8284624B2 (en) Level detector, internal voltage generator including level detector, and semiconductor memory device including internal voltage generator
JP4956460B2 (ja) 電圧比較回路、その電圧比較回路を有する半導体集積回路及び電子機器
US20040233771A1 (en) Stack element circuit
KR100888483B1 (ko) 공정 변동을 보상하는 기준 바이어스 회로
US5990671A (en) Constant power voltage generator with current mirror amplifier optimized by level shifters
KR101002119B1 (ko) 전압 레귤레이터
US20080186786A1 (en) Fast and accurate sensing amplifier for low voltage semiconductor memory
KR100816150B1 (ko) 온도 감지 장치
JP2009520415A (ja) 高速フラッシュメモリデバイスのアドレス遷移検出器
JP4008459B2 (ja) 制御信号供給回路及び信号出力回路
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
KR101575814B1 (ko) 레벨 검출기
KR101443178B1 (ko) 전압제어회로
JP3163232B2 (ja) 基準電圧発生回路
KR20170129584A (ko) 전압 생성 회로 및 이를 포함하는 집적 회로
KR100364428B1 (ko) 고전압 레귤레이션 회로
KR100743623B1 (ko) 반도체 장치의 전류 구동 제어장치
JP2008152433A (ja) ボルテージレギュレータ
JP7126931B2 (ja) 過熱保護回路及び半導体装置
JP4768461B2 (ja) 温度検出手段調整回路およびその調整方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090225

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140204

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090225

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20151027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20201130

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20211124

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20221123

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20241126

Start annual number: 10

End annual number: 10