[go: up one dir, main page]

KR100737056B1 - 탄탈 산화막의 엠오씨브이디 방법 - Google Patents

탄탈 산화막의 엠오씨브이디 방법 Download PDF

Info

Publication number
KR100737056B1
KR100737056B1 KR1020010014898A KR20010014898A KR100737056B1 KR 100737056 B1 KR100737056 B1 KR 100737056B1 KR 1020010014898 A KR1020010014898 A KR 1020010014898A KR 20010014898 A KR20010014898 A KR 20010014898A KR 100737056 B1 KR100737056 B1 KR 100737056B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
tantalum oxide
processing vessel
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020010014898A
Other languages
English (en)
Other versions
KR20010092714A (ko
Inventor
하세베가즈히데
모로즈미유이치로
최동균
스가와라다쿠야
이누미야세이지
쓰나시마요시타카
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20010092714A publication Critical patent/KR20010092714A/ko
Application granted granted Critical
Publication of KR100737056B1 publication Critical patent/KR100737056B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 웨이퍼 처리 용기 내에 산화제로서 수증기를 공급하여 각 반도체 웨이퍼(W)의 표면에 수분을 흡착시키는 단계(P2-P3), 처리 용기(20) 내에 원료 가스인 PET 가스를 공급하여 200℃의 공정 온도에서 웨이퍼 위의 수분과 반응시켜 탄탈 산화물로 이루어진 계면층(50)을 형성하는 단계(P4-P5), 처리 용기 내에 PET 가스와 산소 가스를 동시에 공급하여 410℃의 공정 온도에서 두 가스를 반응시켜 계면층 상에 탄탈 산화물로 이루어진 본층(51)을 형성하는 단계(P6-P7)를 포함하는 탄탈 산화막을 형성하기 위한 금속 유기 화학적 증착(MOCVD) 방법에 관한 것이다.

Description

탄탈 산화막의 엠오씨브이디 방법{MOCVD METHOD OF TANTALUM OXIDE FILM}
도 1은 본 발명의 실시 양태에 속하는 배치식의 종형 금속 유기 화학적 증착(MOCVD: Metal Organic Chemical Vapor Deposition) 장치를 나타낸 단면도이다.
도 2는 본 발명의 제 1 실시 양태에 속하는 탄탈 산화막의 MOCVD 방법의 공정 단계를 도시한 것이다.
도 3a, 3b 및 3c는 제 1 실시 양태에서 탄탈 산화막의 MOCVD 방법의 공정을 나타낸 단면도이다.
도 4는 본 발명의 제 2 실시 양태에 속하는 탄탈 산화막의 MOCVD 방법의 공정 단계를 도시한 것이다.
도 5는 본 발명의 제 3 실시 양태에 속하는 탄탈 산화막의 MOCVD 방법의 공정 단계를 도시한 것이다.
도 6은 본 발명의 제 4 실시 양태에 속하는 탄탈 산화막의 MOCVD 방법의 공정 단계를 도시한 것이다.
도 7은 본 발명의 제 5 실시 양태에 속하는 탄탈 산화막의 MOCVD 방법의 공정 단계를 도시한 것이다.
도 8은 본 발명의 제 6 실시 양태에 속하는 탄탈 산화막의 MOCVD 방법의 공정 단계를 도시한 것이다.
도 9a, 9b 및 9c는 본 발명의 실시 양태에 따르는 MOCVD 방법으로 MIM(금속 절연체 금속) 구조의 커패시터의 탄탈 산화물로 이루어진 절연막을 형성하는 공정을 나타낸 단면도이다.
도 10는 탄탈 산화막을 게이트 절연막으로서 이용한 트랜지스터를 나타낸 단면도이다.
도 11은 탄탈 산화막의 막 형성 속도와 복배 시간(incubation time)과의 관계를 나타낸 그래프이다.
도 12a 및 12b는 종래의 탄탈 산화막의 MOCVD 방법의 공정을 나타낸 단면도이다.
도 13a, 13b 및 13c는 종래의 MOCVD 방법으로 MIM 구조의 커패시터의 탄탈 산화물로 이루어지는 절연막을 형성하는 공정을 나타낸 단면도이다.
도 14는 본 발명의 제 7 실시 양태에 속하는 탄탈 산화막의 MOCVD 방법을 나타낸 순서도이다.
본 발명은 반도체 처리 시스템에서의 탄탈 산화막의 금속 유기 화학적 증착(MOCVD: Metal Organic Chemical Vapor Deposition) 방법에 관한 것으로, 예컨대, 반도체 장치의 게이트 절연막 또는 커패시터 절연막의 형성 방법에 관한 것이다. 또한, 여기서 반도체 처리라 함은 반도체 웨이퍼 또는 LCD 기판 등의 피처리 기판상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성하여서, 상기 피처리 기판상에 반도체 장치, 또는 반도체 장치에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해서 실시되는 여러 가지의 처리를 의미한다.
반도체 장치를 제조하기 위해서는 반도체 웨이퍼에 대하여 막 형성 처리 또는 패턴 에칭 처리가 반복 실시된다. 반도체 장치가 고밀도화 및 고집적화됨에 따라 막 형성 처리 요건이 보다 엄격해지고 있다. 예컨대 커패시터의 절연막 또는 게이트 절연막과 같이 대단히 얇은 산화막 등에 대하여도 배가된 박막화 및 높은 절연성이 요구되고 있다.
종래부터 실리콘 산화막 또는 실리콘 질화막 등이 절연막으로 이용되고 있다. 그러나, 최근에 보다 절연 특성이 양호한 재료로서, 금속 산화막, 예컨대 탄탈산화(Ta2O5)막이 사용되고 있다. 이러한 막은 MOCVD에 의해, 즉 유기 금속화합물을 가스화하여 사용함으로써 막이 형성될 수 있다.
MOCVD 방법을 사용하여 탄탈 산화막을 형성하는 경우, 원료액으로서 금속(탄탈)의 알콕시드, 예컨대 Ta(OC2H5)5(펜타에톡시탄탈: PET)가 사용된다. 원료액은 질소 가스 등으로 버블링시키거나 기화온도로 유지된 기화기에 의해 기화시켜 가스 상태로 만들어 진공분위기를 갖도록 설정된 처리실 내로 공급한다. 또한, 이와 동 시에 산소 등의 산화 가스가 처리실 내로 공급된다. 공급된 원료는, 소정의 공정 온도로 가열된 반도체 웨이퍼의 표면상에서 분해되어 막 형성 재료를 제공한다. 이러한 막 형성 재료를 사용하는 경우, 퇴적에 의해 웨이퍼의 표면상에 탄탈 산화막(Ta2O5)이 형성된다.
탄탈 산화막의 막 두께에 대한 최근의 요건이 엄격해짐에 따라 1Onm 정도로 대단히 얇아지고 있다. 탄탈 산화막의 막 형성 속도는 막 형성 온도가 600℃ 정도인 경우 150nm/min 정도로 높다. 이 때문에, 막 두께 10nm 정도의 탄탈 산화막을 고 정밀도로 퇴적하기 위해서는 막 형성 온도를 예컨대 400℃ 정도로 낮추어서 막 형성 속도를 감속시킨다. 그러나, 본 발명자들에 의하면, 이러한 조건하에서 탄탈 산화막을 형성하는 경우에는 탄탈 산화막의 표면에 요철이 발생하여 조면화도가 높아져서 표면 형태가 악화되며, 이에 의해 막의 전기적 특성이 악화되는 문제점이 발견되고 있다.
본 발명의 목적은 막 두께의 제어성이 높고 막의 전기적 특성이 양호한 얇은 탄탈 산화막을 형성할 수 있는 MOCVD 방법을 제공하는 것이다.
본 발명의 제 1 양태에 따르면, 산화제 및 유기 탄탈 중의 하나로 이루어진 제 1 재료 및 상기 제 1 재료와 다른 하나로 이루어진 제 2 재료, 및 산화제 및 유기 탄탈 중의 하나로 이루어진 제 3 재료 및 상기 제 3 재료와 다른 하나로 이루어진 제 4 재료를 준비하는 단계;
상기 제 1 재료가 처리 용기 내에 수납된 피처리 기판의 표면에 흡착되는 상태를 형성하는 흡착 단계;
상기 피처리 기판의 온도를 200 내지 350℃로 설정하고, 처리 용기 내에 제 2 재료를 가스 상태로 공급하여 피처리 기판의 표면에 흡착된 제 1 재료와 제 2 재료를 반응시킴으로써 피처리 기판 상에 실질적으로 탄탈 산화물로 이루어진 제 1 층을 형성하는 제 1 층 형성 단계; 및
상기 제 1 층 형성 단계 후 처리 용기 내에 제 3 재료 및 제 4 재료를 가스 상태로 공급하여 피처리 기판 상에서 이들 제 3 재료 및 제 4 재료를 서로 반응시킴으로써 탄탈 산화막이 제 1 층 및 제 2 층을 포함하도록 제 1 층 상에 실질적으로 탄탈 산화물로 이루어진 제 2 층을 형성하는 제 2 층 형성 단계를 포함하는, 반도체 처리 시스템의 기밀 처리 용기 내에 수납된 피처리 기판 상에 탄탈 산화막을 형성하는 MOCVD 방법이 제공된다.
본 발명의 제 2 양태에 따르면, 산화제 및 유기 탄탈 중의 하나로 이루어진 제 1 재료 및 상기 제 1 재료와 다른 하나로 이루어진 제 2 재료, 및 산화제 및 유기 탄탈 중의 하나로 이루어진 제 3 재료 및 상기 제 3 재료와 다른 하나로 이루어진 제 4 재료를 준비하는 단계;
상기 처리 용기 내에 제 1 재료를 가스 상태로 공급하여 피처리 기판의 표면에 제 1 재료를 흡착시키는 흡착 단계;
상기 흡착 단계 후 처리 용기를 불활성 가스로 퍼지하여 처리 용기 내의 분위기로부터 제 1 재료를 제거하는 퍼지 단계;
상기 피처리 기판의 온도를 200 내지 350℃로 설정하고, 퍼지 단계 후 처리 용기 내에 제 2 재료를 가스 상태로 공급하여 피처리 기판의 표면에 흡착된 제 1 재료와 제 2 재료를 반응시킴으로써 실질적으로 탄탈 산화물로 이루어진 제 1 층을 피처리 기판 상에 형성하는 제 1 층 형성 단계; 및
상기 제 1 층 형성 단계 후 처리 용기 내에 제 3 재료 및 제 4 재료를 가스 상태로 공급하여 피처리 기판 상에서 이들 제 3 재료 및 제 4 재료를 서로 반응시킴으로써 탄탈 산화막이 제 1 층 및 제 2 층을 포함하도록 제 1 층 상에 실질적으로 탄탈 산화물로 이루어진 제 2 층을 형성하는 제 2 층 형성 단계(여기서, 제 3 재료 및 제 4 재료는 서로 별도의 노즐로부터 상기 처리 용기 내에 실질적으로 동시에 공급된다)를 포함하는, 반도체 처리 시스템의 기밀 처리 용기 내에 수납된 피처리 기판 상에 탄탈 산화막을 형성하는 MOCVD 방법이 제공된다.
상기 제 1 양태 및 제 2 양태에 있어서의 바람직한 형태는 상기 제 3 재료 및 제 4 재료 중의 하나로서 사용되는 산화제가 상기 제 1 재료 및 제 2 재료 중의 하나로서 사용되는 산화제보다 산화력이 낮은 재료이고, 상기 제 3 재료 및 제 4 재료 중의 다른 하나로서 사용되는 유기 탄탈과 상기 제 1 재료 및 제 2 재료 중의 다른 하나로서 사용되는 유기 탄탈이 실질적으로 동일한 재료이고, 상기 제 2 층 형성 단계에서, 상기 피처리 기판의 온도가 350 내지 500℃로 설정되는 것을 포함 한다.
상기 유기 탄탈로 PET(펜타에톡시탄탈 :Ta(OC2H5)5)를 사용할 수 있다.
상기 제 1 재료 및 제 2 재료의 하나인 산화제는 H2O, H2O2, O3, 산소 라디칼(O*), H2와 O2의 혼합물, H2와 N2O의 혼합물, H2와 NO의 혼합물, NH3과 O2의 혼합물, O3와 H2의 혼합물로 이루어지는 군으로부터 선택할 수 있다.
상기 제 3 재료 및 제 4 재료의 하나인 산화제는 O2, O3 및 H2O로 이루어지는 군으로부터 선택할 수 있다.
본 발명자들은 본 발명의 개발 과정에서, 막 형성 온도를 400℃ 정도로 하는 경우에, 탄탈 산화막의 조면화도가 높아져서 표면 형태가 악화되는 원인에 대하여 연구하였다. 그 결과, 본 발명자들은 하기와 같은 발견에 이르렀다.
도 11은 탄탈 산화막의 막 형성 속도와 복배 시간과의 관계를 나타내는 그래프이다. 여기서 복배 시간이란 막 형성 속도의 초기에 유기 탄탈 가스 및 산화 가스를 공급하는 경우에도 목적하는 막(탄탈 산화막)이 퇴적되지 않는 기간을 가리킨다. 도 11에 도시된 바와 같이, 탄탈 산화막의 막 형성 속도와 복배 시간의 관계는 막 형성 온도와 상반 관계에 있다. 예로서 막 형성 온도를 낮추면, 그에 대응하여 막 형성 속도가 감소하여 막 두께 조절성은 향상되지만 복배 시간은 증가하는 경향이 있다.
도 12a 및 12b는 종래의 탄탈 산화막의 MOCVD 방법의 공정을 나타내는 단면 도이다.
도 12a에 도시된 바와 같이, 예컨대 실리콘 기판 등으로 이루어진 반도체 웨이퍼(W)의 표면에 하부층(6)이 배치된다. 하부층(6)은 실리콘 산화물(SiOX) 또는 실리콘 질화물(SiNX) 또는 이들 둘의 혼합물(SiOXNY)로 실질적으로 이루어진다. 하부층(6)은, 그 위에 형성되는 탄탈 산화막의 계면준위밀도를 소정의 범위 내로 사용하여 실리콘면과의 정합을 도모한다.
도 12a에 도시된 바와 같이 복배 기간 동안 웨이퍼(W)의 하부층(6)의 표면에 무정형 상태의 Ta2O5의 씨드(종)(14)가 분산된 상태로 형성된다. 그리고, 복배 기간이 경과하면, 씨드(14)를 중심으로 일시에 막이 성장하여, 도 12b에 도시된 바와 같이, 탄탈 산화막(8)이 형성된다. 이 때, 형성된 탄탈 산화막(8)의 표면에는 산재한 씨드(14)의 요철 상태가 반영되어 큰 요철이 형성된다. 씨드(14)의 크기는 복배 시간에 대략 비례하여 커지기 때문에, 대략 400℃ 정도의 저온으로 탄탈 산화막(8)을 퇴적시키면 표면의 요철이 커진다.
이러한 요철이 발생하면, 탄탈 산화막(8)의 막 두께가 두꺼운 부분과 얇은 부분이 발생한다. 예컨대, 두꺼운 부분의 막 두께(H1)는 10nm 정도이지만, 얇은 부분의 막 두께(H2)는 3nm 정도가 된다. 이러한 막을 반도체 장치의 게이트 절연막 또는 커패시터 절연막에 적용하면, 막 두께가 얇은 부분에 큰 전계집중이 발생하여 설계값보다 훨씬 큰 링크 전류가 발생한다.
도 13a, 13b, 13c는 MIM 구조의 커패시터의 탄탈 산화물로 이루어진 절연막 을 종래의 MOCVD 방법으로 형성하는 처리 공정을 나타내는 단면도이다.
도 13a에 도시된 바와 같이, 예컨대 SiO2로 이루어진 층간 절연막(5)상에 커패시터의 예컨대 루테늄(Ru)으로 이루어진 하부 전극(3)이 배치된다. 하부 전극(3)은, 예컨대 텅스텐으로 이루어진 플러그(7)를 거쳐서, 아래의 확산층(도시하지 않음)에 접속된다. 하부 전극(3)의 구조로는 예컨대 도핑된 폴리 실리콘상에 반응방지층으로서 SiN 막 등을 퇴적한 구조도 있다.
도 13b에 도시된 바와 같이, 하부 전극(3) 또는 층간 절연막(5)상에 커패시터 절연막으로서 탄탈 산화막(8)이 퇴적된다. 탄탈 산화막(8)의 형성시에, 루테늄으로 이루어진 하부 전극(3)상에서의 막 형성 지연 시간은 약 0분이다. 이에 대하여, SiO2로 이루어지는 층간 절연막(5) 위에서는 전술한 복배 시간의 발생에 의해 최대 7분 정도의 막 형성 지연 시간이 발생한다. 이 때문에, 탄탈 산화막(8)이 섬(island) 형상으로 성장하여, 탄탈 산화막(8)이 부분적으로 얇아진다. 특히, 하부 전극(3)과 층간 절연막(5)의 경계 부분에 있어서 탄탈 산화막(8)에 오목부(9)가 발생한다.
도 13c에 도시된 바와 같이, 탄탈 산화막(8)상에 커패시터의 예컨대 루테늄으로 이루어진 상부 전극(11)이 형성되어, 오목부(9)가 상부 전극(11) 재료로 채워진다. 이러한 구조에 있어서, 양 전극(3,11)사이에 전압이 인가되면, 상기 오목부(9)에 전계집중이 발생하기 때문에, 장치의 전기적 특성이 악화한다.
이하에, 이러한 발견에 근거하여 구성된 본 발명의 실시예에 대하여 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성요소에는 동일 부호를 부여하여, 중복설명은 필요한 경우에만 기재한다.
도 1은 본 발명의 실시 양태에 속하는 배치식의 종형 MOCVD 장치를 도시하는 도면이다.
도 1에 도시된 바와 같이, MOCVD 장치는 천정이 있는 원통체 형태의 석영제 처리 용기, 즉 처리실(20)을 포함한다. 처리실인 처리 용기(20)의 하단부는 개방되어 개구부(22)가 형성되며, 이것의 외주에는 접합용의 플랜지(flange)(24)가 배치된다. 처리 용기(20)는, 내측에 가열 수단으로 가열 히터(26)를 배치한 원통체 형상의 단열재(28)에 의해 둘러싸여서 가열 화로를 형성한다.
처리 용기(20)의 하부 측벽에는, 4개의 노즐(30, 32, 34, 35)이 관통하여 배치된다. 노즐(30)은, 원료 기체를 도입하기 위한 노즐이다. 노즐(32)은, 산화제 및 개질용 기체를 도입하기 위한 노즐이다. 노즐(34)은 별도의 산화제로 사용되는 산소 기체를 도입하기 위한 노즐이다. 노즐(35)은, 불활성 기체인 N2 및 Ar 기체를 선택적으로 도입하는 노즐이다. 노즐(30, 32, 34, 35)은 처리 용기(20)의 측벽에 따라 천장부까지 연장되며, 천장부에서 각 기체를 각각 유량을 제어하여 분출한다.
본 발명의 제 1 실시 양태에 따르는 탄탈 산화막의 MOCVD법에 있어서, 원료 기체(막형성 기체)는 유기 탄탈, 예컨대 PET(펜타에톡시탄탈:Ta(OC2H5)5)로 구성되며, 산화제는 H2O(수증기)로 구성되어 있다.
처리 용기(20)의 하부 측벽에는, 처리 용기(20) 내의 분위기를 배출하기 위 한 비교적 대구경의 배기구(36)가 형성된다. 배기구(36)에는, 배기 펌프를 포함하는 배기계(도시되지 않음)가 접속된다. 처리 용기(20)의 플랜지(24)는, 예컨대 스테인레스제 베이스 플레이트(38)에 의해 지지되어, 처리 용기(20)의 전체를 유지한다.
처리 용기(20)의 하단부의 개구부(22)는, 예컨대 보트 승강기와 같은 승강 기구(40)에 의해 승강이 가능한 석영제의 캡(42)에 의해 개폐 가능해진다. 캡(42)상에, 다수의 반도체 웨이퍼(W)를 소정의 간격으로 다단 탑재한 석영제의 웨이퍼 보트(wafer boat)(44)가 보온통(46)을 거쳐서 탑재된다. 웨이퍼 보트(44)에는, 예컨대 8 인치 웨이퍼가 약 50 내지 약 100장 탑재된다. 웨이퍼 보트(44)는, 캡(42)의 승강에 의해서 처리 용기(20) 내에 로드 또는 언로드된다.
다음에, 이상과 같이 구성되는 막 형성 장치를 이용하여 행하여지는 본 발명의 제 1 실시 양태에 따르는 탄탈 산화막의 MOCVD법에 대하여 도 1 내지 도 3c를 참조하여 설명한다.
우선, 승강 기구(40)를 강하시킨 언로드 상태에 있어서, 웨이퍼 보트(44)에 처리 안된 반도체 웨이퍼(W)를 다단 탑재한다. 또, 이 때, 웨이퍼(W)는, 미리 형성된, 도 12a 및 12b에 도시된 바와 같은 하부층(6)을 이미 갖고 있다. 하부층(6)은 실질적으로 산화규소(SiOx) 또는 질화규소(SiNx), 또는 양자의 혼합물(SiOx Ny)로 구성되어 있다. 다음에, 승강 기구(40)로 캡(42)을 상승시켜, 웨이퍼(W)를 지지하는 웨이퍼 보트(44)를 개구부(22)를 거쳐 처리 용기(20)의 내부에 로드한다. 또 한, 최종적으로 개구부(22)를 캡(42)으로 폐쇄하여, 처리 용기(20)를 밀폐한다(도 2 중의 시점 P1).
다음에, 웨이퍼(W)를 약 200℃를 유지하면서 처리 용기(20) 내를 진공 흡인, 즉 소정의 압력으로, 예컨대 약 133 Pa(1 Torr)로 유지한다(시점 P2). 이 상태로, 산화제 흡착 단계를 실행한다. 산화제 흡착 단계에서는, 우선, 산화제로서 소정량, 예컨대 약 100 sccm의 수증기를 노즐(32)로부터 공급한다. 이 수증기는, 예컨대 H2 기체를 연소실(도시되지 않음) 내에서 O2 기체로 연소시켜 발생시킨다. 이 수증기를 공급함으로써 도 3a에 도시된 바와 같이 각 웨이퍼(W)의 하부층(6)의 표면에 대단히 작은 물방울(48)이 한 면에 대략적으로 균일히 부착된다(시점 P3).
산화제 흡착 단계은, 시점 P3까지 예컨대 0.1초 내지 30분 동안, 바람직하게는 30초 내지 20분 동안 실행한다. 이 동안, 예컨대, 상술한 대로 200℃의 온도 및 133 Pa의 압력을 유지한다. 이 온도는, 물방울의 탈리 온도가 약 300℃에서 피크 값이 존재하므로, 흡착된 물방울이 웨이퍼 표면에서 탈리하지 않도록 선택된 것이다. 또한 이 온도는 아래 기술되는 본층 형성 온도까지 승온시키는 시간을 줄일 수 있도록 선택된다. 즉, 산화제 흡착 단계의 온도는 200 내지 350℃, 바람직하게는 200 내지 300℃, 예컨대 200℃로 설정된다.
산화제 흡착 단계의 종료 후, 수증기의 공급을 정지한다. 그리고, 대신에 N2 기체를 처리 용기(20) 내에 공급하거나, 또는 N2 기체의 공급과 배기를 되풀이하여 실행한다. 이것에 의해, 처리 용기(20)의 분위기중에 잔존하는 수증기를 밖으 로 배출한다. N2 퍼지(purge)의 종료 후(시점 P4), 계면층 형성 단계를 실행한다. 계면층 형성 단계에서는, 불활성 기체, 예컨대 N2 기체를 담체 기체로 이용하여 PET 기체를 시점 P5까지 소정의 양으로 공급한다. 웨이퍼(W)의 표면에는 이미 물방울(48)이 흡착하고 있기 때문에, 공급된 PET 기체는 물방울(48)과 접촉한다. 이 때문에, 약 200℃의 저온이라도 PET 기체는 활성화되고 분해가 용이할 수 있다. 그 결과, 도 3b에 도시된 바와 같이 몇 개의 원자 정도의 두께(약 O.1 nm)의 탄탈 산화물(Ta2O5)로 구성된 계면층(50)이 형성된다. 이 경우 반응은 반응식 1로 표시되며, 반응에 의해 알콜(C2H5OH)이 발생한다.
2Ta(OC2H5)5+ 5H2O → Ta2O5+ 10C2 H5OH↑
이 때, 하기와 같은 처리 조건이 사용된다. 즉, PET의 유량은 약 0.05 ml/min, N2 기체의 유량은 약 1000 sccm로 설정된다. 처리 용기(20) 내의 압력은 0.133 Pa(0.001 Torr) 내지 13300 Pa(100 Torr), 바람직하게는 13.3 내지 133 Pa, 예컨대, 약 40 Pa로 설정된다. 웨이퍼(W)의 온도는, 200 내지 350℃, 바람직하게는 200 내지 300℃, 예컨대, 약 200℃로 설정된다. 이 처리를 예컨대 10초 내지 30분 동안, 바람직하게는 30초 내지 20분 동안 실행한다. 이것에 의해, 물방울(48)이 대략 소비되어 없어지고 계면층(50)이 형성된다. 또, 제 1 실시 양태에 있어서, 계면층(50)의 두께는 0.1 내지 2.0 nm, 바람직하게는 0.1 내지 1.0 nm, 예컨대 약 0.5 nm가 되도록 설정된다.
계면층 형성 단계의 종료 후(시점 P5), 막 형성 속도를 높이기 위해서 웨이퍼 온도를 예컨대 약 410℃까지 승온시킨(시점 P6) 후, 본층 형성 단계를 실행한다. 본층 형성 단계에서는, 이러한 높은 공정 온도에서, PET 기체와 O2 기체를 공급하여, 계면층 형성 단계보다도 높은 막 형성 속도로, 도 3c에 도시된 바와 같이 탄탈 산화물(Ta2O5)로 구성된 본층(51)을 형성한다. 또, 본층 형성 단계에서 사용하는 산화제인 O2 기체는, 계면층 형성 단계에서 사용하는 산화제인 H2O보다도 산화 능력이 낮다. 이 때의 반응식은, 하기와 같이 표시된다.
4Ta(OC2H5)5+ 5O2 → 2Ta2O5+ 2OC2 H5O↑
이 때, 하기와 같은 처리 조건이 사용된다. 즉, PET의 유량은 약 0.05 내지 약 5.0 ml/min, O2 기체의 유량은 약 1000 sccm로 설정된다. 처리 용기(20) 내의 압력은 1.33 Pa(0.01 Torr) 내지 665 Pa(5 Torr), 바람직하게는 13.3 내지 133 Pa, 예컨대, 약 40 Pa로 설정된다. 웨이퍼(W)의 온도는 350 내지 500℃, 바람직하게는 350 내지 450℃, 예컨대, 약 410℃로 설정된다. 본층 형성 단계를 시점 P7까지, 예컨대 약 600 초 행하여, 총 10nm 정도 두께의 탄탈 산화막(52)을 형성한다.
본층 형성 단계의 종료 후(시점 P7), 웨이퍼(W)를 소정의 취급 온도까지 강온시킨다(시점 P8). 다음에, 처리 용기(20) 내의 상압 복귀 완료 후, 처리 용기(20) 내에서 웨이퍼(W)를 웨이퍼 보트(44)와 동시에 언로드한다.
위에서 기술한 바와 같이, 본층 형성 단계 전의 계면층 형성 단계에서 얇고 균일한 Ta2O5막으로 구성된 계면층(50)이 형성된다. 이 때문에, Ta2O5 으로 이루어진 본층(51)은, 두께가 편중되지 않고 균일하게 웨이퍼 표면에 퇴적된다. 본층 형성 단계에서는 공정 온도도 그리 높지 않으며, 그래서 막 형성 속도도 그리 크지 않다. 따라서, 약 10 nm의 대단히 얇은 탄탈 산화막(52)을, 제어성이 높으면서 표면에 요철을 생기게 하는 일 없이 두께가 균일하게 형성하는 것이 가능해진다.
제 1 실시 양태에서는 시점 P2 내지 시점 P3 사이의 산화제 흡착 단계, 시점 P3 내지 시점 P4 사이의 N2 퍼지 단계 및 시점 P4 내지 시점 P5 사이의 계면층 형성 단계를 각각 한번만 실행한다. 계면층(50)의 형성을 확실히 하기 위해 시점 P2 내지 시점 P5에 이르는 일련의 연속 단계를 순서대로 수 회 실행할 수 있다. 예컨대 P2 내지 P5, P2 내지 P5, P2 내지 P5, P2 내지 P5, P2 내지 P5라는 형식으로 5회 정도 연속적으로 되풀이하여 실행한 후, 시점 P5 내지 시점 P6의 승온 단계로 이행하도록 하는 것도 좋다. 또, 시점 P5로부터 시점 P2로 되돌아갈 때 처리 용기(20) 내의 N2 퍼지 및/또는 진공 흡인을 행하더라도 좋다(도시되지 않음).
또한, 제 1 실시 양태에 있어서의 각 기체의 유량, 공정 온도, 공정 압력 등은 단지 일례를 나타낸 것에 불과하다. 또한, 제 1 실시 양태에서는, 계면층(50)을 형성하기 위해서, 산화제 흡착 단계에서, 산화제로 수증기(H2O)를 이용했지만, 다른 산화제를 사용할 수도 있다. 산화제 흡착 단계에서 사용하는 산화제는, H2O, H2O2, O3, 산소 라디칼(O*), H2와 O2의 혼합물, H2와 N2O의 혼합물, H2와 NO의 혼합물, NH3과 O2의 혼합물, 및 O3와 H2의 혼합물로 이루어진 군으로부터 선택할 수 있다. 또한, 제 1 실시 양태에서는 본층(51)을 형성하기 위한 산화제로서 O2를 이용했지만, 다른 산화제를 사용할 수도 있다. 본층 형성 단계에서 사용하는 산화제는, O2, O3, H2O로 이루어진 군으로부터 선택할 수 있다.
산화제 흡착 단계에서 사용하는 산화제로 과산화수소(H2O2)를 이용하는 경우에는, 과산화수소의 미세한 액적이 도 3a의 물방울(48)과 같이 균일하게 웨이퍼 표면에 부착된다. 이 부착된 과산화수소의 액적과 PET가 반응하여 막 두께가 균일한 얇은 계면층(50)(도 3b)을 형성한다.
도 4는 본 발명의 제 2 실시 양태에 따르는 탄탈 산화막의 MOCVD법을 나타내는 시간 도표이다. 제 2 실시 양태는, 산화제 흡착 단계에서 사용하는 산화제로 오존을 이용하는 점이 제 1 실시 양태와 다르다. 제 2 실시 양태에서는, 시점 P2과 시점 P3 사이에 표시된 산화제 흡착 단계에서, 처리 용기(20) 내에 웨이퍼(W)를 수용한 상태로 처리 용기(20) 내에 오존을 흘려 오존 분위기로 한다. 또한, 도 4에 도시된 시간 도표는, 시점 P2 내지 시점 P3 사이에서 H2O 대신 오존을 이용한 점을 제외하고는 도 2에 도시된 시간 도표와 같다.
제 2 실시 양태에 따르면, 산화제 흡착 단계에 의해, 웨이퍼(W)의 표면은 오 존이 분자 레벨로 대략적으로 균일하게 부착된 상태가 된다. 이 다음, N2 퍼지에 의해 잔류 오존을 배제하여(시점 P3), 추가적으로 PET 기체를 공급한다. 이것에 의해, PET 기체와 오존이 반응하여 막 두께가 균일한 Ta2O5로 구성된 얇은 계면층(50)(도 3b)이 형성된다. 즉, 제 2 실시 양태에서도, 제 1 실시 양태와 마찬가지인 작용 효과를 발휘할 수 있다. 또, 제 2 실시 양태에 있어서도, 시점 P2 내지 시점 P5 사이의 일련의 단계를 수 회 연속적으로 되풀이하여 실행하도록 하더라도 좋다.
도 5는 본 발명의 제 3 실시 양태에 따르는 탄탈 산화막의 MOCVD법을 나타내는 시간 도표이다. 제 3 실시 양태는, 웨이퍼(W)를 처리 용기(20) 내에 로드하기 전에 산화제 흡착 단계를 실행하는 점이 제 1 및 제 2 실시 양태와 다르다. 제 3 실시 양태에서는, 웨이퍼(W)의 표면에 미리 수분을 공급한 상태로 처리 용기(20) 내에 로드한다. 이 경우, 웨이퍼 표면에 이미 수분이 부착되어 있기 때문에, 처리 용기(20) 내의 진공 흡인이 완료된 시점 P2부터 즉시 계면층 형성 단계를 개시하여 PET를 공급할 수 있다(시점 P4). 예컨대, 웨이퍼를 처리 용기(20) 내에 도입하기 전에 행하여지는 세정물에 의한 세정 처리가 산화제 흡착 단계의 역할을 하도록 할 수 있다. 이것에 의해, 도 2에 있어서, 시점 P2 내지 시점 P4까지 사이의 시간을 생략하여, 작업 처리량을 향상시키는 것이 가능해진다.
도 6은 본 발명의 제 4 실시 양태에 따른 탄탈 산화막의 MOCVD 방법을 도시한 타임 챠트이다. 제 4 실시 양태는, 원료 가스와 산화 가스의 공급 순서가 제 1 실시 양태와는 반대로 되어있다. 제 4 실시 양태에서는, 우선 시점 P2와 시점 P3 사이에 처리용기(20)로 원료 가스로서 사용되는 PET 가스가 공급되어 원료 가스 흡착 단계가 수행된다. 이어서, 시점 P4와 시점 P5 사이에 처리용기(20)로 산화제, 예를 들어 수증기(H2O)가 공급되어 계면층 형성 단계가 수행된다. 또한, 도 6에 도시된 타임 챠트는 상기 공급 가스의 순서를 바꾼 것을 제외하고, 도 2에 도시된 타임 챠트와 동일하다.
제 4 실시 양태에 따르면, 시점 P2와 시점 P3 사이에 PET 가스가 유동됨으로써 웨이퍼 표면 전체에 PET 가스가 균일하게 침착된다. 이렇게 침착된 PET 가스는 시점 P4와 시점 P5 사이에 공급된 산화제에 의해 산화되어, 막 두께가 균일한 얇은 계면층이 형성될 수 있다. 따라서, 제 4 실시 양태에 있어서도, 표면 요철을 발생시키지 않으면서 고도로 조절가능하고 고도로 평면 균일성인 막 두께를 갖는 10nm 정도의 얇은 탄탈 산화막(52)을 형성시키는 것이 가능하다. 또한, 제 4 실시 양태에 있어서는, 시점 P2와 시점 P5 사이의 일련의 단계가 수 회 연속적으로 반복될 수 있다.
제 1 내지 제 4 실시 양태에 따르면, 본층 형성 단계의 온도는 산화제 흡착 단계(또는 원료 가스 흡착 단계) 및 계면층 형성 단계의 온도보다 높게 설정된다. 그러나, 원료 가스 및 산화제를 적절히 선택함으로써, 산화제 흡착 단계(또는 원료 가스 흡착 단계) 및 계면층 형성 단계의 온도를 본층 형성 단계의 온도와 동일한 온도로 설정할 수 있다. 이 경우, 도중의 시점 P5와 시점 P6으로 표시되는 승온 조작을 생략하는 것이 가능해진다.
제 1 내지 제 4 실시 양태에 따르면, 계면층 형성 단계에 있어, PET 가스의 담체 가스로서 N2 가스를 이용하였으나, 다른 불활성 가스, 예를 들어 He, Ne, Ar 가스를 담체 가스로서 이용할 수도 있다. 또한, 담체 가스로서, 불활성 가스 대신에, O2가스를 이용하여 본층 형성 단계에서와 같은 동일한 공정 가스를 생성시킬 수 있다. 또한, 탄탈용 원료는 PET에 한정되지 않으나, 다른 유기 탄탈을 이용할 수 있다.
도 7은 본 발명의 제 5 실시 양태에 따른 탄탈 산화막의 MOCVD 방법을 도시한 타임 챠트이다. 제 5 실시 양태는 탄탈 산화막의 형성 단계에 이어서 동일한 처리용기(20) 내에서 탄탈 산화막의 개질 단계와 결정화 단계가 연속적으로 수행됨을 특징으로 한다. 도 7에 있어서, 시점 P1 내지 시점 P7은 도 2에 도시된 제 1 실시 양태의 각 단계와 같은 단계를 도시한다. 그러나, 제 1 실시 양태 대신에 도 4에 도시된 제 2 실시 양태, 도 5에 도시된 제 3 실시 양태, 또는 도 6에 도시된 제 4 실시 양태의 시점 P1 내지 시점 P7의 각 단계를 이용할 수 있다.
탄탈 산화막의 형성 단계가 종료된 후(시점 P7), PET 가스 등의 공급이 중지되고, N2 퍼지 단계가 수행되어, N2 가스가 처리용기(20) 내로 공급됨으로써, 처리용기(20)의 분위기중에 잔존하는 PET 가스 등의 원료 가스가 처리용기(20)밖으로 배출된다. 이 때, 처리용기(20) 내의 온도는 막 형성 단계의 최종의 단계, 예를 들어 본층 형성 단계와 실질적으로 동일한 온도, 즉 410℃의 온도로 유지된다. N2 퍼지가 종료된 후(시점 P9), 개질 단계가 수행된다.
개질 단계에 사용되는 개질 가스는 오존(O3),산소 라디칼(O*), H2와 O2 의 혼합물, H2와 N2O의 혼합물, H2와 NO의 혼합물, NH3과 O2 의 혼합물, O3와 H2의 혼합물로 이루어지는 군으로부터 선택될 수 있다. 개질처리시의 공정 온도는 산화 탄탈이 비정질상태로 유지되는 결정화 온도를 넘지 않도록 유지된다. 특히, 웨이퍼(W)의 온도는 300 내지 600℃, 바람직하게는 400 내지 450으로, 예를 들어, 본층 형성 단계에서와 동일한 약 410℃로 설정된다. 소정의 시간, 예를 들어 3 분 정도에 걸쳐 개질처리가 수행됨으로써, 탄탈 산화막중에 포함되어 있는 C-C 결합 또는 탄화수소 등을 상기의 오존 또는 산소 라디칼 등에 의해 절단되어 탈리되어, 막중의 결함을 보수된다.
개질 단계가 종료된 후(시점 P10), N2 퍼지 단계가 수행되어, N2 가스가 처리용기(20) 내로 공급됨으로써, 처리용기(20)의 분위기중에 잔존하는 오존 등의 개질 가스가 처리용기(20) 밖으로 배출된다. N2 퍼지 단계가 종료된 후(시점 P11), 웨이퍼 온도는 산화 탄탈의 결정화온도 이상의 온도까지 승온되어(시점 P12), 결정화 단계가 개시된다.
결정화 단계에 있어서, 웨이퍼(W)의 온도는 500 내지 750℃, 바람직하게는 675 내지 750℃, 예를 들어 약 700℃로 설정된다. 결정화 단계에 있어서, 불활성 가스, 예를 들어 N2 가스 또는 Ar 가스가 유량이 제어되면서 처리용기(20) 내로 공 급된다. 결정화 단계는 소정의 시간, 예를 들어 약 3 분 동안 수행되어 무정질 상태이던 탄탈 산화막이 결정화된다. 또한, 이 단계에서, MIM(Metal Insulator Metal) 구조가 형성되는 경우는, 불활성 가스, 예를 들어 N2 가스 또는 Ar 가스가 처리 가스로 사용되지만, MIS(Metal lnsulator Semiconductor) 구조가 형성되는 경우는, O2 또는 O3가스가 처리 가스로서 사용될 수도 있다.
결정화 단계가 종료된 후(시점 P13), N2 가스가 공급되면서, 웨이퍼(W)의 온도가 소정의 취급 온도, 예를 들어 약 200℃까지 감온된다(시점 P14). 이어서, 처리용기(20) 내의 압력이 대기압으로 회복되고, 처리용기(20) 내에서 웨이퍼(W)가 웨이퍼보트(44)와 동시에 언로드된다.
제 5 실시 양태에 따르면, 탄탈 산화막의 형성 단계에 이어서, 동일 처리용기 내에서 개질 단계와 결정화 단계가 연속적으로 수행된다. 그 결과, 전체 단계가 신속하게 수행되어, 작업처리량이 크게 향상된다.
도 8은 본 발명의 제 6 실시 양태에 따른 탄탈 산화막의 MOCVD 방법을 도시한 타임 챠트이다. 제 6 실시 양태는 탄탈 산화막의 개질 단계가 결정화 단계에 이어서 수행된다는 점에서 제 5 실시 양태와 상이하다. 제 6 실시 양태에 있어서, 결정화 단계가 종료된 후(시점 P13), 웨이퍼(W)의 온도는 취급 온도까지 강하되지는 않으나, 이 보다 높은 개질 온도까지 저하되고(시점 P15), 이 개질 온도를 유지하면서 소정의 시간, 예를 들어 약 3 분 동안 제 2 개질 단계가 수행된다. 이 때, 제 1 개질 단계에서와 동일한 개질 가스, 예를 들어 오존, 산소 라디칼, 또는 산소 및 수소 라디칼이 이용된다. 이 제 2 개질 단계의 공정 온도는 300 내지 500℃, 바람직하게는 400 내지 450℃, 예를 들어, 약 410℃로 설정된다.
제 2 개질 단계가 종료된 후(시점 P16), 오존 등의 공급이 중지되는 한편, N2가스가 공급되면서, 웨이퍼(W)의 온도가 소정의 취급 온도, 예를 들어 약 200℃까지 감온된다(시점 P17). 이어서, 처리용기(20) 내의 압력이 대기압으로 회복되고, 처리용기(20) 내에서 웨이퍼(W)는 웨이퍼보트44와 동시에 언로드된다.
제 6 실시 양태에 의하면, 탄탈 산화막의 결정화 단계후에 제 2 개질 단계가 수행된다. 이 단계에 의해, 결정화 단계에서 탈리된 탄탈 산화막중의 불순물이 결합되나 결정화 단계중에 분해되는 결합 탄탈 산화막중의 결합이 산소와 커플링되어, 탄탈 산화막의 전기 특성이 향상될 수 있다.
도 14는 본 발명의 제 7 실시 양태에 따른 탄탈 산화막의 MOCVD 방법을 도시한 타임 챠트이다. 제 7 실시 양태는 탄탈 산화막의 형성 단계에 이어서, 동일 처리용기 내에서 탄탈 산화막의 개질 단계가 수행되나, 결정화 단계는 수행되지 않는다는 점이 제 5 및 제 6 실시 양태와 상이하다. 즉, 제 7 실시 양태에 있어서는, 탄탈 산화막의 형성 단계가 종료된 후(시점 P7), N2 퍼지 단계를 거쳐 개질 단계만이 수행된다. 개질 가스, 처리온도, 처리 시간 등의 개질 단계의 처리 조건은, 제 5 실시 양태에서와 동일하다.
개질 단계가 종료된 후(시점 P10), 오존 등의 공급이 정지되는 한편, N2 가스가 공급되면서, 웨이퍼(W)는 소정의 취급 온도, 예를 들어 약 200℃까지 감온된다( 시점 P11). 이어서, 처리용기(20) 내의 압력이 대기압으로 회복된 후, 처리용기(20)로부터 웨이퍼(W)가 웨이퍼보트(44)와 동시에 언로드된다.
제 7 실시 양태에 따르면, 탄탈 산화막은 막이 무정질 상태를 유지한 채로 개질된다. 그 결과, 전기적 특성이 탁월한 무정질 탄탈 산화막이 형성된다.
제 1 내지 제 7 실시 양태에 있어서, 웨이퍼를 처리용기(20)의 온도는 처리용기(20)에 로드 및 언로드하는 경우 200℃로 설정된다. 그러나, 이 온도는, 200℃로 한정되지 않고, 200 내지 300℃로 설정될 수도 있다.
도 9a 내지 9c는 본 발명의 실시 양태에 따른 MOCVD 방법으로 MIM 구조를 갖는 캐패시터용 산화 탄탈 절연막을 형성하는 공정을 도시한 단면도이다.
도 9a에 도시된 바와 같이, 예를 들어 루테늄으로 제조된 캐패시터용 하부 전극(3)은, 예를 들어 SiO2로 제조된 층간 절연막(5)상에 배치된다. 이 하부 전극(3)은, 예를 들어 텅스텐으로 제조된 플러그(7)을 거쳐 하부의 확산층(도시하지 않음)에 접속된다. 도 9b에 도시된 바와 같이, 탄탈 산화막(52)는 하부 전극(3) 및 층간 절연막(5)상에 캐패시터 절연막으로서 침착된다. 제 1 내지 제 7 실시 양태에 따른 방법을 이용하여, 도 3a 내지 3c에 도시된 바와 같이, 우선, 계면층 형성 단계에 의해 계면층(50)이 침착된 후, 본층 형성 단계에 의해 본층(51)이 침착됨으로써, 탄탈 산화막(52)이 형성된다. 이어서, 도 9c에 도시된 바와 같이, 상부 전극(11)이 탄탈 산화막(52)상에 형성된다.
탄탈 산화막(52)이 형성될 때, 우선 계면층(50)이 침착되기 때문에, 복배 기간, 즉 막 형성 지연 시간이 발생하지 않는다. 결과적으로, 탄탈 산화막(52)는 하부 전극(3)상에 층간 절연막(5)상의 두께와 동일한 두께로 침착된다. 달리 말하면, 하부층에 관계없이 두께가 균일한 탄탈 산화막(52)이 형성된다. 따라서, 도 9c에 도시된 장치의 전극(3)과(11)을 가로질러 전압이 인가될 때, 도 13a 내지 13c에 도시된 바와 같은 오목부(9)가 발생되지 않기 때문에, 이 장치는 탁월한 전기적 특성을 나타낸다.
탄탈 산화막 형성 단계에 이어서, 동일 처리용기 내에서 막의 개질 단계 및 결정화 단계가 연속적으로 수행되는 경우 전체 단계의 작업처리량을 개선하는 동시에 탄탈 산화막의 전기적 특성을 개선시키는 것이 가능해진다. 도 9c에 도시된 캐패시터는 MIM 구조이지만, 본 발명은 MIS 구조의 캐패시터의 절연막을 형성하는 경우에도 적용할 수 있다.
도 10는 탄탈 산화막을 게이트 절연막으로서 이용한 트랜지스터를 도시한 단면도이다. 본 발명은 게이트 산화막을 형성하는 경우에도 적용할 수 있다.
도 10에 도시된 바와 같이, 예를 들어 실리콘 등으로 제조된 반도체 웨이퍼(W)의 표면에 소스(2)와 드레인(4)가 형성된다. 소스(2)와 드레인(4) 사이의 표면상에 하부층(6), 게이트 절연막으로서 기능하는 탄탈 산화막(52), 배리어 금속층(10) 및 게이트 전극(12)가 순서대로 적층된다. 하부층(6)은 실질적 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 및 이들의 혼합물(SiOxNy) 중 임의의 하나로 구성된다. 배리어 금속층(10)은, 예를 들어 TiN 막으로 제조되어, 탄탈 산화막(52) 과 게이트 전극(12) 사이의 화학반응을 방지한다. 게이트 전극(12)는 Al(알루미늄) 또는 W(텅스텐)으로 제조된다.
제 1 내지 제 7 실시 양태 중 어느 하나에 따른 방법을 이용하여, 도 3a 내지 3c에 도시된 바와 같이, 우선, 계면층 형성 단계에 의해 계면층(50)이 침착된 후, 본층 형성 단계에 의해 본층(51)이 침착됨으로써, 탄탈 산화막(52)이 형성된다. 그 결과, 복배 기간, 즉 막 형성중에 시간 지체 없이, 두께가 균일한 탄탈 산화막(52)이 형성된다.
본 발명은 처리용기가 2중관 구조를 갖는 배치식의 MOCVD 장치에도 적용할 수 있다. 본 발명은, 낱장식의 MOCVD 장치에도 적용할 수 있다. 또한, 본 발명은, 반도체 웨이퍼 이외의 타깃 기판, 예를 들어 LCD 기판 또는 유리 기판등에도 적용할 수 있다.
추가의 이점 및 변형이 당업계의 숙련자들에게 자명할 것이다. 따라서, 본 발명의 보다 광범위한 일면에서 본 발명의 상세한 설명에 기재되어 있는 특정 항목 및 예시적인 실시 양태에 제한되지 않는다. 따라서, 첨부된 특허청구의 범위 및 그들의 등가물로 정의한 바와 같이 일반적인 발명적 개념의 정신 또는 범위를 벗어나지 않고도 다양한 변형이 이루어질 수 있을 것이다.
본 발명의 MOCVD 방법은 막 두께의 제어성이 높고 막의 전기적 특성이 양호한 얇은 탄탈 산화막을 형성할 수 있다.

Claims (22)

  1. 산화제 및 유기 탄탈로 이루어진 군에서 각각 선택되는 서로 다른 제 1 재료 및 제 2 재료, 및 산화제 및 유기 탄탈로 이루어진 군에서 각각 선택되는 서로 다른 제 3 재료 및 제 4 재료를 준비하는 단계;
    상기 제 1 재료가 처리 용기 내에 수납된 피처리 기판의 표면에 흡착되는 상태를 형성하는 흡착 단계;
    상기 피처리 기판의 온도를 200 내지 350℃로 설정하고, 처리 용기 내에 제 2 재료를 가스 상태로 공급하여 피처리 기판의 표면에 흡착된 제 1 재료와 제 2 재료를 반응시킴으로써 피처리 기판 상에 탄탈 산화물로 이루어진 제 1 층을 형성하는 제 1 층 형성 단계; 및
    상기 제 1 층 형성 단계 후 처리 용기 내에 제 3 재료 및 제 4 재료를 가스 상태로 공급하여 피처리 기판 상에서 이들 제 3 재료 및 제 4 재료를 서로 반응시킴으로써 제 1 층 상에 탄탈 산화물로 이루어진 제 2 층을 형성하여 탄탈 산화막이 제 1 층 및 제 2 층을 포함하도록 하는 제 2 층 형성 단계를 포함하는,
    반도체 처리 시스템의 기밀 처리 용기 내에 수납된 피처리 기판 상에 탄탈 산화막을 형성하는 금속 유기 화학적 증착(MOCVD) 방법.
  2. 제 1 항에 있어서,
    흡착 단계가 처리 용기 내에 제 1 재료를 가스 상태로 공급하여 피처리 기판의 표 면에 제 1 재료를 흡착시키는 단계를 포함하는 방법.
  3. 제 2 항에 있어서,
    흡착 단계 후 처리 용기를 불활성 가스로 퍼지하여 처리 용기 내의 분위기로부터 제 1 재료를 제거하는 단계를 추가로 포함하는 방법.
  4. 제 2 항에 있어서,
    제 1 재료 및 제 2 재료가 서로 별도의 노즐로부터 처리 용기 내에 공급되는 방법.
  5. 제 1 항에 있어서,
    제 3 재료 및 제 4 재료 중의 하나로서 사용되는 산화제가 제 1 재료 및 제 2 재료 중의 하나로서 사용되는 산화제보다 산화력이 낮은 재료이고, 상기 제 3 재료 및 제 4 재료 중의 다른 하나로서 사용되는 유기 탄탈과 상기 제 1 재료 및 제 2 재료 중의 다른 하나로서 사용되는 유기 탄탈이 동일한 재료이고, 제 2 층 형성 단계의 피처리 기판의 온도를 350 내지 500℃로 설정하는 방법.
  6. 제 1 항에 있어서,
    제 2 층 형성 단계에서 제 3 재료 및 제 4 재료가 서로 별도의 노즐로부터 처리 용기 내에 동시에 공급되는 방법.
  7. 제 1 항에 있어서,
    제 1 재료 및 제 2 재료의 하나로서 사용되는 산화제가 H2O, H2O2, O3 , 산소 라디칼, H2와 O2의 혼합물, H2와 N2O의 혼합물, H2와 NO의 혼합물, NH3와 O2의 혼합물 및 O3와 H2의 혼합물로 이루어진 군으로부터 선택되는 방법.
  8. 제 5 항에 있어서,
    제 3 재료 및 제 4 재료 중의 하나로서 사용되는 산화제가 O2, O3 및 H2O로 이루어진 군으로부터 선택되는 방법.
  9. 제 1 항에 있어서,
    흡착 단계가 처리 용기 내에 피처리 기판을 수납하기 전에 피처리 기판의 표면에 수분을 공급하여 상기 피처리 기판의 표면에 산화제로 이루어진 제 1 재료를 흡착시키는 단계를 포함하는 방법.
  10. 제 1 항에 있어서,
    제 2 층 형성 단계 후 처리 용기 내에서 제 1 층 및 제 2 층을 개질시키는 개질 단계를 추가로 포함하되, 상기 개질 단계에서 피처리 기판의 온도를 300 내지 600℃로 설정하는 방법.
  11. 제 10 항에 있어서,
    개질 단계 후 처리 용기 내에서 제 1 층 및 제 2 층을 결정화시키는 결정화 단계를 추가로 포함하되, 상기 결정화 단계에서 피처리 기판의 온도를 500 내지 750℃로 설정하는 방법.
  12. 제 11 항에 있어서,
    결정화 단계 후 처리 용기 내에서 제 1 층 및 제 2 층을 추가로 개질시키는 제 2 개질 단계를 추가로 포함하되, 상기 제 2 개질 단계에서 피처리 기판의 온도를 300 내지 600℃로 설정하는 방법.
  13. 제 2 항에 있어서,
    제 1 재료와 제 3 재료가 서로 동일하고, 제 2 재료와 제 4 재료가 서로 동일하며, 제 2 층 형성 단계가 흡착 단계와 제 1 층 형성 단계를 반복하는 것을 포함하는 방법.
  14. 제 1 항에 있어서,
    제 1 층이 피처리 기판 상에 배치된 하부층 상에 형성되고, 상기 하부층이 규소 산화물, 규소 질화물 및 이들의 혼합물 중 하나로 이루어진 표면을 포함하는 방법.
  15. 산화제 및 유기 탄탈로 이루어진 군에서 각각 선택되는 서로 다른 제 1 재료 및 제 2 재료, 및 산화제 및 유기 탄탈로 이루어진 군에서 각각 선택되는 서로 다른 제 3 재료 및 제 4 재료를 준비하는 단계;
    상기 처리 용기 내에 제 1 재료를 가스 상태로 공급하여 피처리 기판의 표면에 제 1 재료를 흡착시키는 흡착 단계;
    상기 흡착 단계 후 처리 용기를 불활성 가스로 퍼지하여 처리 용기 내의 분위기로부터 제 1 재료를 제거하는 퍼지 단계;
    상기 피처리 기판의 온도를 200 내지 350℃로 설정하고, 퍼지 단계 후 처리 용기 내에 제 2 재료를 가스 상태로 공급하여 피처리 기판의 표면에 흡착된 제 1 재료와 제 2 재료를 반응시킴으로써 탄탈 산화물로 이루어진 제 1 층을 피처리 기판 상에 형성하는 제 1 층 형성 단계; 및
    상기 제 1 층 형성 단계 후 처리 용기 내에 제 3 재료 및 제 4 재료를 가스 상태로 공급하여 피처리 기판 상에서 이들 제 3 재료 및 제 4 재료를 서로 반응시킴으로써 제 1 층 상에 탄탈 산화물로 이루어진 제 2 층을 형성하여 탄탈 산화막이 제 1 층 및 제 2 층을 포함하도록 하는 제 2 층 형성 단계(여기서, 제 3 재료 및 제 4 재료는 서로 별도의 노즐로부터 상기 처리 용기 내에 동시에 공급된다)를 포함하는,
    반도체 처리 시스템의 기밀 처리 용기 내에 수납된 피처리 기판 상에 탄탈 산화막을 형성하는 금속 유기 화학적 증착(MOCVD) 방법.
  16. 제 15 항에 있어서,
    제 3 재료 및 제 4 재료 중의 하나로서 사용되는 산화제가 제 1 재료 및 제 2 재료 중의 하나로서 사용되는 산화제보다 산화력이 낮은 재료이고, 상기 제 3 재료 및 제 4 재료 중의 다른 하나로서 사용되는 유기 탄탈과 상기 제 1 재료 및 제 2 재료 중의 다른 하나로서 사용되는 유기 탄탈이 동일한 재료이고, 제 2 층 형성 단계의 피처리 기판의 온도를 350 내지 500℃로 설정하는 방법.
  17. 제 16 항에 있어서,
    제 1 재료 및 제 2 재료 중의 하나로서 사용되는 산화제가 H2O, H2O2, O 3, 산소 라디칼, H2와 O2의 혼합물, H2와 N2O의 혼합물, H2와 NO의 혼합물, NH3와 O2의 혼합물 및 O3와 H2의 혼합물로 이루어진 군으로부터 선택되는 방법.
  18. 제 17 항에 있어서,
    제 3 재료 및 제 4 재료 중의 하나로서 사용되는 산화제가 O2, O3 및 H2O로 이루어진 군으로부터 선택되는 방법.
  19. 제 15 항에 있어서,
    제 2 층 형성 단계 후 처리 용기 내에서 제 1 층 및 제 2 층을 개질시키는 개질 단계를 추가로 포함하되, 상기 개질 단계에서 피처리 기판의 온도를 300 내지 600℃로 설정하는 방법.
  20. 제 19 항에 있어서,
    개질 단계 후 처리 용기 내에서 제 1 층 및 제 2 층을 결정화시키는 결정화 단계를 추가로 포함하되, 상기 결정화 단계에서 피처리 기판의 온도를 500 내지 750℃로 설정하는 방법.
  21. 제 20 항에 있어서,
    결정화 단계 후 처리 용기 내에서 제 1 층 및 제 2 층을 추가로 개질시키는 제 2 개질 단계를 추가로 포함하되, 상기 제 2 개질 단계에서 피처리 기판의 온도를 300 내지 600℃로 설정하는 방법.
  22. 제 15 항에 있어서,
    제 1 층이 피처리 기판 상에 배치된 하부층 상에 형성되고, 상기 하부층이 규소 산화물, 규소 질화물 및 이들의 혼합물 중 하나로 이루어진 표면을 포함하는 방법.
KR1020010014898A 2000-03-22 2001-03-22 탄탈 산화막의 엠오씨브이디 방법 Expired - Fee Related KR100737056B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-80904 2000-03-22
JP2000080904 2000-03-22
JP2000370667A JP3437832B2 (ja) 2000-03-22 2000-12-05 成膜方法及び成膜装置
JP2000-370667 2000-12-05

Publications (2)

Publication Number Publication Date
KR20010092714A KR20010092714A (ko) 2001-10-26
KR100737056B1 true KR100737056B1 (ko) 2007-07-09

Family

ID=26588103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010014898A Expired - Fee Related KR100737056B1 (ko) 2000-03-22 2001-03-22 탄탈 산화막의 엠오씨브이디 방법

Country Status (5)

Country Link
US (1) US6313047B2 (ko)
EP (1) EP1136588A3 (ko)
JP (1) JP3437832B2 (ko)
KR (1) KR100737056B1 (ko)
TW (1) TW504773B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6585823B1 (en) * 2000-07-07 2003-07-01 Asm International, N.V. Atomic layer deposition
JP3437830B2 (ja) 2000-11-28 2003-08-18 東京エレクトロン株式会社 成膜方法
KR100385952B1 (ko) * 2001-01-19 2003-06-02 삼성전자주식회사 탄탈륨 산화막을 가진 반도체 커패시터 및 그의 제조방법
KR100425463B1 (ko) * 2001-09-10 2004-03-30 삼성전자주식회사 산소를 함유하는 활성화된 기체 분위기에서의 탄탈륨산화막 형성 방법 및 유전막 형성 방법
JP4029595B2 (ja) * 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
KR100444303B1 (ko) * 2001-12-31 2004-08-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
AU2003231516A1 (en) * 2002-05-16 2003-12-02 Tokyo Electron Limited Method of treating substrate
KR100475077B1 (ko) * 2002-05-31 2005-03-10 삼성전자주식회사 캐패시터의 유전막 형성방법
JP2004039821A (ja) 2002-07-02 2004-02-05 Elpida Memory Inc 半導体装置の製造方法
US20050136657A1 (en) * 2002-07-12 2005-06-23 Tokyo Electron Limited Film-formation method for semiconductor process
KR20040032198A (ko) * 2002-10-01 2004-04-17 주성엔지니어링(주) 오존을 이용한 탄탈 산화막의 금속유기화학증착 방법
JP4221526B2 (ja) * 2003-03-26 2009-02-12 キヤノンアネルバ株式会社 金属酸化物を基板表面上に形成する成膜方法
US6818517B1 (en) 2003-08-29 2004-11-16 Asm International N.V. Methods of depositing two or more layers on a substrate in situ
JP4770145B2 (ja) * 2003-10-07 2011-09-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4476880B2 (ja) 2005-06-24 2010-06-09 株式会社東芝 絶縁膜の形成方法、半導体装置の製造方法、半導体装置
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5307072B2 (ja) * 2009-06-17 2013-10-02 東京エレクトロン株式会社 金属酸化物膜の形成方法及び成膜装置
JP5270476B2 (ja) 2009-07-07 2013-08-21 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5770892B2 (ja) * 2009-11-20 2015-08-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9287113B2 (en) 2012-11-08 2016-03-15 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
KR101975071B1 (ko) * 2011-09-23 2019-05-03 노벨러스 시스템즈, 인코포레이티드 플라즈마 활성화된 컨포멀 유전체 막 증착
JP5780981B2 (ja) * 2012-03-02 2015-09-16 東京エレクトロン株式会社 ゲルマニウム薄膜の成膜方法
JP6230809B2 (ja) * 2013-04-22 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6111171B2 (ja) * 2013-09-02 2017-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
JP6456893B2 (ja) 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体および基板処理装置
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
JP6586443B2 (ja) * 2017-10-10 2019-10-02 東京エレクトロン株式会社 被処理体を処理する方法
CN114127890A (zh) 2019-05-01 2022-03-01 朗姆研究公司 调整的原子层沉积
CN116282161B (zh) * 2023-03-14 2024-04-30 西华师范大学 一种基于mocvd的五氧化二钽气凝胶制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113430A (ja) 1985-11-12 1987-05-25 Nec Corp 金属酸化膜の気相成長方法
JP2000021874A (ja) * 1998-07-03 2000-01-21 Tokyo Electron Ltd 金属酸化膜の形成方法及び成膜処理システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
US6218300B1 (en) * 1998-06-12 2001-04-17 Applied Materials, Inc. Method and apparatus for forming a titanium doped tantalum pentaoxide dielectric layer using CVD
US6232248B1 (en) * 1998-07-03 2001-05-15 Tokyo Electron Limited Single-substrate-heat-processing method for performing reformation and crystallization
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6204204B1 (en) * 1999-04-01 2001-03-20 Cvc Products, Inc. Method and apparatus for depositing tantalum-based thin films with organmetallic precursor
JP4505098B2 (ja) 2000-03-08 2010-07-14 株式会社アルバック 絶縁膜の成膜方法及びその成膜装置
JP4493796B2 (ja) 2000-03-30 2010-06-30 東京エレクトロン株式会社 誘電体膜の形成方法
SG90269A1 (en) 2000-11-13 2002-07-23 Applied Materials Inc Atomic layer deposition of ta2o5 and high-k dielectrics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113430A (ja) 1985-11-12 1987-05-25 Nec Corp 金属酸化膜の気相成長方法
JP2000021874A (ja) * 1998-07-03 2000-01-21 Tokyo Electron Ltd 金属酸化膜の形成方法及び成膜処理システム

Also Published As

Publication number Publication date
EP1136588A2 (en) 2001-09-26
EP1136588A3 (en) 2003-11-26
JP2001338922A (ja) 2001-12-07
JP3437832B2 (ja) 2003-08-18
KR20010092714A (ko) 2001-10-26
US6313047B2 (en) 2001-11-06
TW504773B (en) 2002-10-01
US20010027031A1 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
KR100737056B1 (ko) 탄탈 산화막의 엠오씨브이디 방법
US5629043A (en) Silicon nitride film formation method
US7220461B2 (en) Method and apparatus for forming silicon oxide film
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
US8435905B2 (en) Manufacturing method of semiconductor device, and substrate processing apparatus
JP3437830B2 (ja) 成膜方法
KR100414156B1 (ko) 집적회로소자의 캐패시터 제조방법
US6340622B1 (en) Method for fabricating capacitors of semiconductor device
US6207489B1 (en) Method for manufacturing capacitor of semiconductor memory device having tantalum oxide film
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
US20040195653A1 (en) Capacitor structure and film forming method and apparatus
US6410400B1 (en) Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer
KR20040008527A (ko) 반도체 소자의 제조방법
US7217669B2 (en) Method of forming a metal oxide film
JP2001036046A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JPH06163519A (ja) 酸化タンタル薄膜の製造方法
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
JPH06163527A (ja) 酸化タンタル薄膜の製造方法
KR100382370B1 (ko) 어닐링장치의 서셉터 전처리방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR20050002027A (ko) 이중 유전막을 구비하는 캐패시터 및 그 제조 방법
KR101016952B1 (ko) 반도체 소자의 캐패시터 제조방법
WO2001017003A1 (fr) Procede de traitement thermique
Cho et al. Low temperature MOCVD of BST thin film for high density DRAMs

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010322

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20051025

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010322

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061116

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070528

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070702

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070702

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100630

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20110617

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee