[go: up one dir, main page]

KR100710158B1 - 액정표시소자의 제조방법 - Google Patents

액정표시소자의 제조방법 Download PDF

Info

Publication number
KR100710158B1
KR100710158B1 KR1020020043305A KR20020043305A KR100710158B1 KR 100710158 B1 KR100710158 B1 KR 100710158B1 KR 1020020043305 A KR1020020043305 A KR 1020020043305A KR 20020043305 A KR20020043305 A KR 20020043305A KR 100710158 B1 KR100710158 B1 KR 100710158B1
Authority
KR
South Korea
Prior art keywords
gate
pad
electrode
lower substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020043305A
Other languages
English (en)
Other versions
KR20040009378A (ko
Inventor
남승희
조흥렬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020043305A priority Critical patent/KR100710158B1/ko
Priority to US10/422,724 priority patent/US6897099B2/en
Priority to CNB031410111A priority patent/CN1277150C/zh
Publication of KR20040009378A publication Critical patent/KR20040009378A/ko
Priority to US11/099,587 priority patent/US7527989B2/en
Application granted granted Critical
Publication of KR100710158B1 publication Critical patent/KR100710158B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 게이트패드나 소오스패드 오픈공정을 상,하부기판을 합착시킨 후에 에천트에 담가서 진행하여 공정을 단순화 시킬 수 있는 액정표시소자의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 액정표시소자의 제조방법은 하부기판상에 게이트배선, 데이터배선, 박막트랜지스터 및 화소전극을 구비한 박막트랜지스터 어레이를 형성하는 단계; 상부기판에 칼라필터 어레이를 형성하는 단계; 상기 상,하부기판을 합착하는 단계; 합착된 상기 상,하부기판을 셀 단위로 절단하는 단계; 상기 합착된 상기 하부기판의 게이트배선 및 데이터배선의 패드를 오픈하는 단계를 포함함을 특징으로 한다.
게이트패드, 데이터패드, 에천트

Description

액정표시소자의 제조방법{METHOD FOR FABRICATING OF LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시소자 어레이기판의 화소를 확대하여 나타낸 평면도
도 2a 내지 도 2d는 도 1의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'와 Ⅲ-Ⅲ' 선상의 종래 제1방법에 따른 액정표시소자의 제조방법을 나타낸 공정단면도
도 3a 내지 도 3d는 종래 제2방법에 따른 액정표시소자의 제조방법을 나타낸 공정단면도
도 4a와 도 4b는 본 발명의 실시예에 따른 액정표시소자의 제조과정을 개략적으로 나타낸 플로우 챠트
도 5a 내지 도 5c는 본 발명의 제1실시예에 따른 하부기판의 제조방법을 나타낸 공정단면도
도 6a 내지 도 6d는 본 발명의 제2실시예에 따른 하부기판의 제조방법을 나타낸 공정단면도
도 7은 본 발명에 따른 액정표시소자의 게이트패드의 오픈방법을 나타낸 도면
도 8a와 도 8b는 액정표시소자의 게이트패드가 오픈되기 전후를 나타낸 구조단면도
도 9는 본 발명에 따른 액정표시소자의 소오스패드의 오픈방법을 나타낸 도면
도 10a와 도 10b는 액정표시소자의 소오스패드가 오픈되기 전후를 나타낸 구조단면도
* 도면의 주요 부분에 대한 부호의 설명 *
50,60 : 기판 51a,61a : 게이트전극
51b,61b : 게이트패드 52,62 : 절연막
53,63 : 제1반도체층 54,64 : 제2반도체층
55,67 : 액티브층 56a,68a : 소오스전극
56b,68b : 드레인전극 56c,68c : 소오스패드
57 : 보호층 58, 69 : 화소전극
65 : 도전성 금속 66 : 감광막
70,90 : 절연막 에천트 80 : 상부기판
81 : 블랙매트릭스 82 : 공통전극
83 : 씨일재
본 발명은 액정표시소자(Liquid Crystal Display Device)에 관한 것으로, 좀더 자세하게는 게이트패드 오픈 공정과 소오스패드 오픈 공정을 상,하부기판 합착하고, 셀 단위로 분리한 후에 에천트에 담가서 제거하므로써 공정을 단순화 시키기 위한 액정표시소자의 제조방법에 대한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점차 증가하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정표시소자가 여러 분야에서 화면 표시 장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시 장치로서 화상의 품질을 높이는 작업은 상기 특징 및 장점과 배치되는 점이 많이 있다. 따라서, 액정표시소자가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시소자는 화상을 표시하는 액정패널과 상기 액정패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정패널은 일정 공간을 갖고 합착된 상, 하부기판과, 상기 상, 하부기판 사이에 형성된 액정층으로 구성된다.
여기서, 상기 하부기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트배선과, 상기 각 게이트배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터배선과, 상기 각 게이트배선과 데이터배선이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소전극과, 상기 게이트배선의 신호에 의해 스위칭되어 상기 데이터배선의 신호를 상기 각 화소전극에 전달하는 복수개의 박막트랜지스터가 형성된다.
그리고 상부기판(칼라필터 기판)에는, 상기 화소영역을 제외한 부분의 빛을 차단하기 위한 블랙매트릭스층과, 칼라 색상을 표현하기 위한 R,G,B 칼라필터층과 화상을 구현하기 위한 공통전극이 형성된다.
또한, 이와 같이 형성된 상부기판과 하부기판은 셀 갭을 유지하기 위한 스페이서(spacer)에 의해 일정 공간을 갖고, 씨일재(sealant)에 의해 합착된다. 그리고 씨일재 내부의 공간에 액정이 형성된다.
이와 같은 구조를 갖는 액정표시소자를 제조할 때 하나의 기판에 하나의 액정 패널을 형성하는 것이 아니라, 기판의 크기 및 액정패널의 사이즈에 따라 하나의 대형 기판에 복수개의 액정 패널을 동시에 형성한다.
이하, 상기와 같은 액정표시소자의 하부기판의 구성에 대해 좀 더 상세하게 설명하면 다음과 같다.
도 1에 도시한 바와 같이 투명한 기판 상에 일정 간격을 갖고 일라인 방향으 로 평행하게 게이트배선(11)이 배열되어 있고, 상기 게이트배선(11)에서 일방향으로 게이트전극(11b)이 돌출 형성되고, 전단 게이트배선의 스토리지 커패시터 위치에 스토리지 하부전극(미도시)이 형성되어 있다.
또한 게이트배선(11)의 끝단에는 게이트패드(11a)가 형성되어 있고, 데이터배선(14)의 끝단에는 소오스패드(14a)가 형성되어 있다.
그리고 게이트배선(11)과 게이트전극(11b) 및 스토리지 하부전극을 포함한 기판상에 상부층과 전기적으로 절연시키기 위한 게이트절연막이 있고, 상기 게이트전극(11b) 상부의 게이트절연막상에 액티브층(13)이 형성되어 있다.
이때 액티브층(13)은 아몰퍼스 실리콘층과 도핑된 아몰퍼스 실리콘의 적층 구조로 형성된다.
그리고 상기 게이트배선(11)과 교차 형성되어 화소영역을 정의하는 데이터배선(14)이 있고, 상기 데이터배선(14)에서 일방향으로 돌출되며 액티브층(13)의 일측과 오버랩된 소오스전극(14b)이 있고, 상기 소오스전극(14b)과 이격되어 액티브층(13)의 타측과 오버랩되어 형성된 드레인전극(14c)이 있다.
그리고 상기 드레인전극(14c)과 동시에 형성되며 전단 게이트배선에 형성된 상기 스토리지 하부전극 상부까지 연장 형성된 스토리지 상부전극(미도시)이 있다.
그리고 상기 스토리지 상부전극 상부 및 드레인전극(14c)에 각각 콘택되도록화소영역에 화소전극(15)이 형성되어 있다.
또한 박막트랜지스터와 화소영역을 포함한 기판 전면에 형성되며 게이트패드(11a) 및 소오스패드(14a)의 상부에 각각 콘택홀이 형성된 유기막(미도시)이 있다.
이때 유기막은 벤조사이클로부텐(benzocyclobuten:BCB), 포토아크릴(photoacryl)계 수지(resin)등이 포함된 유기절연물질 그룹 중 선택된 하나를 도포하여 형성된 것이다.
상기 구성을 갖는 종래기술에 따른 액정표시소자의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 도 1의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'와 Ⅲ-Ⅲ' 선상의 종래 제1방법에 따른 액정표시소자의 제조방법을 나타낸 공정단면도이고, 도 3a 내지 도 3d는 종래 제2방법에 따른 액정표시소자의 제조방법을 나타낸 공정단면도이다.
먼저, 종래 제1방법에 따른 액정표시소자의 제조방법에 대하여 설명하기로 한다.
도 2a에 도시한 바와 같이 투명한 기판(20) 상에 도전성 금속을 증착하고 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트패드(21b)와 상기 게이트패드(21b)에서 일 방향으로 연장된 게이트배선과 상기 게이트배선에서 일 방향으로 돌출 형성된 게이트전극(21a)을 형성한다.
다음으로, 상기 게이트전극(21a)이 형성된 기판의 전면에 절연막(22)과, 액티브층을 형성하기 위한 제1, 제2반도체층(아몰퍼스실리콘, 불순물 아몰퍼스실리콘)(23,24)을 차례로 형성한다.
다음으로 도 2b에 도시한 바와 같이, 액티브층을 형성하기 위한 마스크를 이 용해서 상기 제1, 제2반도체층(23,24)을 패터닝하여, 상기 게이트전극(21a) 상부에 아일랜드형태로 식각된 액티브층(25)을 형성한다.
다음으로, 도 2c에 도시한 바와 같이, 상기 액티브층(25)이 형성된 기판(20)의 전면에 도전성 금속을 증착하고 패터닝하여, 상기 게이트배선과 교차하여 일 방향으로 형성되고 끝단에 소오스패드(26c)가 형성된 다수의 데이터배선과, 상기 데이터배선에서 상기 게이트전극(21a)의 일측 방향으로 돌출 연장된 소오스전극(26a)과, 소오스전극(26a)과는 소정간격 이격된 드레인전극(26b)을 형성한다.
상기 도전성 금속을 패터닝할 때, 소오스전극(26a)과 드레인전극(26b) 사이의 상기 제2반도체층(24)을 과도식각하여 오믹 콘택층을 이루도록 한다.
이후에 상기 드레인전극(26b)을 포함한 기판(20)의 전면에 보호층(27)을 형성한다.
다음에, 포토 마스크 공정으로 도 2d에 도시한 바와 같이 상기 보호층(27)을 식각하여 상기 드레인 전극(26b)과 게이트패드(21b)와 소오스패드(26c)의 상부에 각각 제1, 제2, 제3콘택홀을 형성한다.
다음에 상기 제1, 제2, 제3콘택홀을 포함한 보호층(27) 상에 투명한 도전성 금속을 증착하고 패터닝하여, 상기 제1콘택홀을 통해 드레인전극(26b)과 콘택되게 화소영역에는 화소전극(28a)을 형성하고, 제2콘택홀 및 그에 인접한 보호층(27)상에는 상기 게이트패드(21b)와 콘택되게 게이트패드단자(28b)를 형성하고, 제3콘택홀 및 그에 인접한 보호층(27)상에는 상기 소오스패드(26c)와 콘택되게 소오스패드단자(28c)를 형성한다.
다음에 종래 제2방법에 따른 액정표시소자의 제조방법에 대하여 설명하기로 한다.
도 3a 내지 도 3d에서 'A'와 'B'와 'C'영역은 각각 박막트랜지스터와 게이트패드와 소오스패드영역을 나타낸 것이다.
종래 제2방법에 따른 액정표시소자의 제조방법은 도 3a에 도시한 바와 같이 투명한 기판(30) 상에 도전성 금속을 증착하고 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트패드(31b)와 상기 게이트패드(31b)에서 일 방향으로 연장된 게이트배선과 상기 게이트배선에서 일 방향으로 돌출 형성된 게이트전극(31a)을 형성한다.
다음으로, 상기 게이트전극(31a)이 형성된 기판의 전면에 절연막(32)과, 액티브층을 형성하기 위한 제1, 제2반도체층(아몰퍼스실리콘, 불순물 아몰퍼스실리콘)(33,34)을 차례로 형성한다.
이후에 도 3b에 도시한 바와 같이, 상기 제2반도체층(34)상에 도전성 금속(35)을 증착하고, 도전성 금속(35)상에 감광막(36)을 도포한다.
다음에 회절 노광 및 현상 공정으로 두께를 달리하는 감광막(36)을 패터닝한다.
이때 감광막(36)은 차후에 소오스/드레인전극 및 소오스패드가 형성될 부분의 두께가 게이트전극(31a) 상부에서의 두께보다 두껍게 형성되도록 한다.
이후에 도 3c에 도시한 바와 같이 제1습식식각 공정으로 제2반도체층(34)이 노출되도록 도전층 금속(35)을 제거하고, 이후에 게이트전극(31a) 상부의 도전층 금속(35)이 드러날 때까지감광막(36)을 제1건식식각한다.
삭제
이때 감광막(36)은 게이트전극(31a) 상부의 도전성 금속이 드러날 때까지 진행한다.
이에 의해서 감광막(36)은 차후에 데이터배선과 소오스전극과 드레인전극 및 소오스패드가 형성될 영역상에 잔존한다.
그리고 에싱(ashing)공정을 진행한 후 도 3d에 도시한 바와 같이 제2습식식각과 제2건식식각 공정을 진행하여, 절연막(32)이 드러날때까지 제2, 제1반도체층(35,34)을 식각하여, 상기 게이트전극(31a) 상부에 아일랜드형태로 식각된 액티브층(37)을 형성한다.
이와 동시에 상기 게이트 배선과 교차하여 일 방향으로 형성되고 끝단에 소오스패드(38c)가 형성된 다수의 데이터 배선과, 상기 데이터 배선에서 일 방향으로 돌출 연장된 소오스전극(38a)과, 이와는 소정간격 이격된 드레인 전극(38b)을 형성한다.
상기에서 제2건식식각 공정을 진행할 때 게이트전극(31a) 상부의 제1반도체층(33)이 드러나도록 불순물이 도핑된 제2반도체층(34)을 과도식각한다.
다음에 마스크 공정으로 상기 게이트패드에 콘택홀을 갖도록 절연막(32)을 식각한다.
이후에 콘택홀 및 드레인전극을 포함한 기판(30) 전면에 투명한 도전성금속을 증착하고 패터닝하여, 상기 드레인전극과 직접 콘택되게 화소영역에 화소전극(39a)을 형성하고, 게이트패드(31b)와 콘택되도록 콘택홀 및 이에 인접한 절연막(32)상에 게이트패드단자(39b)를 형성하고, 소오스패드(38c)를 감싸도록 소 오스패드단자(39c)를 형성한다.
상기에 설명한 바와 같이 종래에는 하부기판의 제작공정시에 상기 게이트배선과 데이터배선의 끝단에 형성된 게이트패드와 소오스패드를 오픈하기 위해 별도의 콘택홀 형성 공정이 필요하여 공정 단순화에 한계가 있었다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 게이트패드나 소오스패드 오픈공정을 상,하부기판을 합착시킨 후에 에천트에 담가서 진행하여 공정을 단순화 시킬 수 있는 액정표시소자의 제조방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자의 제조방법은 하부기판상에 게이트배선, 데이터배선, 박막트랜지스터 및 화소전극을 구비한 박막트랜지스터 어레이를 형성하는 단계; 상부기판에 칼라필터 어레이를 형성하는 단계; 상기 상,하부기판을 합착하는 단계; 합착된 상기 상,하부기판을 셀 단위로 절단하는 단계; 상기 합착된 상기 하부기판의 게이트배선 및 데이터배선의 패드를 오픈하는 단계를 포함함을 특징으로 한다.
그리고 상기 하부기판에 형성된 게이트패드나 소오스패드를 오픈하는 단계 전이나 후에 상기 셀에 액정을 주입하는 공정을 포함한다.
그리고 상기 상,하부기판을 합착하는 단계 이전에 상기 상,하부기판에 배향막을 형성한 후 러빙하는 단계; 상기 상,하부기판에 씰링 및 스페이싱을 하는 단계 를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시소자의 제조방법에 대하여 설명하기로 한다.
도 4a와 도 4b는 본 발명의 실시예에 따른 액정표시소자의 제조과정을 개략적으로 나타낸 플로우 챠트이다.
액정표시소자는 복수개의 게이트배선들이 일정한 간격으로 배열되고, 복수개의 데이터배선들이 일정한 간격을 갖고 상기 게이트배선들과 수직한 방향으로 배열되어 매트릭스 형태의 화소영역을 형성하며, 각 화소영역에는 박막트랜지스터와 화소전극이 형성되는 하부기판과, 블랙매트릭스 및 칼라필터층이 형성되는 상부기판과, 상기 상부기판과 하부기판 사이에 주입되는 액정층을 구비하여 구성된다.
이와 같이 구성된 액정표시소자의 제조공정은 기판 제작 공정, 셀(Cell) 제조 공정 및 모듈(Module) 공정의 세가지 공정으로 나눌 수 있다.
이때 하부기판은 상기 게이트배선과 데이터배선의 끝단에 각각 게이트패드와 소오스패드가 구비되어 있는데, 본 발명에서는 도 4a와 도 4b에 도시한 바와 같이 게이트패드와 소오스패드의 오픈 공정을 종래에서와 같이 상기 기판 제작 공정 중에 진행하는 것이 아니고, 셀 제조공정 중에 진행하기 위한 것이다.
먼저, 기판 제작 공정은 세정된 유리 기판을 사용하여 각각 하부기판 제작(박막트랜지스터 제작)(S10_1) 공정과 상부기판 제작(칼라필터 제작)(S10_2) 공정으로 나눈다.
이때 하부기판 제작공정은 하부기판 상에 게이트배선, 데이터배선, 박막트랜 지스터 및 화소전극을 구비한 박막트랜지스터 어레이를 형성하는 공정을 말하는 것이며, 상부기판 제작공정은 차광막이 형성된 상부기판상에 염료나 안료를 사용하여 R(Red), G(Green), B(Blue) 색상의 칼라필터층을 형성하고, 칼라필터층을 포함한 상부기판 전면에 공통전극(ITO:Indium Tin Oxide)을 형성하는 칼라필터 어레이를 형성하는 공정을 일컫는다.
또한 셀 공정은 도 4a에 도시한 바와 같이 완성된 하부기판과 상부기판에 구동 회로를 첨가하면 신호 구동이 가능한 단위 액정 셀 상태로 제작하는 공정을 말하는 것으로, 이와 같은 셀 공정은 액정 분자의 배향을 위한 배향처리 공정(S11)과, 씰링 및 스페이싱 공정(S12)과, 상, 하부기판 합착공정(S13)과, 스크라이브&브레이크 공정(S14)과, 게이트패드 및/또는 소오스패드 오픈 공정(S15)과, 액정주입 공정(S16)과, 액정 주입구 봉합 공정(S17)과, 편광판 부착 공정(S18)으로 크게 나눌 수 있다.
좀 더 자세하게는 상기 셀 공정은 액정 분자의 균일한 배향을 형성하여 정상적인 액정 구동이 가능하게 하고, 균일한 디스플레이 특성을 갖게하기 위해 배향막을 형성한 후 러빙하는 배향처리 공정(S11)과, 박막트랜지스터 공정이 완료된 상기 하부기판과 칼라필터 공정이 완료된 상기 상부기판의 두 기판 사이에 일정한 간격이 유지되도록 스페이서(Spacer)를 산포하고 씨일재를 형성하는 씰링 및 스페이싱 공정(S12)과, 상기 하부기판과 상부기판을 합착하는 공정(S13)과, 상기 하부기판 및 상부기판상에 형성된 복수개의 셀을 분리시키기 위한 스크라이브&브레이크 공정(S14)과, 상기 분리된 셀의 게이트패드와 소오스패드를 오픈시키는 공정(S15)과, 상기 각각의 셀 사이에 모세관 현상과 압력차를 이용해서 액정을 주입하는 공정(S16)과, 액정 주입이 완료된 셀의 액정이 흘러나오는 것을 막아주기 위해 액정 주입구를 봉합하는 공정(S17)과, 상기 셀의 양면에 편광판을 부착하는 공정(S18)을 통하여 진행된다.
또한, 도 4b에 도시한 바와 같이 게이트패드 및/또는 소오스패드 오픈 공정(S17a)은 액정 주입구 봉합 공정(S17)과 편광판 부착 공정(S18) 사이에 진행할 수도 있다.
다음에 모듈 공정(S19)은 신호처리를 위한 회로부를 제작하고 박막트랜지스터 액정표시소자 패널(Panel)과 신호처리 회로부를 연결시켜 모듈을 제작하는 공정이다.
상기에 설명한 바와 같이 본 발명에서는 하부기판의 게이트패드와 소오스패드의 오픈 공정을 기판 제작 공정중에 진행하는 것이 아니라, 셀 공정 중 특히, 스크라이브&브레이크 공정에 의해서 셀 단위로 나눈 후 또는 셀에 액정을 주입한 후에 액정 주입구를 봉합한 후에 진행하는 것에 특징이 있다.
다음에 상기와 같은 액정표시소자의 제조과정 중에서 하부기판의 제조방법 및 합착후 게이트패드 및/또는 소오스패드의 오픈 공정에 대해서 실시예별로 좀 더 자세히 설명하기로 한다.
제1실시예
도 5a 내지 도 5c는 본 발명의 제1실시예에 따른 액정표시소자의 하부기판의 제조방법을 나타낸 공정단면도이다.
본 발명의 제1실시예는 5개의 마스크를 이용해서 액정표시소자의 하부기판을 제작한 후에 셀 공정에서 게이트패드와 소오스패드를 모두 오픈하는 방법을 나타낸 것이다.
도 5a 내지 도 5c에서 'A'와 'B'와 'C'영역은 각각 박막트랜지스터와 게이트패드와 소오스패드영역을 나타낸 것이다.
먼저, 도 5a에 도시한 바와 같이 투명한 기판(50) 상에 도전성 금속을 증착하고 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트패드(51b)와 상기 게이트패드(51b)에서 일 방향으로 연장된 게이트배선과 상기 게이트배선에서 일 방향으로 돌출 형성된 게이트전극(51a)을 형성한다.
다음으로, 상기 게이트전극(51a)이 형성된 기판의 전면에 절연막(52)과, 액티브층을 형성하기 위한 제1, 제2반도체층(아몰퍼스실리콘, 불순물 아몰퍼스실리콘)(53,54)을 차례로 형성한다.
다음으로 도 5b에 도시한 바와 같이, 액티브층을 형성하기 위한 마스크를 이용해서 상기 제1, 제2반도체층(53,54)을 패터닝하여, 상기 게이트전극(51a) 상부에 아일랜드형태로 식각된 액티브층(55)을 형성한다.
다음으로, 도 5c에 도시한 바와 같이, 상기 액티브층(55)이 형성된 기판(50)의 전면에 도전성 금속을 증착하고 패터닝하여, 상기 게이트배선과 교차하여 일 방향으로 형성되고 끝단에 소오스패드(56c)가 형성된 다수의 데이터배선과, 상기 데이터배선에서 상기 게이트전극(51a)의 일측 방향으로 돌출 연장된 소오스전극(56a)과, 소오스전극(56a)과는 소정간격 이격된 드레인전극(56b)을 형성한다.
상기 도전성 금속을 패터닝할 때, 소오스전극(56a)과 드레인전극(56b) 사이의 상기 제2반도체층(54)을 과도식각한다.
이후에 상기 드레인전극(56b)을 포함한 기판(50)의 전면에 보호층(57)을 형성한다.
그리고 상기 보호층(57)을 식각하여 상기 드레인 전극(56b) 상부에 드레인 콘택홀을 형성한다.
다음에 상기 드레인 콘택홀이 형성된 보호층(57) 상에 투명한 도전성 금속을 증착하고 패터닝하여, 상기 드레인 콘택홀과 콘택되게 화소영역에 화소전극(58)을 형성한다.
이때, 상기 화소전극(58)은 데이터배선과 소정면적으로 겹쳐지게 구성하여도 좋다.
상기와 같은 방법에 의해서 하부기판을 제작한 후에, 액정 분자의 배향을 위한 배향처리 공정(S11)과, 씰링 및 스페이싱 공정(S12)과, 상, 하부기판 합착공정(S13)과, 스크라이브&브레이크 공정(S14)을 진행하여 셀 단위로 분리한다.
이후에 상기 도 5c에 도시된 바와 같이 게이트패드(51b)와 소오스패드(56c)가 모두 오픈되어 있지 않기 때문에, 게이트패드(51b)와 소오스패드(56c)를 오픈하는 공정을 진행한다.
먼저, 게이트패드(51b)의 오픈 공정은 도 7과 도 8a 및 도 8b에 도시한 바와 같이 액정 셀의 노출된 게이트패드(51b) 부분을 절연막 에천트(etchant)(70)에 담가서 게이트패드(51b)상에 형성된 절연막(52)과 보호막(57)을 제거하여 진행한다.
게이트패드(51b)를 오픈하기 전후의 모습은 도 8a와 도 8b에 도시된 바와 같다.
다음에 소오스패드(56c)의 오픈 공정은 도 9와 도 10a 및 도 10b에 도시한 바와 같이 액정 셀의 노출된 소오스패드(56c) 부분을 절연막 에천트(etchant)(90)에 담가서 소오스패드(56c)상에 형성된 보호막(57)을 제거하므로써 진행한다.
소오스패드(56c)를 오픈하기 전후의 모습은 도 10a와 도 10b에 나타난 바와 같다.
미설명 부호 80, 81, 82, 83은 각각 상부기판, 블랙매트릭스, 공통전극 및 씨일재이다.
이때 절연막과 보호막은 실리콘질화막(SiNx)이나 실리콘산화막(SiO2)으로 구성되었고, 이러한 물질의 에천트는 씨일재에 영향을 주지 않기 때문에 게이트패드나 소오스패드를 절연막 에천트에 담가도 셀 내(즉, 액정패널 내)부에는 손상을 주지 않는다.
상기와 같이 게이트패드와 소오스패드를 오픈한 후에는 모세관 현상과 압력차를 이용해서 셀에 액정을 주입하는 공정(S16)과, 액정 주입이 완료된 셀의 액정이 흘러나오는 것을 막아주기 위해 액정 주입구를 봉합하는 공정(S17)과, 상기 셀의 양면에 편광판을 부착하는 공정(S18)을 진행한다.
상기에서 게이트패드와 소오스패드의 오픈 공정은 기판 제작 공정이 아닌 셀 공정에서 진행하는 것으로 셀 분리후 액정을 주입한 후에 진행할 수도 있다.
한편, 게이트패드와 소오스패드를 오픈하는 공정은 상기에서와 같이 에천트 에 담가서 진행하는 방법 외에도, 대기압 상태에서 노즐을 통해 게이트패드와 소오스패드에 플라즈마를 흘려주는 대기압 플라즈마 식각법이나 레이저로 직접 게이트패드와 소오스패드를 식각하는 레이저 식각법을 사용할 수도 있다.
제2실시예
도 6a 내지 도 6c는 본 발명의 제2실시예에 따른 액정표시소자의 하부기판의 제조방법을 나타낸 공정단면도이다.
본 발명의 제2실시예는 3개의 마스크를 이용해서 액정표시소자의 하부기판을 제조한 후에 게이트패드를 오픈하는 방법에 대한 것이다.
도 6a 내지 도 6c에서 'A'와 'B'와 'C'영역은 각각 박막트랜지스터와 게이트패드와 소오스패드영역을 나타낸 것이다.
먼저, 도 6a에 도시한 바와 같이 투명한 기판(60) 상에 도전성 금속을 증착하고 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트패드(61b)와 상기 게이트패드(61b)에서 일 방향으로 연장된 게이트배선과 상기 게이트배선에서 일 방향으로 돌출 형성된 게이트전극(61a)을 형성한다.
다음으로, 상기 게이트전극(61a)이 형성된 기판의 전면에 절연막(62)과, 액티브층을 형성하기 위한 제1, 제2반도체층(아몰퍼스실리콘, 불순물 아몰퍼스실리콘)(63,64)을 차례로 형성한다.
이후에 도 6b에 도시한 바와 같이, 상기 제2반도체층(64)상에 도전성 금속(65)을 증착하고, 도전성 금속(65)상에 감광막(66)을 도포한다.
다음에 회절 노광 및 현상 공정으로 두께를 달리하는 감광막(66)을 패터닝한 다.
이때 감광막(66)은 차후에 소오스/드레인전극 및 소오스패드가 형성될 부분의 두께가 게이트전극(61a) 상부에서의 두께보다 두껍게 형성되도록 한다.
이후에 도 6c에 도시한 바와 같이 제1습식식각과 제1건식식각 공정을 진행하여 감광막(66)과 도전층 금속(65)을 함께 식각한다.
이때 감광막(66)은 게이트전극(61a) 상부의 도전성 금속이 드러날 때까지 진행한다.
이에 의해서 감광막(66)은 차후에 데이터배선과 소오스전극과 드레인전극 및 소오스패드가 형성될 영역상에 잔존한다.
그리고 에싱(ashing)공정을 진행한 후 도 6d에 도시한 바와 같이 제2습식식각과 제2건식식각 공정을 진행하여, 절연막(62)이 드러날때까지 제2, 제1반도체층(65,64)을 식각하여, 상기 게이트전극(61a) 상부에 아일랜드형태로 식각된 액티브층(67)을 형성한다.
이와 동시에 상기 게이트 배선과 교차하여 일 방향으로 형성되고 끝단에 소오스패드(68c)가 형성된 다수의 데이터 배선과, 상기 데이터 배선에서 일 방향으로 돌출 연장된 소오스 전극(68a)과, 이와는 소정간격 이격된 드레인 전극(68b)을 형성한다.
상기에서 제2건식식각 공정을 진행할 때 게이트전극(61a) 상부의 제1반도체층(63)이 드러나도록 불순물이 도핑된 제2반도체층(64)을 과도식각한다.
다음에 드레인전극이 형성된 기판(60) 상부에 투명한 도전성금속을 증착하고 패터닝하여, 상기 드레인전극과 직접 콘택되게 화소영역에 화소전극(69)을 형성한다.
이때, 상기 화소전극(69)은 데이터배선과 소정면적으로 겹쳐지게 구성하여도 좋다.
상기와 같은 방법에 의해서 하부기판을 제작한 후에, 액정 분자의 배향을 위한 배향처리 공정(S11)과, 씰링 및 스페이싱 공정(S12)과, 상, 하부기판 합착공정(S13)과, 스크라이브&브레이크 공정(S14)을 진행하여 셀 단위로 분리한다.
상기와 같은 방법으로 하부기판을 제조하면 도 6d에서와 같이 소오스패드(68c)는 오픈되어 있고, 게이트패드(61b)상에는 절연막(62)이 형성되어 있다.
상기에서와 같이 게이트패드(61b)가 오픈되어 있지 않기 때문에, 게이트패드(61b)를 오픈하는 공정을 진행한다.
먼저, 게이트패드(61b)의 오픈 공정은 도 7에 도시된 것과 동일한 방법으로 액정 셀의 노출된 게이트패드(61b)부분을 절연막 에천트(etchant)(70)에 담가서 게이트패드(61b)상에 형성된 절연막(62)을 제거하여 진행하는 것이다.
이때 소오스패드 오픈 공정은 별도로 필요하지 않다.
이때 절연막(62)은 실리콘질화막(SiNx)이나 실리콘산화막(SiO2)으로 구성되었고, 이러한 물질의 에천트는 씨일재에 영향을 주지 않기 때문에 게이트패드를 절연막 에천트에 담가도 셀 내(즉, 액정패널 내)부에는 손상을 주지 않는다.
상기와 같이 게이트패드를 오픈한 후에는 모세관 현상과 압력차를 이용해서 셀에 액정을 주입하는 공정(S16)과, 액정 주입이 완료된 셀의 액정이 흘러나오는 것을 막아주기 위해 액정 주입구를 봉합하는 공정(S17)과, 상기 셀의 양면에 편광판을 부착하는 공정(S18)을 진행한다.
상기 게이트패드의 오픈 공정은 기판 제작 공정이 아닌 셀 공정에서 진행한다는 것에 특징이 있는 것으로 셀을 분리하고 액정을 주입한 후에 진행할 수도 있다.
한편, 게이트패드를 오픈하는 공정은 에천트에 담가서 진행하는 방법 외에도, 대기압 상태에서 노즐을 통해 게이트패드에 플라즈마를 흘려주는 대기압 플라즈마 식각법이나 레이저로 직접 게이트패드를 식각하는 레이저 식각법을 사용할 수도 있다.
또한 본 발명은 상기 실시예에 한정되는 것이 아니라, 상기 실시예로부터 당업자라면 용이하게 도출할 수 있는 여러 가지 형태를 포함한다.
상기와 같은 본 발명의 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
게이트패드 및/또는 소오스패드 오픈 공정이 필요할 때, 하부기판 제작공정에서 진행하지 않고 상,하부기판 합착후 셀 단위로 분리시킨 후에 에천트에 담가서 한번에 진행하므로, 기판 제작공정을 단순화시킬 수 있다.

Claims (10)

  1. 하부기판상에 게이트배선, 데이터배선, 박막트랜지스터 및 화소전극을 구비한 박막트랜지스터 어레이를 형성하는 단계;
    상부기판에 칼라필터 어레이를 형성하는 단계;
    상기 상,하부기판을 합착하는 단계;
    합착된 상기 상,하부기판을 셀 단위로 절단하는 단계;
    상기 셀 단위로 절단된 결과물의 상기 하부기판에 게이트패드와 소오스패드를 오픈하는 단계를 포함함을 특징으로 하는 액정표시소자의 제조방법.
  2. 제1항에 있어서,
    상기 게이트패드나 소오스패드는 절연막 에천트에 담가서 오픈하는 것을 특징으로 하는 액정표시소자의 제조방법.
  3. 제1항에 있어서,
    상기 박막트랜지스터 어레이를 형성하는 단계는
    상기 하부기판 상에 일방향으로 게이트배선과, 상기 게이트배선의 일 끝단에 게이트패드와, 상기 게이트배선에서 일 방향으로 돌출 형성되도록 게이트전극을 형성하는 단계;
    상기 게이트패드를 포함한 상기 하부기판의 전면에 절연막을 형성하는 단계;
    상기 게이트전극 상부의 상기 절연막상에 아일랜드 형태의 액티브층을 형성하는 단계;
    상기 게이트배선과 교차되어 화소영역을 정의하는 데이터배선과, 상기 데이터배선의 끝단에 소오스패드와, 상기 데이터배선에서 상기 게이트전극의 일측 방향으로 돌출 연장된 소오스전극과, 상기 소오스전극과 소정간격 이격된 드레인전극을 형성하는 단계;
    상기 드레인전극에 콘택홀을 가지며 상기 게이트패드와 상기 소오스패드를 포함한 상기 하부기판의 전면에 보호층을 형성하는 단계;
    상기 콘택홀을 통해 드레인전극과 콘택되게 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 하는 액정표시소자의 제조방법.
  4. 제3항에 있어서,
    상기 하부기판에 형성된 상기 게이트패드를 오픈하는 공정은
    합착후 셀 단위로 분리된 상기 하부기판에 형성된 게이트패드 부분을 절연막 에천트에 담가서 상기 게이트패드 상부의 상기 절연막과 상기 보호막을 제거하는 단계를 포함함을 특징으로 하는 액정표시소자의 제조방법.
  5. 제3항에 있어서,
    상기 하부기판에 형성된 소오스패드를 오픈하는 공정은
    합착후 셀 단위로 분리된 상기 하부기판에 형성된 소오스패드 부분을 에천트 에 담가서 상기 소오스패드 상부의 보호막을 제거하는 단계를 포함함을 특징으로 하는 액정표시소자의 제조방법.
  6. 제1항에 있어서,
    상기 박막트랜지스터 어레이 공정은
    하부기판 상에 일방향으로 게이트배선과, 상기 게이트배선의 일 끝단에 게이트패드와, 상기 게이트배선에서 일 방향으로 돌출 형성되도록 게이트전극을 형성하는 단계;
    상기 게이트전극이 형성된 상기 하부기판의 전면에 절연막을 형성하는 단계;
    상기 게이트전극을 포함한 상기 하부기판 전면에 반도체층과 도전층을 차례로 형성하는 단계;
    마스크물질을 이용한 두 번의 식각공정으로 상기 게이트전극 상부에 아일랜드 형태의 액티브층을 형성하고, 상기 게이트배선과 교차되어 화소영역을 정의하는 데이터배선과, 상기 데이터배선의 끝단에 소오스패드와, 상기 데이터배선에서 상기 게이트전극의 일측 방향으로 돌출 연장된 소오스전극과, 상기 소오스전극과 소정간격 이격된 드레인전극을 형성하는 단계;
    상기 드레인전극과 직접 콘택되게 화소영역에 화소전극을 형성하는 단계를 포함함을 특징으로 하는 액정표시소자의 제조방법.
  7. 제6항에 있어서,
    상기 하부기판에 형성된 게이트패드를 오픈하는 공정은
    합착후 셀 단위로 분리된 상기 하부기판에 형성된 게이트패드 부분을 에천트에 담가서 상기 게이트패드 상부의 상기 절연막을 제거하는 단계를 포함함을 특징으로 하는 액정표시소자의 제조방법.
  8. 제1항에 있어서,
    상기 하부기판에 형성된 게이트패드나 소오스패드를 오픈하는 단계 전이나 후에 상기 셀에 액정을 주입하는 공정을 포함함을 특징으로 하는 액정표시소자의 제조방법.
  9. 제1항에 있어서,
    상기 상,하부기판을 합착하는 단계 이전에 상기 상,하부기판에 각각 배향막을 형성한 후 러빙하는 단계;
    상기 상,하부기판에 씰링 및 스페이싱을 하는 단계를 더 포함함을 특징으로 하는 액정표시소자의 제조방법.
  10. 제1항에 있어서,
    상기 게이트패드나 소오스패드는 대기압 상태에서 노즐을 통해 플라즈마를 흘려주는 대기압 플라즈마 식각법이나 레이저 식각법을 사용하여 오픈하는 것을 더 포함함을 특징으로 하는 액정표시소자의 제조방법.
KR1020020043305A 2002-07-23 2002-07-23 액정표시소자의 제조방법 Expired - Fee Related KR100710158B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020043305A KR100710158B1 (ko) 2002-07-23 2002-07-23 액정표시소자의 제조방법
US10/422,724 US6897099B2 (en) 2002-07-23 2003-04-25 Method for fabricating liquid crystal display panel
CNB031410111A CN1277150C (zh) 2002-07-23 2003-05-23 液晶显示板的制造方法
US11/099,587 US7527989B2 (en) 2002-07-23 2005-04-06 Method for fabricating liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020043305A KR100710158B1 (ko) 2002-07-23 2002-07-23 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20040009378A KR20040009378A (ko) 2004-01-31
KR100710158B1 true KR100710158B1 (ko) 2007-04-20

Family

ID=37318300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020043305A Expired - Fee Related KR100710158B1 (ko) 2002-07-23 2002-07-23 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100710158B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702586B1 (ko) * 2004-12-23 2007-04-02 삼성에스디아이 주식회사 평판 표시 장치의 제조방법
KR101013008B1 (ko) * 2008-08-27 2011-02-10 한국건설기술연구원 교량 배수장치 및 그 시공방법
KR102819936B1 (ko) 2020-11-27 2025-06-13 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치, 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058273A (ko) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058273A (ko) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020020058273

Also Published As

Publication number Publication date
KR20040009378A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4759089B2 (ja) 液晶表示装置の製造方法
KR101201304B1 (ko) 액정표시장치 및 그의 제조방법
TW200424626A (en) Method of manufacturing liquid crystal display device
US6897099B2 (en) Method for fabricating liquid crystal display panel
KR100519372B1 (ko) 액정표시장치 및 그 제조방법
KR100698042B1 (ko) 액정표시소자 및 그 제조방법
KR100710158B1 (ko) 액정표시소자의 제조방법
KR20000019504A (ko) 액정 표시 장치 제조 방법
KR101123452B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100926433B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101023715B1 (ko) 액정표시장치의 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100983579B1 (ko) 액정표시장치 및 그의 제조방법
KR20040036987A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101232166B1 (ko) 액정표시장치 및 그의 제조방법
KR100904268B1 (ko) 액정표시소자 및 그의 제조방법
KR101252480B1 (ko) 액정표시소자 및 그 제조방법
KR20050068457A (ko) 박막 트랜지스터 어레이 기판 및 이의 형성 방법
KR100889536B1 (ko) 액정표시장치 및 이를 이용한 액정표시소자의 제조방법
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same
KR100859470B1 (ko) 액정표시소자 및 그 제조방법
KR100463871B1 (ko) 액정표시장치 및 그 제조방법
KR100875187B1 (ko) 액정표시소자
KR20090035976A (ko) 액정표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200417

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200417

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000