KR100698042B1 - 액정표시소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 패턴된 스페이서(patterned spacer)를 액티브 영역(active area) 외곽에도 형성하여 더미 시일재의 셀갭 수율을 향상시키기 위한 액정표시소자 및 그 제조 방법에 관한 것으로, 더미 영역과 액티브 영역으로 구분되는 제 1, 제 2 기판과, 상기 액티브 영역 주변부의 상기 제 1 기판 및 제 2 기판 사이에 형성된 메인 시일재와, 상기 제 1 기판의 더미 영역에 형성되는 EPD 홀과, 상기 EPD 홀이 형성된 상기 더미 영역의 상기 제 1 기판 및 제 2 기판 사이에 형성되는 더미 시일재와, 상기 더미 영역의 제 1 기판 및 제 2 기판 사이에 형성되는 패턴된 스페이서와, 상기 액티브 영역의 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함하여 구성되는 것이다.

패턴된 스페이서, 더미 시일재, EPD 홀, 액정표시소자

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device And Method For Manufacturing The Same}

도 1은 종래의 액정표시소자 시일 패턴 평면도.

도 2a는 종래의 박막트랜지스터 어레이 기판의 레이 아웃도

도 2b는 도 2a의 Ⅰ-Ⅰ' 선상의 단면도

도 3a는 종래의 칼라필터 어레이 기판의 레이 아웃도

도 3b는 도 3a의 Ⅱ-Ⅱ' 선상의 단면도

도 4a는 종래의 더미 시일재에 의해 셀갭 불량이 발생되는 액정표시소자의 평면도

도 4b는 도 4a의 Ⅲ-Ⅲ' 선상의 단면도

도 5는 본 발명에 따른 액정표시소자의 시일재 및 스페이서 패턴 평면도

도 6a는 도 5에서 각 패널 영역의 제 1 기판 레이 아웃도

도 6b는 도 6a의 Ⅳ-Ⅳ' 선상의 단면도

도 7a는 도 5에서 각 패널 영역의 제 2 기판 레이 아웃도

도 7b는 도 7a의 Ⅴ-Ⅴ' 선상의 단면도

도 8은 도 5의 Ⅵ-Ⅵ' 선상의 단면도

도 9a 내지 도 9d는 본 발명에 따른 박막트랜지스터 어레이 기판의 공정 단 면도

도 10a 내지 10c는 본 발명에 따른 칼라 필터 어레이 기판의 공정 단면도

*도면의 주요부분에 대한 부호의 설명

1 : 제 1 기판 2a : 게이트 전극

3 : 데이라 라인 3a : 소오스 전극

3b : 드레인 전극 4 : 화소 전극

5 : 게이트 절연막 6 : 반도체층

7 : 보호막 8, 15 : 배향막

9 : 콘택 홀 9a : EPD 홀

10 : 메인 시일재 11 : 제 2 기판

12 : 블랙매트릭스층 13 : 칼라 필터층

14 : 공통 전극 16a, 16b : 패턴된 스페이서

17 : 액정층 20 : 더미 시일재

본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 셀갭(cell gap)을 유지하기 위하여 형성되는 패턴된 스페이서(patterned spacer)를 액티브 영역(active area) 외곽에도 형성하여 셀갭 수율을 향상시키기 위한 액정표시소자 및 그 제조 방법에 관한 것이다.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)을 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.

이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 특징 및 장점과 배치되는 면이 많이 있다. 따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.

여기서, 상기 제 1 유리 기판 (TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터를 구비한 박막트랜지스터 어레이가 형성된다.

그리고 제 2 유리 기판(칼라필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극을 구비한 칼라필터 어레이가 형성된다. 여기서, 상기 공통전극은 액정표시소자의 모드(예를들면, 횡전계 방식)에 따라 제 1 기판에 형성될 수 있다

이와 같은 상기 제 1, 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 시일재(sealant)에 의해 합착되어 상기 두 기판사이에 액정이 주입된다.

이 때, 액정 주입 방법은 상기 시일재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.

이와 같이 두 기판을 합착한 후 상기 합착된 두 기판 사이에 액정을 주입하 는 주입식 액정표시소자 제조 방법에 있어서는 공정 시간이 많이 소모되고 대면적의 액정표시소자를 제조하기에는 한계가 있으므로, 최근에는 기판을 합착하기 전에 기판에 액정을 적하한 다음 두 기판을 합착하는 방법들이 제안되고 있다.

따라서, 주입식 액정표시소자 제조 방법에서는 두 기판 사이의 셀갭을 균일하게 유지하기 위해, 기판을 합착하기 전에 기판에 볼 스페이서(ball spacer)를 산포하였지만, 액정 적하식 액정표시소자의 제조 방법에서는 상기 볼 스페이서로는 셀갭을 유지하기 곤란하므로 스페이서가 기판에 고정되는 패턴된 스페이서(patterned spacer or column spacer)를 사용한다.

이와 같은 패턴된 스페이서를 이용한 종래의 액정표시소자 및 그 제조 방법을 설명하면 다음과 같다.

도 1은 종래의 패턴된 스페이서를 이용한 액정표시소자의 제조 방법을 설명하기 위한 액정표시소자의 레이 아웃도이다.

일반적으로, 액정표시소자는 하나의 유리 기판에 하나의 액정표시소자를 형성하는 것이 아니라 대형 모 기판(mother substrate)에 액정표시소자의 사이즈에 다소 차이가 있지만 복수개의 액정표시소자(단위 패널(panel))가 설계되어 복수개의 액정표시소자를 형성한 다음, 개개의 액정표시소자별로 절단(스크라이빙(scribing) 및 브래이킹(breaking) 공정) 및 가공한다.

따라서, 도 1에서는 두 개의 모 기판에 복수개의 단위 패널(액티브 영역, A/A)이 배열된 상태에서, 상기 두 기판을 합착 고정함은 물론 내부에 액정을 유지하기 위한 메인 시일재(10)와, 상기 단위 패널(액티브 영역)이외의 더미 영역에 상 기 합착되는 두 기판의 셀갭을 균일하게 유지하기 위한 더미 시일재(20)를 도시하였다.

이와 같은 각 단위패널의 박막트랜지스터 어레이가 형성된 제 1 기판의 구성을 설명하면 다음과 같다.

도 2a는 도 1에서 각 패널 영역의 제 1 기판 레이 아웃도이고, 도 2b는 도 2a의 Ⅰ-Ⅰ' 선상의 단면도이다.

상술한 바와 같이, 박막트랜지스터 어레이가 형성되는 제 1 기판(1)에는, 도 2a에 도시한 바와 같이, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인(2)과, 상기 각 게이트 라인(2)과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인(3)과, 상기 각 게이트 라인(2)과 데이터 라인(3)이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극(4)과, 상기 게이트 라인(2)의 신호에 의해 스위칭되어 상기 데이터 라인(3)의 신호를 상기 각 화소 전극(4)에 전달하는 복수개의 박막 트랜지스터(TFT)가 형성된다.

여기서, 상기 박막트랜지스터(TFT)의 구조는, 도 2a 및 2b에 도시한 바와 같이, 상기 게이트 라인(2)에서 돌출되도록 제 1 기판(1)상에 게이트 전극(2a)이 형성되고, 상기 게이트 전극(2a)을 포함한 기판 전면에 게이트 절연막(5)이 형성된다. 그리고 상기 게이트 전극(2a) 상측의 게이트 절연막(5)위에 섬 모양으로 반도체층(6)이 형성되고, 상기 반도체층(6) 일측에 상기 데이터 라인(3)에서 돌출된 소오스 전극(3a)과 그 대향측에 드레인 전극(3b)이 형성된다. 그리고 상기 드레인 전극 상에 콘택 홀(9)을 갖도록 전면에 보호막(7)이 형성되고, 상기 콘택 홀(9)을 통 해 드레인 전극(3b)에 연결되도록 화소 영역에 화소 전극(4)이 형성된다. 그리고, 전면에 액정을 배향하기 위한 배향막(8)이 형성된다.

이 때, 상기 각 패널 영역(액티브 영역)에는 상술한 바와 같은 박막트랜지스터 어레이가 형성되지만, 상기 보호막(7)을 형성하고 상기 드레인 전극(3b) 상측의 보호막을 선택적으로 식각하여 콘택 홀(9)을 형성할 때 (패드 영역에서는 게이트 절연막(5)과 보호막(7)이 식각되어 패드 콘택 홀이 형성됨) 식각 정도를 측정하고 조정하기 위하여 더미 영역에 EPD(End Point Detection) 홀(9a)이 형성된다.

즉, 상기 드레인 전극(3b)상에 형성된 콘택 홀(9)은 폭이 좁으면서 깊게 홀이 형성되므로, 과 식각하면 드레인 전극(3b)에 손상을 줄 수 있고 식각이 충분하지 않으면 드레인 전극과 화소 전극의 콘택에 불량이 발생하기 쉽다. 따라서, 상기 콘택 홀(9)의 식각 정도를 조절하기 위해 더미 영역에 EPD 홀(9a)을 형성한다.

또한, 칼라필터 어레이가 형성된 제 2 기판의 구성을 설명하면 다음과 같다.

도 3a는 도 1에서 각 패널 영역의 제 2 기판 레이 아웃도이고, 도 3b는 도 3a의 Ⅱ-Ⅱ' 선상의 단면도이다.

즉, 제 2 기판(11)에 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(12)이 형성되고, 각 화소 영역에 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(13)이 형성되며, 상기 칼라 필터층(13)을 포함한 기판 전면에 화상을 구현하기 위한 공통 전극(14)이 형성된다. 그리고, 상기 공통 전극(14) 상에 일정 간격을 갖고 패턴된 스페이서(16)가 형성되고, 상기 패턴된 스페이서(16)를 포함한 기판 전면에 액정을 배향하기 위한 배향막(15)이 형성된다. 이 때, 상기 패 턴된 스페이서(16)는 각 패널의 액티브 영역에만 형성되고, 더미 영역에는 형성되지 않는다.

이와 같이 형성된, 제 1 기판 또는 제 2 기판에, 도 1에 도시한 바와 같이, 각 패널 영역의 가장자리에 메인 시일재(10)를 형성하고 더미 영역에 더미 시일재(20)를 형성하고 기판에 액정을 적하한 다음 두 기판을 합착한다.

그러나, 이와 같은 종래의 액정표시장치 및 그 제조 방법에 있어서는 다음과 같은 문제점이 있었다.

도 4a는 종래의 액정표시장치 및 그 제조 방법에 따른 문제점을 설명하기 위한 액정표시장치의 레이 아웃도이고, 도 4b는 도 4a의 Ⅲ-Ⅲ' 선상의 단면도이다.

상술한 바와 같이, 더미 영역에 EPD 홀(9a)과 더미 시일재(20)를 형성함에 있어서, 상기 EPD 홀(9a)이 형성된 부분에 더미 시일재(20)를 형성할 경우, 더미 시일재(20)에 의해 셀갭의 불량이 발생하게 된다.

즉, 반사형 또는 반투과형 액정표시장치의 셀갭은 대략 2.5㎛ 정도이다. 그리고, EPD 홀(9a)은 보호막의 종류에 따라 달라질 수 있으나, 2㎛ 정도의 유기 절연막을 보호막으로 사용하고 상기 EPD 홀(9a)은 게이트 절연막까지 제거하게 되므로 상기 EPD 홀(9a)은 상기 셀갭에 근접한 깊이를 갖게되므로 상기 EPD 홀(9a)에 더미 시일재(20)가 형성되면 두 기판의 합착 시 더미 시일재에 의해 셀갭 불량이 발생하고 상기 EPD 홀(9a)에 근접한 액티브 영역에서 겝 얼룩(30)이 발생한다.

또한, 상기와 같은 문제점을 해결하기 위해서는 더미 시일재가 형성되는 부분을 다른 부분으로 이동하던가 상기 EPD 홀의 형성 위치를 변경해야하는데, 모 기 판 사용 효율을 높이기 위해서는 더미 영역을 보다 넓게 확보하기가 곤란하여 EPD 홀 또는 더미 시일재의 위치를 변경하기가 어렵다. 또한, 각 단위 패널로 절단하기 위해서는 다른 영역과 동일한 설계 규칙을 적용해야 하므로 더미 시일재 또는 EPD 홀의 위치를 변경하기가 어렵다.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 상기 EPD 홀에 의해 더미 시일재의 셀갭 불량을 방지하기 위해 더미 영역에도 패턴된 스페이서가 형성되는 액정표시장치 및 그 제조 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는, 더미 영역과 액티브 영역으로 구분되는 제 1, 제 2 기판과, 상기 액티브 영역 주변부의 상기 제 1 기판 및 제 2 기판 사이에 형성된 메인 시일재와, 상기 제 1 기판의 더미 영역에 형성되는 EPD 홀과, 상기 EPD 홀이 형성된 상기 더미 영역의 상기 제 1 기판 및 제 2 기판 사이에 형성되는 더미 시일재와, 상기 더미 영역의 제 1 기판 및 제 2 기판 사이에 형성되는 패턴된 스페이서와, 상기 액티브 영역의 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 그 특징이 있다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시소자의 제조 방법은, 더미 영역과 액티브 영역으로 구분된 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 또는 제 2 기판의 더미 영역 및 액티브 영역에 패턴된 스페이서를 형성하는 단계와, 상기 액티브 영역 주변부의 상기 제 1 기판 및 제 2 기판 사이에 메인 시일재를 형성하는 단계와, 상기 제 1 기판의 더미 영역에 EPD 홀을 형성하는 단계와, 상기 EPD 홀이 형성된 상기 더미 영역의 상기 제 1 기판 및 제 2 기판 사이에 더미 시일재를 형성하는 단계와, 상기 제 1 기판 또는 제 2 기판의 액티브 영역에 액정을 적하하는 단계와, 그리고 상기 제 1 기판 및 제 2 기판을 합착하는 단계를 포함하여 이루어짐에 그 특징이 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 액정표시소자 및 그 제조방법을 상세히 설명하면 다음과 같다.

도 5는 본발명에 따른 패턴된 스페이서를 이용한 액정표시소자의 제조 방법을 설명하기 위한 액정표시소자의 레이 아웃도이다.

기판에 복수개의 단위 패널(액티브 영역, A/A)이 배열된 상태에서, 상기 두 기판을 합착 고정함은 물론 내부에 액정을 유지하기 위한 메인 시일재(10)와, 상기 단위 패널(액티브 영역)이외의 더미 영역에 상기 합착되는 두 기판의 셀갭을 균일하게 유지하고 상기 메인 시일재(10)를 보호하기 위해 상기 메인 시일재(10)를 감싸도록 형성된 더미 시일재(20)를 도시하였다. 또한, 패턴된 스페이서(도시되지 않음)가 액티브 영역에만 형성되는 것이 아니라 더미 영역에도 패턴된 스페이서가 형성됨을 나타낸 것이다.

이와 같은 본 발명에 따른 각 단위패널의 박막트랜지스터 어레이가 형성된 제 1 기판의 구성을 설명하면 다음과 같다.

도 6a는 도 5에서 각 패널 영역의 제 1 기판 레이 아웃도이고, 도 6b는 도 6a의 Ⅳ-Ⅳ' 선상의 단면도이다.

상술한 바와 같이, 박막트랜지스터 어레이가 형성되는 제 1 기판(1)에는, 도 6a에 도시한 바와 같이, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인(2)과, 상기 각 게이트 라인(2)과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인(3)과, 상기 각 게이트 라인(2)과 데이터 라인(3)이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극(4)과, 상기 게이트 라인(2)의 신호에 의해 스위칭되어 상기 데이터 라인(3)의 신호를 상기 각 화소 전극(4)에 전달하는 복수개의 박막 트랜지스터(TFT)가 형성된다.

여기서, 상기 박막트랜지스터(TFT)의 구조는, 도 6a 및 6b에 도시한 바와 같이, 상기 게이트 라인(2)에서 돌출되도록 제 1 기판(1)상에 게이트 전극(2a)이 형성되고, 상기 게이트 전극(2a)을 포함한 기판 전면에 게이트 절연막(5)이 형성된다. 그리고 상기 게이트 전극(2a) 상측의 게이트 절연막(5)위에 섬 모양으로 반도체층(6)이 형성되고, 상기 반도체층(6) 일측에 상기 데이터 라인(3)에서 돌출된 소오스 전극(3a)과 그 대향측에 드레인 전극(3b)이 형성된다. 그리고 상기 드레인 전극 상에 콘택 홀(9)을 갖도록 전면에 보호막(7)이 형성되고, 상기 콘택 홀(9)을 통해 드레인 전극(3b)에 연결되도록 화소 영역에 화소 전극(4)이 형성된다. 그리고, 전면에 액정을 배향하기 위한 배향막(8)이 형성된다.

이 때, 상기 각 패널 영역(액티브 영역)에는 상술한 바와 같은 박막트랜지스터 어레이가 형성되지만, 상기 보호막(7)을 형성하고 상기 드레인 전극(3b) 상측의 보호막을 선택적으로 식각하여 콘택 홀(9)을 형성할 때 (패드 영역에서는 게이트 절연막(5)과 보호막(7)이 식각되어 패드 콘택 홀이 형성됨) 식각 정도를 측정하고 조정하기 위하여 더미 영역에 EPD(End Point Detection) 홀(9a)이 형성된다.

즉, 상기 드레인 전극(3b)상에 형성된 콘택 홀(9)은 폭이 좁으면서 깊게 홀이 형성되므로, 과 식각하면 드레인 전극(3b)에 손상을 줄 수 있고 식각이 충분하 지 않으면 드레인 전극과 화소 전극의 콘택에 불량이 발생하기 쉽다. 따라서, 상기 콘택 홀(9)의 식각 정도를 조절하기 위해 더미 영역에 EPD 홀(9a)을 형성한다.

또한, 칼라필터 어레이가 형성된 제 2 기판의 구성을 설명하면 다음과 같다.

도 7a는 도 5에서 각 패널 영역의 제 2 기판 레이 아웃도이고, 도 7b는 도 7a의 Ⅴ-Ⅴ' 선상의 단면도이다.

즉, 제 2 기판(11)에 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(12)이 형성되고, 각 화소 영역에 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(13)이 형성되며, 상기 칼라 필터층(13)을 포함한 기판 전면에 화상을 구현하기 위한 공통 전극(14)이 형성된다. 그리고, 상기 공통 전극(14) 상에 일정 간격을 갖고 패턴된 스페이서(16a, 16b)가 형성되고, 상기 패턴된 스페이서(16)를 포함한 기판 전면에 액정을 배향하기 위한 배향막(15)이 형성된다. 이 때, 상기 패턴된 스페이서는 각 패널의 액티브 영역 뿐만 아니라 더미 영역에서도 형성된 것으로, 액티브 영역에 형성된 패턴된 스페이서(16a)는 기판의 셀갭을 유지하기 위한 것이고, 더미 영역에 형성된 패턴된 스페이서(16b)는 상기 EPD 홀(9a)에 의해 더미 시일재(20)에 셀갭 불량이 발생됨을 방지하기 위한 것이다. 여기서, 도면에는 도시되지 않았지만, 상기 배향막(15)을 러빙하면 상기 패턴된 스페이서(16a) 부근에서 배향 불량에 의한 빛샘 현상이 발생할 수 있으므로 이를 방지하기 위하여 상기 패턴된 스페이서(16a) 근처에도 상기 블랙매트릭스층(12)이 형성될 수 있다.

이와 같이 형성된, 제 1 기판 또는 제 2 기판에, 도 5에 도시한 바와 같이, 각 패널 영역의 가장자리에 메인 시일재(10)를 형성하고 상기 각 메인 시일재(10)를 감싸도록 더미 영역에 더미 시일재(20)를 형성하고, 제 1 기판 또는 제 2 기판에 액정을 적하한 다음 두 기판을 합착한다.

도 8은 도 5의 Ⅵ-Ⅵ' 선상의 단면도이다.

상술한 바와 같이, 더미 영역에 EPD 홀(9a)이 형성되고 상기 EPD 홀(9a)이 형성된 영역에 더미 시일재(20)를 형성하더라도 상기 더미 영역에 형성된 패턴된 스페이서(16b)에 의해 셀갭이 유지되므로 더미 시일재(20)에 의한 셀갭의 불량을 방지할 수 있다.

즉, 보호막의 종류에 따라 달라질 수 있으나, 2㎛ 정도의 유기 절연막을 보호막으로 사용하고 게이트 절연막까지 제거하여 EPD 홀(9a)을 형성하여, 상기 EPD 홀(a)이 반사형 또는 반투과형 액정표시장치의 셀갭에 근접한 깊이를 갖게되고 상기 EPD 홀(9a)에 더미 시일재(20)가 형성되더라도 두 기판의 합착 시 더미 영역에 형성된 패턴된 스페이서(16b)에 의해 셀갭이 유지되므로 더미 시일재에 의한 셀갭의 불량을 방지할 수 있으며 상기 EPD 홀(9a)에 근접한 액티브 영역에서 갭 얼룩을 방지할 수 있다.

이와 같은 구성을 갖는 본 발명에 따른 액정표시소자의 제조 방법을 설명하면 다음과 같다.

도 9a 내지 도 9d는 본 발명에 따른 박막트랜지스터 어레이 기판의 공정 단면도이고, 도 10a 내지 10c는 본 발명에 따른 칼라 필터 어레이 기판의 공정 단면도이다.

먼저, 박막트랜지스터 어레이 공정을 설명하면, 도 9a에 도시한 바와 같이, 더미 영역과 액티브 영역으로 구분되는 제 1 기판(1)상에, 상기 액티브 영역에 게이트 라인(도면에는 도시되지 않음) 및 게이트 라인에서 돌출되도록 게이트 전극(2a)을 형성하고, 상기 게이트 전극(2a)을 포함한 더미 영역 및 액티브 영역 전면에 게이트 절연막(5)을 형성한다. 그리고 상기 게이트 전극(2a) 상측의 게이트 절연막(5)위에 섬 모양으로 반도체층(6)을 형성한다.

도 9b와 같이, 상기 액티브 영역의 상기 반도체층(6) 일측에 상기 데이터 라인(3)에서 돌출된 소오스 전극(3a)과 그 대향측에 드레인 전극(3b)을 형성하고, 상기 더미 영역 및 액티브 영역 전면에 보호막(7)을 형성한다.

도 9c에 도시한 바와 같이, 상기 드레인 전극(3b) 상측과 상기 더미 영역에 각각 홀(9, 9a)을 형성한다. 상기 드레인 전극(3b)위에 형성되는 홀은 드레인 전극(3b)에 화소 전극을 콘택하기 위한 콘택홀(9)이고, 상기 더미 영역에 형성되는 홀은 상기 드레인 전극(3b) 상측에 콘택 홀(9)을 형성할 때 식각 정도를 측정하고 조정하기 위한 EPD(End Point Detection) 홀(9a)이다. 여기서, 상기 EPD 홀(9a)은 패드 영역(도면에는 도시되지 않음)에서는 게이트 절연막(5)과 보호막(7)이 식각되어 패트 콘택 홀이 형성되므로 EPD홀(9a)도 게이트 절연막(5)과 보호막(7)이 식각되어 형성된다.

그리고, 상기 콘택홀(9)을 통해 드레인 전극(3b)에 연결되도록 화소 영역에 화소 전극(4)을 형성한다.

도 9d와 같이, 상기 기판 전면에 액정을 배향하기 위한 배향막(8)을 형성하 고 러빙 공정을 실시한다. 그리고 도 5에 도시한 바와 같이, 액티브 영역과 더미 영역에 각각 메인 시일재(10)와 더미 시일재(20)를 형성한다.

다음은 칼라 필터 어레이를 형성하는 공정을 설명하면 다음과 같다.

도 10a에 도시한 바와 같이, 더미 영역과 액티브 영역으로 구분되는 제 2 기판(11) 상에, 액티브 영역에서 상기 화소 영역(화소 전극)을 제외한 부분의 빛을 차단하기 위해 블랙 매트릭스층(12)을 형성하고, 각 화소 영역에 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(13)을 형성한다. 그리고, 상기 칼라 필터층(13)을 포함한 기판 전면에 화상을 구현하기 위한 공통 전극(14)을 형성한다.

여기서, 도면에는 도시되지 않았지만, 나중에 패턴된 스페이서를 형성하고 배향막을 형성한 다음, 배향막을 러빙하면 상기 패턴된 스페이서 부근에서 배향 불량에 의한 빛샘 현상이 발생할 수 있으므로 이를 방지하기 위하여 패턴된 스페이서가 형성될 부분에도 상기 블랙매트릭스층(12)을 형성한다.

도 10b와 같이, 상기 공통 전극(14) 상에 일정 간격을 갖고 패턴된 스페이서(16a, 16b)를 형성한다. 즉, 액티브 영역에 패턴된 스페이서(16a)를 형성할 뿐만 아니라, 상기 EPD 홀(9a)에 의해 더미 시일재의 셀갭 불량을 방지하기 위하여 더미 영역에도 패턴된 스페이서(16b)를 형성한다.

도 10c와 같이, 상기 패턴된 스페이서(16a, 16b)를 포함한 기판 전면에 액정을 배향하기 위한 배향막(15)을 형성하고 러빙한다.

이와 같이 형성된 상기 제 1 기판 또는 제 2 기판 상에 액정을 적하한 다음 두 기판을 합착한다. 물론 상기 메인 시일재(10) 및 더미 시일재(20)를 제 2 기판상에 형성하여도 되고 패턴된 스페이서(16a, 16b)를 제 1 기판에 형성하여도 무방하다.

또한, 본 발명의 실시예를 액정 적하 방식의 액정표시소자만 예를 들어 설명하였지만, 볼 스페이서를 이용한 액정 주입방식의 액정표시소자에서도 더미 영역에 패턴된 스페이서를 형성하여 더미 시일재의 셀갭 불량을 방지할 수 있다.

상기와 같은 본 발명의 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.

즉, 패턴된 스페이서를 더미 영역에 형성하므로 더미 영역에서 EPD 홀에 의해 더미 시일재가 형성되더라도 상기 더미 영역에 형성된 패턴된 스페이서에 의해 셀갭이 유지되므로 더미 시일재에 의한 셀갭의 불량을 방지할 수 있다.

Claims (9)

1. 더미 영역과 액티브 영역으로 구분되는 제 1, 제 2 기판;

   상기 액티브 영역 주변부의 상기 제 1 기판 및 제 2 기판 사이에 형성된 메인 시일재;

   상기 제 1 기판의 더미 영역에 형성되는 EPD 홀;

   상기 EPD 홀이 형성된 상기 더미 영역의 상기 제 1 기판 및 제 2 기판 사이에 형성되는 더미 시일재;

   상기 더미 영역의 제 1 기판 및 제 2 기판 사이에 형성되는 패턴된 스페이서; 그리고

   상기 액티브 영역의 제 1 기판 및 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정표시소자.
2. 제 1 항에 있어서,

   상기 액티브 영역의 제 1 기판 및 제 2 기판 사이에 패턴된 스페이서가 더 형성됨을 특징으로 하는 액정표시소자.
3. 삭제
4. 더미 영역과 액티브 영역으로 구분된 제 1 기판 및 제 2 기판을 준비하는 단계;

   상기 제 1 기판 또는 제 2 기판의 더미 영역 및 액티브 영역에 패턴된 스페이서를 형성하는 단계;

   상기 액티브 영역 주변부의 상기 제 1 기판 및 제 2 기판 사이에 메인 시일재를 형성하는 단계;

   상기 제 1 기판의 더미 영역에 EPD 홀을 형성하는 단계;

   상기 EPD 홀이 형성된 상기 더미 영역의 상기 제 1 기판 및 제 2 기판 사이에 더미 시일재를 형성하는 단계;

   상기 제 1 기판 또는 제 2 기판의 액티브 영역에 액정을 적하하는 단계; 그리고

   상기 제 1 기판 및 제 2 기판을 합착하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시소자의 제조 방법.
5. 제 4 항에 있어서,

   상기 메인 시일재 및 더미 시일재는 제 1 기판에 형성하고 패턴된 스페이서는 제 2 기판에 형성함을 특징으로 하는 액정표시소자의 제조 방법.
6. 제 4 항에 있어서,

   상기 제 1 기판은 액티브 영역에 박막트랜지스터 어레이를 형성하는 단계를 더 구비하는 것을 특징으로 하는 액정표시소자의 제조 방법.
7. 제 4 항에 있어서,

   상기 더미 시일재는 상기 EPD 홀에 상응하는 위치에 형성함을 특징으로 하는 액정표시소자의 제조 방법.
8. 더미 영역과 액티브 영역으로 구분된 제 1 기판 및 제 2 기판을 준비하는 단계;

   상기 제 1 기판의 액티브 영역에 게이트 라인, 데이터 라인 및 소오스/드레인 전극을 구비한 박막트랜지스터 어레이를 형성하는 단계;

   전면에 보호막을 증착하고 상기 드레인 전극이 노출되도록 콘택홀을 형성함과 동시에 더미 영역에 EPD 홀을 형성하는 단계;

   상기 콘택홀을 통해 드레인 전극에 연결되도록 화소 영역에 화소 전극을 형성하고 전면에 배향막을 형성하는 단계;

   상기 제 2 기판의 액티브 영역에 칼라 필터 어레이를 형성하는 단계;

   상기 제 2 기판의 더미 영역 및 액티브 영역에 패턴된 스페이서를 형성하는 단계;

   상기 제 1 기판 또는 제 2 기판의 액티브 영역 주변에 메인 시일재를 형성하고 더미 영역에 더미 시일재를 형성하는 단계;

   상기 제 1 기판 또는 제 2 기판에 액정을 적하하는 단계; 그리고

   상기 제 1 기판 및 제 2 기판을 합착하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시소자의 제조 방법.
9. 제 8 항에 있어서,

   상기 더미 시일재는 상기 EPD 홀에 상응하는 위치에 형성함을 특징으로 하는 액정표시소자의 제조 방법.

Images