[go: up one dir, main page]

KR100674319B1 - 얇은 코어층을 갖는 인쇄회로기판 제조방법 - Google Patents

얇은 코어층을 갖는 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100674319B1
KR100674319B1 KR1020040100585A KR20040100585A KR100674319B1 KR 100674319 B1 KR100674319 B1 KR 100674319B1 KR 1020040100585 A KR1020040100585 A KR 1020040100585A KR 20040100585 A KR20040100585 A KR 20040100585A KR 100674319 B1 KR100674319 B1 KR 100674319B1
Authority
KR
South Korea
Prior art keywords
layer
release film
printed circuit
circuit board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040100585A
Other languages
English (en)
Other versions
KR20060061953A (ko
Inventor
김종호
김동국
이효수
신영환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040100585A priority Critical patent/KR100674319B1/ko
Priority to CNB2005100553354A priority patent/CN100508692C/zh
Priority to US11/086,642 priority patent/US7346982B2/en
Priority to JP2005117108A priority patent/JP4126052B2/ja
Publication of KR20060061953A publication Critical patent/KR20060061953A/ko
Application granted granted Critical
Publication of KR100674319B1 publication Critical patent/KR100674319B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/054Continuous temporary metal layer over resist, e.g. for selective electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 베이스 기판으로 이형필름 및 프리프렉 상에 동박이 형성된 기판을 사용하고, 인쇄회로기판의 제조후 코어 절연층을 제거함으로써 최종 제품의 두께를 줄일 수 있는 인쇄회로기판 제조 방법에 관한 것이다.
인쇄회로기판, 두께, 코어 절연층

Description

얇은 코어층을 갖는 인쇄회로기판 제조방법{Manufacturing method of printed circuit board having thin core layer}
도1a 내지 1m은 종래의 빌드업(build-up) 방식에 따른 6층짜리 다층 인쇄회로기판의 제조 방법을 나타낸다.
도2a 내지 도2n은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸다.
※ 도면의 주요 부분의 부호 설명 ※
200 : 베이스 기판 201 : 코어 절연층
202 : 이형 필름 203 : 절연재
204a, 204b : 동박 205 : 솔더 레지스트
206 : 무전해 도금층 207 : 도금 레지스트
208 : 회로 패턴 209 : 절연층
210 : 비아홀 211 : 무전해 도금층
212 : 회로 패턴 213 : 솔더 레지스트
214 : 전극 패드
본 발명은 인쇄회로기판 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 베이스 기판으로 이형필름 및 프리프렉 상에 동박이 형성된 기판을 사용하고, 인쇄회로기판의 제조후 코어 절연층을 제거함으로써 최종 제품의 두께를 줄일 수 있는 인쇄회로기판 제조 방법에 관한 것이다.
전자제품의 소형화(small)/박형화(thin) 되면서 Package의 Size도 병행하여 작아지는 추세이다. 이때 Package에 사용되는 Substrate의 크기가 전체 Package Size에 영향을 미치게 된다.
도1a 내지 1m에는 종래의 빌드업(build-up) 방식에 따른 6층짜리 MLB의 제조 방법이 도시되어 있다. 빌드업 방식이라 함은 말 그대로 먼저 내층을 형성하고, 그 위에 추가적으로 외층들을 한층씩 쌓아나가는 방식의 제조 방법을 말한다.
도1a는 가공되기 전의 동박 적층판(CCL;Copper Clad Laminate)(101)의 단면도이다. 절연층(103)에 동박(102)이 입혀져 있다. 동박 적층판이라 함은 일반적으로 인쇄회로기판의 제조되는 원판으로서 절연층에 얇게 구리를 입힌 얇은 적층판을 말한다.
동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.
유리/에폭시 동박적층판은 유리 섬유에 에폭시 수지(Epoxy Resin:수지와 경화제의 배합물)을 침투시킨 보강기재와 동박으로 만들어진다. 유리/에폭시 동박적층판은 보강기재에 따라 구분되는데, 일반적으로 FR-1∼FR-5와 같이 NEMA(National Electrical Manufacturers Association: 국제전기공업협회)에서 정한 규격에 의해 보강기재와 내열성에 따른 등급이 정해져 있다. 이들 등급 중에서, FR-4가 가장 많이 사용되고 있으나, 최근에는 수지의 Tg(유리전이 온도) 특성 등을 향상시킨 FR-5의 수요도 증가하고 있다.
도1b에서, 동박적층판(101)에 드릴링 가공에 의해 층간 접속을 위한 비아홀(104)을 형성한다.
도1c에서, 무전해 동도금 및 전해 동도금을 행한다. 이때, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행한다. 전해 동도금에 앞서 무전해 동도금을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에, 회로 패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다.
그리고 나서, 비아홀(104)의 내벽에 형성된 무전해 및 전해 동도금층(105)을 보호하기 위해 페이스트(106)를 충진한다. 페이스트는 절연성의 잉크재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다. 그러나, 이와 같은 페이스트 충진 과정은 MLB의 제조 목적에 따라 생략될 수 있다.
도1c에는, 설명을 위해 무전해 동도금 층 및 전해 동도금층(105)이 구별되지 않고 하나의 층으로 도시되어 있다.
그리고 나서, 도1d에서, 내층 회로의 회로 패턴 형성을 위한 에칭 레지스트(107)의 패턴을 형성한다.
레지스트 패턴을 형성하기 위해서는 아트워크 필름에 인쇄된 회로 패턴을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 아트 워크 필름에 인쇄된 회로 패턴을 드라이 필름으로 전사하는 방식이다. 최근에는 드라이 필름 대신에 LPR(Liquid Photo Resist)을 사용하기도 한다.
회로 패턴이 전사된 드라이 필름 또는 LPR은 에칭 레지스트(107)로서 역할을 하게 되고, 기판을 에칭액에 담궈 주면, 도1e에 도시된 바와 같이, 회로 패턴이 형성된다.
회로 패턴을 형성하고 나면, 여기에 내층 회로가 제대로 형성되었는가를 검사하기 위해 AOI(Automatic Optical Inspection)등의 방법으로 회로의 외관을 검사하고, 흑화(Black Oxide) 처리 등의 표면처리를 행한다.
AOI(Automatic Optical Inspection)는 자동으로 PCB의 외관을 검사하는 장치이다. 이 장치는 영상 센서와 컴퓨터의 패턴 인식 기술을 이용하여 기판의 외관상태를 자동으로 검사한다. 영상센서로 검사대상 회로의 패턴정보를 읽어 들인 후 이를 기준데이터와 비교하여 불량을 판독한다.
AOI 검사를 이용하면, 랜드(PCB의 부품이 실장될 부분)의 에뉼러 링(Annular ring)의 최소치 및 전원의 접지 상태까지 검사할 수 있다. 또한, 배선패턴의 폭을 측정할 수 있고 홀의 누락도 검사할 수 있다. 다만 홀 내부의 상태를 검사하는 것은 불가능하다.
흑화처리는 배선패턴이 형성된 내층을 외층과 접착시키기 전에 접착력 및 내열성의 강화를 위해 행하는 공정이다.
도1f에서, 기판의 양면에 RCC(Resin Coated Copper)를 적층한다. RCC는 수지층(108)의 한쪽 면에만 동박층(109)이 형성된 기판으로서, 수지층(108)은 회로층 간의 절연체 역할을 한다.
도1g에서, 내층과 외층간의 접기 접속 역할을 하는 블라인드 비아홀(110)을 가공한다. 이 블라인드 비아홀은 기계적 드릴링을 사용할 수도 있으나, 관통홀을 가공할 때보다 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
도1h에서, 도금 공정에 의해 외층(111)을 적층한다.
도1i에서, 위 도1h에서 적층한 외층(111)에 전술한 내층의 회로 패턴 형성 방법과 마찬가지 방법을 사용하여 외층에 회로 패턴을 형성한다. 그리고 나서, 내층 회로 패턴을 형성한 후와 마찬가지로, 다시 회로 검사 및 표면 처리를 행한다.
도1j에서, 기판의 양면에 추가적인 외층 적층을 위한 RCC를 적층한다. 이 RCC는 역시 수지층(112) 및 한쪽 면에 동박층(113)을 포함하고, 수지층(112)은 다른 회로층과의 절연체 역할을 한다.
도1k에서, 전술한 바와 같은 레이저 드릴링에 의해 원래 외층과 추가 외층간의 접속을 위한 블라인드 비아홀(114)을 가공한다.
도1l에서, 도금 공정에 의해 추가적인 외층(115)을 적층한다.
도1m에서, 추가된 외층에 전술한 방법에 따라 회로 패턴을 형성하고, 회로 검사 및 표면 처리를 실시한다.
더 많은 층수의 인쇄회로기판을 만드는 경우에는 위와 같은 적층, 회로 패턴 형성, 회로 검사 및 표면 처리를 추가적으로 반복해 나가게 된다.
다 적층하였으면, 최종적으로 형성된 회로에 포토 솔더 레지스트를 도포하고, Ni/Au층을 도금하면 6층짜리 다층 인쇄회로기판 완성된다.
기존의 Substrate(PCB) 제조방식은 유기수지를 절연층으로 사용하여 양면에 Cu가 도금되어있는 원판(소위 CCL)을 사용하고 있으며 이때 유기수지의 역할은 제품의 형태를 유지 할 수 있도록 지지해 주는 백본의 역할을 병행하고 있다, 따라서 제품의 형태를 유지하기 위해서는 기본적으로 50um 이상의 두께가 필요하다. 즉 그 이하의 두께일 경우 일반적인 유기수지를 활용한 제품을 제조할 수 없게 된다.
이와 관련하여, 미국 특허번호 USP 6,696,764호는 인쇄회로기판 적층 후 중심부를 기계적 가공에 의해 절단하여 2개의 기판을 제조하는 방법을 개시하고 있으나, 절단 방법이 기계적 절단에 의한 것이여서, 정밀한 기판을 제조하는데 한계가 있고, 절단 후에도 코어 절연층이 여전히 존재하여 기판의 두께를 두껍게 만든다.
기판의 두께를 줄일 수 있는 보다 근본적인 대안이 요구된다.
본 발명은 기본적으로 사용되는 코어 절연층을 최종 제품에서 제거함으로써 기판 전체 두께를 줄일 수 있는 인쇄회로기판 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 인쇄회로기판 제조방법은, 코어 절연층, 상기 코어 절연층 상에 접착된 이형 필름, 상기 이형 필름을 둘러싸도록 적층된 절연재, 및 상하면에 적층된 동박으로 구성된 베이스 기판을 준비하는 단계; 상기 베이스 기판의 상하면에 솔더 레지스트를 형성하는 단계; 상하면에 회로층 및 절연층을 순차적으로 적층하는 단계; 상기 이형 필름을 둘러싸는 절연재를 포함하는 부분이 제거되도록 기판의 외부를 절단하는 단계; 상기 이형 필름을 떼어내어, 상기 기판을 상기 코어 절연층을 중심으로 2개의 기판으로 분리하는 단계; 및 상기 분리된 각 기판의 일면에 노출된 동박을 제거하는 단계를 포함하는 것을 특징으로 한다.
도2a 내지 도2n은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸다.
우선, 도2a에 도시된 바와 같은 베이스 기판(200)을 형성한다.
코어 절연층(201)의 상하면에 이형 필름(202)을 접착하고, 이형 필름(202)을 둘러싸도록 절연재(203)를 적층한다. 그리고 나서, 이형 필름(202) 및 절연재(203)를 덮도록 동박(204a, 20b)을 적층한다. 적층된 기판의 상하면에 적절한 압력 및 열을 가하여 압착한다.
코어 절연층(201)으로는 종래의 CCL의 중심층을 구성하는 유리 섬유에 에폭시 수지를 함침시킨 것을 사용할 수 있다. 절연재(203)로는 종래의 인쇄회로기판 제조에서 층간 절연 재료로 흔히 사용되는 프리프렉을 사용할 수 있다.
코어 절연층(201) 상에는 이형 필름(202)이 적층되어 있고, 이형 필름의 둘레에는 절연재(203)가 적층되어 있다. 이형필름(202) 및 절연재(203) 상에는 동박(204a, 204b)이 적층되어 있다. 동박(204a, 204b)의 두께는 약 10㎛ 이다.
절연재(203)는 동박(204a, 204b)을 물리적으로 지지하여 줌으로써 제조 공정 중에 동박(204a, 204b)이 구겨지거나 찢어지는 것을 방지하여 주는 역할을 한다.
도2b에서, 감광성의 솔더 레지스트(205)를 도포하고, 소정의 회로 패턴이 인쇄된 마스크 필름을 대고 노광 및 현상하여 솔더 레지스트(205) 패턴을 형성한다. 노광에 의해 마스크에 의해 빛이 가려진 부분은 변화가 없고 빛을 받은 부분만 광경화 현상이 일어나게 되며, 변화가 없는 부분만 제거하면 패턴이 형성된다. 솔더 레지스트(205)로는 포토 솔더 레지스트를 사용할 수 있다.
도2c에서, 무전해 동도금에 의해 전해 동도금에서 시드 레이어 역할을 하는 무전해 도금층(206)을 형성한다. 무전해 도금을 하는 대신 스퍼터링을 하는 것도 가능하다.
도2d에서, 감광성의 도금 레지스트(207)를 도포하고 노광 및 현상을 거쳐, 소정의 마스크 패턴에 의해 도금 레지스트(207) 패턴을 형성한다.
도2e에서, 전해 도금에 의해 회로 패턴(208)을 형성한 후에, 도금 레지스트(207)를 박리한다. 무전해 도금층(206)은 전해 도금시에 전류가 흐를 수 있는 경로 역할을 해준다. 전해 도금에 의해 형성되는 회로 패턴(208)의 두께는 약 7-15㎛ 이다. 도금 레지스트(207)를 박리한 후에는 바닥에 약 0.3-0.5㎛의 무전해 도금층(206)과 전해 도금에 의해 형성된 약 7-15㎛ 두께의 회로 패턴(208)이 남아 있게 된다.
도2f에서, 플래시 에칭을 통해 외부에 노출되어 있는 무전해 도금층(206)을 제거한다.
도2g에서, 절연층(209)을 적층한다. 절연층(209)으로는 잉크 타입 또는 시트형의 절연재를 사용할 수 있다. 잉크 타입 절연재의 경우 웨트(wet) 상태에서 도포, 큐어링(curing) 및 브러싱 과정이 요구되고, 시트형 절연재의 경우 적층 및 큐어링 공정만으로 충분하다. 따라서, 작업성 및 신뢰성 측면에서 시트형 절연재가 바람직하다. 시트형 절연재로는 프리프렉을 사용할 수 있다.
도2h에서, 상하층을 전기적으로 연결하기 위해 레이저 드릴링에 의해 절연층(209)에 비아홀(210)을 가공하고, 무전해 도금에 의해 비아홀(210) 내벽 및 기판 표면에 시드 레이어용 무전해 도금층(211)을 형성한다.
도2i에서, 도금 레지스트를 도포하고 노광 및 현상에 의해 도금 레지스트 패턴을 형성한 후, 전해 도금에 의해 회로 패턴(212)을 형성한다. 그리고 나서, 도금 레지스트를 박리하고, 플래시 에칭에 의해 회로 패턴(212)이 존재하지 않는 곳의 무전해 도금층(211)을 플래시 에칭에 의해 제거한다.
도2j에서, 기판 전체에 솔더 레지스트(213) 예컨대, 포토 솔더 레지스트를 도포한다.
도2k에서, 노광 및 현상 공정에 의해 솔더 레지스트(213) 중 외부 회로의 접속 패드가 형성될 부분을 제거하고, Ni 및 Au를 도금하여 외부 회로와의 전기 접속을 위한 전극 패드(214)를 형성한다.
도2l에서, 기판 외부를 절단하여 코어 절연층의 외부에 절연재(203)를 포함하는 부분을 제거한다.
그리고 나서, 도2m에 도시된 바와 같이, 이형 필름(202)을 중심으로 양방향으로 적층된 기판을 분리하면 두 개의 기판(215a,215b)이 형성된다. 흡입력을 갖는 흡착판 또는 빨판 등을 기판 양면에 대고 잡아당김으로써 분리할 수 있다. 이형필름은 코어 절연층(201) 및 동박층(204a, 204b)으로부터 쉽게 분리할 수 있으므로, 적은 압력으로 기판에 손상을 주지 않고도 분리작업을 수행할 수 있다. 따라서, 분리를 위한 절단 작업 등은 요하지 않는다.
분리된 기판의 일면에는 동박(204a,204b)이 있게 된다.
도2n에서, 에칭에 의해 동박(204a,204b)을 제거하면, 종래의 CCL 기판의 코어 절연층이 없는 2개의 인쇄회로기판이 완성된다. 코어 절연층(201)은 제조 공정 중에는 물리적 강도 유지를 위해 사용되지만, 최종 제품에서는 제거된다.
종래의 기판의 경우 최소 약 60㎛이 두께를 갖는 코어 절연층이 최종 제품에도 계속 남아 있지만, 도2m에 도시된 바와 같이, 본 발명에 따라 제조된 기판의 중심에는 프리프렉 등의 절연층(209)이 존재하며, 절연층(209)의 두께는 약 30㎛ 정도로 충분하다.
본 발명의 인쇄회로기판 제조방법에 따르면, 기본적으로 사용되는 코어 절연층을 최종 제품에서 제거함으로써 기판 전체 두께를 줄일 수 있다.
이상 본 발명을 실시예를 통해 설명하였으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다.

Claims (4)

  1. 코어 절연층, 상기 코어 절연층 상에 접착된 이형 필름, 상기 이형 필름을 둘러싸도록 적층된 절연재, 및 상하면에 적층된 동박으로 구성된 베이스 기판을 준비하는 단계;
    상기 베이스 기판의 상하면에 솔더 레지스트를 형성하는 단계;
    상하면에 회로층 및 절연층을 순차적으로 적층하는 단계;
    상기 이형 필름을 둘러싸는 절연재를 포함하는 부분이 제거되도록 기판의 외부를 절단하는 단계;
    상기 이형 필름을 떼어내어, 상기 기판을 상기 코어 절연층을 중심으로 2개의 기판으로 분리하는 단계; 및
    상기 분리된 각 기판의 일면에 노출된 동박을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 상하면에 회로층 및 절연층을 순차적으로 적층하는 단계는,
    상하면에 층간 절연을 위한 절연층을 적층하는 단계;
    상기 절연층 상에 비아홀 및 회로 패턴을 형성하는 단계;
    상기 회로 패턴을 덮으면서 또 다른 솔더 레지스트를 도포하는 단계; 및
    전극 패드를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  3. 제1항에 있어서,
    상기 베이스 기판을 준비하는 단계는,
    코어 절연층의 상하면에 이형 필름을 접착하는 단계;
    상기 이형 필름을 둘러싸도록 절연재를 적층하는 단계;
    상기 이형 필름 및 절연재 상하면에 동박을 적층하는 단계; 및
    상기 베이스 기판을 압착하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  4. 삭제
KR1020040100585A 2004-12-02 2004-12-02 얇은 코어층을 갖는 인쇄회로기판 제조방법 Expired - Fee Related KR100674319B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040100585A KR100674319B1 (ko) 2004-12-02 2004-12-02 얇은 코어층을 갖는 인쇄회로기판 제조방법
CNB2005100553354A CN100508692C (zh) 2004-12-02 2005-03-15 制造具有薄核心层的印刷电路板的方法
US11/086,642 US7346982B2 (en) 2004-12-02 2005-03-22 Method of fabricating printed circuit board having thin core layer
JP2005117108A JP4126052B2 (ja) 2004-12-02 2005-04-14 プリント基板の製造方法および薄型プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040100585A KR100674319B1 (ko) 2004-12-02 2004-12-02 얇은 코어층을 갖는 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20060061953A KR20060061953A (ko) 2006-06-09
KR100674319B1 true KR100674319B1 (ko) 2007-01-24

Family

ID=36574622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040100585A Expired - Fee Related KR100674319B1 (ko) 2004-12-02 2004-12-02 얇은 코어층을 갖는 인쇄회로기판 제조방법

Country Status (4)

Country Link
US (1) US7346982B2 (ko)
JP (1) JP4126052B2 (ko)
KR (1) KR100674319B1 (ko)
CN (1) CN100508692C (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100957787B1 (ko) 2008-03-24 2010-05-12 삼성전기주식회사 다층 기판 제조 방법 및 다층 기판
KR101043540B1 (ko) 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
KR101044123B1 (ko) * 2009-11-06 2011-06-28 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101044117B1 (ko) 2009-11-02 2011-06-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR101067134B1 (ko) 2009-10-26 2011-09-22 삼성전기주식회사 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR101067080B1 (ko) 2011-05-12 2011-09-22 삼성전기주식회사 캐리어를 이용한 인쇄회로기판의 제조방법
KR101077358B1 (ko) 2009-11-09 2011-10-26 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101119380B1 (ko) 2009-11-09 2012-03-06 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101195185B1 (ko) * 2009-09-08 2012-10-29 주식회사 엘지화학 금속박 적층판, 이를 이용한 편면 인쇄회로기판 및 이의 제조방법
KR101300413B1 (ko) 2011-11-24 2013-08-26 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
KR100782935B1 (ko) * 2006-08-21 2007-12-07 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제작방법
US20080053688A1 (en) * 2006-09-01 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
US7809812B2 (en) * 2007-06-15 2010-10-05 Sony Corporation System and method for network setup of wireless device at point of sale
US9692888B2 (en) * 2007-08-06 2017-06-27 Sony Electronics Inc. System and method for network setup of wireless device for home network
KR100916697B1 (ko) * 2007-08-30 2009-09-11 트리포드 테크놀로지 코포레이션 수동소자가 직접 내장된 인쇄회로기판의 제작방법
KR100917124B1 (ko) * 2007-12-18 2009-09-11 대덕전자 주식회사 초박판형 패키지 기판 제조 방법
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
TWI519222B (zh) * 2008-02-29 2016-01-21 Lg伊諾特股份有限公司 印刷電路板及其製造方法
CN101640976A (zh) * 2008-07-28 2010-02-03 富葵精密组件(深圳)有限公司 柔性电路板的制作方法
US8104171B2 (en) * 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
KR101055586B1 (ko) * 2009-07-03 2011-08-08 삼성전기주식회사 금속범프를 갖는 인쇄회로기판의 제조방법
CN102045964B (zh) * 2009-10-15 2013-11-20 欣兴电子股份有限公司 线路板的制作方法
KR101109230B1 (ko) * 2009-10-20 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101109344B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101067157B1 (ko) * 2009-11-13 2011-09-22 삼성전기주식회사 인쇄회로기판의 제조방법
KR101106927B1 (ko) * 2009-11-30 2012-01-25 주식회사 심텍 초박형 코어리스 플립칩 칩 스케일 패키지의 제조 방법
KR101055570B1 (ko) * 2009-12-02 2011-08-08 삼성전기주식회사 인쇄회로기판의 제조방법
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
KR101109234B1 (ko) * 2010-01-07 2012-01-30 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101109216B1 (ko) * 2010-03-03 2012-01-30 삼성전기주식회사 인쇄회로기판의 제조방법
KR20120040892A (ko) * 2010-10-20 2012-04-30 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
TWI406621B (zh) * 2010-12-30 2013-08-21 Subtron Technology Co Ltd 線路板及其製作方法
CN102686009B (zh) * 2011-03-08 2015-10-28 昆山市华升电路板有限公司 线路板及其线路制作工艺
CN102837481A (zh) * 2011-06-21 2012-12-26 昆山华扬电子有限公司 Pcb板压合工艺
US8945329B2 (en) * 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN103984205B (zh) * 2011-10-21 2018-04-27 联胜(中国)科技有限公司 薄膜图案的制作方法及基板结构
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US9177899B2 (en) 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
CN103632979B (zh) * 2012-08-27 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
US8975665B2 (en) 2012-10-10 2015-03-10 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
KR101441466B1 (ko) * 2012-12-06 2014-11-03 대덕전자 주식회사 초박형 패키지기판 및 제조방법
CN203072247U (zh) * 2012-12-18 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
KR102027246B1 (ko) * 2013-03-14 2019-10-01 삼성전자주식회사 디지타이저 및 그 제조 방법
CN104284530B (zh) * 2013-07-11 2018-08-17 上海美维科技有限公司 无芯板工艺制作印制电路板的方法
US20150101846A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US9210816B1 (en) 2013-12-18 2015-12-08 Stats Chippac Ltd. Method of manufacture of support system with fine pitch
CN105451430A (zh) * 2014-09-02 2016-03-30 富葵精密组件(深圳)有限公司 部分内埋式线路结构及其制造方法
DE102014118462A1 (de) * 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semiflexible Leiterplatte mit eingebetteter Komponente
TWI586236B (zh) * 2015-01-13 2017-06-01 旭德科技股份有限公司 封裝載板及其製作方法
KR20170041010A (ko) * 2015-10-06 2017-04-14 삼성전기주식회사 지문센서용 기판, 지문센서 및 지문센서용 기판의 제조방법
TWI583265B (zh) * 2015-12-03 2017-05-11 欣興電子股份有限公司 線路板結構及其製作方法
JP2018026392A (ja) * 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法
US10283445B2 (en) 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
CN108575056A (zh) * 2017-03-07 2018-09-25 宏启胜精密电子(秦皇岛)有限公司 柔性电路板制作方法
CN108055787A (zh) * 2017-12-05 2018-05-18 深圳崇达多层线路板有限公司 一种阶梯板的阻焊制作方法
CN108513458B (zh) * 2018-03-30 2020-10-20 惠州市金百泽电路科技有限公司 一种超厚5g天线pcb模块加工方法
CN109803502A (zh) * 2019-01-29 2019-05-24 广德宝达精密电路有限公司 一种热敏电阻材料pcb制造方法
CN110400756B (zh) * 2019-04-29 2020-10-13 深超光电(深圳)有限公司 重布线路结构的制备方法
CN111405759B (zh) * 2020-02-17 2021-10-19 广东科翔电子科技股份有限公司 一种高精度通信光模块印制电路板制备方法
CN111800945B (zh) * 2020-06-24 2021-06-08 珠海越亚半导体股份有限公司 一种临时承载板及使用其制造无芯基板的方法
CN113068300A (zh) * 2021-02-26 2021-07-02 沪士电子股份有限公司 一种用于埋嵌线路的载具
KR20230096382A (ko) * 2021-12-23 2023-06-30 삼성전기주식회사 인쇄회로기판 제조 방법
EP4307845A1 (en) * 2022-07-12 2024-01-17 AT&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with stamped design layer structure and embedded component

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5505321A (en) * 1994-12-05 1996-04-09 Teledyne Industries, Inc. Fabrication multilayer combined rigid/flex printed circuit board
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
KR20030046050A (ko) 2001-12-04 2003-06-12 주식회사 코오롱 금도금 내성이 우수한 솔더 레지스트용 잉크 조성물
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Necエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP2004087701A (ja) 2002-08-26 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線構造の製造方法および半導体装置の搭載方法
JP2004186265A (ja) 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
KR100582079B1 (ko) * 2003-11-06 2006-05-23 엘지전자 주식회사 인쇄회로기판 및 그 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100957787B1 (ko) 2008-03-24 2010-05-12 삼성전기주식회사 다층 기판 제조 방법 및 다층 기판
KR101195185B1 (ko) * 2009-09-08 2012-10-29 주식회사 엘지화학 금속박 적층판, 이를 이용한 편면 인쇄회로기판 및 이의 제조방법
KR101043540B1 (ko) 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
KR101067134B1 (ko) 2009-10-26 2011-09-22 삼성전기주식회사 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR101044117B1 (ko) 2009-11-02 2011-06-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR101044123B1 (ko) * 2009-11-06 2011-06-28 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101077358B1 (ko) 2009-11-09 2011-10-26 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101119380B1 (ko) 2009-11-09 2012-03-06 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101067080B1 (ko) 2011-05-12 2011-09-22 삼성전기주식회사 캐리어를 이용한 인쇄회로기판의 제조방법
KR101300413B1 (ko) 2011-11-24 2013-08-26 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JP2006165494A (ja) 2006-06-22
US7346982B2 (en) 2008-03-25
CN100508692C (zh) 2009-07-01
US20060121256A1 (en) 2006-06-08
KR20060061953A (ko) 2006-06-09
CN1784121A (zh) 2006-06-07
JP4126052B2 (ja) 2008-07-30

Similar Documents

Publication Publication Date Title
KR100674319B1 (ko) 얇은 코어층을 갖는 인쇄회로기판 제조방법
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
KR100570856B1 (ko) 병렬적 다층 인쇄회로기판 제조 방법
US8052881B2 (en) Method of manufacturing multilayer printed circuit board having buried holes
JP6293998B2 (ja) 多層回路基板の製造方法及びその製造方法によって製造された多層回路基板
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
US8334463B2 (en) Wiring board and method for manufacturing the same
JP2011199077A (ja) 多層配線基板の製造方法
CN102098883A (zh) 用于制造基板的载体以及使用该载体制造基板的方法
KR101125356B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20100147559A1 (en) Carrier used in the manufacture of substrate and method of manufacturing substrate using the carrier
KR100688744B1 (ko) 고밀도 인쇄회로기판 및 이의 제조방법
JP5302920B2 (ja) 多層配線基板の製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP2010016335A (ja) 金属積層板及びその製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
US20110247858A1 (en) Printed Circuit Board and Method Of Manufacturing The Same
KR101158226B1 (ko) 다층 인쇄 회로 기판 및 이의 제조방법
KR100516716B1 (ko) 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
KR100601472B1 (ko) 병렬적 다층 인쇄회로기판 및 그 제조방법
KR101134697B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100754071B1 (ko) 전층 ivh 공법의 인쇄회로기판의 제조방법
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041202

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060427

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070118

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110110

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120116

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130111

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131224

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161209