[go: up one dir, main page]

KR100668333B1 - Ｐｒａｍ 소자 및 그 제조방법 - Google Patents

Ｐｒａｍ 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100668333B1
KR100668333B1 KR1020050016183A KR20050016183A KR100668333B1 KR 100668333 B1 KR100668333 B1 KR 100668333B1 KR 1020050016183 A KR1020050016183 A KR 1020050016183A KR 20050016183 A KR20050016183 A KR 20050016183A KR 100668333 B1 KR100668333 B1 KR 100668333B1
Authority
KR
South Korea
Prior art keywords
phase change
porogen
material layer
change material
pram device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050016183A
Other languages
English (en)
Other versions
KR20060094752A (ko
Inventor
이상목
임진형
강윤호
노진서
서동석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050016183A priority Critical patent/KR100668333B1/ko
Priority to US11/285,175 priority patent/US7541633B2/en
Priority to CNB2005101268367A priority patent/CN100555651C/zh
Priority to JP2006047807A priority patent/JP2006237615A/ja
Publication of KR20060094752A publication Critical patent/KR20060094752A/ko
Application granted granted Critical
Publication of KR100668333B1 publication Critical patent/KR100668333B1/ko
Priority to US12/428,284 priority patent/US7872250B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

PRAM 소자 및 그 제조방법이 개시된다. 본 발명에 따르면, 트랜지스터와 상기 트랜지스터에 연결되는 데이터 저장부를 포함하고, 상기 데이터 저장부는 상부전극(top electrode)과 하부전극(bottom electrode) 및 상기 상부전극과 하부전극 사이에 개재된 다공성의 상변화물질층을 포함하는 PRAM 소자 및 그 제조방법이 제공된다.

Description

ＰＲＡＭ 소자 및 그 제조방법{Phase-change RAM and fabrication method of the same}
도 1은 본 발명의 바람직한 실시예에 따른 PRAM 소자의 개략적 단면도이다.
도 2는 본 발명에 따른 PRAM 소자의 이진정보 저장동작을 보여주는 그래프이다.
도 3a 내지 도 3g는 본 발명의 바람직한 실시예에 따른 PRAM 소자의 제조방법을 보여주는 공정흐름도이다.
도 4는 도 3d에 대응하는 상변화물질층의 단면 SEM사진을 보여준다.
도 5는 도 3f에 대응하는 상변화물질층의 단면 SEM사진을 보여준다.
도 6a 내지 도 6i는 본 발명의 다른 실시예에 따른 PRAM 소자의 제조방법을 보여주는 공정흐름도이다.
도 7은 도 6f에 대응하는 상변화물질층의 단면 SEM사진을 보여준다.
도 8은 도 6h에 대응하는 상변화물질층의 단면 SEM사진을 보여준다.
< 도면의 주요부분에 대한 부호의 설명 >
10:기판 12:소오스
14:드레인 16:채널영역
18:게이트절연막 19:게이트
20:트랜지스터 22:절연층
24:도전성플러그 30:하부전극
32:포로젠물질층 32a:경계영역
33:혼합(mixed)포로젠물질층 33a:다공성의 제2포로젠물질층
33b:경계영역 34:상변화물질층
38, 39:다공성의 상변화물질층 40:상부전극
본 발명은 비휘발성 메모리 소자에 관한 것으로서, 보다 상세하게는 리셋전류(reset cerrent)를 낮출 수 있는 구조를 가지는 PRAM 소자 및 그 제조방법에 관한 것이다.
PRAM(phase-change RAM)은 GeSbTe와 같은 상변화(phase-change) 물질이 전기적인 펄스에 의한 국부적인 열발생에 의해 크리스탈(crystalline)과 아몰포스(amorphous) 상태로 변화하는 특성을 이용하여 이진정보를 기억하는 소자이다. 이와 같은 PRAM에서, 이진정보를 기억하는 메모리셀은 상변화(phase-change)층과 레지스터(resistor) 및 스위치 트랜지스터로 구성된다. 트랜지스터는 일반적으로 실리콘 웨이퍼 위에 만들어지며, 레지스터와 상변화층은 상기 트랜지스터 위에 만들어진다. 상변화층은 이른바 GST(GeSbTe) 기반의 물질인데, 이는 DVD나 CD-RW 같은 자기기록장치에 쓰이는 것과 같은 유형의 물질로 갈코게나이드(chalcogenide)라는 명칭으로 불린다. 레지스터의 용도는 상변화층을 가열할 목적으로 쓰인다. 가열되는 정도에 따라 상변화층이 크리스탈과 아몰포스 상태로 상변화를 일으키게 되어 저항값이 달라지게 되고, 저항에 흐르는 전류로 인해 전압이 달라지게 되므로 이진정보를 저장 및 판독할 수 있게 된다.
휘발성 메모리인 DRAM, SRAM이나 비휘발성 메모리인 플래시메모리는 이진정보의 저장을 "전하"의 형태로 저장하는 반면(charge-base memory), PRAM의 이진정보의 저장은 "저항값"의 형태로 저장하므로(resistance-base memory), 상기 PRAM소자는 다른 메모리소자와는 구별될 수 있다.
PRAM에 쓰이는 박막재료는 주로 GeSbTe 계열의 물질을 서로 합금하여 사용하고 있는데, 이 물질의 특성은 대략 0.6~0.9V(volt) 사이의 전압이 인가될 때, 음의 미분저항(negative differential resistance) 특성이 나타나서 저항성이 급격히 감소하게 되는 특성을 가진다.
이와 같은 PRAM은 이진정보를 저장하는 기억장치로서의 기능성을 판별하는 기준의 하나인 on/off 비율이 다른 메모리소자 보다 커서, 회로에서 이진정보를 판별하기 쉬울뿐 아니라, 고전압을 유지하는 회로가 불필요하다. 상기 비율을 저항비로 나타내면 40배 이상이어서 넓은 다이나믹 영역(dynamic range)이 확보될 수 있다. 따라서, 이러한 PRAM은 반도체 집적회로 기술이 소형화, 집적화가 계속 진행되더라도, 그 축소성(scalability)에 강점이 있다. 이러한 축소성은 장차 상용화에 유리한 점이며, 플래시 메모리와 비교하면 그 차이가 극명하게 드러난다. 플래시 메모리의 쓰기 및 소거동작에는 전원전압 이상의 고전압이 필요하게 되어 회로설계 가 복잡해지는 반면, PRAM은 인가되는 전원전압의 범위에서 모든 전기적인 동작이 이루어질 수 있으므로 전력소비가 적은 장점을 지닌다.
이러한 PRAM 소자의 상용화를 위해, PRAM 소자의 리셋전류(reset current)를 줄이기 위한 다양한 연구가 진행되고 있다. 예를 들어, 하부전극컨택(bottom electrode contact;BEC)의 면적 크기(size)를 줄여 전류밀도를 증가시킴으로써, PRAM 소자의 리셋전류를 줄일 수 있다. 그러나, 상기 컨택부의 면적을 줄이는 PRAM 소자의 구조에는 한계가 있으며, PRAM 소자의 리셋전류를 줄이기 위한 다른 수단의 개발이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로, 리셋전류(reset current)를 낮출 수 있는 구조를 가지는 PRAM 소자 및 그 제조방법을 제공함에 있다.
본 발명에 따른 PRAM 소자는,
트랜지스터;와
상기 트랜지스터에 연결되는 데이터 저장부;를 포함하고,
상기 데이터 저장부는,
상부전극(top electrode);과
하부전극(bottom electrode); 및
상기 상부전극과 하부전극 사이에 개재된 다공성의 상변화물질층(phase- change material;PCM);을 포함한다.
또한, 본 발명에 따른 PRAM 소자의 제조방법은,
기판 위에 트랜지스터를 형성하는 단계;와
상기 트랜지스터에 연결되는 데이터 저장부를 형성하는 단계;를 포함하고,
상기 데이터 저장부를 형성하는 단계:는,
하부전극(bottom electrode)을 형성하는 단계;
상기 하부전극 위에 나노 에어-포어들(nano air-pores)을 포함하는 다공성(porous)의 상변화물질(PCM)층을 형성하는 단계; 및
상기 다공성의 상변화물질층 위에 상부전극(top electrode)을 형성하는 단계;를 포함한다.
상기와 같은 구성을 가지는 본 발명에 의하면, 상변화물질층의 전류밀도가 증가되어 리셋전류(reset current)를 낮출 수 있는 구조를 가지는 PRAM 소자를 얻을 수 있다.
이하, 본 발명에 따른 PRAM 소자 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 PRAM 소자의 개략적 단면도이다.
도 1을 참조하면, 본 발명에 따른 PRAM 소자는 트랜지스터(20)와 상기 트랜지스터(20)에 연결되는 데이터 저장부(S)를 포함한다.
기판(10) 위에 마련되어 있는 상기 트랜지스터(20)는 도전성 불순물이 도핑 된 소오스(12)와 드레인(14) 및 소오스(12)와 드레인(14)사이의 채널영역(16)과, 상기 채널영역(16) 위에 형성된 게이트 적층물(18, 19)을 포함한다. 상기 게이트 적층물(18, 19)은 순차적으로 적층된 게이트 절연막(18)과 게이트 전극(19)을 포함한다. 이러한 트랜지스터(20) 위에 절연층(22)이 적층되어 있으며, 상기 절연층(22)에 마련된 콘택홀에 도전성플러그(24)가 채워져 있어, 상기 도전성플러그(24)가 상기 트랜지스터(20)와 데이저 저장부(S)를 연결한다.
본 발명에서, 상기 데이터 저장부(S)는 상부전극(top electrode)(40)과 하부전극(bottom electrode)(30) 및 상기 상부전극(40)과 하부전극(30) 사이에 개재된 다공성의 상변화물질층(phase-change material;PCM)(38)을 포함하는 것을 특징으로 한다. 특히, 본 발명에서 상기 다공성의 상변화물질층(38)은 나노 에어-포어들(nano air-pores)을 포함한다. 여기에서, 나노 에어-포어란, 나노 스케일의 에어-포어를 지칭하며, 상기 에어-포어의 직경은 1~10nm의 범위에 있다. 이러한 나노 에어-포어들은 상변화물질층(38)의 전류밀도(current density)를 증가시킬 수 있다. 구체적으로 설명하면, 상기 상변화물질층(38) 내에서, 상기 에어-포어들을 우회하여 상변화물질을 통해서만 전류가 흐르는 전류경로(current path)가 형성되기 때문에, 상변화물질층(38)의 전류밀도가 증가될 수 있다. 이러한 전류밀도의 증가는 다른 측면에서도 설명될 수 있다. 즉, 상기 에어-포어들의 체적만큼 줄어든 양의 상변화물질로 상기 상변화물질층(38)이 형성되기 때문에, 상기 상변화물질층(38)은 에어-포어들을 포함하지 않는 상변화물질층 보다 상대적으로 더 적은 양의 상변화물질을 포함하게 되고, 따라서, 에어-포어들을 포함하지 않는 상변화물질층의 상변 화에 요구되는 전류보다 더 낮은 전류에서 상변화가 일어날 수 있다. 이와 같은 다공성의 상변화물질층(38)은 포로젠(porogen) 물질을 이용하여 형성될 수 있으며, 이에 대하여는 PRAM의 제조방법 부분에서 자세히 설명하기로 한다.
여기에서, 상기 상변화물질은 갈코게나이드 물질, 예를 들어 GeSeTe(GST) 계열의 물질이다. PRAM 소자에 이용되는 상변화물질은 이미 널리 공지되어 있으므로, 이에 대한 상세한 설명은 생략하기로 한다. 예를 들어, PRAM 소자에 이용되는 상변화물질로서, GeSbTe, AgSbTe, AgInTe, As(In)SbTe, GeTe, SeSbTe, AsSeTe 또는 Pb(Bi)Ge(In)Se 등이 있다.
이와 같은 본 발명에 의하면, 리셋전류(reset current)를 낮출 수 있는 구조를 가지는 PRAM 소자를 구현할 수 있다.
도 2는 본 발명에 따른 PRAM 소자의 이진정보 저장동작을 보여주는 그래프이다. 상기 그래프에서, PRAM 소자의 메모리셀에 데이터를 기억 및 소거시키는 방법이 설명될 수 있다. 여기서, 가로축은 시간(T)을 나타내고, 세로축은 상전이 물질막에 가해지는 온도(Temperature; 단위℃)를 나타낸다.
이진정보가 저장될 때는 PRAM에 셋펄스(set pulse)와 리셋펄스(reset pulse)를 가하게 된다. 셋펄스는 상변화물질, 예를 들어 갈케도나이드 박막을 결정질상태로 만들기 위한 것으로 대략 50ns 이하의 폭을 갖는 펄스로서, 재료가 결정화하는데 필요한 적정온도 이상을 가해주기 위한 것이다. 리셋펄스는 상기 박막을 비정질상태로 만들기 위한 펄스로서, 재료를 비정질상태로 용융시키기 위한 온도 이상을 가해주기 위한 것이다.
도 2를 참조하면, 상변화물질층을 용융온도(melting temperture; Tm) 보다 높은 온도에서 짧은 시간(T1) 동안 가열한 후에, 빠른 속도로 냉각(quenching)시키면, 상기 상변화물질층은 비정질 상태(amorphous state)로 변한다(제1곡선). 이에 반하여, 상변화물질층을 용융온도(Tm) 보다 낮고 결정화 온도(crystallization temperture; Tc) 보다 높은 온도에서 T1시간 보다 긴 T2시간 동안 가열(annealing)한 후에 서서히 냉각시키면, 상변화물질층은 결정 상태(crystalline state)로 변한다(제2곡선). 비정질 상태를 갖는 상변화물질층의 비저항은 결정질 상태를 갖는 상변화물질층의 비저항 보다 높다. 따라서, 읽기 모드에서 상기 상변화물질층을 통하여 흐르는 전류를 감지(detection)함으로써, 상기 PRAM 메모리셀에 저장된 정보가 논리 "1"인지 또는 논리 "0"인지를 판별(discriminate) 할 수 있다.
도 3a 내지 도 3g는 본 발명의 바람직한 실시예에 따른 PRAM 소자의 제조방법을 보여주는 공정흐름도이다.
도 3a를 참조하여, 기판(10) 위에 트랜지스터(20)를 형성한다. 통상, 실리콘 웨이퍼 기판(10)에 도전성 불순물을 도핑하여 소오스(12)와 드레인(14)을 형성하며, 이들 사이에 채널영역(16)이 마련된다. 그리고, 상기 상기 채널영역(16) 위에 게이트 절연막(18)과 게이트 전극(19)을 순차적으로 적층하여 트랜지스터(20)가 형성될 수 있다. 이와 같은 트랜지스터(20)의 형성물질 및 형성방법은 이미 널리 공지되어 있으므로, 이에 대한 상세한 설명은 생략하기로 한다.
도 3b를 참조하여, 상기 트랜지스터(20) 위에 절연층(22)을 적층하고, 상기 절연층(22)에 콘택홀을 형성하여, 상기 콘택홀을 도전성플러그(24)으로 채운다. 그 다음에, 상기 도전성플러그(24)에 콘택하도록 하부전극(30)을 형성한다. PRAM 소자에 있어서, 하부전극(30)의 재질 및 형성방법은 널리 공지되어 있으며, 이에 대한 상세한 설명은 생략하기로 한다. 예를 들어, 상기 하부전극(30) 위에 작은 콘택면적을 가지는 저항성 발열체(resistive heater)가 더 형성될 수 있다(미도시).
도 3c를 참조하여, 상기 하부전극(30) 위에 포로젠(porogen) 물질층(32)을 형성한다. 일반적으로, 포로젠물질층(32)의 형성방법으로 스핀코팅법이 이용되나, 이에 한정되지 않으며, 공지된 다른 박막형성방법이 이용될 수 있다. 상기 포로젠물질은 다공성의 상변화물질층을 형성하기 위해 이용되며, 이러한 포로젠물질의 종류 및 그 기능은 일반적으로 널리 알려져 있으며, 이와 같은 포로젠물질은 소정의 온도범위(예를 들어 300~500℃)에서 열분해되어 제거될 수 있다. 예를 들어, 상기 포로젠 물질은 시클로덱스트린(cyclodextrin) 화합물군에서 선택될 수 있다. 구체적으로 설명하면, 최근에 식품, 의학품의 중간체로 많이 응용되었던 시클로덱스트린(cyclodextrin;CD) 화합물이 다공성 절연막 제조를 위한 포로젠으로 보고된 바 있다. 시클로덱스트린 화합물은 글루코피라노즈(glucopyranose)기 6~8개가 α(1→4) 형태로 연결된 환형구조를 지닌 화합물로 각각 α, β, γ형으로 나눌 수 있다 . β형 시클로덱스트린 화합물은 최대반경이 약 15.4 Å을 가지는 3차원 구조를 가진다. 이러한 시클로덱스트린 화합물은 실옥산계 전구체내에 나노 입자(nano particle) 형태로 균일하게 분산된 다음, 박막의 고온 경화공정에서 2 nm 이내의 매우 작은 나노 기공을 박막내에 생성시킬 수 있다. β 형 시클로덱스트린은 7개의 글루코피라노즈로 구성되어 있으며, 이로 인해 총 21개의 히드록실기(hydroxyl group)를 가질 수 있다. 이러한 히드록실기의 기능화 과정을 통하여 여러 가지 기능기를 가지는 화합물의 제조가 가능하고 이러한 화합물을 포로젠으로 이용을 할 경우에 같은 기공도를 가지면서, 기공의 크기, 크기분포, 연결도(interconnection length)를 조절할 수도 있다. 본 발명을 구현하기 위한 열적으로 불안정한 포로젠(porogen)물질은 화학식1에서 나타낸 바와 같은 시클로덱스트린(cyclodextrin) 유도체이다.
Figure 112005010366353-pat00001
상기 화학식1에서 q=3~12이고 R1, R2, R3은 독립적으로 수소원자(hydrogen) 또는 C2~C30의 아실기(acyl group), 또는 C1~C20의 알킬기(alkyl group), 또는 C3~C10의 알켄기(alkene group), 또는 C3~C20의 알킨기(alkyne group), 또는 C7~C20의 토실기(tosyl group), 또는 C1~C10의 메실기(mesyl group), C0~C10의 아미노기(amino group), 또는 아지도기 (azido group), 또는 할로겐기(halogen group), 또는 포스포로스기(phosphorus group), 또는 C3~C20의 이미다졸기(imidazole group), 또는 피 리딘기(pyridino group), 또는 C0~C10의 황(sulfur)이 포함된 기능기 또는 C3~C10의 시클로알킬기(cycloalky group) 또는 C6~C30의 알릴기(aryl group) 또는 히드록시 알킬기(hydroxy alkyl group), 카르복시기(carboxyl group), 카르복시알킬기(carboxy alkyl group), ) 또는 C6~C12 의 글루코실기(glucosyl group), 말토실기(maltosyl group) 또는 C1~C10의 시아노기(cyno group), 또는 C2~C10의 카보네이트기(carbonate group), 또는 C1~C10의 카바메이트(carbamate group), 또는 Sir1r2r3로 표시되는 규소(Si)화합물이다. 상기에서 r1,r2,r3 는 각각 독립적으로 C1~C5의 알킬기(alkyl group), C1~C5의 알콕시기(alkoxy group), C6~C20의 알릴기(aryl group)이다.
본 발명에서, 사용된 포로젠물질은 heptakis(2,3,6-tri-O-methyl)-beta-cyclodextrin이고, 그 분해온도는 320~390℃이다.
도 3d를 참조하여, 상기 포로젠 물질층(32) 위에 상변화물질층(phase-change material;PCM)(34)을 형성한다. 상기 상변화물질층은 스퍼터링 방법에 의해 형성될 수 있으나, 이에 한정되지 않으며, 다른 공지된 박막형성방법이 이용될 수 있다.
상기 상변화물질은 갈코게나이드 물질, 예를 들어 GeSeTe(GST) 계열의 물질이다. PRAM 소자에 이용되는 상변화물질은 이미 널리 공지되어 있으므로, 이에 대한 상세한 설명은 생략하기로 한다. 예를 들어, PRAM 소자에 이용되는 상변화물질로서, GeSbTe, AgSbTe, AgInTe, As(In)SbTe, GeTe, SeSbTe, AsSeTe 또는 Pb(Bi)Ge(In)Se 등이 있다.
상기 상변화물질층(34)의 형성과정에서, 상기 포로젠물질층(32)과 상변화물질층(34) 사이에 경계영역(32a)이 형성된다. 상기 경계영역(32a)은 상기 상변화물질과 포로젠물질이 혼합된 물질층이다. 이러한 경계영역(32a)은 스퍼터링 중에 상기 상변화물질이 포로젠물질층(32)의 소정깊이까지 혼입되거나 스며들기 때문에 형성되는 것으로 추측될 수 있다.
도 3e 및 도 3f를 참조하여, 상기 적층결과물을 어닐링하여, 상기 포로젠물질을 분해한다. 상기 어닐링은 300~500℃의 온도범위에서 0.1~3시간동안 수행될 수 있다. 상기 어닐링과정에서, 상기 포로젠물질이 열분해되어 제거될 수 있으며, 이와 함께 나노 에어-포어들(nano air-pores)을 포함하는 다공성(porous)의 상변화물질(PCM)층(38)을 얻을 수 있다. 여기에서, 상기 에어-포어의 직경은 1~10nm의 범위에 있다. 이와 같은 나노 에어-포어들을 포함하는 다공성 상변화물질층(38)의 면저항값(㏀/□)은 평균 0.495으로, 종래 에어-포어를 포함하지 않는 상변화층의 면저항값인 0.15 보다 약 3배 정도 크다. 이러한 면저항값의 증가는 상기 다공성 상변화물질층(38) 내에 나노 스케일의 에어-포어들이 형성되었음을 보여준다.
도 3g를 참조하여, 상기 다공성의 상변화물질층(38) 위에 도전성 물질로 상부전극을 형성한다. 따라서, 상기와 같은 공정과정을 통하여 상변화물질층에서 전류밀도가 증가되어 리셋전류(reset current)를 낮출 수 있는 구조를 가지는 PRAM 소자를 얻을 수 있다.
도 4 및 도 5는 각각 도 3d 및 도 3f에 대응하는 상변화물질층의 단면 SEM사진을 보여준다.
도 6a 내지 도 6i는 본 발명의 다른 실시예에 따른 PRAM 소자의 제조방법을 보여주는 공정흐름도이다. 여기에서, 도 3a 내지 도 3g의 실시예와 중복되는 부분에 대하여는 설명을 생략하기로 하며, 동일한 구성요소에 대하여는 동일한 참조부호를 그대로 인용하기로 한다.
여기에서 하부전극(30)의 형성과정까지는 이전의 실시예와 동일하다.
도 6c를 참조하여, 상기 하부전극(30) 위에 제1포로젠물질과 제2포로젠물질이 혼합된 혼합(mixed)포로젠물질층(33)을 형성한다. 상기 혼합포로젠물질층(33)의 형성방법으로 스핀코팅법 또는 공지된 다른 박막형성방법이 이용될 수 있다. 상기 혼합포로젠물질은 상기 제1포로젠물질과 제2포로젠물질을 혼합하여 제조될 수 있다. 여기에서, 상기 제2포로젠물질은 상기 제1포로젠물질 보다 상대적으로 높은 분해온도를 가지는 물질이다. 예를 들어, 상기 제1포로젠물질과 제2포로젠물질은 상술한 시클로덱스트린(cyclodextrin) 화합물군에서 분해온도를 고려하여 선택될 수 있다. 본 발명에서 사용된 제1포로젠 물질은 heptakis(2,3,6-tri-O-hydroxyl)-beta-cyclodextrin이고, 그 분해온도는 300~350℃이다. 또한 제2포로젠 물질은 heptakis(2,3,6-tri-O-benzoyl)-beta-cyclodextrin이고, 그 분해온도는 370~439℃이다.
도 6d 및 도 6e를 참조하여, 상기 혼합포로젠물질층(33)을 1차 어닐링한다. 상기 어닐링은 300~500℃의 온도범위에서 0.1~3시간동안 수행된다. 상기 어닐링 과정에서, 상기 혼합포로젠물질층(33) 내에 포함된 제1포로젠 물질이 분해되어 제거됨으로써, 다공성의 제2포로젠물질층(33a)을 얻을 수 있다. 이와 같은 다공성의 제 2포로젠물질층(33a)에는 이후에 더 많은 양의 상변화물질이 혼입될 수 있으며, 이후에 다공성의 상변화물질층 내에 더 많은 양의 에어-포어들이 형성될 수 있다. 즉, 나노 에어-포어들을 포함하는 상변화물질층 내에서 에어-포어들의 밀도를 증가시킬 수 있다.
도 6f를 참조하여, 상기 다공성의 제2포로젠물질층 위에 상변화물질(PCM)층을 형성한다. 상기 상변화물질층은 스퍼터링 방법에 의해 형성될 수 있으나, 이에 한정되지 않으며, 다른 공지된 박막형성방법이 이용될 수 있다. 상기 상변화물질은 갈코게나이드 물질, 예를 들어 GeSeTe(GST) 계열의 물질이다. PRAM 소자에 이용되는 상변화물질은 이미 널리 공지되어 있으므로, 이에 대한 상세한 설명은 생략하기로 한다. 예를 들어, PRAM 소자에 이용되는 상변화물질로서, GeSbTe, AgSbTe, AgInTe, As(In)SbTe, GeTe, SeSbTe, AsSeTe 또는 Pb(Bi)Ge(In)Se 등이 있다.
상기 상변화물질층(34)의 형성과정에서, 상기 다공성의 제2포로젠물질층(33a)과 상변화물질층(34) 사이에 경계영역(33b)이 형성된다. 상기 경계영역(33b)은 상기 상변화물질과 다공성의 제2포로젠물질이 혼합된 물질층이다. 이러한 경계영역(33b)은 스퍼터링 중에 상기 상변화물질이 다공성의 제2포로젠물질층(33a)의 소정깊이까지 주입되거나 스며들기 때문에 형성되는 것으로 추측될 수 있다. 특히, 상기 다공성의 제2포로젠물질층(33a)에는 더 많은 양의 상변화물질이 혼입될 수 있으며, 이후에 나노 에어-포어들을 포함하는 상변화물질층 내에서 에어-포어들의 밀도가 증가될 수 있다.
도 6g 및 도 6h를 참조하여, 상기 적층결과물을 어닐링하여, 상기 제2포로젠 물질을 분해한다. 상기 어닐링은 300~500℃의 온도범위에서 0.1~3시간동안 수행될 수 있다. 여기에서, 2차 어닐링은 상기 1차 어닐링 보다 상대적으로 더 고온범위에서 수행되어야 할 것이다. 상기 어닐링과정에서, 상기 제2포로젠물질이 열분해되어 제거될 수 있으며, 이와 함께 나노 에어-포어들(nano air-pores)을 포함하는 다공성(porous)의 상변화물질(PCM)층(39)을 얻을 수 있다.
도 6i를 참조하여, 상기 다공성의 상변화물질층(39) 위에 도전성 물질로 상부전극을 형성한다. 따라서, 상기와 같은 공정과정을 통하여 상변화물질층에서 전류밀도가 증가되어 리셋전류(reset cerrent)를 낮출 수 있는 구조를 가지는 PRAM 소자를 얻을 수 있다.
도 7 및 도 8은 각각 도 6f 및 도 6h에 대응하는 상변화물질층의 단면 SEM사진을 보여준다.
상기와 같은 본 발명에 따른 PRAM 소자는, 나노 에어-포어들을 포함하는 다공성의 상변화물질층을 포함한다. 상기 나노-에어 포어들은 상변화물질층의 전류밀도(current density)를 증가시키기 때문에, 보다 낮은 전류에서 상기 다공성 상변화물질층의 상변화가 일어날 수 있다. 이와 같은 본 발명에 의하면, 리셋전류(reset current)를 낮출 수 있는 구조를 가지는 PRAM 소자를 구현할 수 있다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (18)

  1. 트랜지스터;와
    상기 트랜지스터에 연결되는 데이터 저장부;를 포함하고,
    상기 데이터 저장부는,
    상부전극(top electrode);과
    하부전극(bottom electrode); 및
    상기 상부전극과 하부전극 사이에 개재되는 것으로, 나노 에어-포어들(nano air-pores)을 포함하는 다공성의 상변화물질층;을 포함하는 것을 특징으로 하는 PRAM 소자.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 에어-포어의 직경은 1~10nm의 범위에 있는 것을 특징으로 하는 PRAM 소자.
  4. 제 1 항에 있어서,
    상기 상변화물질은 갈코게나이드 물질인 것을 특징으로 하는 PRAM 소자.
  5. 제 4 항에 있어서,
    상기 갈코게나이드 물질은 GeSeTe 계열의 물질인 것을 특징으로 하는 PRAM 소자.
  6. 기판 위에 트랜지스터를 형성하는 단계;와
    상기 트랜지스터에 연결되는 데이터 저장부를 형성하는 단계;를 포함하고,
    상기 데이터 저장부를 형성하는 단계:는,
    하부전극(bottom electrode)을 형성하는 단계;
    상기 하부전극 위에 나노 에어-포어들(nano air-pores)을 포함하는 다공성(porous)의 상변화물질(PCM)층을 형성하는 단계; 및
    상기 다공성의 상변화물질층 위에 상부전극(top electrode)을 형성하는 단계;를 포함하는 것을 특징으로 하는 PRAM 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 다공성의 상변화물질층을 형성하는 단계:는,
    상기 하부전극 위에 포로젠(porogen) 물질층을 형성하는 단계;
    상기 포로젠 물질층 위에 상변화 물질(PCM)층을 형성하는 단계; 및
    상기 적층결과물을 어닐링하여 상기 포로젠 물질을 분해하는 단계;를 포함하는 것을 특징으로 하는 PRAM 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 포로젠 물질은 시클로덱스트린(cyclodextrin) 화합물군에서 선택되는 것을 특징으로 하는 PRAM 소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 어닐링은 300~500℃의 온도범위에서 0.1~3시간동안 수행되는 것을 특징으로 하는 PRAM 소자의 제조방법.
  10. 제 7 항에 있어서,
    상기 에어-포어의 직경은 1~10nm의 범위에 있는 것을 특징으로 하는 PRAM 소자의 제조방법.
  11. 제 7 항에 있어서,
    상기 상변화물질은 갈코게나이드 물질인 것을 특징으로 하는 PRAM 소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 갈코게나이드 물질은 GeSeTe 계열의 물질인 것을 특징으로 하는 PRAM 소자의 제조방법.
  13. 제 6 항에 있어서,
    상기 다공성의 상변화물질층을 형성하는 단계:는,
    상기 하부전극 위에 제1포로젠물질과 상기 제1포로젠물질 보다 상대적으로 높은 분해온도를 가지는 제2포로젠물질이 혼합된 혼합(mixed)포로젠물질층을 형성하는 단계;
    상기 혼합포로젠물질층을 1차 어닐링하여 상기 제1포로젠 물질을 분해함으로써 다공성의 제2포로젠물질층을 형성하는 단계;
    상기 다공성의 제2포로젠물질층 위에 상변화물질(PCM)층을 형성하는 단계;및
    상기 적층결과물을 2차 어닐링하여 상기 제2포로젠물질을 분해하는 단계;를 포함하는 것을 특징으로 하는 PRAM 소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 제1 및 제2포로젠물질은 시클로덱스트린(cyclodextrin) 화합물군에서 선택되는 것을 특징으로 하는 PRAM 소자의 제조방법.
  15. 제 13 항에 있어서,
    상기 1차 및 2차 어닐링은 각각 300~500℃의 온도범위에서 0.1~3시간동안 수행되되, 상기 2차 어닐링은 1차 어닐링 보다 상대적으로 더 고온범위에서 수행되는 것을 특징으로 하는 PRAM 소자의 제조방법.
  16. 제 13 항에 있어서,
    상기 에어-포어의 직경은 1~10nm의 범위에 있는 것을 특징으로 하는 PRAM 소자의 제조방법.
  17. 제 13 항에 있어서,
    상기 상변화물질은 갈코게나이드 물질인 것을 특징으로 하는 PRAM 소자의 제조방법.
  18. 제 17 항에 있어서,
    상기 갈코게나이드 물질은 GeSeTe 계열의 물질인 것을 특징으로 하는 PRAM 소자의 제조방법.
KR1020050016183A 2005-02-25 2005-02-25 Ｐｒａｍ 소자 및 그 제조방법 Expired - Lifetime KR100668333B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050016183A KR100668333B1 (ko) 2005-02-25 2005-02-25 Ｐｒａｍ 소자 및 그 제조방법
US11/285,175 US7541633B2 (en) 2005-02-25 2005-11-23 Phase-change RAM and method for fabricating the same
CNB2005101268367A CN100555651C (zh) 2005-02-25 2005-11-24 相变随机存取存储器及其制造方法
JP2006047807A JP2006237615A (ja) 2005-02-25 2006-02-24 Ｐｒａｍ素子及びその製造方法
US12/428,284 US7872250B2 (en) 2005-02-25 2009-04-22 Phase-change ram and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050016183A KR100668333B1 (ko) 2005-02-25 2005-02-25 Ｐｒａｍ 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060094752A KR20060094752A (ko) 2006-08-30
KR100668333B1 true KR100668333B1 (ko) 2007-01-12

Family

ID=36931261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050016183A Expired - Lifetime KR100668333B1 (ko) 2005-02-25 2005-02-25 Ｐｒａｍ 소자 및 그 제조방법

Country Status (4)

Country Link
US (2) US7541633B2 (ko)
JP (1) JP2006237615A (ko)
KR (1) KR100668333B1 (ko)
CN (1) CN100555651C (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589123B1 (ko) * 2004-02-18 2006-06-14 학교법인 서강대학교 기공형성용 템플레이트로 유용한 사이클로덱스트린유도체와 이를 이용하여 제조된 저유전체
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
US7511984B2 (en) * 2006-08-30 2009-03-31 Micron Technology, Inc. Phase change memory
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
US7550313B2 (en) * 2007-07-21 2009-06-23 International Business Machines Corporation Method for delineation of phase change memory (PCM) cells separated by PCM and upper electrode regions modified to have high film resistivity
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
CN101364567B (zh) * 2007-08-06 2011-09-14 上海市纳米科技与产业发展促进中心 一种纳米级相变存储单元阵列制备方法
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8298891B1 (en) * 2009-08-14 2012-10-30 Intermolecular, Inc. Resistive-switching memory element
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
CN102890963B (zh) * 2011-07-20 2016-08-17 中国科学院上海微系统与信息技术研究所 一种非易失性随机存储器及其操作方法
US8877628B2 (en) * 2012-07-12 2014-11-04 Micron Technologies, Inc. Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices
CN107636852B (zh) * 2015-03-09 2021-06-25 弗萨姆材料美国有限责任公司 用于沉积用作电阻随机存取存储器的多孔有机硅酸盐玻璃膜的方法
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
FR3062234B1 (fr) * 2017-01-25 2020-02-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif memoire
KR102295524B1 (ko) * 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
US10147876B1 (en) 2017-08-31 2018-12-04 Sandisk Technologies Llc Phase change memory electrode with multiple thermal interfaces
KR102745600B1 (ko) * 2022-10-31 2024-12-24 충남대학교산학협력단 다공성 물질을 활용한 rram 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498493B1 (ko) 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
KR100615586B1 (ko) * 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7414257B2 (en) * 2004-03-31 2008-08-19 Infineon Technologies Ag Switching device for configurable interconnect and method for preparing the same
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation

Also Published As

Publication number Publication date
JP2006237615A (ja) 2006-09-07
KR20060094752A (ko) 2006-08-30
CN100555651C (zh) 2009-10-28
CN1825612A (zh) 2006-08-30
US20060192193A1 (en) 2006-08-31
US7872250B2 (en) 2011-01-18
US7541633B2 (en) 2009-06-02
US20090236582A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
KR100668333B1 (ko) Ｐｒａｍ 소자 및 그 제조방법
KR100763916B1 (ko) ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법
JP5688196B2 (ja) 超薄型多層構造相変化メモリ素子
EP0694214B1 (en) Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
KR100687750B1 (ko) 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
US7642540B2 (en) Phase change random access memory and method of operating the same
BRPI0719055A2 (pt) Memória correlacionada de elétrons
CN1783336A (zh) 反铁磁/顺磁电阻器件、非易失性存储器及其制造方法
Lee et al. Switching behavior of indium selenide-based phase-change memory cell
KR20060087882A (ko) 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
US8357920B2 (en) Electronic component, and a method of manufacturing an electronic component
US7449360B2 (en) Phase change memory devices and fabrication methods thereof
KR20180022097A (ko) 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법
JP2006165553A (ja) 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
WO2004084306A1 (ja) 記憶素子及びこれを用いた記憶装置
CN101540369A (zh) 相变化存储装置
CN1996572B (zh) 制造相变随机存取存储器的方法
KR100857466B1 (ko) 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법
KR20060061745A (ko) 상전이 나노입자들을 포함하는 상전이 물질층을 구비하는상전이 메모리 소자 및 그 제조방법
Mahmoud et al. Effect of indium doping on the properties of Ge S b phase‐change alloy
Huang et al. Phase-change memory properties of electrodeposited Ge-Sb-Te thin film
CN101414481B (zh) 基于SiSb复合材料的相变存储器单元
KR20130079773A (ko) 상변화 메모리 저항 소자 및 그 제조방법
KR101020683B1 (ko) 상 변화층을 갖는 전자 소자 및 상 변화 메모리 소자
Horii et al. A 0.24 µm PRAM Cell Technology Using N-Doped GeSbTe Films

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050225

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050523

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050225

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060630

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091214

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110103

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111229

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140103

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160104

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20191226

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20201230

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20211229

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20221221

Start annual number: 17

End annual number: 17