[go: up one dir, main page]

KR20130079773A - 상변화 메모리 저항 소자 및 그 제조방법 - Google Patents

상변화 메모리 저항 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20130079773A
KR20130079773A KR1020120000470A KR20120000470A KR20130079773A KR 20130079773 A KR20130079773 A KR 20130079773A KR 1020120000470 A KR1020120000470 A KR 1020120000470A KR 20120000470 A KR20120000470 A KR 20120000470A KR 20130079773 A KR20130079773 A KR 20130079773A
Authority
KR
South Korea
Prior art keywords
phase change
electrode
material film
change material
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020120000470A
Other languages
English (en)
Other versions
KR101450225B1 (ko
Inventor
조만호
장문형
박승종
박성진
임동혁
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020120000470A priority Critical patent/KR101450225B1/ko
Publication of KR20130079773A publication Critical patent/KR20130079773A/ko
Application granted granted Critical
Publication of KR101450225B1 publication Critical patent/KR101450225B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 황(S), 텔루리움(Te) 및 셀레늄(Se) 중에서 선택되는 1종 이상의 원소; 및 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 인듐(In) 및 비스무트(Bi) 중에서 선택되는 2종 이상의 원소;를 포함하는 화합물로 이루어지며, 상기 화합물에는 산소(O)가 더 첨가되어 다결정 상태인 것을 특징으로 하는 상변화 재료막을 포함하는 상변화 메모리 저항 소자에 관한 것으로서, 본 발명은 산소가 첨가된 칼코겐 화합물을 상변화 재료막으로 사용하여 다중기록 특성 및 향상된 기록 속도를 가져 고속 동작이 가능한 비휘발성 메모리 저항 소자의 구현이 가능하며, 또한, 산소가 첨가된 칼코겐 화합물을 상변화 물질을 이용하여 빠른 응답속도 및 다중 기록 특성을 가진 CD 등의 기록 매체를 제공할 수도 있다.

Description

상변화 메모리 저항 소자 및 그 제조방법{Phase-change Memory Resistive Elements and Fabrication Method Thereof}
본 발명은 상변화 메모리 저항 소자에 관한 것으로서, 더욱 상세하게는 상변화 재료로서, 산소가 첨가된 칼코겐 화합물을 사용하여 다중 기록 특성 및 현저히 향상된 기록 속도를 갖는 상변화 메모리 저항 소자 및 그 제조방법에 관한 것이다.
반도체 메모리 소자들은 전원 공급이 중단되었을 때, 보유 데이터의 지속 유무에 따라, 휘발성 메모리 소자 및 비휘발성 메모리 소자로 나누어진다. 대표적인 휘발성 메모리 소자들이 디램(dynamic random access memory, DRAM) 소자 및 에스램(static random access memory, SRAM) 소자이며, 대표적인 비휘발성 메모리 소자들이 플래시 메모리 소자이다. 이와 같은 메모리 소자들은 저장된 전하 유무에 따라 이진수 "1" 또는 "0"을 나타냄으로써 기능을 한다.
휘발성 메모리 소자인 디램은, 주기적인 리프레쉬 동작이 필요하며, 높은 전하 저장능력이 요구된다. 따라서, 디램 소자의 경우, 커패시턴스를 증가시켜야 한다. 그러므로, 커패시터(capacitor) 전극의 표면적을 증가시키기 위해 많은 노력이 시도되고 있다. 그러나 커패시터 전극의 표면적 증가는 디램 소자의 집적도 증가를 어렵게 하는 문제점이 있다.
또한, 플래시 메모리의 셀에 데이터를 기입 또는 소거하는 원리는 게이트 절연막을 통하여 전하를 터널링 시키는 방법을 사용한다. 이때, 전원전압에 비하여 높은 동작전압이 요구된다. 이로 인하여, 플래시 메모리 소자들은 기입동작 및 소거동작에 필요한 전압을 제작하기 위하여 승압 회로가 요구된다.
이러한 문제점을 해결하기 위한 것으로서, 비휘발성 및 임의 접근(random access)이 가능하고, 구조가 간단한 새로운 메모리 소자로 나타난 대표적인 것이 상변화 메모리 저항 소자이다. 상변화 메모리 저항 소자는 디램과 유사한 구조를 가지며 두개의 전극 사이에 상변화 재료를 사용한다. 일반적으로 게르마늄(Ge), 안티몬(Sb) 및 텔루리움(Te)으로 구성된 칼코겐 화합물(칼코게나이드), GST(Ge-Sb-Te)이 상변화 재료로서 사용된다. 칼코게나이드는 주어지는 주울열(Joule heat)이 증가함에 따라 비정질에서 결정질상으로 변화한다. 이때, 결정질 상태의 칼코게나이드는 면저항이 낮고 비정질 상태의 칼코게나이드는 면저항이 높다. 따라서 면저항 차이를 이용하여 이진 정보의 저장이 가능하다.
칼코게나이드 상변화 층에 접하는 두 전극 사이의 전류가 칼코게나이드에 주울열을 제공한다. 두 전극을 통해서 높은 크기의 전류펄스를 단시간(약 10 ns) 인가하여 칼코게나이드를 그 용융점 이상의 온도(약 610 ℃)로 가열한 후 전류 펄스를 제거하는 것에 의해 순간적으로 냉각시키면 전극에 접하는 GST 칼코게나이드 일부분이 비정질 상태(Reset)로 된다. 반면, 두 전극 사이에 낮은 크기의 전류 펄스를 장시간(약 30 ns) 인가하여 칼코게나이드의 용융 온도보다 낮은 결정화 온도로 유지한 후 전류 펄스를 제거하면 전극에 접하는 칼코게나이드 일부분이 결정질 상태(Set)로 변한다.
상변화 저항 소자의 정보 저장 능력을 향상시키기 위하여 저항 소자에 특정 전류 펄스 인가를 통해 결정화 정도를 조절하거나, 2개 이상의 문전 전압 특성을 가지는 상변화 소재를 이용하여 상변화 저항 소자의 다중 기록 특성을 구현한다.
이처럼 다중 기록 특성을 가지며 고속도로 동작하는 비휘발성 상변화 메모리 저항 소자를 구현하기 위해서는 기록속도의 증가 및 다중 기록 특성을 보이는 재료 개발이 필수적이다. 이를 위해서 칼코게나이드 상변화 층의 상변화 속도 증가 및 2개 이상의 저항 차이를 보이는 상변화 특성이 필요하다. 또한, 일반적으로 널리 알려진 질소원소를 도핑 하여 상변화 온도를 증가시키지만, 이는 증착시에 기체 상태의 질소분자(N2)를 통하여 이루어지기 때문에, 질소분자 기체의 높은 해리에너지(9.76 eV) 로 인하여 질소 분자가 상변화 층 내부에 트랩(trap)되기 때문에 상변화 메모리 저항 소자의 동작 특성을 저하시킨다. 이러한 이유로 해리에너지가 낮은 분자로 이루어진 기체를 통한 도핑이 필요하다.
종래기술로서, 한국공개특허 제2004-0076225호에 상변화 물질로서 실리콘 및 질소 중 어느 하나가 도핑된 칼코겐 화합물을 이용한 것에 대해서 개시되어 있고, 한국공개특허 제2009-0081302호에 상변화 재료층으로 안티몬이 과량 첨가된 Ge-Sb-Te를 이용한 상변화 메모리 소자에 관한 것이 개시되어 있다.
따라서, 본 발명이 해결하고자 하는 과제는 산소를 포함하여 상변화 재료의 다중 기록 특성을 구현하고, 상변화 속도를 크게 하여, 고속 동작이 가능한 상변화 메모리 저항 소자를 제공하는 것이다.
또한, 상기 고속 동작이 가능한 상변화 메모리 저항 소자의 제조방법을 제공하는 것이다.
본 발명은 상기 과제를 달성하기 위하여,
반도체 기판 위에 형성된 제1 전극;
상기 제1 전극 위에 전기적으로 접촉되어 형성된 제1 전극 콘택;
상기 제1 전극 콘택 위에 전기적으로 접촉되어 형성된 상변화 재료막;
상기 상변화 재료막 위에 전기적으로 접촉되어 형성된 제2 전극; 및
상기 반도체 기판 상면과 상기 제2 전극의 상면과 평행한 면 사이의 공간에 채워진 절연막;을 포함하고,
상기 상변화 재료막은 황(S), 텔루리움(Te) 및 셀레늄(Se) 중에서 선택되는 1종 이상의 원소; 및 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 인듐(In) 및 비스무트(Bi) 중에서 선택되는 2종 이상의 원소;를 포함하는 화합물로 이루어지며,
상기 화합물에는 산소(O)가 더 첨가되어 다결정 상태인 것을 특징으로 하는 상변화 메모리 저항 소자를 제공한다.
또한, 상기 상변화 메모리 저항 소자는 소오스 영역, 드레인 영역 및 게이트 전극으로 구성된 트랜지스터;
상기 드레인 영역에 전기적으로 연결된 하부 배선; 및
상기 제1 전극 및 제2 전극 중 어느 하나의 전극에 전기적으로 연결되는 상부 배선;을 더 포함하고,
상기 제1 전극 및 제2 전극 중 다른 하나의 전극은 상기 소오스 영역에 전기적으로 연결되는 것을 특징으로 한다.
본 발명의 일 실시예에 의하면, 상기 상변화 재료막은 상기 화합물에 산소가 10-35 중량% 비율로 첨가된 물질로 이루어져 다결정 상태일 수 있다.
본 발명의 다른 일 실시예에 의하면, 상기 상변화 재료막은 Ge2Sb2Te5 화합물에 산소가 10-35 중량% 비율로 첨가된 물질로 이루어져 다결정 상태일 수 있다.
본 발명의 다른 일 실시예에 의하면, 상기 상변화 재료막은 70 mW 파워의 펄스 레이져 조사시 10-30 나노초에서 결정화에 의한 상변화가 일어날 수 있다.
본 발명의 다른 일 실시예에 의하면, 상기 상변화 메모리 저항 소자는 동작 전압 인가에 따른 전류값이 증가하는 문턱 전압이 복수 개로 존재하여 다중 기록이 가능할 수 있다.
또한, 본 발명은 상기 과제를 달성하기 위하여,
(a) 반도체 기판 위에 제1 전극을 형성하는 단계;
(b) 상기 제1 전극을 둘러싸는 제1 절연막을 형성하는 단계;
(c) 상기 제1 절연막을 관통하여 상기 제1 전극과 상기 제1 절연막 표면 외부를 전기적으로 접속하는 제1 전극 콘택을 형성하는 단계;
(d) 상기 제1 전극 콘택에 전기적으로 연결된 다결정 상태의 상변화 재료막 패턴을 형성하는 단계;
(e) 상기 상변화 재료막 위에 제2 전극을 형성하는 단계; 및
(f) 상기 상변화 재료막 및 상기 제2 전극을 둘러싸는 제2 절연막을 형성하는 단계;를 포함하고,
상기 상변화 재료막은 황(S), 텔루리움(Te) 및 셀레늄(Se) 중에서 선택되는 1종 이상의 원소; 및 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 인듐(In) 및 비스무트(Bi) 중에서 선택되는 2종 이상의 원소;를 포함하는 화합물로 이루어지며,
상기 화합물에는 산소(O)가 더 첨가되어 다결정 상태인 것을 특징으로 하는 상변화 메모리 저항 소자의 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 상변화 재료막은 상기 화합물에 산소가 10-35 중량% 비율로 첨가된 물질로 이루어져 다결정 상태일 수 있다.
본 발명의 다른 일 실시예에 의하면, 상기 상변화 재료막은 Ge2Sb2Te5 화합물에 산소가 10-35 중량% 비율로 첨가된 물질로 이루어져 다결정 상태일 수 있다.
본 발명의 다른 일 실시예에 의하면, 상기 (c) 단계는 상기 화합물을 타겟으로 하고, 아르곤과 산소 분위기, 20-350 ℃에서 스퍼터링 방법으로 상변화 재료막 패턴을 형성할 수 있다.
본 발명의 다른 일 실시예에 의하면, 상기 상변화 재료막은 70 mW 파워의 펄스 레이져 조사시 10-30 나노초에서 결정화에 의한 상변화가 일어날 수 있다.
본 발명의 다른 일 실시예에 의하면, 상기 상변화 메모리 저항 소자는 동작 전압 인가에 따른 전류값이 증가하는 문턱 전압이 복수 개로 존재하여 다중 기록이 가능할 수 있다.
본 발명은 산소가 첨가된 칼코겐 화합물을 상변화 재료막으로 사용하여 다중기록 특성 및 향상된 기록 속도를 가져 고속 동작이 가능한 비휘발성 메모리 저항 소자의 구현이 가능하며, 또한, 산소가 첨가된 칼코겐 화합물을 상변화 물질로 이용하여 빠른 응답속도 및 다중 기록 특성을 가진 CD 등의 기록 매체를 제공할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 상변화 메모리 저항 소자의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 저항 소자의 기입 및 독출을 위한 회로를 도시한 회로도이다.
도 3은 본 발명의 일 실시예에 의한 상변화 메모리 저항 소자의 제조 방법을 단계별로 도시한 개념도이다.
도 4a 내지 도 4d는 종래의 일반적인 Ge-Sb-Te(GST) 및 본 발명의 일 실시예에 따른 산소(O)가 첨가된 Ge-Sb-Te 상변화 재료막에 대한 레이저 지속 시간(duration time) 및 레이저 파워(power)에 따른 power-time effect (PTE) 다이어그램이다.
도 5a 내지 도 5d는 종래 일반적인 Ge-Sb-Te(GST) 및 본 발명의 일 실시예에 따른 산소(O)가 첨가된 Ge-Sb-Te 상변화 재료막에 대한 원자 힘 현미경 (atomic force microscopy, AFM) 패턴을 보여주는 그래프이다.
도 6a 내지 도 6d는 종래 일반적인 Ge-Sb-Te(GST) 및 본 발명의 일 실시예에 따른 산소(O)가 첨가된 Ge-Sb-Te 상변화 재료막을 이용하여 상변화 소자를 제작한 경우 전압 인가에 따른 전류-전압 (I-V) 특성 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 우선, 도면들 중 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의해야 한다. 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하게 하지 않기 위해 생략한다.
본 발명에 따른 상변화 메모리 저항 소자는, 상변화 재료막으로 구성된 패턴과, 상기 상변화 재료막에 접촉하여 전기 신호를 제공하는 제1 전극, 제1 전극 콘택 및 제2 전극을 포함하며, 상기 상변화 재료막에 접촉하는 제1전극, 제1 전극 콘택, 제2 전극 및 상변화 재료막을 보호해주는 제1 절연막 및 제2 절연막을 포함하고, 상기 상변화 재료막은 산소가 첨가된 칼코겐 화합물로 이루어지며, 이에 의해서 소자의 다중 기록 특성 및 기록 속도 향상을 구현할 수 있는 것을 특징으로 한다.
즉, 본 발명에 따른 상변화 메모리 저항 소자는 반도체 기판 위에 형성된 제1 전극; 상기 제1 전극 위에 전기적으로 접촉되어 형성된 제1 전극 콘택; 상기 제1 전극 콘택 위에 전기적으로 접촉되어 형성된 상변화 재료막; 상기 상변화 재료막 위에 전기적으로 접촉되어 형성된 제2 전극; 및 상기 반도체 기판 상면과 상기 제2 전극의 상면과 평행한 면 사이의 공간에 채워진 절연막;을 포함하여 구성된다.
상기 상변화 재료막은 황(S), 텔루리움(Te) 및 셀레늄(Se) 중에서 선택되는 1종 이상의 원소; 및 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 인듐(In) 및 비스무트(Bi) 중에서 선택되는 2종 이상의 원소;를 포함하는 화합물로 이루어지며, 상기 화합물에는 산소(O)가 더 첨가되어 다결정 상태인 것을 특징으로 한다.
하기 도 1은 본 발명의 일 실시예에 따른 상변화 메모리 저항 소자의 단면도이다.
하기 도 1에 도시된 바와 같이, 본 발명에 의한 실시예에 따른 상변화 메모리 저항 소자는 반도체 기판(10), 제1 전극(11), 제1 전극 콘택(13), 상변화 재료막(14), 제2 전극(16), 제1 절연막(12) 및 제2 절연막(15)을 포함하여 구성된다.
본 발명에 따른 상변화 메모리 저항 소자는 상변화 재료막(14)의 면저항 차이, 즉 결정질 상태의 낮은 면저항과 비정질 상태의 높은 면저항의 차이에 의하여 이진 정보를 저장한다. 상기 이진 정보의 기록은 상변화 재료막(14)에 전류펄스를 인가하여 가열한 후에 전류펄스를 제거하여 냉각함으로써 이루어지며, 이진 정보의 독출은 상변화 재료막의 면저항의 크기를 측정함으로써 이루어진다.
제1 전극(11)과 제2 전극(16)은 상변화 재료막(14)에 전류펄스를 인가하고 저항을 측정하기 위한 각각의 단자(terminal)이다. 따라서, 제1 전극(11)과 제2 전극(16)은 상변화 재료막(14)의 양단에 위치한다.
제1 전극 콘택(13)은 제1 전극(11)과 상변화 재료막(14) 사이에 위치하여 제1 전극(11)과 상변화 재료막(14)을 전기적으로 연결시킨다. 따라서, 상변화 재료막(14)은 하기 도 1에 나타난 바와 같이 제1 전극(11)과는 제1 전극 콘택(13)을 통해 전기적으로 연결되고, 제2 전극(16)과는 전기적으로 직접 연결된다.
본 발명의 일 실시예에 따른 상변화 메모리 저항 소자에서, 제1 전극(11) 및 제2 전극(16) 사이에 전류펄스가 인가되면, 제1 전극 콘택(13)과 상변화 재료막(14)의 접촉면을 통하는 전류에 따라 주울열이 발생하고, 접촉면에 인접한 상변화 재료막(14)이 결정질 또는 비정질 상태로 변한다.
절연막(12, 15)은 반도체 기판(10) 상면과 제2 전극(16)의 상면과 평행한 면 사이의 공간에 채워진다. 이러한 절연막은 제1 전극(11), 제2 전극(16), 제1 전극 콘택(13) 및 상변화 재료막(14)을 감싸는 절연체로써, 각각의 상변화 기억 소자가 인근의 다른 기억 소자로부터 전기적인 영향을 받는 것을 배제함은 물론, 누설 전류의 발생을 방지하여 전류가 제1 전극(11) → 제1 전극 콘택(13) → 상변화 재료막(14) → 제2 전극(16)의 경로(또는 반대 방향의 경로)로만 흐를 수 있도록 보호하는 역할을 한다.
절연막은 제작 공정상, 제1 전극 콘택(13)과 상변화 재료막(14)의 접촉면과 평행한 면과 반도체 기판(10) 상면 사이의 공간에 채워진 제1 절연막(12)과 제1 전극 콘택(13)과 상변화 재료막(14)의 접촉면과 평행한 면과 제2 전극의 상면과 평행한 면 사이의 공간에 채워진 제2 절연막으로 나누어진다.
이하, 본 발명에 따른 상변화 재료막(14)의 구성에 대해 상세히 설명한다.
본 발명에 따른 상변화 메모리 저항 소자에 사용된 상변화 재료막은 황(S), 텔루리움(Te) 및 셀레늄(Se) 중에서 선택되는 1종 이상의 원소; 및 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 인듐(In) 및 비스무트(Bi) 중에서 선택되는 2종 이상의 원소;를 포함하는 화합물로 이루어지며, 상기 화합물에는 산소(O)가 더 첨가되어 다결정 상태인 것을 특징으로 한다.
본 발명에 따른 상변화 재료막(14)은 산소(O)가 첨가된 칼코겐 화합물로 이루어져 있고, 바람직하게는 산소가 첨가된 Ge2Sb2Te5 3원소 칼코겐 화합물이다.
다만, 칼코겐 화합물이라 함은 주기율표 제6B족에 속하는 원소 중 황 (S), 셀렌 (Se), 텔루리움(Te)를 총칭하는 칼코겐 원소를 적어도 하나 이상 포함하면서 이원소, 삼원소, 사원소, 오원소 또는 그 이상의 원소로 구성된 화합물을 의미하는 것으로서, 이하의 실시예에서 Ge-Sb-Te을 적용한 칼코겐 화합물을 개시하고 있더라도, 다른 칼코겐 화합물에 대해서도 적용할 수 있음은 당업자라면 용이하게 인식할 수 있을 것이며, 이러한 변경 또는 치환이 적용된 실시예 또한 본 발명의 권리 범위에 속하는 것이다.
즉, 본 발명에 따른 상변화 메모리 저항 소자의 상변화 재료막에 사용되는 칼코겐 화합물은 황(S), 텔루리움(Te) 및 셀레늄(Se)의 칼코겐 원소로 이루어진 그룹에서 선택된 하나 이상의 원소; 및 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 인듐(In) 및 창연(Bi)으로 이루어진 그룹에서 선택된 이원소 이상의 원소;로 이루어진 화합물에 산소(O)가 도핑되어 첨가된 것을 특징으로 한다. 즉, 상기 상변화 재료막은 Ge-Sb-Te, As-Sb-Te, As-Ge-Sb-Te, Sn-Sb-Te, In-Sn-Sb-Te, Ag-In-Sb-Te 등의 칼코겐 화합물에 산소(O)가 도핑되어 첨가된 것을 특징으로 한다.
또한, 제1 전극(11), 제1 전극 콘택(13) 및 제2 전극(16)은 질소 원소를 함유하는 도전성 재료, 탄소 원소를 함유하는 도전성 재료, 티타늄(Ti), 텅스텐(W), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄 실리사이드(TiSi), 탄탈륨 실리사이드(TaSi), 알루미늄(Al), 알루미늄-구리 합금(Al-Cu), 알루미늄-구리-실리콘 합금(Al-Cu-Si), 텅스텐 실리사이드(WSi), 구리(Cu) 및 텅스텐티타늄(TiW)로 이루어진 그룹에서 선택된 1종 이상의 물질로 이루어진 막으로 제조될 수 있다.
제1 절연막(12) 및 제2 절연막(15)은 티타늄(Ti), 텅스텐(W), 몰리브덴(Mo), 탄탈륨(Ta), 실리콘(Si), 알루미늄(Al), 이트륨(Y), 하프늄(Hf) 및 마그네슘(Mg)으로 이루어진 그룹에서 선택된 1종 이상의 물질로 이루어진 절연 산화물 및 절연 질화물 막으로 제조될 수 있다.
하기 도 2는 본 발명에 따른 상변화 메모리 저항 소자(1)의 기입 및 독출을 위한 회로를 도시한 회로도이다.
본 발명의 일 실시예에 따르면, 상변화 메모리 저항 소자(1)는 소오스 (Source) 영역, 드레인 (Drain) 영역 및 게이트 (Gate) 전극으로 구성된 트랜지스터(3), 상기 드레인 영역(D)에 전기적으로 연결된 하부 배선(5), 상기 제1 전극 및 제2 전극 중 어느 하나의 전극(A)에 연결되는 상부 배선(7)을 더 포함한다. 이때, 상기 제1 전극 및 제2 전극 중 다른 하나의 전극(즉, 상기 상부 배선에 연결되지 않은 전극)(B)은 상기 소오스 영역(S)에 전기적으로 연결된다.
트랜지스터(3)는 특정 상변화 메모리 저항 소자(1)를 활성화시키는 스위치 기능을 하며, 상부 배선(7) 및 하부 배선(5)에 적당한 전압이 인가되어 기입 또는 독출 동작이 이루어진다.
다만, 본 발명은 상기와 같은 트랜지스터가 아닌 다이오드 등의 다른 방식의 전기적 스위치 소자를 이용하여 구현이 가능하다. 이러한 다른 방식의 전기적 스위치 소자를 이용한 실시예에 대해서는 당업자라면 용이하게 변경 또는 치환할 수 있을 것이며, 이러한 변경 또는 치환이 적용된 실시예 또한 본 발명의 권리 범위에 속하는 것이다.
도 3은 본 발명의 실시예에 의한 상변화 메모리 저항 소자(1)의 제작 방법을 단계별로 도시한 개념도이다.
본 발명에 따른 상변화 메모리 저항 소자의 제조방법은 하기의 단계를 포함한다.
(a) 반도체 기판 위에 제1 전극을 형성하는 단계,
(b) 상기 제1 전극을 둘러싸는 제1 절연막을 형성하는 단계,
(c) 상기 제1 절연막을 관통하여 상기 제1 전극과 상기 제1 절연막 표면 외부를 전기적으로 접속하는 제1 전극 콘택을 형성하는 단계,
(d) 상기 제1 전극 콘택에 전기적으로 연결된 다결정 상태의 상변화 재료막 패턴을 형성하는 단계,
(e) 상기 상변화 재료막 위에 제2 전극을 형성하는 단계,
(f) 상기 상변화 재료막 및 상기 제2 전극을 둘러싸는 제2 절연막을 형성하는 단계.
본 발명에 따른 상변화 메모리 저항 소자(1)의 제조방법은, 반도체 기판(10) 위에 제1 전극(11)을 형성하는 단계(STEP 1), 제1 전극(11)을 둘러싸는 제1 절연막(12)을 형성하는 단계(STEP 2), 제1 절연막(12)을 관통하여 제1 전극(11)과 제1 절연막(12) 표면 외부를 전기적으로 접속하는 제1 전극 콘택(13)을 형성하는 단계(STEP 3), 제1 전극 콘택(13)에 전기적으로 연결되고 산소(O)가 첨가된 다결정 상태의 상변화 재료막(14) 패턴을 형성하는 단계(STEP 4), 상변화 재료막(14) 위에 제2 전극(16)을 형성하는 단계(STEP 5) 및 상변화 재료막(14)과 제2 전극(16)을 둘러싸는 제2 절연막(15)을 형성하는 단계(STEP 6)를 포함하여 구성된다.
상기 상변화 재료막(14) 패턴을 형성하는 단계(STEP 4)에 있어서, 산소(O)를 포함하는 상변화 재료막(14)은 스퍼터링 방법에 의해서 제작되며, 상온에서 약 350 의 온도 범위에서 제작될 수 있다. 칼코겐 화합물 타겟으로 하여 플라스마 가스로서 아르곤(Ar) 가스 및 산소 분자(O2) 가스를 사용하는 스퍼터링 방법을 사용하여 상기 상변화 재료막(14) 패턴을 형성할 수 있다.
상기 방법 이외에도 본 발명에 따른 상변화 재료막의 물성을 구현할 수 있다면, 화학적 기상 증착법(CVD) 등의 다른 방법도 이용할 수 있을 것이다.
이하, 도 4 내지 도 6을 통해서 산소(O) 원소가 첨가된 칼코겐 화합물로 이루어진 상변화 재료막(14)의 특성에 대해서 상세히 설명한다.
하기 도 4는 종래의 일반적인 Ge-Sb-Te(GST) 및 본 발명에 따라 산소가 첨가된 Ge-Sb-Te 상변화 재료막에 대하여 펄스 레이저(pulsed laser)를 조사하여 레이저 지속시간(duration time) 및 레이저 파워에 따른 결정화의 정도를 반사율의 차이로써 나타낸 power-time-effect(PTE) 다이어그램이다.
결정화가 최대한 이루어 졌을 때를 1(흰색)로 놓고, 결정화가 전혀 이루어 지지 않을 때를 0(검정)으로 놓아서 종래 일반적인 Ge-Sb-Te(GST) 및 본 발명의 일 실시예에 따른 스퍼터링 방법으로 산소(O)가 16.7, 21.7, 30.8 at.% 비율로 혼합하여 제조한 산소가 첨가된 Ge-Sb-Te 상변화 재료막의 결정화 정도를 비교하였다.
하기 도 4a에서 종래 일반적인 Ge-Sb-Te의 결정화에 의한 상변화가 70 mW 레이저 파워에서 약 110 나노초(nsec)에서 시작한다. 반면에, 하기 도 4b 내지 도 4d에서 본 발명에 따른 스퍼터링 방법으로 산소가 16.7, 21.7, 30.8 at.% 비율로 혼합하여 제작된 상변화 재료막의 경우에 결정화에 의한 상변화가 70 mW의 레이저 파워에서, 16.7 at.% 의 경우 약 10 나노초(nsec)에서 시작하고 21.7, 30.8 at.% 의 경우는 20-30 나노초에서 시작한다. 따라서, 본 발명에 따른 상변화 재료막이 통상적인 상변화 박막에 비해 상변화 속도가 급격하게 증가하였음을 알 수 있다.
하기 도 5는 종래 일반적인 Ge-Sb-Te(GST) 및 본 발명에 따른 상변화 재료막에 대해서 원자 힘 현미경(atomic force microscopy, AFM) 패턴을 보여주는 그래프이고, 하기 도 5a 내지 5d의 눈금선은 박막의 높낮이를 나타낸다.
하기 도 5a에서 통상적인 Ge-Sb-Te가 매우 평탄한 반면에, 하기 도 5b 내지 도 5d에 나타난 본 발명에 따라 산소가 16.7, 21.7, 30.8 at.% 비율로 혼합하여 제조된 상변화 재료막의 경우에는 수 나노미터 크기를 가지는 입자들이 매우 증가한 것을 알 수 있다. 이러한 입자들의 증가는 박막의 결정화 시에 핵형성(nucleation) 시간을 줄여준다. 따라서, 본 발명에 따른 상변화 재료막이 종래의 일반적인 상변화 박막에 비해서 상변화 속도가 증가하는 이유가 산소(O)의 첨가에 따른 나노 입자들의 증가에 의한 것임을 알 수 있다.
하기 도 6은 종래 일반적인 Ge-Sb-Te(GST) 및 본 발명에 따른 산소(O)가 첨가된 Ge-Sb-Te 상변화 재료막을 이용한 소자에서의 결정화를 위한 전압 인가에 따른 전류 변화를 측정한 전류-전압 (I-V) 그래프이다.
하기 도 6a에서 종래 일반적인 Ge-Sb-Te의 전류-전압 특성으로, 문턱전압 1.51 V에서 결정화가 되어 전압 인가에 따른 전류값이 급격히 증가한다. 하기 도 6b 내지 6d는 본 발명에 따른 스퍼터링 방법에서 산소(O)가 16.7, 21.7, 30.8 at.% 비율로 혼합하여 제조된 산소(O)가 첨가된 상변화 재료막을 이용한 소자의 전류-전압 특성으로서, 16.7 at.% 의 경우, 문턱전압 3.22 V에서 결정화가 되어 전압 인가에 따른 전류값이 급격히 증가한다. 또한, 21.7, 30.8 at.%의 경우에는 문턱전압이 두 군데에서 일어나는 다중 기록 특성이 발생한다. 21.7 at.% 의 경우는 2.20 과 3.00 V에서 결정화가 일어나며, 30.8 at.% 의 경우, 1.89, 2.26 V에서 결정화가 일어난다.
이상과 같이, 본 발명에 따른 상변화 메모리 저항 소자와 이에 따른 실시예를 도면을 참조로 하여 설명하였으나, 이는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위 내에서 당업자에 의해 다양한 변형이 이루어질 수 있다.
1 : 상변화 메모리 저항 소자 3 : 트랜지스터
5 : 하부 배선 7 : 상부 배선
10 : 반도체 기판 11 : 제1 전극
12 : 제1 절연막 13 : 제1 전극 콘택
14 : 상변화 재료막 15 : 제2 절연막
16 : 제2 전극 A : 전극
B : 전극

Claims (12)

  1. 반도체 기판 위에 형성된 제1 전극;
    상기 제1 전극 위에 전기적으로 접촉되어 형성된 제1 전극 콘택;
    상기 제1 전극 콘택 위에 전기적으로 접촉되어 형성된 상변화 재료막;
    상기 상변화 재료막 위에 전기적으로 접촉되어 형성된 제2 전극; 및
    상기 반도체 기판 상면과 상기 제2 전극의 상면과 평행한 면 사이의 공간에 채워진 절연막;을 포함하고,
    상기 상변화 재료막은 황(S), 텔루리움(Te) 및 셀레늄(Se) 중에서 선택되는 1종 이상의 원소; 및 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 인듐(In) 및 비스무트(Bi) 중에서 선택되는 2종 이상의 원소;를 포함하는 화합물로 이루어지며,
    상기 화합물에는 산소(O)가 더 첨가되어 다결정 상태인 것을 특징으로 하는 상변화 메모리 저항 소자.
  2. 제 1 항에 있어서,
    상기 상변화 메모리 저항 소자는 소오스 영역, 드레인 영역 및 게이트 전극으로 구성된 트랜지스터;
    상기 드레인 영역에 전기적으로 연결된 하부 배선; 및
    상기 제1 전극 및 제2 전극 중 어느 하나의 전극에 전기적으로 연결되는 상부 배선;을 더 포함하고,
    상기 제1 전극 및 제2 전극 중 다른 하나의 전극은 상기 소오스 영역에 전기적으로 연결되는 것을 특징으로 하는 상변화 메모리 저항 소자.
  3. 제 1 항에 있어서,
    상기 상변화 재료막은 상기 화합물에 산소가 10-35 중량% 비율로 첨가된 물질로 이루어져 다결정 상태인 것을 특징으로 하는 상변화 메모리 저항 소자.
  4. 제 1 항에 있어서,
    상기 상변화 재료막은 Ge2Sb2Te5 화합물에 산소가 10-35 중량% 비율로 첨가된 물질로 이루어져 다결정 상태인 것을 특징으로 하는 상변화 메모리 저항 소자.
  5. 제 1 항에 있어서,
    상기 상변화 재료막은 70 mW 파워의 펄스 레이져 조사시 10-30 나노초에서 결정화에 의한 상변화가 일어나는 것을 특징으로 하는 상변화 메모리 저항 소자.
  6. 제 1 항에 있어서,
    상기 상변화 메모리 저항 소자는 동작 전압 인가에 따른 전류값이 증가하는 문턱 전압이 복수 개로 존재하여 다중 기록이 가능한 것을 특징으로 하는 상변화 메모리 저항 소자.
  7. (a) 반도체 기판 위에 제1 전극을 형성하는 단계;
    (b) 상기 제1 전극을 둘러싸는 제1 절연막을 형성하는 단계;
    (c) 상기 제1 절연막을 관통하여 상기 제1 전극과 상기 제1 절연막 표면 외부를 전기적으로 접속하는 제1 전극 콘택을 형성하는 단계;
    (d) 상기 제1 전극 콘택에 전기적으로 연결된 다결정 상태의 상변화 재료막 패턴을 형성하는 단계;
    (e) 상기 상변화 재료막 위에 제2 전극을 형성하는 단계; 및
    (f) 상기 상변화 재료막 및 상기 제2 전극을 둘러싸는 제2 절연막을 형성하는 단계;를 포함하고,
    상기 상변화 재료막은 황(S), 텔루리움(Te) 및 셀레늄(Se) 중에서 선택되는 1종 이상의 원소; 및 안티몬(Sb), 비소(As), 게르마늄(Ge), 주석(Sn), 인(P), 은(Ag), 산소(O), 인듐(In) 및 비스무트(Bi) 중에서 선택되는 2종 이상의 원소;를 포함하는 화합물로 이루어지며,
    상기 화합물에는 산소(O)가 더 첨가되어 다결정 상태인 것을 특징으로 하는 상변화 메모리 저항 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 상변화 재료막은 상기 화합물에 산소가 10-35 중량% 비율로 첨가된 물질로 이루어져 다결정 상태인 것을 특징으로 하는 상변화 메모리 저항 소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 상변화 재료막은 Ge2Sb2Te5 화합물에 산소가 10-35 중량% 비율로 첨가된 물질로 이루어져 다결정 상태인 것을 특징으로 하는 상변화 메모리 저항 소자의 제조방법.
  10. 제 7 항에 있어서,
    상기 (c) 단계는 상기 화합물을 타겟으로 하고, 아르곤과 산소 분위기, 20-350 ℃에서 스퍼터링 방법으로 상변화 재료막 패턴을 형성하는 것을 특징으로 하는 상변화 메모리 저항 소자의 제조방법.
  11. 제 7 항에 있어서,
    상기 상변화 재료막은 70 mW 파워의 펄스 레이져 조사시 10-30 나노초에서 결정화에 의한 상변화가 일어나는 것을 특징으로 하는 상변화 메모리 저항 소자의 제조방법.
  12. 제 7 항에 있어서,
    상기 상변화 메모리 저항 소자는 동작 전압 인가에 따른 전류값이 증가하는 문턱 전압이 복수 개로 존재하여 다중 기록이 가능한 것을 특징으로 하는 상변화 메모리 저항 소자의 제조방법.
KR1020120000470A 2012-01-03 2012-01-03 상변화 메모리 저항 소자 및 그 제조방법 Expired - Fee Related KR101450225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120000470A KR101450225B1 (ko) 2012-01-03 2012-01-03 상변화 메모리 저항 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120000470A KR101450225B1 (ko) 2012-01-03 2012-01-03 상변화 메모리 저항 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130079773A true KR20130079773A (ko) 2013-07-11
KR101450225B1 KR101450225B1 (ko) 2014-10-14

Family

ID=48992098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120000470A Expired - Fee Related KR101450225B1 (ko) 2012-01-03 2012-01-03 상변화 메모리 저항 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101450225B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117049A (ko) * 2018-03-06 2020-10-13 어플라이드 머티어리얼스, 인코포레이티드 금속 칼코게나이드 필러들을 형성하는 방법들
KR20210031523A (ko) * 2018-08-21 2021-03-19 마이크론 테크놀로지, 인크 전이 금속 도핑 게르마늄-안티몬-텔루륨(gst) 메모리 디바이스 컴포넌트 및 구성요소
KR102269184B1 (ko) * 2019-12-30 2021-06-24 연세대학교 산학협력단 Ag-In-Sb-Te계 상변화 조성물의 성분함량을 결정하는 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080016120A (ko) * 2006-08-17 2008-02-21 삼성전자주식회사 상변화 메모리 소자 및 이의 제조방법
KR20090004338A (ko) * 2007-07-06 2009-01-12 주식회사 하이닉스반도체 미세 그레인을 갖는 상변화막, 그것을 포함하는 상변화메모리 장치, 및 그것들의 제조방법
KR20090021762A (ko) * 2007-08-28 2009-03-04 삼성전자주식회사 상변화 메모리 장치의 제조 방법
KR20110094391A (ko) * 2010-02-16 2011-08-24 연세대학교 산학협력단 상변화 메모리 소자 및 그 제작 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117049A (ko) * 2018-03-06 2020-10-13 어플라이드 머티어리얼스, 인코포레이티드 금속 칼코게나이드 필러들을 형성하는 방법들
KR20210031523A (ko) * 2018-08-21 2021-03-19 마이크론 테크놀로지, 인크 전이 금속 도핑 게르마늄-안티몬-텔루륨(gst) 메모리 디바이스 컴포넌트 및 구성요소
JP2022116167A (ja) * 2018-08-21 2022-08-09 マイクロン テクノロジー，インク． 遷移金属ドープのゲルマニウム－アンチモン－テルル（ｇｓｔ）メモリデバイスコンポーネント及び組成物
KR102269184B1 (ko) * 2019-12-30 2021-06-24 연세대학교 산학협력단 Ag-In-Sb-Te계 상변화 조성물의 성분함량을 결정하는 방법

Also Published As

Publication number Publication date
KR101450225B1 (ko) 2014-10-14

Similar Documents

Publication Publication Date Title
US7935567B2 (en) Active material devices with containment layer
US7476917B2 (en) Phase-changeable memory devices including nitrogen and/or silicon dopants
CN101159312B (zh) 具有向周围延伸的存储元件的存储单元器件
US8000126B2 (en) Semiconductor device with recording layer containing indium, germanium, antimony and tellurium
CN101546809B (zh) 一种存储装置及其制造方法
TWI489667B (zh) 相變化記憶體元件
US10892409B2 (en) Switching device, method of fabricating the same, and non-volatile memory device having the same
WO2016129306A1 (ja) 選択素子およびメモリセルならびに記憶装置
CN101685827A (zh) 一种存储装置及其制造方法
US8658998B2 (en) Semiconductor storage device
JP2006165553A (ja) 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
JPWO2011030916A1 (ja) 相変化材料および相変化型メモリ素子
CN101241756B (zh) 具有不同读取与程序化路径的存储单元
CN112993153B (zh) 切换装置及存储器装置
TWI757029B (zh) 包含硫的切換裝置、記憶體裝置及積體電路記憶體裝置
JP4465969B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
US7851828B2 (en) Phase change memory cell with transparent conducting oxide for electrode contact material
CN101728483B (zh) 介电层夹置的柱状存储装置
KR101450225B1 (ko) 상변화 메모리 저항 소자 및 그 제조방법
JP6598166B2 (ja) 相変化材料および相変化型メモリ素子
KR100731117B1 (ko) 상변화 기억소자 및 그 동작방법
KR20110094391A (ko) 상변화 메모리 소자 및 그 제작 방법
KR20100115880A (ko) 상변화 메모리 소자 및 그 제작 방법
KR20090068816A (ko) 상변화 물질층 및 이를 포함하는 상변화 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120103

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130422

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131230

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140929

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141006

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141007

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170927

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191028

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210717