[go: up one dir, main page]

KR100666888B1 - 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용기판, 전기광학장치 및 전자기기 - Google Patents

반도체 장치의 제조방법, 반도체 장치, 전기광학장치용기판, 전기광학장치 및 전자기기 Download PDF

Info

Publication number
KR100666888B1
KR100666888B1 KR1020050027127A KR20050027127A KR100666888B1 KR 100666888 B1 KR100666888 B1 KR 100666888B1 KR 1020050027127 A KR1020050027127 A KR 1020050027127A KR 20050027127 A KR20050027127 A KR 20050027127A KR 100666888 B1 KR100666888 B1 KR 100666888B1
Authority
KR
South Korea
Prior art keywords
region
insulating film
concentration
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050027127A
Other languages
English (en)
Other versions
KR20060045369A (ko
Inventor
유키마사 이시다
료이치 노자와
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060045369A publication Critical patent/KR20060045369A/ko
Application granted granted Critical
Publication of KR100666888B1 publication Critical patent/KR100666888B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6721—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having lightly-doped extensions consisting of multiple lightly doped zones or having non-homogeneous dopant distributions, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

자기 정합적으로 LDD 구조를 형성 가능하게 하고, 도핑 영역의 길이를 제어할 수 있는 동시에 과포화인 수소원자의 주입에 따른 특성의 불안정화를 억제할 수 있는 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용 기판, 전기광학장치 및 전자기기를 제공한다.
반도체층 (11) 의 상방에 전극 (13) 을 형성하는 전극 형성 공정과, 그 전극 (13) 상에 질소를 함유한 절연막 (12, 14) 을 형성하는 절연막 형성 공정과, 수증기, 산소 또는 수소를 포함하는 분위기에서 열처리하여 상기 절연막 (12, 14) 내에 질소 농도 분포를 형성하는 열처리 공정을 포함하는 것을 특징으로 한다.
전극 형성 공정, 절연막 형성 공정, 열처리 공정

Description

반도체 장치의 제조방법, 반도체 장치, 전기광학장치용 기판, 전기광학장치 및 전자기기{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, SUBSTRATE FOR ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1 은 본 발명의 제 1 실시형태에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도면.
도 2 는 본 발명의 제 1 실시형태에 나타내는 반도체 장치를 설명하기 위한 도면.
도 3 은 본 발명의 제 2 실시형태에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도면.
도 4 는 본 발명의 제 2 실시형태에 나타내는 반도체 장치를 설명하기 위한 도면.
도 5 는 본 발명의 제 3 실시형태에 나타내는 반도체 장치의 제조방법을 설명하기 위한 도면.
도 6 은 본 발명의 제 3 실시형태에 나타내는 반도체 장치를 설명하기 위한 도면.
도 7 은 본 발명의 전기광학장치로서 나타내는 유기 EL 장치의 등가회로도.
도 8 은 본 발명의 전기광학장치로서 나타내는 유기 EL 장치의 평면도.
도 9 는 본 발명의 전기광학장치로서 나타내는 유기 EL 장치 요부의 단면 확대도.
도 10 은 본 발명의 전자기기를 나타내는 도면.
도 11 은 종래 기술을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명*
11 : 다결정 규소막 (반도체층)
11C : 채널 영역
11S : 소스 영역 (불순물 영역)
11D : 드레인 영역 (불순물 영역)
11SL : 저농도 소스 영역 (제 1 농도 불순물 영역)
11DL : 저농도 드레인 영역 (제 1 농도 불순물 영역)
11SH : 고농도 소스 영역 (제 2 농도 불순물 영역)
11DH : 고농도 드레인 영역 (제 2 농도 불순물 영역)
12 : 게이트 절연막 (절연막)
13 : 게이트 전극 (전극)
14 : 층간절연막 (절연막)
20 : 사이드월 (측벽부)
50 : 유기 EL 장치 (전기광학장치)
53 : TFT 기판 (전기광학장치용 기판)
500 : 휴대전화 본체 (전자기기)
600 : 휴대형 정보처리장치 (전자기기)
700 : 손목시계형 전자기기 (전자기기)
본 발명은 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용 기판, 전기광학장치 및 전자기기에 관한 것이다.
종래부터 박막 트랜지스터를 비롯한 반도체 장치는, 액티브 매트릭스형 전기광학장치 (예를 들어 액정 디스플레이, 유기 일렉트로 루미네선스 디스플레이, 플라즈마 디스플레이 등) 에서, 화소의 스위칭소자나 드라이버회로 또는 밀착형 이미지 센서, 나아가서는 SRAM (Static Random Access Memories) 등에 응용되고 있다.
이러한 반도체 장치를 구비하는 전기광학장치에서는, 디스플레이의 응답속도의 고속화나, 기판 상에 형성하는 회로의 시스템화에 대응하기 위하여 비정질 규소보다도 캐리어 이동도가 높은 다결정 규소가 바람직하다.
이러한 다결정 규소박막에서는, 결정립과 결정립의 경계 영역에, 결함 준위가 고밀도로 분포하는 결정립계가 존재한다. 이 결함 준위의 존재와 드레인 영역단에 인가되는 전계의 상승효과에 의해 오프 리크 전류가 증가하게 된다. 이 대책으로서, 드레인 영역단의 전계 완화를 위해 LDD (Lightly Doped Drain) 구조 또는 오프셋 구조를 형성하는 것이 효과적이다. 이러한 LDD 구조를 형성하기 위해서는, 이방성 에칭 등의 기술을 이용하여 게이트 전극 단부에 측벽 (사이드월) 을 형성하고, 그 측벽을 마스크로 하여 불순물 농도가 상이한 도핑 영역을 형성하고 있다. 또한 최근에는 LDD 구조를 형성하기 위해 포토레지스트를 사용하여 도핑시의 마스크를 제작하여 저농도, 고농도 도핑 영역을 형성하는 수법이 제안되어 있다 (특허문헌 1 참조).
한편, 종래 반도체 장치의 제조방법에서는 그 특성을 개선하는 방법으로서 수소 플라즈마 등의 수소화 처리가 제안되어 있다. 이 방법은, 다결정 규소박막 내에 수소원자를 주입함으로써 결함을 감소시켜, 보다 안정적인 특성을 갖는 반도체 장치를 제조하는 것이 가능하다.
[특허문헌 1] 일본 공개특허공보 2003-257990호
상기 특허문헌에서는 게이트 전극을 마스크로 하여 저농도 도핑 영역을 형성하는 공정과, 게이트 전극보다도 폭이 넓은 포토레지스트를 마스크로 하여 고농도 도핑 영역을 형성하는 공정에 의해 오프셋 구조를 형성하고 있다. 그러나, 포토마스크의 위치 정합에 의해 오프셋 구조를 형성할 때, 마스크의 위치 정합 정밀도에 의존하여 소스 영역과 드레인 영역에서 저농도 도핑 영역의 길이가 비대칭으로 된다는 문제가 있었다. 즉, 저농도 도핑 영역의 길이를 정확하게 제어하는 것이 곤란하다는 문제가 있었다.
또 상기 수소화 처리에서는, 수소원자가 과포화로 다결정 규소박막이나 게이트 절연막에 주입되기 때문에, 도 11 의 드레인전류-게이트 바이어스 특성도에 나 타내는 바와 같이 부전압의 게이트 바이어스에 대응하여 크게 전류의 드리프트가 생긴다는 문제가 있었다. 따라서, 안정적인 특성을 갖는 반도체 장치를 제조할 수 없다는 문제가 있었다.
본 발명은 상기 서술한 과제를 감안하여 창안된 것으로, 자기 정합적으로 LDD 구조의 형성을 가능하게 하고, 도핑 영역의 길이를 정확하게 제어할 수 있는 동시에 과포화인 수소원자의 주입에 따른 전류특성의 불안정화를 억제할 수 있는 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용 기판, 전기광학장치 및 전자기기를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 이하의 구성을 채용하였다.
본 발명의 반도체 장치는, 반도체층의 상방에 전극을 형성하는 전극 형성 공정, 그 반도체층의 상방에 질소를 함유한 절연막을 형성하는 절연막 형성 공정, 및 수증기, 산소 또는 수소를 포함하는 분위기에서 열처리하여 상기 절연막 내에 질소 농도 분포를 형성하는 열처리 공정을 포함하는 것을 특징으로 하고 있다.
이와 같이 열처리 공정이 실시됨으로써 절연막 중에서의 전극 근방을 제외한 부분의 질소가 제거된다. 또 절연막 중에서의 전극 근방에서는 열처리가 충분히 실시되지 않기 때문에 질소가 고농도로 잔류한다. 따라서, 절연막 중 전극 근방과 그 전극에서 멀어진 부분 사이에 질소 농도가 상이한 영역을 형성할 수 있다. 즉, 절연막 중 전극 근방에서는 질소 농도를 높게 할 수 있고, 전극에서 멀어진 부분에서는 질소 농도를 낮게 할 수 있다. 이와 같이 본 발명은 질소 농도의 고저를 연속시켜 형성할 수 있기 때문에, 절연막 내에 질소 농도의 구배를 갖게 할 수 있다.
또 이러한 질소 농도의 고저는 열처리 공정의 시간이나 온도에 의해 적절히 제어할 수 있으며, 또한 전극측부의 경사각을 조절함으로써 원하는 농도 분포로 제어할 수도 있다. 그리고 본 발명은 상기 질소 농도 분포를 자기 정합적으로 형성할 수 있다.
또 상기 반도체 장치의 제조방법은, 상기 열처리 공정 후에 상기 반도체층에 수소원자를 주입하는 수소화 처리 공정을 포함하는 것을 특징으로 하고 있다.
이와 같이 수소화 처리 공정이 실시됨으로써 수소원자는 절연막의 표면에서 절연막 속으로 들어간다. 절연막 내에서는 상기 질소 농도 분포가 형성되어 있기 때문에, 그 질소 농도 분포에 따라 수소원자는 절연막을 통과하여 반도체층에 주입된다. 여기에서, 질소 농도가 높은 부분에서는 수소원자가 잘 투과되지 않고, 질소 농도가 낮은 부분에서는 수소원자가 잘 투과되는 성질을 갖고 있기 때문에, 질소 농도 분포에 따른 농도 분포로 수소원자를 반도체층에 주입할 수 있다.
따라서, 상기한 바와 같이 절연막 중 전극 근방에서는 질소 농도가 높고, 전극에서 멀어진 부분에서는 질소 농도가 낮게 되어 있기 때문에, 전극 바로 아래의 반도체층의 채널 영역 근방에 수소원자를 저농도로 주입할 수 있고, 그 채널 영역에서 멀어진 부분의 반도체층에는 수소원자를 고농도로 주입할 수 있다. 그리고, 이와 같이 수소 농도의 고저를 연속하여 형성할 수 있기 때문에, 반도체층 내에 수소 농도의 구배를 줄 수 있다. 또한 반도체층의 결함 밀도 분포는 수소 농도 분포에 따라 형성되기 때문에, 채널 영역 근방의 결함 밀도를 높게 할 수 있고, 그 채널 영역에서 멀어진 부분의 반도체층의 결함 밀도를 낮게 할 수 있다.
이와 같이 본 발명에서는, 수소 농도 분포 및 결함 밀도 분포를 자기 정합적으로 구배를 주어 형성할 수 있다.
또한 이와 같이 반도체층에 수소원자가 주입됨으로써, 전극 바로 아래에 위치하는 반도체층의 채널 영역과, 그 채널 영역에 인접하는 소스 영역 또는 드레인 영역 사이에 자기 정합적으로 고저항 영역을 형성할 수 있어, 그 결과 드레인 영역단에서의 전계 집중에 의한 오프 리크 전류를 저감시킬 수 있다. 본 발명은 자기 정합적으로 고저항 (결함) 영역을 형성할 수 있기 때문에, 반도체 장치의 특성 편차가 잘 생기지 않게 할 수 있다. 또한, 핫 일렉트론의 발생에 의한 임계값 변동을 방지할 수 있다.
그리고, 반도체층의 상방에 상기 공정에 의해 형성된 고질소 농도 영역을 갖고 있기 때문에, 반도체층 중 (댕글링 본드를 종단시키고 있는) 수소원자가 반도체층으로부터 이탈되기 어려워, 블로킹 효과가 얻어진다. 그 결과, 보다 안정적인 신뢰성을 갖는 반도체 장치를 실현할 수 있다. 또 상기 전극과 반도체층 사이에 게이트 절연막이 형성되어 있는 경우에는 수소화 처리시에 게이트 절연막 중에 과포화인 수소주입을 방지할 수 있기 때문에, 특히 P 형 반도체 장치에서 게이트 전극에 부전압의 바이어스를 동작시켰을 때 게이트 절연막에 대한 홀주입 효과에 기인하여 임계값이 인핸스측으로 시프트되는 것을 억제할 수 있다. 따라서, CMOS 회로의 동작 신뢰성을 향상시킬 수 있다.
또 상기 반도체 장치의 제조방법에 있어서, 상기 수소화 처리 공정은 수소 플라즈마 처리 또는 수소 확산 처리인 것을 특징으로 하고 있다.
여기에서, 수소 플라즈마 처리란 진공 챔버 내에 수소가스를 공급한 상태로 고주파전력을 공급함으로써 수소가스를 여기 분해하여, 그 수소원자를 반도체층에 주입하는 방법이다. 이렇게 하면, 수소 플라즈마의 작용에 의해 반도체층에 수소를 주입할 수 있다. 또한 수소 확산 처리란 절연막 상에 수소원자를 함유하는 재료를 형성한 상태로 열처리함으로써 그 재료 중의 수소를 반도체층에 확산시켜 주입하는 방법이다. 이렇게 하면, 수소 확산의 작용에 의해 반도체층에 수소를 주입할 수 있다.
또한 상기 반도체 장치의 제조방법은, 상기 전극 형성 공정 후에 상기 반도체층에 불순물을 주입하는 불순물 주입 공정을 포함하는 것을 특징으로 하고 있다.
이 불순물 주입 공정에서는, 전극을 마스크로서 이용하는 경우, 포토레지스트를 마스크로서 이용하는 경우, 전극의 측부에 측벽부를 형성하여 이것을 이용하는 경우 등이 있다. 이러한 불순물 주입 공정을 반도체층에 실시함으로써 불순물 영역과 채널 영역을 반도체층에 형성할 수 있다. 그리고, 그 반도체층에서는 상기 공정이 실시됨에 따라 절연막 내 질소 농도 분포에 따라 수소 농도 분포와 결함 밀도 분포가 형성된다. 따라서, 불순물 영역과 채널 영역을 갖는 반도체층 중에 결함 밀도 분포를 형성할 수 있다.
이와 같이 본 발명에 의하면, 결함 밀도 분포를 갖고, 또한 채널 영역 및 불순물 영역을 갖는 반도체 장치를 제조할 수 있기 때문에, 앞서 기재된 발명의 효과 를 보다 더 촉진시킬 수 있다. 즉, 드레인 영역단에서의 전계 집중에 의한 오프 리크 전류의 저감을 더욱 촉진시킬 수 있다. 또 반도체 장치의 특성 편차를 억제할 수 있다. 또한 핫 일렉트론의 발생에 의한 임계값 변동을 억제할 수 있다. 그 결과, 보다 안정적인 신뢰성을 갖는 반도체 장치를 실현할 수 있고, CMOS 회로의 동작 신뢰성을 더욱 향상시킬 수 있다.
또한 상기 반도체 장치의 제조방법에 있어서, 상기 불순물 주입 공정은 제 1 농도 불순물 및 제 2 농도 불순물을 상기 반도체층에 주입하고, 그 반도체층의 채널 영역에 인접하는 제 1 농도 불순물 영역과, 그 제 1 농도 불순물 영역에 인접하는 제 2 농도 불순물 영역을 형성하는 것을 특징으로 하고 있다. 여기서 제 1 농도는 제 2 농도보다도 상대적으로 농도가 낮은 것을 의미한다.
이와 같이 제 1 농도 불순물과 제 2 농도 불순물을 반도체층에 주입함으로써, 채널 영역에 인접하는 제 1 농도 불순물 영역과 그 제 1 농도 불순물 영역에 인접하는 제 2 농도 불순물 영역을 형성할 수 있다. 그리고, 그 각 영역을 갖는 반도체층에 대하여 상기 공정이 실시됨으로써 절연막 내 질소 농도 분포에 따라 수소 농도 분포가 형성되고, 그 수소 농도 분포에 따라 결함 밀도 분포가 형성된다. 따라서, 제 1 농도 불순물 영역, 제 2 농도 불순물 영역 및 채널 영역을 갖는 반도체층의 각 영역에 결함 밀도의 차이를 줄 수 있다. 즉 본 발명에서, 반도체층에 고결함 밀도의 채널 영역과, 고결함 밀도의 제 1 농도 불순물 영역과, 저결함 밀도의 제 1 농도 불순물 영역과, 저결함 밀도의 제 2 농도 불순물 영역을 형성할 수 있다.
또한 이러한 채널 영역, 제 1 농도 불순물 영역 및 제 2 농도 불순물 영역을 갖는 반도체 장치를 제조할 수 있기 때문에, 앞서 기재된 발명의 효과를 보다 더 촉진시킬 수 있다. 즉, 드레인 영역단에서의 전계 집중에 의한 오프 리크 전류의 저감을 더욱 촉진시킬 수 있다. 또 반도체 장치의 특성 편차를 억제할 수 있다. 또한 핫 일렉트론의 발생에 의한 임계값 변동을 더욱 억제할 수 있다. 그 결과, 보다 안정적인 신뢰성을 갖는 반도체 장치를 실현할 수 있고, CMOS 회로의 동작 신뢰성을 더욱 향상시킬 수 있다.
또한 상기 반도체 장치의 제조방법은, 상기 열처리 공정 후에 상기 절연막을 에칭하여 상기 전극에 인접하는 측벽부를 형성하는 측벽부 형성 공정과, 그 측벽부를 마스크로 하여 상기 반도체층에 불순물을 주입하는 불순물 주입 공정을 포함하는 것을 특징으로 하고 있다. 여기에서, 절연막 중에는 상기한 바와 같이 질소 농도 분포가 형성되어 있기 때문에, 그 질소 농도 분포에 따라 절연막의 막질, 특히 에칭 선택성이 연속적으로 상이하다. 상세하게 서술하면, 동일 조건으로 절연막에 에칭한 경우에, 질소 농도가 높은 부분의 에칭속도가 느려지고, 또 질소 농도가 낮은 부분의 에칭속도가 빨라진다. 즉, 전극 근방에서는 에칭량이 적고, 또 전극에서 멀어진 부분에서는 에칭량이 많아진다. 따라서, 에칭공정을 실시함으로써 전극 근방에 절연막을 남길 수 있고, 또 전극에서 멀어진 부분의 절연막을 제거할 수 있다. 이로써 전극에 인접하는 경사를 가진 측벽부를 형성할 수 있다. 그리고 이와 같이 형성된 측벽부를 마스크로 하여 반도체층에 불순물을 주입하기 때문에, 그 측벽부의 형상에 따라 반도체층 중에 불순물 영역을 자기 정 합적으로 형성할 수 있다.
또한 이와 같이 자기 정합적으로 불순물 영역이 형성됨으로써 드레인 영역단에서의 전계 집중에 의한 오프 리크 전류를 저감시킬 수 있다. 따라서, 본 발명은 자기 정합적으로 고저항 (결함) 영역을 형성할 수 있기 때문에, 반도체 장치의 특성 편차가 잘 생기지 않는다.
또한 상기 반도체 장치의 제조방법에서는, 상기 불순물 주입 공정은 상기 측벽부의 형상에 따라 제 1 농도 불순물 및 제 2 농도 불순물을 상기 반도체층에 주입하는 것을 특징으로 하고 있다. 여기서 측벽부는, 전극 근방에서 불순물을 잘 투과시키지 않고, 전극에서 멀어질수록 불순물을 잘 투과시키기 때문에, 전극 바로 아래의 채널 영역 근방에서 저농도로 불순물이 주입되고, 그 채널 영역에서 멀어짐에 따라 고농도로 불순물이 주입된다. 따라서, 측벽부의 형상에 따라 그 불순물의 농도가 상이한 제 1 농도 불순물 영역과 제 2 농도 불순물 영역을 형성할 수 있다. 따라서, 본 발명에서는 이러한 제 1 농도 불순물 영역 및 제 2 농도 불순물 영역을 자기 정합적으로 형성할 수 있다.
또한 이와 같이 자기 정합적으로 제 1 농도 불순물 영역과 제 2 농도 불순물 영역이 형성됨으로써 드레인 영역단에서의 전계 집중에 의한 오프 리크 전류를 저감할 수 있다. 따라서, 본 발명은 자기 정합적으로 고저항 (결함) 영역을 형성할 수 있기 때문에, 반도체 장치의 특성 편차가 잘 생기지 않는다.
또한 상기 반도체 장치의 제조방법에서, 상기 전극은 게이트 전극 또는 소스ㆍ드레인 전극 중 어느 하나인 것을 특징으로 하고 있다. 여기서, 전극이 게이 트 전극인 경우에는, 반도체층 상에 게이트 절연막을 사이에 두고 게이트 전극이 배치된 톱 게이트 구조의 반도체 장치를 제조할 수 있다. 또한 전극이 소스ㆍ드레인 전극인 경우에는 반도체층의 하방에 게이트 전극을 구비하고, 반도체층 상에 층간절연막을 사이에 두고 소스ㆍ드레인 전극이 배치된 바텀 게이트 구조의 반도체 장치를 제조할 수 있다.
또한 본 발명의 반도체 장치는, 반도체층의 상방에 전극과, 질소가 함유된 절연막을 구비하고, 그 절연막 내 질소 농도는 상기 전극의 양측부에 대칭적으로 분포하고 있는 것을 특징으로 하고 있다. 또한 상기 반도체 장치는, 절연막 내 질소 농도가 상기 전극 근방에서 높고, 전극에서 멀어진 부분에서 낮으며, 양자가 연속하여 분포되어 있는 것이 바람직하다.
이러한 반도체 장치는 앞서 기재한 반도체 장치의 제조방법을 사용함으로써 제조된 것이다. 따라서, 상기한 바와 같이 질소가 함유된 절연막에 열처리가 실시됨으로써 열처리가 충분히 미치지 않는 전극 근방에 질소가 잔류한다. 그리고, 자기 정합적으로 그 질소가 잔류하기 때문에 전극의 양측에 대칭적인 농도 분포를 형성할 수 있다. 또한 그 반도체 장치는 질소 농도를 전극 근방에서 높게 할 수 있고, 또한 질소 농도를 전극에서 멀어진 부분에서 낮게 할 수 있다. 그리고 그 분포를 연속시킬 수 있다.
또한 본 발명의 전기광학장치용 기판은, 기판 상에 반도체 장치를 구비한 전기광학장치용 기판으로서, 앞서 기재된 반도체 장치를 구비하는 것을 특징으로 하고 있다. 이와 같이 하면, 반도체 장치의 드레인 영역단에서의 전계 집중에 의 한 오프 리크 전류를 저감시킬 수 있다. 또한 반도체 장치의 특성 편차를 억제할 수 있고, 핫 일렉트론의 발생에 의한 임계값 변동을 더욱 억제시킬 수 있다. 또한 보다 안정적인 신뢰성을 갖는 반도체 장치용 기판을 실현할 수 있으며, CMOS 회로의 동작 신뢰성을 향상시킬 수 있다.
또한 본 발명의 전기광학장치는, 앞서 기재된 전기광학장치용 기판을 구비하는 것을 특징으로 하고 있다. 이와 같이 하면, 안정적인 신뢰성을 갖는 전기광학장치용 기판을 실현할 수 있으며, CMOS 회로의 동작 신뢰성을 향상시킬 수 있다.
또한 본 발명의 전자기기는, 앞서 기재된 전기광학장치를 구비하는 것을 특징으로 하고 있다. 이러한 전자기기로는, 예를 들어 휴대전화기, 이동체 정보단말, 시계, 워드프로세서, PC 등의 정보처리장치 등을 예시할 수 있다. 또한 대형 표시화면을 갖는 텔레비전이나 대형 모니터 등을 예시할 수 있다. 이와 같이 전자기기의 표시부에 본 발명의 전기광학장치를 채용함으로써, 동작 신뢰성이 높은 표시부를 구비한 전자기기를 제공하는 것이 가능해진다.
(발명을 실시하기 위한 최선의 형태)
다음으로 도 1 내지 도 10 을 참조하여 본 발명의 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용 기판, 전기광학장치 및 전자기기에 대하여 설명한다.
본 실시형태는 본 발명의 1 양태를 나타내는 것으로, 본 발명을 한정하는 것은 아니며 본 발명의 기술적 사상의 범위 내에서 임의로 변경할 수 있다. 또, 이하에 나타내는 각 도면에서는 각 층이나 각 부재를 도면 상에서 인식 가능할 정도의 크기로 하기 위해 각 층이나 각 부재마다 축척을 다르게 한다.
(반도체 장치의 제조방법의 제 1 실시형태)
도 1 및 도 2 를 참조하여, 반도체 장치의 제조방법의 제 1 실시형태에 대하여 설명한다.
도 1 에 있어서, 도 1(a)∼(h) 각각은 반도체 장치의 제조방법을 설명하기 위한 공정도이고 반도체 장치의 단면 확대도이다. 도 2 에 있어서, 도 2(a) 는 게이트 전극 (13) 근방을 나타내는 반도체 장치의 단면 확대도, 도 2(b) 는 도 2(a) 에 대응시킨 질소 농도 분포를 나타내는 도면, 도 2(c) 는 도 2(a) 에 대응시킨 다결정 규소막의 수소 농도 분포와 결함 밀도 분포를 설명하기 위한 도면이다.
먼저, 도 1(a) 에 나타내는 바와 같이 유리기판 (10) 상에 하지보호막을 형성하고, 그 하지보호막 상에 다결정 규소막 (반도체층 ; 11) 을 형성한다.
그 반도체층 (11) 을 형성하기 전에, 유리기판 (10) 을 초음파 세정 등에 의해 청정화하고, 유리기판 (10) 의 온도가 150∼450℃ 가 되는 조건 하에서, 유리기판 (10) 의 전체면에 규소산화막 등의 절연막으로 이루어지는 하지보호막을 형성한다. 구체적으로는, 플라즈마 CVD 법 등에 의해 10㎛ 미만 (예를 들어 500㎚ 정도) 의 두께로 막형성한다. 이 공정에서 사용하는 원료가스로는, 모노실란과 일산화이질소의 혼합 가스나, TEOS (테트라에톡시실란, Si(OC2H5)4) 와 산소, 모노실란과 암모니아, 디실란과 암모니아 등이 바람직하다. 그 하지보호막은 완충층이나 배리어층으로서 기능한다.
그리고 유리기판 (10) 의 온도가 150∼450℃ 가 되는 조건 하에서 하지보호막을 형성한 유리기판 (10) 의 전체면에 비정질 규소막을 플라즈마 CVD 법 등에 의 해 예를 들어 30∼100㎚ 의 두께로 막형성한다. 이 공정에서 사용하는 원료가스로는 디실란이나 모노실란이 바람직하다.
다음으로, 이 비정질 규소막에 대하여 엑시머 레이저광 L (XeCl 엑시머 레이저의 경우는 파장 308㎚, KrF 엑시머 레이저의 경우는 파장 249㎚) 을 조사하고 레이저 어닐하여 다결정 규소막 (11) 을 생성한다.
다음으로 다결정 규소막 (11) 을 포토리소그래피법에 의해, 형성되는 능동층의 형상으로 패터닝한다. 즉, 다결정 규소막 (11) 상에 포토레지스트를 도포한 후 포토레지스트를 노광, 현상, 다결정 규소막 (11) 을 에칭, 포토레지스트를 제거함으로써 다결정 규소막 (11) 을 패터닝한다. 또, 비정질 규소막을 패터닝하고 나서 레이저 어닐하여 다결정 규소막을 형성해도 된다. 반도체층을 형성하는 재료는 비정질 규소, 열처리에 의해 결정화한 다결정 규소이어도 된다.
다음으로, 도 1(b) 에 나타내는 바와 같이 다결정 규소막 (11) 상에 게이트 절연막 (절연막 ; 12) 을 형성한다 (절연막 형성 공정).
그 게이트 절연막 (12) 을 형성하기 위해서는, 350℃ 이하의 온도조건 하에서 다결정 규소막 (11) 을 포함하는 유리기판 (10) 의 전체면에 규소산화막 및/또는 규소질화막 등으로 이루어지는 게이트 절연막 (12) 을 막형성한다. 여기서 얻어진 막은, 산화규소를 주성분으로 하고 질소 농도가 5×1021atom/㎤ 이상이다. 또한 게이트 절연막 (12) 의 두께는 5㎚∼200㎚ 정도로 하는 것이 바람직하다. 이 공정에서 사용하는 원료가스로는, 모노실란과 일산화이질소, 디실란과 암모니아의 혼합 가스를 사용한다. 이러한 혼합 가스의 혼합비를 조정함으로써, 게이트 절연막 (12) 내 질소 농도를 높게 할 수 있다. 게이트 절연막 (12) 에서는 반드시 질소 농도를 높게 할 필요가 없기 때문에, TEOS (테트라에톡시실란, Si(OC2H5)4) 와 산소의 혼합 가스를 사용하여 그 게이트 절연막 (12) 을 형성해도 된다.
다음으로, 도 1(c) 에 나타내는 바와 같이 게이트 전극 (전극 ; 13) 을 형성한다 (전극 형성 공정). 그 게이트 전극 (13) 을 형성하기 위해서는, 게이트 절연막 (12) 을 포함하는 유리기판 (10) 의 전체면에, 스퍼터링법 등에 의해 알루미늄, 탄탈, 몰리브덴 등의 금속, 또는 이들 금속 중 어느 하나를 주성분으로 하는 합금 등의 도전성 재료를 막형성한 후, 포토리소그래피법으로 패터닝하여 300∼800㎚ 두께의 게이트 전극 (13) 을 형성한다. 즉, 도전성 재료를 막형성한 유리기판 (10) 상에 포토레지스트를 도포한 후, 포토레지스트를 노광, 현상, 도전성 재료를 에칭, 포토레지스트를 제거함으로써 도전성 재료를 패터닝하여 게이트 전극 (13) 을 형성한다.
다음으로 다결정 규소막 (11) 에 이온을 주입한다 (불순물 주입 공정).
그 이온주입을 하기 위해서는, 고농도의 불순물 이온 (인 이온) 을 약 0.1×1015∼약 10×1015/㎠ 의 도즈량으로 메워 넣어, 소스 영역 (불순물 영역 ; 11S) 및 드레인 영역 (불순물 영역 ; 11D) 을 형성한다. 그리고, 게이트 전극 (13) 의 바로 아래에 위치하는 부분은 채널 영역 (11C) 이 형성된다.
다음으로, 도 1(d) 에 나타내는 바와 같이 층간절연막 (절연막 ; 14) 을 형성한다 (절연막 형성 공정).
그 층간 절연막 (14) 을 형성하기 위해서는, CVD 법 등을 이용함으로써 게이트전극 (13) 의 표면에 산질화규소막으로 이루어지는 층간 절연막 (14) 을 막형성한다. 구체적으로는, 원료가스로서 모노실란과 일산화이질소, 디실란과 암모니아의 혼합 가스를 사용하여 각 가스의 유량비를 적절히 설정함으로써 소정 질소 농도의 산질화규소막을 얻는 것으로 하고 있다. 얻어진 막은 산화규소를 주성분으로 하고 질소 농도가 5×1021atom/㎤ 이상이다. 또, 층간절연층 (14) 의 두께는 400㎚∼1200㎚ 정도로 하는 것이 바람직하다.
다음으로, 도 1(e) 에 나타내는 바와 같이 게이트 절연막 (12) 및 층간 절연막 (14) 내에 질소 농도 분포를 형성한다.
그 게이트 절연막 (12) 및 층간 절연막 (14) 내에 질소 농도 분포를 형성하기 위해서는 어닐 처리 (열처리 공정) 가 채용된다. 이 경우의 어닐 처리는, 수증기, 산소 또는 수소를 포함하는 분위기에서 실시한다. 구체적으로는, 어닐 장치의 챔버 내에 반도체층 (12) 이 형성된 기판 (10) 을 배치하고, 소정 압력으로 설정된 챔버 내에 고온의 수증기, 산소 또는 수소를 공급함으로써 어닐 처리를 실 시하고 있다.
여기에서, 도 2(a), 도 2(b) 를 참조하여 어닐 처리 후의 게이트 절연막 (12) 및 층간 절연막 (14) 에서의 질소 농도 분포에 대하여 설명한다. 상기한 바와 같이 어닐 처리를 실시하면, 게이트 전극 (13) 에서 멀어진 부분의 제 1 영역 (15a) 에서 산질화막이 산화되어 질소 농도가 낮은 게이트 절연막 (12), 층간 절연막 (14) 이 형성되어, 저질소 농도 영역이 된다. 그 저질소 농도 영역에서의 질소 농도는 5×1021atom/㎤ 이하가 된다. 이로써, 나중의 수소화 처리 공정에 의해 효율적으로 수소를 주입하는 것이 가능해진다. 한편, 게이트 전극 (13) 의 근방, 어닐 처리의 그늘진 부분의 제 2 영역 (15b) 에서는, 어닐 처리를 실시해도 질소 농도가 거의 변화하지 않기 때문에 고질소 농도 영역이 된다. 이 영역은 수소이온이 잘 투과되지 않기 때문에 후의 수소화 처리 공정에서의 마스크가 된다. 또 이 어닐 처리는 게이트 절연막 (12), 층간 절연막 (14), 반도체층 (11) 에 포함되는 결함 (댕글링 본드) 을 저감시키는 역할을 한다. 따라서, 이 어닐 처리에 의해 제 1 영역 (저질소 농도 ; 15a), 제 2 영역 (고질소 농도 ; 15b) 으로 이루어지는 질소 농도 분포를 갖는 게이트 절연막 (12) 및 층간 절연막 (14) 이 형성된다. 또한 도 2(b) 에 나타내는 바와 같이 게이트 절연막 (12) 및 층간 절연막 (14) 에서는 제 2 영역 (15b) 으로부터 제 1 영역 (15a) 을 향하여 질소 농도의 고저가 연속하여 분포한다. 그리고 질소 농도 분포는 게이트 전극 (13) 의 양측에 대칭적으로 형성된다.
또, 예를 들어 온도 300℃ 정도의 CVD 법으로 게이트 절연막 (12) 및 층간 절연막 (14) 을 형성하고 동일하게 300℃ 정도의 조건으로 어닐 처리하는 것으로 하면, 그 절연막의 막형성 공정과 어닐 공정을 동일 챔버 내에서 실시할 수 있어, 예를 들어 유입가스를 전환하여 간편한 연속 프로세스를 행하는 것이 가능해진다.
또 도 2(b) 에 나타내는 바와 같이 질소 농도의 분포는 어닐 공정의 시간이나 온도에 따라 원하는 바에 따라 결정하는 것이 가능하다. 또한 게이트 전극 (13) 측부의 경사각을 조절함으로써 그 분포를 원하는 바에 따라 결정하는 것이 가능하다.
다음으로, 도 1(f) 에 나타내는 바와 같이, 소스 전극 (16S), 드레인 전극 (16D) 을 형성한다.
그 공정에서는, 소정 패턴의 레지스트 마스크를 형성하고, 레지스트 마스크를 통하여 층간 절연막 (14) 을 건식 에칭하고, 층간 절연막 (14) 의 소스 영역 및 드레인 영역에 대응하는 부분에 컨택트 홀을 각각 형성한다. 그 후, 층간 절연막 (14) 의 전체면에 알루미늄, 티탄, 질화티탄, 탄탈, 몰리브덴, 또는 이들 금속 중 어느 하나를 주성분으로 하는 합금 등의 도전성 재료를 스퍼터링법 등에 의해 막형성한 후 포토리소그래피법에 의해 패터닝하여, 예를 들어 400∼800㎚ 두께의 소스 전극 (16S) 및 드레인 전극 (16D) 을 형성한다. 즉, 도전성 재료를 막형성한 유리기판 (10) 상에 포토레지스트를 도포한 후, 포토레지스트를 노광, 현상, 도전성 재료를 건식 에칭, 포토레지스트를 제거함으로써, 도전성 재료를 패터닝하여 소스 전극 (16S) 및 드레인 전극 (16D) 을 형성한다.
다음으로, 도 1(g) 에 나타내는 바와 같이 수소화 처리 공정을 실시한다.
그 공정에서는, 질소 농도 분포를 갖는 게이트 절연막 (12) 및 층간 절연막 (14) 에 대해 수소 플라즈마 처리를 하여 다결정 규소막 (11) 에 수소원자를 주입한다.
수소 플라즈마 처리란 진공 챔버 내에 수소가스를 공급한 상태로 고주파전력을 공급함으로써 수소가스를 여기 분해하여, 그 수소원자를 다결정 규소막 (11) 에 주입하는 방법이다. 이렇게 하면, 수소 플라즈마의 작용에 의해 다결정 규소막 (11) 에 수소를 주입할 수 있다.
또한 수소화 처리 공정은 플라즈마 처리에 한정되지 않으며, 수소 확산 처리를 실시해도 된다. 이것은 층간 절연막 (14) 상에 수소원자를 함유하는 재료를 형성한 상태로 열처리함으로써 그 재료 중의 수소를 다결정 규소막 (11) 에 확산시켜 주입하는 방법이다. 이렇게 하면, 수소 확산의 작용에 의해 다결정 규소막 (11) 에 수소를 주입할 수 있다.
여기서, 도 2(a), (c) 를 참조하여 수소화 처리 후의 다결정 규소막 (11) 에서의 수소 농도 분포 및 결함 밀도 분포에 대하여 설명한다.
상기한 바와 같이, 질소 농도 분포를 갖는 게이트 절연막 (12) 및 층간 절연막 (14) 을 통하여 수소원자를 주입하면, 제 2 영역 (15b) 에서의 고질소 농도 영역에서는 수소의 투과율이 낮아, 다결정 규소막 (11) 에 수소이온이 잘 주입되지 않게 된다. 이로 인해 제 2 영역 (15b) 에 대응하는 다결정 규소막 (11) 에서 댕글링 본드의 종단이 이루어지지 않고 결함 밀도가 높아져, 고저항 영역 (결함 영역 ; 17b) 이 형성된다. 한편 제 1 영역 (15a) 에서의 저질소 농도 영역에서는 수소의 투과율이 높아, 다결정 규소막 (11) 에 수소이온이 잘 주입되게 된다. 이로 인해 제 1 영역 (15a) 에 대응하는 다결정 규소막 (11) 에서 댕글링 본드의 종단이 이루어지고 결함 밀도가 낮아져, 저저항 영역 (17a) 이 형성된다. 따라서, 도 2(c) 에 나타내는 바와 같이 다결정 규소막 (11) 내에는 수소 농도 분포와 그 수소 농도 분포에 따른 결함 밀도 분포가 생긴다.
또, 다결정 규소막 (11) 에서의 댕글링 본드의 종단이 이루어지는 동시에 소스 전극 (16S) 및 드레인 전극 (D) 에서는 건식 에칭하였을 때 생긴 다결정 규소막 (11), 다결정 규소막 (11) 과 게이트 절연막 (12) 의 계면 또는 게이트 절연막 (12) 에 대한 데미지도 복구된다. 또 게이트 절연막 (12) 및 층간 절연막 (14) 내 질소 농도 분포는 게이트 전극 (13) 의 형상에 의해 자기 정합적으로 형성한 것이기 때문에, 소스 영역 (11S) 및 드레인 영역 (11D) 에 대하여 자기 정합적으로 고저항 영역 (17b) 과 저저항 영역 (17a) 이 형성된다.
다음으로, 도 1(h) 에 나타내는 바와 같이 패시베이션막 (18) 을 형성한다. 이로써 반도체 장치의 제조공정이 종료된다.
그 공정에서는, 질화규소막으로 이루어지는 패시베이션막 (18) 을 소스 전극 (16S) 및 드레인 전극 (16D) 을 덮도록 형성한다. 이러한 패시베이션막 (18) 은 수소화된 다결정 규소막 (11) 의 수소가 모이도록 하는 역할을 한다. 따라서, 패시베이션막 (18) 으로는 가스투과율이 낮은 질화규소막이 바람직하다.
또, 본 실시형태에서는 층간 절연막 (14) 을 형성한 후에 어닐 처리하여 질소 농도 분포를 형성하고 있지만, 그 어닐 처리를 하는 공정은 층간 절연막 (14) 의 직후에 한정되는 것은 아니다. 예를 들어, 소스 전극 (16S) 및 드레인 전극 (16D) 을 형성한 후에 어닐 처리하여 질소 농도의 분포를 형성해도 된다.
상기 서술한 바와 같이 본 실시형태에서는, 질소가 함유된 층간 절연막 (14) 및 게이트 절연막 (12) 에 어닐 공정을 하기 때문에, 층간 절연막 (14) 및 게이트 절연막 (12) 내에 질소 농도 분포를 형성할 수 있다. 즉, 게이트 전극 (13) 의 근방에서는 질소 농도를 높게, 게이트 전극 (13) 에서 멀어진 부분에서는 질소 농도를 낮게 할 수 있다. 그리고, 이러한 농도의 고저를 연속시켜 질소 농도를 형성할 수 있기 때문에, 절연막 내에 질소 농도의 구배를 갖게 할 수 있다. 또한 그 질소 농도 분포를 자기 정합적으로 형성할 수 있다.
또 수소화 처리 공정을 함으로써 층간 절연막 (14) 및 게이트 절연막 (12) 내 질소 농도 분포에 따라 수소원자를 다결정 규소막 (11) 에 주입할 수 있다. 채널 영역 (11C) 근방에 수소원자를 저농도로 주입할 수 있고, 그 채널 영역 (11C) 에서 멀어진 소스 영역 (11S), 드레인 영역 (11D) 에 수소원자를 고농도로 주입할 수 있다. 그리고, 이와 같이 수소 농도의 고저를 연속하여 형성할 수 있기 때문에, 다결정 규소막 (11) 내에 수소 농도의 구배를 갖게 할 수 있다. 그리고, 수소 농도 분포에 따라 다결정 규소막 (11) 의 결함 밀도 분포를 형성할 수 있으며, 또한 이들 수소 농도 분포 및 결함 밀도 분포를 자기 정합적으로 형성할 수 있다.
또한 이와 같이 다결정 규소막 (11) 에 수소원자가 주입됨으로써, 채널 영역 (11C) 과, 소스 영역 (11S) 또는 드레인 영역 (11D) 사이에 자기 정합적으로 고저 항 영역 (17b) 을 형성할 수 있어, 드레인 영역단에서의 전계 집중에 의한 오프 리크 전류를 저감시킬 수 있다. 또 고저항 영역 (17b) 이 자기 정합적으로 형성되기 때문에, 반도체 장치의 특성 편차가 잘 생기지 않는다는 효과가 얻어진다. 또한 핫 일렉트론의 발생에 의한 임계값 변동을 방지할 수 있다. 또 다결정 규소막 (11) 의 상방에 고질소 농도 영역을 갖고 있기 때문에, 다결정 규소막 (11) 의 (댕글링 본드를 종단하고 있는) 수소원자가 다결정 규소막 (11) 으로부터 탈리되기 어려워 블로킹 효과가 얻어져, 보다 안정적인 신뢰성을 갖는 반도체 장치를 실현할 수 있다.
또 수소화 처리시에 게이트 절연막 (12) 에 대한 과포화인 수소주입을 방지할 수 있기 때문에, 특히 P 형 반도체 장치의 게이트 전극에 부 바이어스 전압을 동작시켰을 때 게이트 절연막 (12) 에 대한 홀주입 효과에 기인하여 임계값이 인핸스측으로 시프트되는 것을 억제할 수 있다. 따라서, CMOS 회로의 동작 신뢰성을 향상시킬 수 있다.
또한 다결정 규소막 (11) 에는 불순물 주입 공정에 의해 소스 영역 (11S) 및 드레인 영역 (11D) 이 형성되어 있기 때문에, 그 소스ㆍ드레인 영역 (11S, 11D) 과 채널 영역 (11C) 사이에 수소 농도 구배를 형성할 수 있어 그 수소 농도 구배에 따른 결함 밀도 분포를 형성할 수 있다. 따라서, 채널 영역 (11C) 에 가까이 갈수록 결함 밀도를 높게 할 수 있고, 채널 영역 (11C) 에서 멀어질수록 결함 밀도를 낮게 할 수 있다. 또한 다결정 규소막 (11) 내의 소스ㆍ드레인 영역 (11S, 11D) 내에서도, 수소 농도의 고저를 연속시킨 농도 구배와 그 농도 구배에 따른 결 함 밀도 분포의 구배를 형성할 수 있다.
(반도체 장치의 제조방법의 제 2 실시형태)
도 3 및 도 4 를 참조하여, 반도체 장치의 제조방법의 제 2 실시형태에 대하여 설명한다.
도 3 에 있어서, 도 3(a)∼(i) 각각은 반도체 장치의 제조방법을 설명하기 위한 공정도이고 반도체 장치의 단면 확대도이다. 도 4 에 있어서, 도 4(a) 는 게이트 전극 (13) 근방을 나타내는 반도체 장치의 단면 확대도, 도 4(b) 는 도 4(a) 에 대응시킨 질소 농도 분포를 나타내는 도면, 도 4(c) 는 도 4(a) 에 대응시킨 다결정 규소막의 수소 농도 분포, 결함 밀도 분포 및 불순물 농도 분포를 설명하기 위한 도면이다. 또, 본 실시형태에서는 앞서 기재한 제 1 실시형태와 상이한 부분에 대하여 설명하며, 동일 구성에는 동일 부호를 붙여 설명을 간략화하고 있다.
먼저, 도 3(a) 에 나타내는 바와 같이 유리기판 (10) 에 하지보호막을 형성하고, 그 하지보호막 상에 다결정 규소막 (반도체층 ; 11) 을 형성한다.
다음으로, 도 3(b) 에 나타내는 바와 같이 다결정 규소막 (11) 상에 게이트 절연막 (12) 을 형성한다. 그 게이트 절연막 (12) 을 형성하기 위해서는, 350℃ 이하의 온도조건 하에서 다결정 규소막 (11) 을 포함하는 유리기판 (10) 의 전체면에 규소산화막 및/또는 규소질화막 등으로 이루어지는 게이트 절연막 (12) 을 막형성한다. 여기서 얻어진 막은 산화규소를 주성분으로 하고 질소 농도가 5×1021atom/㎤ 이상이다. 또한, 게이트 절연막 (12) 의 두께는 5㎚∼200㎚ 정도로 하는 것이 바람직하다. 이렇게 함으로써 나중에 사이드월 형성 공정시에 게이트 절연막 (12) 이 잘 에칭되지 않아, 선택적으로 사이드월을 형성하는 것이 가능해진다.
다음으로, 도 3(c) 에 나타내는 바와 같이 게이트 전극 (전극 ; 13) 을 형성한다.
다음으로, 도 3(d) 에 나타내는 바와 같이 산질화막 (19) 을 형성한다.
그 산질화막 (19) 을 형성하기 위해서는, CVD 법 등을 이용함으로써 게이트 전극 (13) 의 표면에 산질화규소막으로 이루어지는 산질화막 (19) 을 막형성한다. 구체적으로는, 원료가스로서 모노실란과 일산화이질소, 디실란과 암모니아의 혼합 가스를 사용하여 각 가스의 유량비를 적절히 설정함으로써 소정 질소 농도의 산질화규소막을 얻는 것으로 하고 있다. 얻어진 막은 산화규소를 주성분으로 하고 질소 농도가 5×1021atom/㎤ 이상이다. 또한, 층간절연층 (14) 의 두께는 400㎚∼1200㎚ 정도로 하는 것이 바람직하다.
다음으로, 도 3(e) 에 나타내는 바와 같이 게이트 절연막 (12) 및 산질화막 (19) 내에 질소 농도 분포를 형성한다.
그 게이트 절연막 (12) 및 산질화막 (19) 내에 질소 농도 분포를 형성하기 위해서는 어닐 처리가 채용된다. 이 경우의 어닐 처리는, 수증기, 산소 또는 수소를 포함하는 분위기에서 실시한다. 게이트 전극 (13) 에 의해, 그늘지지 않은 제 1 영역 (15a) 에서는 질산화막을 산화함으로써 게이트 절연막 (12), 산질화막 (19) 의 질소 농도가 5×1021atom/㎤ 이하가 되는 저질소 농도 영역으로 할 수 있다. 이로써, 나중의 수소화 처리 공정에서 효율적으로 수소가 주입되기 쉽게 한다. 한편, 게이트 전극 (13) 에 의해 그늘이 되는 제 2 영역 (15b) 에서는, 어닐 처리에 의해 질소 농도가 변화하지 않기 때문에 고질소 농도 영역이 된다. 이 영역은 수소이온이 잘 투과되지 않기 때문에 나중의 수소화 처리시에 마스크가 된다.
다음으로, 도 3(f) 에 나타내는 바와 같이 사이드월 (측벽부 ; 20) 을 형성한다 (측벽부 형성 공정).
그 사이드월 형성 공정에서는 고질소 농도 영역 (제 2 영역 ; 15b) 과 저질소 농도 영역 (제 1 영역 ; 15a) 에서는 에칭레이트가 상이하기 때문에, 선택적으로 저질소 농도 영역 (15a) 을 에칭하는 것이 가능해진다. 이로써 게이트 전극 (13) 부근에 고질소 농도 영역 (15b) 으로 이루어지는 사이드월 (20) 을 형성할 수 있다. 예를 들어, 플루오르산을 갖는 에칭액으로 습식 에칭함으로써 이 사이드월을 선택적으로 형성할 수 있다.
다음으로, 도 3(g) 에 나타내는 바와 같이 다결정 규소막 (11) 에 이온을 주입한다 (불순물 주입 공정).
그 이온주입을 하기 위해서는, 게이트 전극 (13) 및 사이드월 (20) 을 마스크로 하여 고농도의 불순물 이온 (인 이온) 을 0.1×1015∼약 10×1015/㎠ 의 도즈량으로 넣는다. 이 때, 상부에 사이드월 (20) 이 형성되지 않은 다결정 규소막 (11) 에서는 상기 도즈량에 대응한 양의 불순물이 도핑되는데 반하여, 사이드월 (20) 이 형성된 게이트 전극 (13) 근방의 다결정 규소막 (11) 에서는 이 사이드월 (20) 이 존재하여 도즈량보다 낮은 양의 불순물이 도핑된다. 이로써, 저농도 소스 영역 (제 1 농도 불순물 영역 ; 11SL), 저농도 드레인 영역 (제 1 농도 불순물 영역 ; 11DL), 고농도 소스 영역 (제 2 농도 불순물 영역 ; 11SH) 및 고농도 드레인 영역 (제 2 농도 불순물 영역 ; 11DH) 이 형성된다. 또한, 저농도 소스 영역 (11SL) 과 저농도 드레인 영역 (11DL) 사이는 채널 영역 (11C) 이 된다. 여기서, 사이드월 (20) 은 게이트 전극 (13) 의 형상에 의해 자기 정합적으로 형성한 것이기 때문에, 자기 정합적으로 저농도 소스 영역 (11SL) 및 저농도 드레인 영역 (11DL) 이 형성된다.
다음으로, 도 3(h) 에 나타내는 바와 같이 층간 절연막 (14) 을 형성한다.
그 층간 절연막 (14) 을 형성하기 위해서는, CVD 법 등을 이용함으로써 게이트 전극 (13) 의 표면에 산질화규소막으로 이루어지는 층간 절연막 (14) 을 막형성한다. 구체적으로는, 원료가스로는 모노실란과 일산화이질소의 혼합 가스나 TEOS (테트라에톡시실란, Si(OC2H5)4) 와 산소와 질소, 모노실란과 일산화이질소와 암모니아 등이 바람직하다. 막형성후 소정 패턴의 레지스트 마스크를 형성하고, 레지스트 마스크를 통하여 층간 절연막 (14) 을 건식 에칭하고, 층간 절연막 (14) 에서 고농도 소스 영역 (11SH) 및 고농도 드레인 영역 (11DH) 에 대응하는 부분에 컨택트 홀을 각각 형성한다.
다음으로, 층간 절연막 (14) 의 전체면에 알루미늄, 티탄, 질화티탄, 탄탈, 몰리브덴, 또는 이들 금속 중 어느 하나를 주성분으로 하는 합금 등의 도전성 재료를 스퍼터링법 등에 의해 막형성한 후, 포토리소그래피법에 의해 패터닝하여 소스 전극 (16S) 및 드레인 전극 (16D) 을 층간 절연막 (14) 의 컨택트 홀 상에 형성한다. 즉, 도전성 재료를 막형성한 유리기판 (10) 상에 포토레지스트를 도포한 후, 포토레지스트를 노광, 현상, 도전성 재료를 건식 에칭, 포토레지스트를 제거함으로써, 도전성 재료를 패터닝하여 소스 전극 (16S) 및 드레인 전극 (16D) 을 형성한다. 소스 전극 (16S) 및 드레인 전극 (16D) 의 막두께는, 예를 들어 400∼800㎚ 정도가 바람직하다.
다음으로 어닐 처리를 실시한다.
그 어닐 처리는, 상기한 바와 같이 수증기 속, 산소 속, 수소 속 등의 분위기에서 실시된다. 이로써, 나중의 수소화 처리에서 효율적으로 수소가 주입되기 쉽게 한다. 또 이 어닐 처리는 게이트 절연막 (12), 층간 절연막 (14), 다결정 규소막 (11) 에 포함되는 결함 (댕글링 본드) 을 저감시키는 역할을 한다.
여기에서, 도 4(a), (b) 를 참조하여 어닐 처리후의 게이트 절연막 (12) 및 층간 절연막 (14) 에서의 질소 농도 분포에 대하여 설명한다.
상기한 어닐 처리를 실시함으로써 제 1 영역 (15a) 이 저질소 농도 영역이 되고, 제 2 영역 (15b) 이 고질소 농도 영역이 된다. 또 도 4(b) 에 나타내는 바와 같이 질소 농도는 게이트 전극 (13) 으로부터 멀어질수록 낮아지며, 연속적으로 분포한다. 이 영역은 수소이온이 잘 투과되지 않기 때문에, 수소화 처리 공정에서의 마스크가 된다. 또한 이 어닐 처리는 게이트 절연막 (12), 층간 절연막 (14), 반도체층 (11) 에 포함되는 결함 (댕글링 본드) 을 저감시키는 역할을 한다.
또, 예를 들어 온도 300℃ 정도의 CVD 법으로 층간 절연막 (14) 을 형성하고 동일하게 300℃ 정도의 조건으로 어닐 처리를 하는 것으로 하면 그 층간 절연막 (14) 의 막형성 공정과 어닐 공정을 동일 챔버 내에서 실시할 수 있고, 예를 들어 유입가스를 전환하여 간편한 연속 프로세스를 실시할 수 있게 된다.
다음으로 수소화 처리 공정을 실시한다.
그 공정에서는, 다결정 규소막 (11) 에 대하여 수소 플라즈마 처리를 실시하고 댕글링 본드를 종단 처리한다. 이로써 다결정 규소막 (11) 에서의 결함이 복구되는 동시에 소스 전극 (16S) 및 드레인 전극 (16D) 에서는 건식 에칭하였을 때 생긴 다결정 규소막 (11), 다결정 규소막 (11) 과 게이트 절연막 (12) 의 계면 또는 게이트 절연막 (12) 에 대한 데미지도 복구된다.
여기에서, 도 4(a), (c) 를 참조하여 수소화 처리후의 다결정 규소막 (11) 에서의 수소 농도 분포, 결함 밀도 분포 및 불순물 농도 분포에 대하여 설명한다.
상기한 바와 같이 질소 농도 분포를 갖는 게이트 절연막 (12) 및 층간 절연막 (14) 을 통하여 수소원자를 주입하면, 제 2 영역 (15b) 에서의 고질소 농도 영역에서는 수소 농도가 낮기 때문에 결함 밀도가 높아져, 고저항 영역 (결함 영역 ; 17b) 이 형성된다. 한편, 제 1 영역 (15a) 에서의 저질소 농도 영역에서는 수소 농도가 높기 때문에 결함 밀도가 낮아져, 저저항 영역 (17a) 이 형성된다.
또, 다결정 규소막 (11) 에는 저농도 소스 영역 (11SL), 저농도 드레인 영역 (11DL), 고농도 소스 영역 (11SH) 및 고농도 드레인 영역 (11DH) 이 자기 정합적으로 형성되어 있기 때문에, 상기한 바와 같이 결함 밀도의 분포를 다결정 규소막 (11) 에 형성함으로써 각 영역 (11SL, 11DL, 11SH, 11DH) 에 결함 밀도의 차이가 생긴다.
따라서, 고저항 영역 (결함 영역 ; 17b) 이고, 게다가 저농도 소스 영역 (11SL) 및 저농도 드레인 영역 (11DL) 인 고저항 저농도 영역 (21A) 이 형성된다. 또한 저저항 영역 (17a) 이고, 게다가 고농도 소스 영역 (11SH) 및 고농도 드레인 영역 (11DH) 인 저저항 고농도 영역 (21B) 이 형성된다. 또한 각 영역 (21A, 21B) 은 자기 정합적으로 형성된다.
다음으로, 도 3(i) 에 나타내는 바와 같이 패시베이션막 (18) 을 형성한다. 이로써 반도체 장치의 제조 공정이 종료된다.
그 공정에서는, 질화규소막으로 이루어지는 패시베이션막 (18) 을 소스 전극 (16S) 및 드레인 전극 (16D) 을 덮도록 형성한다. 이러한 패시베이션막 (18) 은 수소화된 다결정 규소막 (11) 의 수소가 모이도록 하는 역할을 한다. 따라서, 패시베이션막 (18) 으로는 가스투과율이 낮은 질화규소막이 바람직하다.
상기 서술한 바와 같이 본 실시형태에서는, 게이트 절연막 (12) 및 산질화막 (19) 내 질소 농도 분포를 형성함으로써 그 게이트 절연막 (12) 및 산질화막 (19) 의 막질, 특히 에칭선택성을 연속적으로 상이하게 하고 있기 때문에, 게이트 전극 (13) 근방에 게이트 절연막 (12) 및 산질화막 (19) 을 잔류시킬 수 있고, 또한 게이트 전극 (13) 에서 멀어진 부분의 게이트 절연막 (12) 및 산질화막 (19) 을 제거할 수 있다. 이로써 게이트 전극 (13) 에 인접하는 경사를 가진 사이드월 (20) 을 형성할 수 있다. 그리고, 이와 같이 형성된 사이드월 (20) 을 마스크로 하여 다결정 규소막 (11) 에 불순물 이온을 주입하기 때문에, 사이드월 (20) 의 형상에 따라 다결정 규소막 (11) 에 저농도 소스 영역 (11SL), 저농도 드레인 영역 (11DL), 고농도 소스 영역 (11SH) 및 고농도 드레인 영역 (11DH) 을 자기 정합적으로 형성할 수 있다. 이로써 고저항 저농도 영역 (21A) 과 저저항 고농도 영역 (21B) 을 자기 정합적으로 형성할 수 있다.
또 이와 같이 자기 정합적으로 상기 소스ㆍ드레인 영역이 형성됨으로써 드레인 영역단에서의 전계 집중에 의한 오프 리크 전류를 저감시킬 수 있다. 따라서, 자기 정합적으로 고저항 (결함) 영역 (17b) 을 형성할 수 있기 때문에, 반도체 장치의 특성 편차가 잘 생기지 않는다.
(반도체 장치의 제조방법의 제 3 실시형태)
도 5 및 도 6 을 참조하여, 반도체 장치의 제조방법의 제 3 실시형태에 대하여 설명한다.
도 5 에 있어서, 도 5(a)∼(h) 각각은 반도체 장치의 제조방법을 설명하기 위한 공정도이고 반도체 장치의 단면 확대도이다. 도 6 에 있어서, 도 6(a) 는 게이트 전극 (13) 근방을 나타내는 반도체 장치의 단면 확대도, 도 6(b) 는 도 6(a) 에 대응시킨 질소 농도 분포를 나타내는 도면, 도 6(c) 는 도 6(a) 에 대응시킨 다결정 규소막의 수소 농도 분포, 결함 밀도 분포 및 불순물 농도 분포를 설명하기 위한 도면이다.
또, 본 실시형태에서는 앞서 기재한 제 1 및 제 2 실시형태와 상이한 부분에 대하여 설명하며, 동일 구성에는 동일 부호를 붙여 설명을 간략화하고 있다.
먼저, 도 5(a)∼도 5(c) 에 나타내는 바와 같이 하지보호막이 형성된 유리기판 (10) 상에 다결정 규소막 (11) 과 게이트 절연막 (12) 과 게이트 전극 (13) 을 형성한다.
다음으로, 동일하게 도 5(c) 에 나타내는 바와 같이 다결정 규소막 (11) 에 이온을 주입한다.
그 이온주입을 하기 위해서는, 미리 저농도의 불순물 이온 (인 이온) 을 약 0.1×1014∼약 10×1014/㎠ 의 도즈량으로 넣는다. 그리고, 포토리소그래피법에 의해 불순물 저농도 영역이 되어야 할 영역을 포토레지스트로 피복하고 고농도의 불순물 이온 (인 이온) 을 약 0.1×1015∼약 10×1015/㎠ 의 도즈량으로 넣는다. 그리고 포토레지스트를 박리함으로써 소스 영역 및 드레인 영역 및 불순물 고농도 영역을 형성한다. 이로써, 저농도 소스 영역 (11SL), 저농도 드레인 영역 (11DL), 고농도 소스 영역 (11SH) 및 고농도 드레인 영역 (11DH) 이 형성된다. 게이트 전극 (13) 의 바로 아래에 위치하는 부분에는 채널 영역 (11C) 이 형성된다.
여기에서, 저농도 소스 영역 (11SL) 및 저농도 드레인 영역 (11DL) 의 폭은 나중에 형성되는 제 2 영역 (15b ; 질소 고농도 영역) 의 폭보다도 넓게 설정하고 있다.
다음으로, 도 5(d) 에 나타내는 바와 같이 층간절연막 (절연막 ; 14) 을 형성한다.
다음으로, 도 5(e) 에 나타내는 바와 같이 어닐 처리를 실시하고, 앞서의 실시형태와 같이 게이트 절연막 (12) 및 층간 절연막 (14) 내에 질소 농도 분포를 형성한다 (도 6(b) 참조).
다음으로, 도 5(f) 에 나타내는 바와 같이 소스ㆍ드레인 전극 (16S, 16D) 을 형성한다.
다음으로, 도 5(g) 에 나타내는 바와 같이 수소화 처리 공정을 실시한다.
여기에서, 도 6(a), (c) 를 참조하여 수소화 처리후의 다결정 규소막 (11) 에서의 수소 농도 분포, 결함 밀도 분포 및 불순물 농도 분포에 대하여 설명한다.
상기한 바와 같이, 질소 농도 분포를 갖는 게이트 절연막 (12) 및 층간 절연막 (14) 을 통하여 수소원자를 주입하면, 제 2 영역 (15b) 에서의 고질소 농도 영역에서는 결함 밀도가 높아져 고저항 영역 (결함 영역 ; 17b) 이 형성된다. 한편, 제 1 영역 (15a) 에서의 저질소 농도 영역에서는 결함 밀도가 낮아져 저저항 영역 (17a) 이 형성된다. 또 다결정 규소막 (11) 에는 저농도 소스 영역 (11SL), 저농도 드레인 영역 (11DL), 고농도 소스 영역 (11SH) 및 고농도 드레인 영역 (11DH) 이 형성되어 있기 때문에, 상기한 바와 같이 결함 밀도 분포를 다결정 규소막 (11) 에 형성함으로써 각 영역 (11SL, 11DL, 11SH, 11DH) 에 결함 밀도의 차이가 생긴다.
그리고, 저농도 소스 영역 (11SL) 및 저농도 드레인 영역 (11DL) 의 폭이 고저항 영역 (17b) 보다도 넓게 설정되어 있기 때문에, 저저항 영역 (소결함 영역) 이고, 또한 저농도 소스 영역 (11SL) 및 저농도 드레인 영역 (11DL) 인 저저항 저농도 영역 (21C) 이 자기 정합적으로 형성된다.
다음으로, 도 5(h) 에 나타내는 바와 같이 패시베이션막 (18) 을 형성한다.
이로써 반도체 장치의 제조공정이 종료된다.
상기 서술한 바와 같이, 본 실시형태에서는 저농도 불순물과 고농도 불순물을 순서대로 다결정 규소막 (11) 에 주입함으로써 저농도 소스 영역 (11SL), 저농도 드레인 영역 (11DL), 고농도 소스 영역 (11SH) 및 고농도 드레인 영역 (11DH) 을 형성할 수 있다. 또, 각 영역 (11SL, 11DL, 11SH, 11DH) 을 형성하는 동시에 결함 밀도를 상이하게 할 수 있다. 또, 저농도 소스 영역 (11SL) 및 저농도 드레인 영역 (11DL) 의 폭은 제 2 영역 (15b ; 고질소 농도 영역) 의 폭보다도 넓게 설정하고 있기 때문에, 저저항 저농도 영역 (21C) 을 자기 정합적으로 형성할 수 있다.
또 이와 같이, 결함 밀도 분포를 갖는 동시에 저저항 저농도 영역 (21C) 을 갖는 반도체 장치를 제조할 수 있기 때문에, 앞서 기재된 효과를 보다 더 촉진시킬 수 있다. 즉, 드레인 영역단에서의 전계 집중에 의한 오프 리크 전류를 저감시킬 수 있다. 가령 레지스트를 통하여 불순물을 주입함으로써 형성된 불순물 영 역과 게이트 전극의 위치관계가 어긋나더라도 저결함 밀도 영역을 가짐으로써 이 위치 어긋남에 의한 영향을 저감시킬 수 있다. 따라서 반도체 장치의 특성 편차를 더욱 억제할 수 있다. 또한 핫 일렉트론의 발생에 의한 임계값 변동을 더욱 억제할 수 있다. 또 보다 안정적인 신뢰성을 갖는 반도체 장치를 실현할 수 있고, CMOS 회로의 동작 신뢰성을 더욱 향상시킬 수 있다.
또 본 실시형태에서는, 층간 절연막 (14) 을 형성한 후에 어닐 처리를 실시하여 질소 농도 분포를 형성하고 있지만, 그 어닐 처리를 하는 공정은 층간 절연막 (14) 의 직후에 한정되는 것은 아니다. 예를 들어 소스 전극 (16S) 및 드레인 전극 (16D) 을 형성한 후에 어닐 처리를 실시하여 질소 농도 분포를 형성해도 된다.
또한 본 실시형태에서는, 저농도 소스 영역 (11SL) 및 저농도 드레인 영역 (11DL) 의 폭을 고저항 영역 (17b) 보다도 넓게 함으로써 저저항 저농도 영역 (21C) 을 자기 정합적으로 형성하고 있지만, 그 저농도 소스 영역 (11SL) 및 저농도 드레인 영역 (11DL) 의 폭을 고저항 영역 (17b) 보다도 좁게 함으로써 고저항 고농도 영역을 자기 정합적으로 형성하여 2개의 고저항 영역을 형성해도 된다.
또한 본 실시형태는 본 발명을 한정하는 것은 아니며, 각 청구항에 기재된 범위를 일탈하지 않는 한 각 청구항의 기재 문언에 한정되지 않고, 당업자가 용이하게 치환할 수 있는 범위로 및 또한 당업자가 통상 갖는 지식에 근거한 개량을 적절히 부가할 수 있다. 예를 들어, 본 실시형태에서는 n 채널형 반도체 장치를 예로 설명하였지만, p 채널형 반도체 장치에 대해서도 본 발명의 구성을 적용할 수 있다.
또한 본 실시형태에서는 톱 게이트형 반도체 장치를 나타내었지만, 보텀 게이트형 반도체 장치에 대해서도 본 발명의 구성을 적용할 수 있다. 또는 저도즈 영역 형성과 조합하면 보다 매끄러운 저항분포를 형성할 수도 있다.
(전기광학장치용 기판, 전기광학장치)
도 7∼도 9 를 참조하여 전기광학장치용 기판, 전기광학장치에 대하여 설명한다.
또한 본 실시형태에서는 앞서 기재한 제 1∼제 3 실시형태와 상이한 부분에 대하여 설명하며, 동일 구성에는 동일 부호를 붙여 설명을 간략화하고 있다.
(유기 일렉트로 루미네선스 장치)
먼저 본 발명의 전기광학장치의 1 실시형태가 되는 유기 일렉트로 루미네선스 장치 (이하, 유기 EL 장치라 함) 에 대하여 설명한다.
본 실시형태의 유기 EL 장치 (50) 는 스위칭 소자로서 앞서 실시형태에 기재한 반도체 장치로 이루어지는 박막 트랜지스터 (Thin Film Transistor, 이하 TFT 라 함) 를 갖는 액티브 매트릭스 방식의 유기 EL 장치이다. 그리고, 특히 R (빨강), G (초록), B (파랑) 3종류의 고분자 유기발광층을 구비한 컬러유기 EL 장치이다.
도 7 은 본 실시형태에 관한 유기 EL 장치의 등가회로를 나타내는 모식도이다.
유기 EL 장치 (50) 는, 복수의 주사선 (101) 과, 각 주사선 (101) 에 대하여 직각으로 교차하는 방향으로 연장되는 복수의 신호선 (102) 과, 각 신호선 (102) 에 병렬로 연장되는 복수의 전원선 (103) 이 각각 배선된 구성을 갖는 동시에 주사선 (101) 과 신호선 (102) 의 각 교점 부근에 화소영역 (X) 이 형성되어 있다.
신호선 (102) 에는 시프트 레지스터, 레벨 시프터, 비디오 라인 및 아날로그 스위치를 구비하는 데이터선 구동회로 (100) 가 접속되어 있다. 또한, 주사선 (101) 에는 시프트 레지스터 및 레벨 시프터를 구비하는 주사선 구동회로 (80) 가 접속되어 있다. 그리고, 각 화소영역 (X) 에는 주사선 (101) 을 통하여 주사신호가 게이트 전극에 공급되는 스위칭용 TFT (51b) 와, 이 스위칭용 TFT (51b) 를 통하여 신호선 (102) 으로부터 공급되는 화소신호를 유지하는 유지용량 (51c) 과, 그 유지용량 (51c) 에 의해 유지된 화소신호가 게이트 전극에 공급되는 구동용 TFT (51a ; 구동용 전자소자) 와, 이 구동용 TFT (51a) 를 통하여 전원선 (103) 에 전기적으로 접속하였을 때 그 전원선 (103) 으로부터 구동전류가 흘러 들어오는 양극(화소전극 ; 52) 과, 이 양극 (52) 과 음극 (공통전극 ; 57) 사이에 위치한 전기광학층 (E) 이 형성되어 있다. 양극 (52) 과 음극 (57) 과 전기광학층 (E) 에 의해 발광소자가 구성되고 있다.
이 유기 EL 장치 (50) 에 의하면, 주사선 (101) 이 구동되어 스위칭용 TFT (51b) 가 온 상태가 되면 그 때의 신호선 (102) 의 전위가 유지용량 (51c) 으로 유지되고, 그 유지용량 (51c) 의 상태에 따라 구동용 TFT (51a) 의 온ㆍ오프 상태가 결정된다. 그리고, 구동용 TFT (51a) 의 채널을 통하여 전원선 (103) 으로부터 양극 (52) 에 전류가 흐르고, 또한 전기광학층 (E) 을 통하여 음극 (57) 에 전류가 흐른다. 전기광학층 (E) 은 여기를 흐르는 전류량에 따라 발광한다.
다음으로, 도 8 을 사용하여 본 실시형태의 유기 EL 장치 (50) 의 평면구조에 대하여 설명한다.
도 8 에 나타내는 바와 같이, 본 실시형태의 유기 EL 장치 (50) 는, 전기절연성 기판 (10) 상에 스위칭용 TFT 가 형성된 TFT 기판 (전기광학장치용 기판 ; 53) 을 구비한 구성으로 되어 있다. 그리고, 유기 EL 장치 (50) 는 TFT 기판 (53) 의 스위칭용 TFT 에 접속된 양극 (52) 과, 그 양극 (52) 이 기판 (10) 상에 매트릭스형으로 배치되어 이루어지는 도시하지 않는 화소전극역과, 그 화소전극역 주위에 배치되는 동시에 각 양극 (52) 에 접속되는 전원선 (103 ; 도 7 참조) 과, 적어도 화소전극역 상에 위치하는 평면에서 보아 거의 직사각형인 화소부 (30 ; 도면 중 일점쇄선 범위 내) 를 구비하고 있다. 또 화소부 (30) 는 중앙 부분의 실표시영역 (31 ; 도면 중 이점쇄선 범위 내) 과 실표시영역 (31) 주위에 배치된 더미영역 (32 ; 일점쇄선 및 이점쇄선 사이의 영역) 으로 구획되어 있다.
실표시영역 (31) 에는 각각 화소전극을 갖는 표시영역 (R, G, B) 이 A-B 방향 및 C-D 방향으로 이간되어 배치되어 있다. 또, 실표시영역 (31) 의 도면 중 양측에는 주사선 구동회로 (80) 가 배치되어 있다. 그 주사선 구동회로 (80) 는 더미영역 (32) 의 하측에 위치하여 형성되어 있다. 그리고 실표시영역 (31) 의 도면 중 상측에는 검사회로 (90) 가 배치되어 있다. 그 검사회로 (90) 는 더미영역 (32) 의 하측에 위치하여 형성되어 있다. 검사회로 (90) 는 유기 EL 장치 (50) 의 작동상황을 검사하기 위한 회로이고, 예를 들어 검사결과를 외부로 출력하는 도시하지 않는 검사정보 출력수단을 구비하며, 제조 도중이나 출하시 표시장치의 품질, 결함을 검사할 수 있게 구성되어 있다.
주사선 구동회로 (80) 및 검사회로 (90) 의 구동전압은 소정 전원부로부터 구동전압 도통부를 통하여 인가되어 있다. 또 이들 주사선 구동회로 (80) 및 검사회로 (90) 에 대한 구동제어신호 및 구동전압은 이 유기 EL 장치 (50) 의 작동제어를 담당하는 소정의 메인 드라이버 등으로부터 구동제어신호 도통부 등을 통하여 송신 및 인가되게 되어 있다. 또한 이 경우의 구동제어신호란, 주사선 구동회로 (80) 및 검사회로 (90) 가 신호를 출력할 때의 제어에 관련되는 메인 드라이버 등으로부터의 지령신호이다.
다음으로, 도 9 를 참조하여 유기 EL 장치 (50) 의 단면구조에 대하여 설명한다.
도 9 에 나타내는 바와 같이, 유기 EL 장치 (50) 는 TFT 기판 (53) 과, 전기광학층 (E) 과, 밀봉층 (54) 으로 구성되어 있다.
TFT 기판 (53) 은, 기판 (10) 상에 박막 트랜지스터 (반도체 장치 ; 55) 와 층간절연층 (56) 을 구비한 구성으로 되어 있다. 그리고 층간절연층 (56) 에는 컨택트 홀을 통하여 양극 (52) 이 형성되어 있다.
여기에서, 박막 트랜지스터 (55) 는 앞서 실시형태에 기재한 제조방법에 의해서 형성된 것이다. 즉, 질소를 함유하는 게이트 절연막 (12) 이나 층간 절연막 (14) 을 형성한 후에 어닐 처리를 실시하여 게이트 절연막 (12) 이나 층간 절연막 (14) 내에 질소 농도 분포를 형성하고, 수소화 처리 공정에 의해 반도체층 (11) 에 결함 영역 (17b) 이 형성된 것이다. 또한 박막 트랜지스터 (55) 에는 저농도 소스 영역 (11SL), 저농도 드레인 영역 (11DL), 고농도 소스 영역 (11SH) 및 고농도 드레인 영역 (11DH) 이 형성되어 있고, 각 영역 내에서 결함 밀도 분포가 형성됨으로써 고저항 저농도 영역 (21A) 이나 저저항 고농도 영역 (21B) 이 형성되어 있다. 또한 적절히 저저항 저농도 영역 (21C) 이나 고저항 고농도 영역이 형성되어 있다. 그리고 이러한 각 영역은 자기 정합적으로 형성되어 있다.
또한 TFT 기판 (53) 과 전기광학층 (E) 사이에는 제 1 격벽 (41) 과 제 2 격벽 (42) 이 형성되어 있다. 제 1 격벽 (41) 은 SiO2 등의 친액성을 갖는 재료로 이루어지고, 층간절연막 (56) 상을 전체면에 피복하는 동시에 양극 (52) 의 일부분을 노출시키고 있다. 제 2 격벽 (42) 은 폴리이미드나 아크릴 등의 수지재료로 이루어지고, 노출상태인 양극 (52) 근방의 제 1 격벽 (41) 을 노출시키고 있다. 또한 제 2 격벽 (42) 은 제 1 격벽 (41) 보다도 발액성이 높은 것이 바람직하고, 양극 (52) 상에 액적 수용부 (46) 를 형성하고 있다.
전기광학층 (E) 은 양극 (52) 과 음극 (57) 사이에 발광기능층 (60) 을 구비한 구성으로 되어 있다.
다음으로, 발광기능층 (60) 의 각 구성 및 음극 (57) 에 대하여 설명한다. 발광기능층 (60) 은 양극 (52) 측에서 음극 (57) 을 향해 정공주입층 (61) 과, 발광층 (62) 과, 전자주입층 (63) 이 적층된 구성으로 되어 있다.
정공주입층 (61) 의 형성재료로는 특히 3,4-폴리에틸렌디옥시티오펜/폴리스티렌술폰산 (PEDOT/PSS) 의 분산액, 즉 분산매로서의 폴리스티렌술폰산에 3,4-폴리 에틸렌디옥시티오펜을 분산시키고, 다시 이것을 물에 분산시킨 분산액이 바람직하게 사용된다. 또 정공주입층 (61) 의 형성재료로는 상기한 것에 한정되지 않으며 여러 가지 것이 사용 가능하다. 예를 들어, 폴리스티렌, 폴리피롤, 폴리아닐린, 폴리아세틸렌이나 그 유도체 등을 적당한 분산매, 예를 들어 상기 기재한 폴리스티렌술폰산에 분산시킨 것 등이 사용 가능하다.
발광층 (62) 을 형성하기 위한 재료로는, 형광 또는 인광을 발광하는 것이 가능한 공지된 발광재료가 사용된다. 또한, R (빨강), G (초록), B (파랑) 의 각 색의 발광층 (62) 을 복수의 화소전극 (52) 마다 형성함으로써 풀컬러 표시가 가능한 유기 EL 장치가 된다.
발광층 (62) 의 형성재료로서 구체적으로는, (폴리)플루오렌 유도체 (PF), (폴리)파라페닐렌비닐렌 유도체 (PPV), 폴리페닐렌 유도체 (PP), 폴리파라페닐렌 유도체 (PPP), 폴리비닐카르바졸 (PVK), 폴리티오펜 유도체, 폴리메틸페닐실란 (PMPS) 등의 폴리실란계 등이 바람직하게 사용된다. 또한 이들 고분자 재료에 페릴렌계 색소, 쿠마린계 색소, 로더민계 색소 등의 고분자계 재료나, 루브렌, 페릴렌, 9,10-디페닐안트라센, 테트라페닐부타디엔, 나일레드, 쿠마린 6, 퀴나크리돈 등의 저분자 재료를 도핑하여 사용할 수도 있다.
또 적색 발광층 (62) 의 형성재료로는 예를 들어 MEHPPV (폴리(3-메톡시6-(3-에틸헥실)파라페닐렌비닐렌) 를, 녹색 발광층 (62) 의 형성재료로는 예를 들어 폴리디옥틸플루오렌과 F8BT (디옥틸플루오렌과 벤조티아디아졸의 교대 공중합체) 의 혼합용액을, 청색 발광층 (62) 의 형성재료로는 예를 들어 폴리디옥틸플루오렌 을 사용하는 경우가 있다. 또 이러한 발광층 (62) 에 대해서는 특히 그 두께에 대해서는 제한이 없으며, 각 색마다 바람직한 막두께가 조정되어 있다.
전자주입층 (63) 은 발광층 (62) 위에 형성된 것이다. 그 전자주입층 (63) 의 재료는 발광층 (62) 의 각종 재료에 따라 적절히 선택된다. 구체적인 재료로는, 알칼리 금속의 불화물로서 LiF (불화리튬), NaF (불화나트륨), KF (불화칼륨), RbF (불화루비듐), CsF (불화세슘) 등이나, 또는 알칼리 금속의 산화물, 즉 Li2O (산화리튬), Na2O (산화나트륨) 등이 바람직하게 사용된다. 또한 이 전자주입층 (63) 의 두께로는 0.5㎚∼10㎚ 정도로 하는 것이 바람직하다.
음극 (57) 은, 전자주입층 (63) 의 총면적보다 넓은 면적을 구비하여 그것을 덮도록 형성된 것으로, 전자주입층 (63) 상에 형성된 낮은 일함수의 금속으로 이루어지는 제 1 음극과, 그 제 1 음극 상에 형성되어 그 제 1 음극을 보호하는 제 2 음극으로 이루어지는 것이다. 제 1 음극을 형성하는 낮은 일함수의 금속으로는 특히 일함수가 3.0eV 이하의 금속인 것이 바람직하고, 구체적으로는 Ca (일함수；2.6eV), Sr (일함수；2.1eV), Ba (일함수；2.5eV) 가 바람직하게 사용된다. 제 2 음극은 제 1 음극을 덮어 산소나 수분 등으로부터 이것을 보호하는 동시에 음극 (57) 전체의 도전성을 높이기 위해 형성된 것이다. 이 제 2 음극의 형성재료로는 화학적으로 안정적이고 비교적 일함수가 낮은 것이면 특별히 한정되지 않으며, 임의의 것, 예를 들어 금속이나 합금 등을 사용할 수 있으며, 구체적으로는 Al (알루미늄) 이나 Ag (은) 등이 바람직하게 사용된다.
또, 상기 구성의 유기 EL 장치 (1) 는 보텀 게이트형 구조를 갖고 있지만, 이것을 한정하는 것은 아니다. 그 유기 EL 장치 (1) 는 밀봉 기판 (72) 측에서 발광광을 꺼내는 이른바 톱 게이트형에서도 적용 가능하다.
톱 게이트형 유기 EL 장치의 경우에는, 기판 (10) 의 대향측인 밀봉 기판 (72) 측에서 발광광을 꺼내는 구성이기 때문에 투명기판 및 불투명기판 모두 사용할 수 있다. 불투명기판으로는, 예를 들어 알루미나 등의 세라믹, 스테인리스 스틸 등의 금속시트에 표면산화 등의 절연 처리를 실시한 것 외에 열경화성 수지, 열가소성 수지 등을 들 수 있다.
또한 밀봉층 (54) 은, 질소가스 충전층 (70) 과 게터제 (71) 와 밀봉 기판 (72) 을 구비한 구성으로 되어 있다. 여기에서 게터제 (71) 는 밀봉 기판 (72) 의 내면에 점착되어 있어 수분이나 산소를 흡수하는 것이다. 이와 같이 밀봉층 (54) 이 질소가스 충전층 (70) 및 게터제 (71) 를 구비하게 되면 유기 EL 장치 (50) 내부에 수분이나 산소가 침투하는 것이 억제되고, 이로 인해 유기 EL 장치 (50) 는 수명이 길어지게 된다.
상기 서술한 바와 같이, 본 실시형태에서는 유기 EL 장치 (50) 의 스위칭소자로서 박막 트랜지스터 (55) 를 구비하고 있기 때문에, 드레인 영역단에서의 전계 집중에 의한 오프 리크 전류를 저감시킬 수 있다. 또한 고저항 영역 (17b) 이 자기 정합적으로 형성되기 때문에, 반도체 장치의 특성 편차가 잘 생기지 않는다는 효과가 얻어진다. 또 핫 일렉트론의 발생에 의한 임계값 변동을 방지할 수 있다. 또한 다결정 규소막 (11) 의 상방에 고질소 농도 영역을 갖고 있기 때문에, 다결정 규소막 (11) 의 (댕글링 본드를 종단시키고 있는) 수소원자가 다결정 규소막 (11) 으로부터 이탈되기 어려워, 블로킹 효과가 얻어져, 보다 안정적인 신뢰성을 갖는 반도체 장치를 실현할 수 있다. 또 수소화 처리시에 게이트 절연막 (12) 에 대한 과포화인 수소주입을 방지할 수 있기 때문에, 특히 P 형 반도체 장치의 게이트 전극에 부 전압의 바이어스를 동작시켰을 때 게이트 절연막 (12) 에 대한 홀주입 효과에 기인하여 임계값이 인핸스측으로 시프트되는 것을 억제할 수 있다. 따라서, CMOS 회로의 동작 신뢰성을 향상시킬 수 있다. 또한, 특히 본 발명의 반도체 장치를 구동용 TFT (51a) 에 채용함으로써 0FF 전류를 제어할 수 있는 동시에 자기 정합적으로 형성되기 때문에 TFT 의 특성격차가 적은, 즉 표시영역에서의 휘도가 균일한 유기 EL 장치를 실현할 수 있다.
또 본 실시형태에서는 박막 트랜지스터 (55) 를 구비하는 TFT 기판 (53), 유기 EL 장치 (50) 에 대하여 설명하였지만, 이것에 한정되는 것은 아니다. 예를 들어 액정장치에 TFT 기판 (53) 을 채용한 구성이어도 된다.
(전자기기)
이하, 상기 실시형태의 유기 EL 장치를 구비한 전자기기의 예에 대하여 설명한다.
도 10(a) 는 휴대전화의 일례를 나타낸 사시도이다. 도 10(a) 에 있어서 부호 500 은 휴대전화 본체를 나타내고, 부호 501 은 유기 EL 장치를 구비한 표시부를 나타내고 있다.
도 10(b) 는 워드프로세서, PC 등의 휴대형 정보처리장치의 일례를 나타낸 사시도이다. 도 10(b) 에서 부호 600 은 정보처리장치, 부호 601 은 키보드 등 의 입력부, 부호 603 은 정보처리장치 본체, 부호 602 는 유기 EL 장치를 구비한 표시부를 나타내고 있다.
도 10(c) 는 손목시계형 전자기기의 일례를 나타낸 사시도이다. 도 10(c) 에서 부호 700 은 시계 본체를 나타내고, 부호 701 은 유기 EL 장치를 구비한 EL 표시부를 나타내고 있다. 도 10(a)∼(c) 에 나타내는 전자기기는 앞서 실시형태에 나타낸 유기 EL 장치가 구비된 것이기 때문에, 표시 특성이 양호한 전자기기가 된다.
또한 전자기기로는 상기 전자기기에 한정되는 일없이 여러 가지 전자기기에 적용할 수 있다. 예를 들어, 디스크톱형 컴퓨터, 액정 프로젝터, 멀티미디어 대응 PC 및 엔지니어링ㆍ워크스테이션 (EWS), 페이저, 워드 프로세서, 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 레코더, 전자수첩, 전자탁상계산기, 카 내비게이션 장치, POS 단말, 터치패널을 구비한 장치 등의 전자기기에 적용할 수 있다.
본 발명에 의하면, 드레인 영역단에서의 전계 집중에 의한 오프 리크 전류의 저감을 더욱 촉진시킬 수 있다. 또 반도체 장치의 특성 편차를 억제할 수 있다. 또한 핫 일렉트론의 발생에 의한 임계값 변동을 억제할 수 있다. 그 결과, 보다 안정적인 신뢰성을 갖는 반도체 장치를 실현할 수 있고, CMOS 회로의 동작 신뢰성을 더욱 향상시킬 수 있다.

Claims (13)

  1. 반도체층의 상방에 전극을 형성하는 전극 형성 공정;
    상기 반도체층의 상방에 질소를 함유한 절연막을 형성하는 절연막 형성 공정; 및
    수증기, 산소 또는 수소를 포함하는 분위기에서 열처리하여 상기 절연막 내에 질소 농도 분포를 형성하는 열처리 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 열처리 공정 후에, 상기 반도체층에 수소 원자를 주입하는 수소화 처리 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 2 항에 있어서,
    상기 수소화 처리 공정은, 수소 플라즈마 처리 또는 수소 확산 처리인 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전극 형성 공정 후에, 상기 반도체층에 불순물을 주입하는 불순물 주입 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 4 항에 있어서,
    상기 불순물 주입 공정은, 제 1 농도 불순물 및 제 2 농도 불순물을 상기 반도체층에 주입하고,
    상기 반도체층의 채널 영역에 인접하는 제 1 농도 불순물 영역, 및 상기 제 1 농도 불순물 영역에 인접하는 제 2 농도 불순물 영역을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 열처리 공정 후에, 상기 절연막을 에칭하여 상기 전극에 인접하는 측벽부를 형성하는 측벽부 형성 공정; 및
    상기 측벽부를 마스크로 하여 상기 반도체층에 불순물을 주입하는 불순물 주입 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 불순물 주입 공정은, 상기 측벽부의 형상에 따라 제 1 농도 불순물 및 제 2 농도 불순물을 상기 반도체층에 주입하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제 1 항 내지 제 3 항 또는 제 6 항 또는 제 7 항 중 어느 한 항에 있어서,
    상기 전극은 게이트 전극 또는 소스ㆍ드레인 전극 중 어느 하나인 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 반도체층의 상방에 전극, 및 질소를 함유한 절연막을 구비하고, 상기 절연막 내 질소 농도는 상기 전극의 양측부에 대칭적으로 분포하고 있는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 절연막 내 질소 농도는 상기 전극 근방에서 높고, 상기 전극에서 멀어진 부분에서 낮으며, 또한 연속하여 분포하고 있는 것을 특징으로 하는 반도체 장치.
  11. 기판 상에 반도체 장치를 구비한 전기광학장치용 기판으로서,
    제 9 항 또는 제 10 항에 기재된 반도체 장치를 구비하는 것을 특징으로 하는 전기광학장치용 기판.
  12. 제 11 항에 기재된 전기광학장치용 기판을 구비하는 것을 특징으로 하는 전기광학장치.
  13. 제 12 항에 기재된 전기광학장치를 구비하는 것을 특징으로 하는 전자기기.
KR1020050027127A 2004-04-01 2005-03-31 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용기판, 전기광학장치 및 전자기기 Expired - Fee Related KR100666888B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00109213 2004-04-01
JP2004109213A JP4232675B2 (ja) 2004-04-01 2004-04-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20060045369A KR20060045369A (ko) 2006-05-17
KR100666888B1 true KR100666888B1 (ko) 2007-01-10

Family

ID=35050033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027127A Expired - Fee Related KR100666888B1 (ko) 2004-04-01 2005-03-31 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용기판, 전기광학장치 및 전자기기

Country Status (4)

Country Link
US (1) US20050221568A1 (ko)
JP (1) JP4232675B2 (ko)
KR (1) KR100666888B1 (ko)
CN (1) CN100521072C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426646B1 (ko) 2013-02-28 2014-08-06 충남대학교산학협력단 박막 트랜지스터의 제조방법
US9484419B2 (en) 2014-06-12 2016-11-01 Industry-Academic Cooperation Foundation, Yonsei University Oxide thin film, method for post-treating oxide thin film and electronic apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579751B2 (en) * 1999-09-01 2003-06-17 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry
US7416924B2 (en) * 2004-11-11 2008-08-26 Samsung Electronics Co., Ltd. Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
KR100848338B1 (ko) * 2007-01-09 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치
US9018109B2 (en) 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
CN104576688B (zh) * 2013-10-10 2018-11-09 精工爱普生株式会社 发光装置以及电子设备
CN105185788A (zh) * 2015-09-01 2015-12-23 武汉华星光电技术有限公司 阵列基板及其制造方法
US10222547B2 (en) 2015-11-30 2019-03-05 Corning Incorporated Flame-retardant optical fiber coating
US10167396B2 (en) 2017-05-03 2019-01-01 Corning Incorporated Low smoke fire-resistant optical ribbon
US10692760B2 (en) 2017-11-30 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08139315A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法
US5937301A (en) * 1997-08-19 1999-08-10 Advanced Micro Devices Method of making a semiconductor device having sidewall spacers with improved profiles
US6093594A (en) * 1998-04-29 2000-07-25 Advanced Micro Devices, Inc. CMOS optimization method utilizing sacrificial sidewall spacer
US6300227B1 (en) * 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
JP2000260867A (ja) * 1999-03-09 2000-09-22 Toshiba Corp 半導体装置および半導体装置の製造方法
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3875455B2 (ja) * 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
JP4493779B2 (ja) * 2000-01-31 2010-06-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100393205B1 (ko) * 2000-05-30 2003-07-31 삼성전자주식회사 자기정렬 콘택구조를 가진 메모리영역과 샐리사이디드된듀얼 게이트 구조의 로직영역이 병합된 ｍｍｌ 반도체소자 및 그 제조방법
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US7303982B2 (en) * 2000-08-11 2007-12-04 Applied Materials, Inc. Plasma immersion ion implantation process using an inductively coupled plasma source having low dissociation and low minimum plasma voltage
US6483154B1 (en) * 2000-10-05 2002-11-19 Advanced Micro Devices, Inc. Nitrogen oxide plasma treatment for reduced nickel silicide bridging
US6602754B1 (en) * 2001-02-02 2003-08-05 Advanced Micro Devices, Inc. Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
US6720213B1 (en) * 2003-01-15 2004-04-13 International Business Machines Corporation Low-K gate spacers by fluorine implantation
US6803270B2 (en) * 2003-02-21 2004-10-12 International Business Machines Corporation CMOS performance enhancement using localized voids and extended defects
US6930007B2 (en) * 2003-09-15 2005-08-16 Texas Instruments Incorporated Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance
US6949481B1 (en) * 2003-12-09 2005-09-27 Fasl, Llc Process for fabrication of spacer layer with reduced hydrogen content in semiconductor device
US7105429B2 (en) * 2004-03-10 2006-09-12 Freescale Semiconductor, Inc. Method of inhibiting metal silicide encroachment in a transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426646B1 (ko) 2013-02-28 2014-08-06 충남대학교산학협력단 박막 트랜지스터의 제조방법
US9484419B2 (en) 2014-06-12 2016-11-01 Industry-Academic Cooperation Foundation, Yonsei University Oxide thin film, method for post-treating oxide thin film and electronic apparatus

Also Published As

Publication number Publication date
US20050221568A1 (en) 2005-10-06
KR20060045369A (ko) 2006-05-17
CN100521072C (zh) 2009-07-29
JP4232675B2 (ja) 2009-03-04
JP2005294638A (ja) 2005-10-20
CN1677613A (zh) 2005-10-05

Similar Documents

Publication Publication Date Title
US6995048B2 (en) Thin film transistor and active matrix type display unit production methods therefor
KR100653297B1 (ko) 일렉트로 루미네선스 표시 장치
JP4084080B2 (ja) 薄膜トランジスタ基板の製造方法
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
KR100666888B1 (ko) 반도체 장치의 제조방법, 반도체 장치, 전기광학장치용기판, 전기광학장치 및 전자기기
CN100419816C (zh) 具有薄膜晶体管的平板显示器
KR100623232B1 (ko) 평판표시장치 및 그의 제조방법
KR100697263B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
WO2019200824A1 (zh) Ltps tft基板的制作方法及ltps tft基板
JP4537029B2 (ja) 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
CN100559607C (zh) 有源矩阵型有机电致发光设备和用于制造该设备的方法
KR20070104252A (ko) 박막 트랜지스터 및 그 제조 방법과, 액티브 매트릭스형표시장치 및 그 제조 방법
JP4641741B2 (ja) 半導体装置
US7696029B2 (en) Method for forming thin film devices for flat panel displays
JP4899286B2 (ja) 有機ｅｌ表示装置及びその製造方法、並びに電子機器
JP4654581B2 (ja) Ｔｆｔ基板の製造方法
CN100555587C (zh) 低温多晶硅薄膜晶体管及其制造方法
JP4305192B2 (ja) 薄膜半導体装置の製造方法、電気光学装置の製造方法
KR100667936B1 (ko) 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를구비한 평판 표시 장치
JP2005216745A (ja) 有機ｅｌ表示装置とその製造方法、並びに電子機器
JP3469183B2 (ja) 液晶表示装置
JP2009210681A (ja) 表示装置及びその製造方法
KR100669458B1 (ko) 박막 트랜지스터 제조용 도핑 마스크 및 이를 이용한 박막트랜지스터의 제조방법
KR20040108084A (ko) 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
JP2008263059A (ja) 半導体装置、その製造方法、及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050331

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060516

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061025

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070104

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070104

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091224

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121227

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131218

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141219

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151217

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161219

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20171219

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190102

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20211015