[go: up one dir, main page]

KR100659382B1 - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR100659382B1
KR100659382B1 KR1020040062179A KR20040062179A KR100659382B1 KR 100659382 B1 KR100659382 B1 KR 100659382B1 KR 1020040062179 A KR1020040062179 A KR 1020040062179A KR 20040062179 A KR20040062179 A KR 20040062179A KR 100659382 B1 KR100659382 B1 KR 100659382B1
Authority
KR
South Korea
Prior art keywords
region
photodiode
conductivity type
dark current
current suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040062179A
Other languages
English (en)
Other versions
KR20060013284A (ko
Inventor
정상일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040062179A priority Critical patent/KR100659382B1/ko
Priority to JP2005216019A priority patent/JP5100988B2/ja
Priority to US11/195,133 priority patent/US7397100B2/en
Publication of KR20060013284A publication Critical patent/KR20060013284A/ko
Application granted granted Critical
Publication of KR100659382B1 publication Critical patent/KR100659382B1/ko
Priority to US12/029,843 priority patent/US7459328B2/en
Priority to US12/208,812 priority patent/US7859075B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

다크 레벨 불량이 최소화되는 이미지 센서 및 그 제조 방법에서, 이미지 센서는 기판 표면 아래에 형성되고 액티브 영역 및 필드 영역을 구분하는 소자 분리막과, 상기 액티브 영역의 상기 기판 표면 아래에 부분적으로 제1 도전형의 불순물이 도핑된 제1 포토다이오드 영역 및 상기 제1 포토다이오드 영역 아래에 제2 도전형의 불순물이 도핑된 제2 포토다이오드 영역을 구비하는 포토다이오드와, 상기 소자 분리막의 측면 및 저면을 따라, 상기 제1 포토다이오드와 인접하는 기판의 일부에 형성되고, 상기 제2 도전형의 불순물이 도핑된 암전류 억제 영역 및 상기 제2 포토다이오드 영역과 전기적으로 연결되는 트랜지스터를 포함한다. 상기 암전류 억제 영역에 의해 암전류 흐름을 방지하여 다크 레벨 불량을 최소화시킬 수 있다.

Description

이미지 센서 및 그 제조 방법{Image sensor and method for manufacturing of the same}
도 1은 본 발명의 제1 실시예에 따른 이미지 센서의 단위 셀을 나타내는 평면도이다.
도 2는 도 1에 도시된 이미지 센서에서 1_1' 부분을 절단한 단면도이다.
도 3 내지 도 6은 상기 제1 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 제2 실시예에 따른 이미지 센서의 단면도이다.
도 8 내지 도 10은 상기 제2 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 딥 웰 영역
14 : P-웰 16 : 예비 암전류 억제 영역
18 : 암전류 억제 영역 20 : 소자 분리막
22 : 제1 포토다이오드 영역 24 : 제2 포토다이오드 영역
26 : 채널 영역 28 : 게이트 구조물
30 : 드레인 영역
본 발명은 이미지 센서 및 그 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 CIS (CMOS Image Sense) 장치 및 그 제조 방법에 관한 것이다.
일반적으로 이미지 센서(image sensor)는 1차원 또는 2차원이상의 광학 정보를 전기신호로 변환하는 장치이다. 시판되는 고체 이미지 센서는 MOS(metal- oxide- semiconductor)형과 CCD(charge coupled device)형의 2 종류가 있다.
상기 CCD 소자는 개개의 MOS커패시터가 서로 근접한 위치에 위치하면서 전하 케리어가 커패시터에 저장되고 이송되는 소자이다. 또한, CMOS 이미지 센서는 제어 회로 및 신호 처리 회로를 주변회로로 사용하는 CMOS 제조기술을 이용하여 광학적 이미지를 전기적 신호로 변환시키는 소자이다.
상기 CMOS 이미지 센서의 단위 픽셀은 광을 감지하기 위한 포토다이오드와 상기 감지된 광을 전기적 신호로 변환하여 데이터화하는 CMOS로직 회로 부분으로 구성되어 있다. 상기 CMOS 이미지 센서의 제조에 있어서, 상기 포토다이오드를 형성하는 기술은 상기 CMOS 이미지 센서의 감광도를 크게 좌우하므로 매우 중요시되고 있다.
상기 CMOS 이미지 센서에서 주로 발생하는 이미지 불량에는 다크 레벨(dark level), 결함(defect) 등이 있다. 이 중에서 상기 다크 레벨은 광전 반응에 기인하지 않으면서 생성된 전하가 포토다이오드에 축적됨으로서 조명 조건이 아닌 상태에 서 열에 의해 신호(통상적으로 "암전류; dark current"라고 함)가 출력되는 것이며, 상기 암전류는 주로 포토다이오드의 정션 주변에서의 열적 성분에 의해 주로 발생하게 된다.
상기 다크 레벨의 원인이 되는 암 전류의 발생에 대해 좀 더 상세하게 설명한다. 완성된 CMOS 이미지 센서를 계속적으로 사용하면, 상기 이미지 센서는 주울 히팅에 의해 열적 성분이 발생하게 된다. 상기 발생된 열에 의해 기생적으로 정공- 전자쌍이 생성된다. 그런데, 상기 필드 영역과 액티브 영역간의 경계 부위는 상기 필드 영역을 형성하는 공정에서 과도한 데미지나 스트레스를 받은 부위이므로, 상기 부위는 결정 결함 및 뎅글링 본드들이 많이 분포한다. 따라서, 상기 결정 결함 및 뎅글링 본드 부위에는 상기 생성된 전자들이 포획되고, 이 후 상기 포획된 전자들 중 일부가 상기 포토다이오드로 확산됨으로서 상기 포토다이오드에는 전자들이 모이게 된다. 상기 포토다이오드에 모여진 전자들에 의해 다크 레벨을 발생시키는 암 전류가 흐르게 되는 것이다.
상기 필드 영역을 형성하기 위한 소자 분리막을 로코스 공정에 의해 수행하는 경우 기판의 산화에 따른 열팽창 등에 의해 소자 분리막의 경계 부위는 과도하게 스트레스를 받게된다. 또한, 최근에는 단위 픽셀의 사이즈가 매우 축소됨에 따라서 상기 필드 영역을 형성하기 위하여 셸로우 트렌치 소자 분리 공정을 주로 사용하고 있다. 그런데, 상기 셸로우 트렌치 소자 분리 공정은 로코스 공정과는 달리 기판 표면 부위를 건식 식각하는 공정이 수반되어야 한다. 때문에, 상기 식각에 의한 소자 분리막의 경계 부위에서의 기판 손상이 더욱 과도하게 발생하게 된다. 상 기 기판 손상을 감소시키기 위해서 상기 건식 식각 공정을 수행한 이 후에 어닐링 공정을 통해 기판 표면을 큐어링하기도 한다. 그러나, 상기 큐어링 공정을 수행하더라도 이미지 센서의 다크 레벨이 효과적으로 감소되지 않는다.
상기 암전류를 감소시키기 위한 방법의 일 예로서, 미합중국 특허 제 6,211,509호 및 미합중국 특허 제 6,410,377호에는 소자 분리막 하부에 P형의 불순물이 도핑된 형태의 이미지 센서가 개시되어 있다. 상기 소자 분리막의 하부에 고농도를 갖는 P형 불순물을 도핑하는 경우 열에 의해 생성되는 전자-정공 쌍의 확산 이 어려워지므로 암 전류를 감소시킬 수 있다. 그러나, 상기 고농도를 갖는 P형 불순물이 도핑되어 있더라도 일부 전자는 포토다이오드로 확산되며 이로 인해 상기 암 전류가 생길수 있으므로 다크 레벨을 완전히 제거되지는 않는다. 또한, 상기 P형 불순물이 상기 포토다이오드와 접하지 않도록 도핑되어야 하므로, 공정이 매우 어려운 단점이 있다.
따라서, 본 발명의 제1 목적은 다크 레벨 불량을 최소화할 수 있는 이미지 센서를 제공하는데 있다.
본 발명의 제2 목적은 상기한 이미지 센서의 제조 방법을 제공하는데 있다.
상기한 제1 목적을 달성하기 위한 본 발명의 일실시예에 따른 이미지 센서는, 기판 표면 아래에 형성되고 액티브 영역 및 필드 영역을 구분하는 소자 분리막과, 상기 액티브 영역의 상기 기판 표면 아래에 부분적으로 제1 도전형의 불순물이 도핑된 제1 포토다이오드 영역 및 상기 제1 포토다이오드 영역 아래에 제2 도전형의 불순물이 도핑된 제2 포토다이오드 영역을 구비하는 포토다이오드와, 상기 소자 분리막의 측면 및 저면을 따라, 상기 제1 포토다이오드와 인접하는 기판의 일부에 형성되고, 상기 제2 도전형의 불순물이 도핑된 암전류 억제 영역을 포함한다.
상기한 제1 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 이미지 센서는, 서로 다른 불순물이 상부 및 하부에 각각 도핑되어 있는 포토다이오드와 신호 주사 회로를 포함하는 단위 셀들이 반도체 기판 상에 배치된 촬상 영역과, 상기 단위 셀들 간을 서로 분리시키기 위한 소자 분리막 및 상기 소자 분리막의 측면 및 저면을 따라 상기 포토다이오드의 상부와 인접하는 형상을 갖고, 상기 포토다이오드의 상부에 도핑된 제1 불순물과 반대 도전형인 제2 불순물이 도핑된 암전류 억제 영역을 포함한다.
상기한 제2 목적을 달성하기 위한 본 발명의 일실시예에 따른 이미지 센서를 형성하기 위하여, 우선, 필드 영역에 해당하는 기판 표면 아래로 제2 도전형의 불순물을 주입하여 예비 암전류 억제 영역을 형성한다. 상기 제2 도전형의 불순물이 측면 및 하부면에 남아있도록 소자 분리막을 형성하여 액티브 및 필드 영역을 정의하고, 상기 소자 분리막의 측면 및 저면을 따라 암전류 억제 영역을 형성한다. 상기 액티브 영역의 기판 하부에 부분적으로 제2 도전형의 불순물을 도핑하여 제2 포토다이오드 영역을 형성한다. 상기 암전류 억제 영역과 인접하면서 상기 제2 포토다이오드 영역상에 제1 도전형의 불순물을 도핑하여 제1 포토다이오드 영역을 형성한다.
상기한 제2 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 이미지 센서를 형성하기 위하여, 우선, 필드 영역에 해당하는 기판을 부분적으로 식각하여 소자 분리 트렌치를 형성한다. 상기 소자 분리 트렌치 측벽 및 저면 아래로 제2 도전형의 불순물을 주입하여 암전류 억제 영역을 형성한다. 상기 소자 분리 트렌치 내에 절연막을 채워넣어 액티브 및 필드 영역을 정의하기 위한 소자 분리막을 형성한다. 상기 액티브 영역의 기판 하부에 부분적으로 제2 도전형의 불순물을 도핑하여 제2 포토다이오드 영역을 형성한다. 상기 암전류 억제 영역과 인접하면서 상기 제2 포토다이오드 영역상에 제1 도전형의 불순물을 도핑하여 제1 포토다이오드 영역을 형성한다.
상기한 이미지 센서의 경우, 상기 소자 분리막 경계의 결정 결함 부위에서 열에 의해 전자-정공 쌍이 발생되더라도, 상기 전자는 상기 제2 포토다이오드 영역과 동일한 도전형을 갖는 암전류 억제 영역을 따라 드레인된다. 또한, 상기 정공은 기판 하부로 드레인된다. 때문에, 상기 소자 분리막의 결정 결함 부위에서 발생하는 암 전류를 억제할 수 있으며, 이로 인해 상기 다크 레벨을 최소화할 수 있다.
이하, 본 발명을 더욱 상세히 설명하고자 한다.
본 발명의 이미지 센서는 기판 상에 포토다이오드와 신호 주사 회로를 포함하는 단위 셀들이 배치된 촬상 영역이 구비된다. 상기 이미지 센서는 신호 주사 회로 내에 증폭기(amplifier)를 포함하는 액티브 픽셀 센서(APS)라 불리는 구조를 갖고 있다.
이미지 센서는 기판 상에 형성되며, 상기 기판은 제1 도전형의 불순물이 도 핑되어 있다. 상기 포토다이오드는 상기 기판 표면 아래에 상기 제1 도전형의 불순물이 제1 불순물이 도핑되어 있는 제1 포토다이오드 영역과 상기 제1 포토다이오드 영역 하부에 상기 제1 불순물과 반대의 도전형인 제2 불순물이 도핑되어 있는 제2 포토다이오드 영역으로 구성된다.
상기 신호 주사 회로는 다수의 트랜지스터들을 포함한다. 구체적으로, 상기 트랜지스터들은 상기 포토다이오드에 입사되는 광에 의해 동작되는 리셋 트랜지스터와, 상기 리셋 트랜지스터의 신호에 의해 구동하는 증폭 트랜지스터 및 회로 출력을 위한 스위치 역할을 하는 어세스 트랜지스터를 포함한다.
상기 단위 셀들 간을 서로 전기적으로 분리시키기 위한 소자 분리막이 구비된다. 상기 소자 분리막은 트렌치 소자 분리 공정 또는 로코스 공정에 의해 형성되어진다.
상기 소자 분리막의 측면 및 저면을 따라, 상기 제1 포토다이오드 영역과 인접하게 구비되고, 상기 제1 포토다이오드 영역에 도핑된 제1 불순물과 반대 도전형인 제2 불순물이 도핑되어 있는 암전류 억제 영역을 구비한다. 상기 암전류 억제 영역은 상기 제2 포토다이오드 영역과는 이격되어 전기적으로 단절된다.
상기 암전류 억제 영역을 구비함에 따라, 상기 소자 분리 영역의 경계 부위에서 열에 의해 발생한 전자-정공 쌍 중에서 상기 정공은 그라운드 레벨을 갖는 기판 저면 아래로 빠져나가고, 상기 전자는 상기 암전류 억제 영역을 통해 기판 상부면 위로 빠져나가게 된다.
상기 전자를 더욱 빠르게 빠져나가도록 하기 위해서, 상기 암전류 억제 영역 은 상기 신호 주사 회로 내의 트랜지스터의 드레인 영역과 전기적으로 연결되는 것이 바람직하다. 상기 트랜지스터의 드레인 영역은 항상 VDD 레벨을 유지하고 있기 때문에, 상기 전자를 완전히 드레인할 수 있다. 따라서, 상기 전자가 제2 포토다이오드 영역으로 전혀 확산되지 않기 때문에, 상기 전자의 확산에 의해 상기 암전류가 발생하여 생기는 다크 레벨 불량을 감소시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면과 함께 더욱 상세히 설명하고자 한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 이미지 센서의 단위 셀을 나타내는 평면도이다. 도 2는 도 1에 도시된 이미지 센서에서 1_1' 부분을 절단한 단면도이다.
도 1 및 도 2를 참조하면, P형의 불순물이 전체에 도핑되어 있는 기판(10) 표면 아래에, 액티브 영역(21) 및 필드 영역을 구분하는 소자 분리막(20)이 구비된다. 상기 소자 분리막(20)은 이미지 센서의 단위 픽셀들을 분리한다.
상기 소자 분리막(20)은 로코스 공정에 의해 형성된다. 따라서, 상기 소자 분리막(20)은 상기 필드 영역에 해당하는 기판 표면이 산화되면서 기판 표면 아래 및 위에 실리콘 산화물이 형성되어 있는 형상을 갖는다. 상기 액티브 영역(21)은 이웃하는 액티브 영역(21)들과 서로 분리(isolated)되어 있는 독립 패턴 형상을 갖는다. 상기 각각 독립된 형태의 1개의 액티브 영역(21) 내에 이미지 센서의 단위 픽셀이 형성된다.
상기 액티브 영역(21)의 기판 표면 아래에 포토다이오드(25)가 구비된다. 상 기 포토다이오드(25)는 상기 기판 표면 아래에 부분적으로 P형 불순물이 도핑된 제1 포토다이오드 영역(22)을 포함한다. 그리고, 상기 제1 포토다이오드 영역(22) 하부에 N형의 불순물이 도핑된 제2 포토다이오드 영역(24)을 포함한다. 상기 P형 불순물의 예로서는 붕소를 들 수 있다.
상기 기판(10) 표면 아래에 형성되어 있는 소자 분리막(20)의 측면 및 저면을 따라 N형의 불순물로 도핑된 암전류 억제 영역(18)이 구비된다. 상기 암전류 억제 영역(18)은 상기 제1 포토다이오드 영역(22)의 일측과 인접하도록 형성되어 있다. 그러나, 상기 암전류 억제 영역(18)은 상기 제2 포토다이오드 영역(24)의 일측과는 이격되어 상기 제2 포토다이오드 영역(24)과 전기적으로 연결되어 있지 않다.
상기 암전류 억제 영역(18)을 둘러싸면서 상기 제1 포토다이오드 영역(22)과 전기적으로 연결되도록 상기 P형의 불순물이 도핑된 P-웰(14)을 더 구비한다.
또한, 상기 P-웰(14)은 상기 N형 불순물로 이루어지는 제2 포토다이오드 영역(24)의 일측과 인접하도록 형성되어 있어, 상기 제2 포토다이오드 영역(24)의 채널 스톱 영역으로서 제공된다. 즉, 상기 P-웰(14)이 형성됨에 따라, 상기 제2 포토다이오드 영역(24)은 상기 소자 분리막(20)의 결함 부위 및 상기 N형 불순물로 도핑되어 있는 암전류 억제 영역(18)과 전기적으로 연결되지 않는다.
기판(10) 표면으로부터 하방으로 이격된 부위에 딥 웰(12, deep well) 영역이 구비된다.
도시된 바와 같이, 상기 제1 포토다이오드 영역(22), P-웰(14), 딥 웰 영역 (12)및 기판(10)은 P형 불순물로 도핑되고 서로 전기적으로 연결된 구조를 갖는다. 따라서, 상기 기판(10)을 그라운드 레벨로 유지하는 경우, 상기 제1 포토다이오드영역(22)에서 생성된 정공들은 상기 기판(10) 하부 표면으로 드레인된다.
그런데, 다크 레벨 불량을 야기하는 암전류는 열에 의해 상기 소자 분리 영역의 경계 부위에서 생성되는 전자-정공 쌍에 의해 발생하게 된다. 그런데, 상기 암전류 억제 영역(18)을 구비함에 따라, 상기 열에 의해 발생한 전자-정공 쌍 중에서 상기 정공은 그라운드 레벨을 갖는 기판 저면 아래로 빠져나가고, 상기 전자는 상기 암전류 억제 영역(18) 및 상기 드레인 영역(30)을 통해 드레인된다. 특히, 상기 드레인 영역에는 드레인 전압이 가해지기 때문에, 상기 P-웰과 상기 드레인 영역과의 포텐셜 차이가 매우 커서 상기 전자를 완전히 드레인할 수 있다. 따라서, 상기 전자가 제2 포토다이오드 영역으로 전혀 확산되지 않기 때문에, 상기 전자의 확산에 의해 상기 암전류가 발생하여 생기는 다크 레벨 불량을 감소시킬 수 있다.
도 3 내지 도 6은 상기 제1 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, P형 불순물이 도핑된 기판(10)이 구비된다. 상기 기판(10)은 P형 불순물이 전체적으로 도핑되어 있는 실리콘 기판일 수 있다. 또는, 상기 기판(10)은 P형 불순물이 전체적으로 도핑되어 있는 실리콘 기판과 상기 실리콘 기판 상에 상대적으로 저농도의 P형 불순물이 도핑된 에피택시얼 반도체층이 형성되어 있는 에피 실리콘 기판일 수 있다.
상기 기판(10) 표면으로부터 하방으로 이격되도록 P형의 불순물을 도핑하여 딥 웰 영역(12)을 형성한다.
상기 딥 웰 영역(12)이 형성되어 있는 기판(10)에서 포토다이오드 및 트랜지스터들이 형성되지 않는 부위의 기판 표면 아래로 P형 불순물을 주입하여 P-웰(14)을 형성한다. 상기 P-웰(14)은 소자들이 형성되는 부위의 기판에 원래 도핑되어 있는 P형 불순물에 비해 고농도의 P형 불순물로 도핑되어 있으며, 상기 P-웰(14)이 형성됨에 따라 열적 성분으로 생성된 전자-정공 쌍이 포토다이오드 쪽으로 확산되는 것을 방지한다.
상기 P-웰(14)의 저면은 상기 딥 웰 영역(12)의 상부면과 인접하여 상기 P-웰(14) 및 딥 웰 영역(12)에 도핑된 P형 불순물이 서로 연결되도록 형성되어야 한다. 따라서, 상기 P-웰(14)을 형성할 시에는 상기 딥 웰 영역(12)에 비해 이온 주입 깊이가 작게 되도록 불순물 이온 주입 공정을 수행한다. 그러나, 상기 P-웰(14)을 형성하는 공정 및 딥 웰 영역(12)을 형성하는 공정은 공정의 단순화를 위해 생략할 수도 있다.
이어서, 상기 기판(10)에서 필드 영역에 해당하는 기판 표면 아래로 N형 불순물을 주입하여 예비 암전류 억제 영역(16)을 형성한다. 상기 예비 암전류 억제 영역(16)은 상기 필드 영역에 비해 넓은 영역에 걸쳐 N형 불순물이 도핑되도록 형성하여야 한다. 상기 예비 암전류 억제 영역(16)은 또한 상기 P-웰의 내부에 형성하여야 하므로, 상기 P-웰에 비해 이온 주입 깊이가 작게 되도록 이온 주입 공정을 수행하여 형성한다.
도 4를 참조하면, 상기 이온 주입 공정이 수행된 기판(10) 상에 버퍼 산화막 (도시안함)을 형성하고, 상기 버퍼 산화막상에 실리콘 질화막(도시안함)을 형성한다. 이어서, 상기 실리콘 질화막 및 버퍼 산화막의 소정 부위를 식각하여 상기 필드 영역에 해당되는 기판만을 노출시키는 버퍼 산화막 패턴(도시안함) 및 실리콘 질화막 패턴(도시안함)을 형성한다. 이 때, 상기 노출된 기판(10) 부위는 예비 암전류 억제 영역(16)의 내부에 위치되도록 한다. 다음에, 상기 노출된 기판(10)을 열산화시킴으로서 상기 기판(10) 표면 아래 및 위로 소자 분리막(20)을 형성한다. 상기 공정에 의해 액티브 영역 및 필드 영역이 구분된다.
이 때, 상기 소자 분리막(20)은 상기 예비 암전류 억제 영역(16)에 도핑된 N형 불순물이 상기 소자 분리막(20)의 측면 및 하부면에 남아있도록 형성하여야 한다. 상기 공정에 의해, 상기 소자 분리막(20)의 측면 및 하부면을 따라 이어지는 암전류 억제 영역(18)이 형성된다.
다음에, 상기 버퍼막 패턴 및 질화막 패턴을 제거한다.
도 5를 참조하면, 상기 액티브 영역의 기판 하부에 부분적으로 제2 도전형의 불순물을 도핑하여 제2 포토다이오드 영역(24)을 형성한다. 상기 제2 포토다이오드 영역(24)은 상기 P-웰(14)과 인접하여 있다. 그런데, 상기 P-웰(14)은 상기 암전류 억제 영역(18)을 감싸는 형태를 가지므로, 상기 제2 포토다이오드 영역(24)은 상기 암전류 억제 영역(18)과는 이격되어 있어 전기적으로 연결되어 있지 않는다.
상기 제2 포토다이오드 영역(24) 상에 P형의 불순물을 도핑하여 제1 포토다이오드 영역(22)을 형성한다. 상기 제1 포토다이오드 영역(22)은 상기 암전류 억제 영역(18)과 인접하도록 불순물 주입 공정을 수행하여 형성한다.
도 6을 참조하면, 상기 제2 포토다이오드 영역(24)의 일측면과 전기적으로 연결되는 트랜지스터를 형성한다. 상기 트랜지스터를 형성하기 위해, 우선 제2 포토다이오드 영역(24)의 일측과 인접하도록 N형의 불순물을 주입하여 상기 기판 표면 아래에 채널 영역(26)을 형성한다. 상기 채널 영역(26)이 형성되어 있는 기판 상에 게이트 절연막, 게이트 도전막 및 하드 마스크막을 형성하고 이를 패터닝하여 게이트 절연막 패턴, 게이트 도전막 패턴 및 하드 마스크 패턴이 적층된 게이트 구조물(28)을 형성한다. 상기 게이트 구조물(28)은 상기 채널 영역(26)과 서로 대향하도록 형성하여야 한다.
다음에, 도 2에 도시된 것과 같이, 상기 채널 영역(26)과 연결되도록 상기 게이트 구조물(28)의 일 측에 상기 채널 영역(26)에 비해 고농도의 N형 불순물을 주입하여 드레인 영역(30)을 형성한다. 상기 트랜지스터의 드레인 영역(30)은 상기 암전류 억제 영역(18)과 인접하도록 형성되어 상기 암전류 억제 영역(18)과 상기 드레인 영역(30)이 서로 전기적으로 연결되어야 한다.
제2 실시예
도 7은 본 발명의 제2 실시예에 따른 이미지 센서의 단면도이다. 도 7은 도 1의 1_1 부분을 절단하여 보여지는 단면도이다.
제2 실시예에 따른 이미지 센서는 상기 제1 실시예의 이미지 센서와 소자 분리막의 형상을 제외하고는 동일하다.
도 7을 참조하면, P형의 불순물이 전체에 도핑되어 있는 기판(10) 표면에서 필드 영역이 형성될 부위에 소자 분리용 트렌치가 구비된다. 상기 소자 분리용 트렌치는 이방성 식각 공정으로 기판(10)을 식각함으로서 형성되는 것이다. 상기 소자 분리용 트렌치 내에는 소자 분리막(54)이 채워져 있다. 상기 소자 분리막(54)에 의해 액티브 영역 및 필드 영역이 구분된다.
상기 트렌치 저면 및 측면을 따라 암전류 억제 영역(52)이 형성되어 있다.
그 외의, 딥-웰(12), P-웰(14), 포토 다이오드(25) 및 트랜지스터의 구성은 실시예 1과 동일하다.
도 8 내지 도 10은 상기 제2 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도들이다.
도 8을 참조하면, P형 불순물이 도핑된 기판(10)이 구비된다. 상기 기판(10)은 P형 불순물이 전체적으로 도핑되어 있는 실리콘 기판일 수 있다. 또는, 상기 기판(10)은 P형 불순물이 전체적으로 도핑되어 있는 실리콘 기판과 상기 실리콘 기판 상에 상대적으로 저농도의 P형 불순물이 도핑된 에피택시얼 반도체층이 형성되어 있는 에피 실리콘 기판일 수 있다.
상기 기판(10) 표면으로부터 하방으로 이격되도록 P형의 불순물을 도핑하여 딥 웰 영역(12)을 형성한다.
상기 딥 웰 영역(12)이 형성되어 있는 기판에서 포토다이오드 및 트랜지스터들이 형성되지 않는 부위의 기판 표면 아래로 P형 불순물을 주입하여 P-웰(14)을 형성한다. 상기 P-웰(14)은 소자들이 형성되는 부위의 기판에 도핑되어 있는 P형 불순물에 비해 고농도의 P형 불순물이 도핑되어 있으며, 상기 P-웰(14)이 형성됨에 따라 열적 성분으로 생성된 전자-정공 쌍이 포토다이오드 쪽으로 확산되는 것을 방지한다.
상기 P-웰(14)은 저면이 상기 딥 웰 영역(12)의 상부면과 인접하게 되도록 함으로서, 상기 P-웰(14) 및 딥 웰 영역(12)에 도핑된 P형 불순물이 서로 연결되도록 형성한다. 따라서, 상기 P-웰(14)을 형성할 시에는 상기 딥 웰 영역(12)에 비해 이온 주입 깊이가 작게 되도록 불순물 이온 주입 공정을 수행한다. 그러나, 상기 P-웰(14)을 형성하는 공정 및 딥 웰 영역(12)을 형성하는 공정은 공정의 단순화를 위해 생략할 수도 있다.
상기 공정이 수행된 기판(10) 표면상에 버퍼 산화막(도시안함) 및 하드 마스크막(도시안함)을 형성한다. 상기 하드 마스크막은 실리콘 질화물로 형성하는 것이 바람직하다. 다음에, 상기 하드 마스크막 및 버퍼 산화막을 식각하여 필드 영역에 해당하는 기판 표면이 노출되도록 버퍼 산화막 패턴(60) 및 하드 마스크 패턴(62)을 형성한다. 이어서, 상기 하드 마스크 패턴(62)을 식각 마스크로 이용하여 상기 기판(10)을 식각함으로서, 상기 기판에 소자 분리용 트렌치(50)를 형성한다.
다음에, 상기 소자 분리용 트렌치(50) 측면 및 저면 아래의 기판 부위에 N형 불순물을 주입시켜 상기 소자 분리용 트렌치(50)를 둘러싸는 형상의 암전류 억제 영역(52)을 형성한다. 상기 암전류 억제 영역(52)은 상기 P-웰(14)의 내부에 형성하여야 하므로, 상기 P-웰(14)에 비해 이온 주입 깊이가 작게 되도록 이온 주입 공정을 수행하여 형성한다.
도 9를 참조하면, 상기 소자 분리용 트렌치(50) 내부에 실리콘 산화물과 같은 절연 물질을 채워넣는다. 상기 하드 마스크 패턴(62)의 표면이 노출되도록 상기 절연 물질을 연마함으로서, 상기 소자 분리용 트렌치 내부에 소자 분리막을 형성한다. 다음에, 상기 하드 마스크 패턴(62) 및 버퍼 산화막 패턴(60)을 제거한다.
도 10을 참조하면, 상기 액티브 영역의 기판 하부에 부분적으로 N형 불순물을 이온 주입하여 제2 포토다이오드 영역(24)을 형성한다. 상기 제2 포토다이오드 영역(24)은 상기 P-웰(14)과 인접하도록 형성한다. 그런데, 상기 P-웰(14)이 상기 암전류 억제 영역(52)을 감싸는 형태를 가지므로, 상기 제2 포토다이오드 영역(24)은 상기 암전류 억제 영역(54)과는 이격되어 있다. 따라서, 상기 제2 포토다이오드 영역(24)과 상기 암전류 억제 영역(54)은 서로 전기적으로 연결되어 있지 않는다.
상기 제2 포토다이오드 영역(24) 상에 P형의 불순물을 도핑하여 제1 포토다이오드 영역(22)을 형성한다. 상기 제1 포토다이오드 영역(22)은 상기 암전류 억제 영역(52)과 인접하도록 불순물 주입 공정을 수행한다.
다음에, 도 7에 도시된 것과 같이, 상기 제2 포토다이오드 영역(24)의 일측면과 전기적으로 연결되는 트랜지스터를 형성한다. 상기 트랜지스터를 형성하기 위해, 우선 제2 포토다이오드 영역(24)의 일측과 인접하도록 N형의 불순물을 주입하여 상기 기판(10) 표면 아래에 채널 영역(26)을 형성한다. 상기 채널 영역(26)이 형성되어 있는 기판 상에 게이트 절연막, 게이트 도전막 및 하드 마스크막을 형성하고 이를 패터닝하여 게이트 절연막 패턴, 게이트 도전막 패턴 및 하드 마스크 패턴이 적층된 게이트 구조물(28)을 형성한다. 상기 게이트 구조물(28)은 상기 채널 영역(26)과 서로 대향하도록 형성하여야 한다.
상기 채널 영역(26)과 연결되도록 상기 게이트 구조물(28)의 일 측에 상기 채널 영역(26)에 비해 고농도의 N형 불순물을 주입하여 드레인 영역(30)을 형성한다. 상기 트랜지스터의 드레인 영역(30)은 상기 암전류 억제 영역(52)과 인접하여 상기 암전류 억제 영역(52)과 상기 드레인 영역(30)이 서로 전기적으로 연결되도록 형성하여야 한다.
상술한 바와 같이 본 발명에 의하면, 이미지 센서에서 소자 분리막 경계의 결정 결함 부위에서 열에 의해 발생된 전자-정공 쌍에 의한 다크 레벨 불량을 최소화할 수 있다. 따라서, 이미지 센서의 특성 및 신뢰성이 향상되는 효과가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (26)

  1. 기판 표면 아래에 형성되고 액티브 영역 및 필드 영역을 구분하는 소자 분리막;
    상기 액티브 영역의 상기 기판 표면 아래에 부분적으로 제1 도전형의 불순물이 도핑된 제1 포토다이오드 영역 및 상기 제1 포토다이오드 영역 아래에 제2 도전형의 불순물이 도핑된 제2 포토다이오드 영역을 구비하는 포토다이오드;
    상기 소자 분리막의 측면 및 저면을 따라, 상기 제1 포토다이오드와 인접하는 기판의 일부에 형성되고, 상기 제2 도전형의 불순물이 도핑된 암전류 억제 영역; 및
    상기 암전류 억제 영역을 둘러싸면서 상기 제1 포토다이오드 영역과 접하도록 상기 제1 도전형의 불순물이 도핑된 웰을 포함하는 것을 특징으로 하는 이미지 센서.
  2. 삭제
  3. 제1항에 있어서, 상기 제1 도전형의 불순물이 도핑된 웰의 저면 아래와 인접하도록 상기 기판 표면으로부터 하방으로 제1 도전형의 불순물이 도핑된 딥 웰 영역 더 구비하는 것을 특징으로 하는 이미지 센서.
  4. 제1항에 있어서, 상기 암전류 억제 영역은 VDD 레벨이 유지되는 영역과 전기 적으로 연결된 것을 특징으로 하는 이미지 센서.
  5. 제1항에 있어서, 상기 암전류 억제 영역은 상기 제2 포토다이오드와는 이격되어 전기적으로 단절된 것을 특징으로 하는 이미지 센서.
  6. 제1항에 있어서, 상기 소자 분리막은 셸로우 트렌치 소자 분리 공정 또는 로코스 공정에 의해 형성된 것을 특징으로 하는 이미지 센서.
  7. 제1항에 있어서, 상기 기판은 제1 도전형의 불순물이 도핑된 것을 특징으로 하는 이미지 센서.
  8. 제1항에 있어서, 상기 제1 도전형은 P형이고, 제2 도전형은 N형인 것을 특징으로 하는 이미지 센서.
  9. 서로 다른 불순물이 상부 및 하부에 각각 도핑되어 있는 포토다이오드와 신호 주사 회로를 포함하는 단위 셀들이 반도체 기판 상에 배치된 촬상 영역;
    상기 단위 셀들 간을 서로 분리시키기 위한 소자 분리막;
    상기 소자 분리막의 측면 및 저면을 따라 상기 포토다이오드의 상부와 인접하는 형상을 갖고, 상기 포토다이오드의 상부에 도핑된 제1 불순물과 반대 도전형인 제2 불순물이 도핑된 암전류 억제 영역; 및
    상기 암전류 억제 영역을 둘러싸면서 상기 포토다이오드의 하부와 접하고 상기 제1 불순물이 도핑된 웰을 포함하는 것을 특징으로 하는 이미지 센서.
  10. 제9항에 있어서, 상기 신호 주사 회로는,
    상기 포토다이오드의 상부 도핑 영역들의 일측과 인접하도록 상기 제2 도전형 불순물이 도핑되어 있는 채널 영역;
    상기 채널 영역과 대향하는 기판 상에 구비되는 게이트; 및
    상기 채널 영역과 연결되고 상기 채널 영역의 불순물에 비해 고농도의 제2 불순물이 도핑된 드레인 영역을 포함하는 것을 특징으로 하는 이미지 센서.
  11. 제10항에 있어서, 상기 암전류 억제 영역은 상기 신호 주사 회로 내의 드레인 영역과 전기적으로 연결된 것을 특징으로 하는 이미지 센서.
  12. 제10항에 있어서, 상기 암전류 억제 영역은 상기 포토다이오드의 하부 도핑 영역과 이격되어 있어 전기적으로 단절된 것을 특징으로 하는 이미지 센서.
  13. 제10항에 있어서, 상기 소자 분리막은 셸로우 트렌치 소자 분리 공정 또는 로코스 공정에 의해 형성된 것을 특징으로 하는 이미지 센서.
  14. 필드 영역에 해당하는 기판 표면 아래로 제1 도전형의 불순물을 도핑하여 웰을 형성하는 단계;
    상기 확산 방지용 웰 내부에 제2 도전형의 불순물을 주입하여 예비 암전류 억제 영역을 형성하는 단계;
    상기 제2 도전형의 불순물이 측면 및 하부면에 남아있도록 소자 분리막을 형성하여 액티브 및 필드 영역을 정의하고, 상기 소자 분리막의 측면 및 저면을 따라 암전류 억제 영역을 형성하는 단계;
    상기 액티브 영역의 기판 하부에 부분적으로 제2 도전형의 불순물을 도핑하여 제2 포토다이오드 영역을 형성하는 단계; 및
    상기 제2 포토다이오드 영역상에 제1 도전형의 불순물을 도핑하여, 상기 암전류 억제 영역과 인접하면서 상기 웰과 접하도록 위치하는 제1 포토다이오드 영역을 형성하는 단계를 수행하는 것을 특징으로 하는 이미지 센서 제조 방법.
  15. 삭제
  16. 제14항에 있어서, 상기 웰은 상기 예비 암전류 억제 영역에 비해 상기 기판 표면으로부터 하방으로의 깊이가 더 깊게 되도록 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.
  17. 제14항에 있어서, 상기 웰을 형성하기 이 전에, 상기 기판 표면으로부터 하방으로 제1 도전형의 불순물을 도핑하여 제1 형의 불순물이 도핑된 웰의 저면 아래와 인접하는 딥 웰 영역을 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.
  18. 제14항에 있어서, 상기 암전류 억제 영역과 인접하여 서로 전기적으로 연결되도록 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.
  19. 제14항에 있어서, 상기 제1 포토다이오드 영역을 형성한 이 후에,
    제2 포토다이오드 영역의 일측과 인접하도록 상기 제2 도전형 불순물로 이루어지는 채널 영역을 형성하는 단계;
    상기 채널 영역과 대향하는 기판 상에 게이트를 형성하는 단계; 및
    상기 채널 영역과 연결되고 상기 채널 영역의 불순물에 비해 고농도의 상기 제2 도전형 불순물을 갖는 드레인 영역을 형성하는 단계를 더 수행하는 것을 특징으로 하는 이미지 센서 제조 방법.
  20. 제19항에 있어서, 상기 트랜지스터의 드레인 영역은 상기 암전류 억제 영역과 인접하여 서로 전기적으로 연결되도록 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.
  21. 제14항에 있어서, 상기 제2 포토다이오드는 상기 암전류 억제 영역과는 이격되어 전기적으로 단절되도록 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.
  22. 필드 영역에 해당하는 기판 표면 아래로 제1 도전형의 불순물을 도핑하여 웰을 형성하는 단계;
    상기 필드 영역에 해당하는 기판을 부분적으로 식각하여 소자 분리 트렌치를 형성하는 단계;
    상기 소자 분리 트렌치 측벽 및 저면 아래로 제2 도전형의 불순물을 주입하여 암전류 억제 영역을 형성하는 단계;
    상기 소자 분리 트렌치 내에 절연막을 채워넣어 액티브 및 필드 영역을 정의하기 위한 소자 분리막을 형성하는 단계;
    상기 액티브 영역의 기판 하부에 부분적으로 제2 도전형의 불순물을 도핑하여 제2 포토다이오드 영역을 형성하는 단계; 및
    상기 암전류 억제 영역과 인접하면서 상기 제2 포토다이오드 영역상에 제1 도전형의 불순물을 도핑하여 제1 포토다이오드 영역을 형성하는 단계를 수행하는 것을 특징으로 하는 이미지 센서 제조 방법.
  23. 삭제
  24. 제21항에 있어서, 상기 제1 포토다이오드 영역을 형성한 이 후에,
    제2 포토다이오드 영역과 연결되도록 상기 제2 도전형 불순물로 이루어지는 채널 영역을 형성하는 단계;
    상기 채널 영역과 대향하는 기판 상에 게이트를 형성하는 단계; 및
    상기 채널 영역과 인접하고 상기 채널 영역의 불순물에 비해 고농도의 상기 제2 도전형 불순물을 갖는 드레인 영역을 형성하는 단계를 더 수행하는 것을 특징으로 하는 이미지 센서 제조 방법.
  25. 제24항에 있어서, 상기 드레인 영역은 상기 암전류 억제 영역과 인접하여 서로 전기적으로 연결되도록 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.
  26. 제21항에 있어서, 상기 제2 포토다이오드 영역은 상기 암전류 억제 영역과는 이격되어 전기적으로 단절되도록 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.
KR1020040062179A 2004-08-06 2004-08-06 이미지 센서 및 그 제조 방법 Expired - Fee Related KR100659382B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040062179A KR100659382B1 (ko) 2004-08-06 2004-08-06 이미지 센서 및 그 제조 방법
JP2005216019A JP5100988B2 (ja) 2004-08-06 2005-07-26 イメージセンサー及びその製造方法
US11/195,133 US7397100B2 (en) 2004-08-06 2005-08-02 Image sensor and method of manufacturing the same
US12/029,843 US7459328B2 (en) 2004-08-06 2008-02-12 Image sensor and method of manufacturing the same
US12/208,812 US7859075B2 (en) 2004-08-06 2008-09-11 Image sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040062179A KR100659382B1 (ko) 2004-08-06 2004-08-06 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060013284A KR20060013284A (ko) 2006-02-09
KR100659382B1 true KR100659382B1 (ko) 2006-12-19

Family

ID=35756579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040062179A Expired - Fee Related KR100659382B1 (ko) 2004-08-06 2004-08-06 이미지 센서 및 그 제조 방법

Country Status (3)

Country Link
US (3) US7397100B2 (ko)
JP (1) JP5100988B2 (ko)
KR (1) KR100659382B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294871A (ja) * 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 固体撮像装置
KR100748342B1 (ko) * 2005-09-14 2007-08-09 매그나칩 반도체 유한회사 씨모스 이미지 센서의 제조방법
JP5199545B2 (ja) * 2006-03-03 2013-05-15 セイコーインスツル株式会社 イメージセンサおよびその製造方法
CN100468699C (zh) * 2006-04-29 2009-03-11 联华电子股份有限公司 图像感测元件及其制作方法
JP2007335751A (ja) * 2006-06-16 2007-12-27 Toshiba Corp 固体撮像装置
US7521278B2 (en) * 2006-10-17 2009-04-21 Eastman Kodak Company Isolation method for low dark current imager
JP4991418B2 (ja) * 2007-07-06 2012-08-01 株式会社東芝 固体撮像装置
JP2010056402A (ja) * 2008-08-29 2010-03-11 Panasonic Corp 固体撮像素子
JP2010073906A (ja) * 2008-09-18 2010-04-02 Sharp Corp 固体撮像素子および電子情報機器
US20100133638A1 (en) * 2008-12-01 2010-06-03 Samsung Electronics Co., Ltd. Image sensors and methods of manufacturing the same
JP5500876B2 (ja) * 2009-06-08 2014-05-21 キヤノン株式会社 光電変換装置の製造方法
JP5606961B2 (ja) 2011-02-25 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置
US9318370B2 (en) 2011-08-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High-k dielectric liners in shallow trench isolations
CN102290426B (zh) * 2011-09-09 2013-01-02 上海中科高等研究院 图像传感器及其制造方法
CN104201184B (zh) * 2014-09-24 2017-03-29 格科微电子（上海）有限公司 图像传感器及其形成方法
KR102589016B1 (ko) 2016-08-25 2023-10-16 삼성전자주식회사 반도체 소자
JP2019165066A (ja) * 2018-03-19 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
JP2020088293A (ja) * 2018-11-29 2020-06-04 キヤノン株式会社 光電変換装置、光電変換システム、移動体
JP2020088291A (ja) * 2018-11-29 2020-06-04 キヤノン株式会社 光電変換装置、光電変換システム、移動体
WO2025122194A1 (en) * 2023-12-06 2025-06-12 Joy Global Underground Mining Llc Cutting disc with removable cutting portions

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697408A (ja) * 1992-09-10 1994-04-08 Canon Inc 光電変換装置及びその製造方法
JPH1098176A (ja) 1996-09-19 1998-04-14 Toshiba Corp 固体撮像装置
JP3403062B2 (ja) * 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法
US6410377B1 (en) 2000-11-06 2002-06-25 Ching-Chun Hwang Method for integrating CMOS sensor and high voltage device
KR100440775B1 (ko) 2001-06-28 2004-07-21 주식회사 하이닉스반도체 이미지센서 제조 방법
KR100562668B1 (ko) 2001-12-28 2006-03-20 매그나칩 반도체 유한회사 암신호 감소를 위한 이미지센서 제조 방법
JP2004039832A (ja) * 2002-07-03 2004-02-05 Sony Corp 光電変換装置及びその製造方法
KR20040008912A (ko) 2002-07-19 2004-01-31 주식회사 하이닉스반도체 이미지센서의 하이브리드 소자분리 방법
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device

Also Published As

Publication number Publication date
JP5100988B2 (ja) 2012-12-19
US7859075B2 (en) 2010-12-28
US7397100B2 (en) 2008-07-08
KR20060013284A (ko) 2006-02-09
JP2006049888A (ja) 2006-02-16
US20060027844A1 (en) 2006-02-09
US20080315273A1 (en) 2008-12-25
US7459328B2 (en) 2008-12-02
US20080131990A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
KR100659382B1 (ko) 이미지 센서 및 그 제조 방법
CN100477241C (zh) 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术
US20170373104A1 (en) Solid-state imaging device and method for fabricating same
JP4742602B2 (ja) 固体撮像装置及びその製造方法
US20110249163A1 (en) Photoelectric conversion device and camera
US8723285B2 (en) Photoelectric conversion device manufacturing method thereof, and camera
KR20050058977A (ko) 광전변환장치와 그 제조방법, 및 촬상시스템
EP2394301A1 (en) Image sensing device and camera
JP2008034772A (ja) 固体撮像装置及び固体撮像装置の製造方法およびカメラ
KR100676284B1 (ko) 고체 촬상 소자 및 그 제조 방법
KR100672663B1 (ko) 씨모스 이미지 센서의 제조방법
KR100760913B1 (ko) 씨모스 이미지 센서 및 이의 제조 방법
JP2004039832A (ja) 光電変換装置及びその製造方法
JP2008153566A (ja) 固体撮像装置及びその製造方法
JP2010512641A (ja) イメージセンサおよびその製造方法
KR100884976B1 (ko) 이미지 센서의 제조 방법
CN101304036A (zh) 图像传感器及其形成方法
KR20040057936A (ko) 포토다이오드 및 이미지 센서
KR100595876B1 (ko) 이미지센서의 포토다이오드 제조방법
KR100851757B1 (ko) 이미지센서 및 그 제조방법
KR100748323B1 (ko) 이미지센서 제조 방법
KR100790287B1 (ko) 이미지센서 제조 방법
KR20040065332A (ko) 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법
JP2006147758A (ja) 固体撮像装置およびその製造方法
KR100700266B1 (ko) 이미지센서 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040806

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060805

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061211

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091113

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20201130

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20211124

Start annual number: 16

End annual number: 16

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240923